JP2021072329A - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP2021072329A
JP2021072329A JP2019197065A JP2019197065A JP2021072329A JP 2021072329 A JP2021072329 A JP 2021072329A JP 2019197065 A JP2019197065 A JP 2019197065A JP 2019197065 A JP2019197065 A JP 2019197065A JP 2021072329 A JP2021072329 A JP 2021072329A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
external connection
lid
control board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019197065A
Other languages
English (en)
Other versions
JP2021072329A5 (ja
JP7224272B2 (ja
Inventor
秀俊 石橋
Hidetoshi Ishibashi
秀俊 石橋
義孝 木村
Yoshitaka Kimura
義孝 木村
稔 江草
Minoru Egusa
稔 江草
伸洋 浅地
Nobuhiro Asaji
伸洋 浅地
一成 勅使河原
Kazunari Teshigawara
一成 勅使河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019197065A priority Critical patent/JP7224272B2/ja
Priority to US16/993,917 priority patent/US11742251B2/en
Priority to DE102020125705.8A priority patent/DE102020125705A1/de
Priority to CN202011146157.7A priority patent/CN112750801A/zh
Publication of JP2021072329A publication Critical patent/JP2021072329A/ja
Publication of JP2021072329A5 publication Critical patent/JP2021072329A5/ja
Application granted granted Critical
Publication of JP7224272B2 publication Critical patent/JP7224272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7005—Guiding, mounting, polarizing or locking means; Extractors
    • H01R12/7011—Locking or fixing a connector to a PCB
    • H01R12/7064—Press fitting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H01R12/585—Terminals having a press fit or a compliant portion and a shank passing through a hole in the printed circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】製造方法におけるはんだ接合工程数が従来のＩＰＭの製造方法のそれよりも削減されており、かつ従来のＩＰＭよりも信頼性が高いパワー半導体装置を提供する。【解決手段】パワー半導体装置１００は、パワー半導体素子１０と、パワー半導体素子１０を制御する制御回路５０と、制御回路５０が実装された制御基板５１と、第１方向Ａにおいて制御基板５１の少なくとも一部と重なるように配置されている蓋６０と、制御基板５１と接続されている第１部７１と、外部機器と接続される第２部７２と、第１部７１と第２部７２との間に位置し蓋６０と固定されている第３部７３とを有し、第１部７１がプレスフィット部として構成されている少なくとも１つの外部接続端子７０とを備える。【選択図】図１

Description

本発明は、パワー半導体装置に関する。
パワー半導体素子と、パワー半導体素子の駆動を制御する制御回路とを備えるパワー半導体装置として、インテリジェントパワーモジュール（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ、ＩＰＭ）が知られている。ＩＰＭは、パワー半導体素子および制御回路を内部に収容しかつケースおよび蓋から成る枠体と、蓋に挿通されて制御回路と外部機器とを接続する外部接続端子とをさらに備えている。
特許第６４５５３６４号には、外部接続端子と制御基板とがはんだ接合されたＩＰＭ、およびはんだ接合された制御基板と外部接続端子との一体物をケースに対して固定した後、外部接続端子が挿通される貫通孔が形成された蓋をケースに対して固定するＩＰＭの製造方法が開示されている。
特許第６４５５３６４号
上述したＩＰＭの製造方法では、はんだ接合工程が比較的多い。また、上述したＩＰＭの製造方法では、蓋をケースに対して固定する際に、蓋と外部接続端子とが干渉して外部接続端子および蓋の少なくともいずれかが変形し、信頼性が損なわれるおそれがある。
本発明の主たる目的は、製造方法におけるはんだ接合工程数が従来のＩＰＭの製造方法のそれよりも削減されており、かつ従来のＩＰＭよりも信頼性が高いパワー半導体装置を提供することにある。
本発明に係るパワー半導体装置は、パワー半導体素子と、パワー半導体素子を制御する制御回路と、制御回路が実装された制御基板と、第１方向において制御基板の少なくとも一部と重なるように配置されている蓋と、制御基板と接続されている第１部と、外部機器と接続される第２部と、第１部と第２部との間に位置し蓋と固定されている第３部とを有し、第１部がプレスフィット部として構成されている少なくとも１つの外部接続端子とを備える。
本発明によれば、製造方法におけるはんだ接合工程数が従来のＩＰＭの製造方法のそれよりも削減されており、かつ従来のＩＰＭよりも外部接続端子および蓋の少なくともいずれかの変形が抑制されたパワー半導体装置を提供することができる。
実施の形態１に係るパワー半導体装置の断面図である。 実施の形態１に係るパワー半導体装置の分解斜視図である。 実施の形態１に係るパワー半導体装置の部分断面図である。 実施の形態１に係るパワー半導体装置の製造方法の一工程を示す断面図である。 実施の形態１に係るパワー半導体装置の製造方法の、図４に示される工程後の一工程を示す断面図である。 実施の形態１に係るパワー半導体装置の製造方法の、図５に示される工程後の一工程を示す断面図である。 実施の形態３に係るパワー半導体装置の一部分の斜視断面図である。 実施の形態４に係るパワー半導体装置の断面図である。 実施の形態４に係るパワー半導体装置の外部接続端子およびケースの部分断面図である。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
実施の形態１．
＜パワー半導体装置の構成＞
図１に示されるように、実施の形態１に係るパワー半導体装置１００は、パワー半導体素子１０、絶縁基板１１、ケース２０，封止樹脂４０、制御回路５０，制御基板５１、蓋６０、および複数の外部接続端子７０を主に備える。絶縁基板１１、制御基板５１、および蓋６０は、第１方向Ａに並んで配置されている。以下、第１方向Ａにおいて制御基板５１に対する蓋６０側を上側、制御基板５１に対する絶縁基板１１側を下側という。
パワー半導体素子１０は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、およびＦＷＤｉ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ、還流ダイオード）から成る群から選択される少なくとも１つである。パワー半導体素子１０は、絶縁基板１１に実装されている。
絶縁基板１１は、例えばベース板１２と、絶縁層１３との積層体として構成されている。絶縁基板１１は、例えば平板形状の部材である。絶縁基板１１は、例えばパワー半導体装置１００において外部に露出している下面と、該下面とは反対側を向いた上面とを有している。絶縁基板１１の下面は、ベース板１２により構成されている。絶縁基板１１の上面は、絶縁層１３により構成されている。絶縁層１３は、電気的絶縁性を有している。ベース板１２を構成する材料は、例えば銅（Ｃｕ）およびアルミニウム（Ａｌ）の少なくともいずれかを含む。絶縁層１３を構成する材料は、例えば樹脂であり、好ましくは窒化ホウ素等の高い放熱性を有するフィラーが添加されたエポキシ樹脂である。なお、絶縁基板１１は、セラミックス基板として構成されていてもよい。
絶縁基板１１の上面には、配線パターン１４が接合されている。配線パターン１４を構成する材料は、導電性を有する任意の材料であればよいが、例えば金属である。パワー半導体素子１０は、配線パターン１４上に接合されている。
さらに、配線パターン１４上には、センサ１５が接合されている。センサ１５は、パワー半導体素子１０の物理状態を計測し、該物理状態に応じた信号を発信する。パワー半導体素子１０の物理状態とは、例えばパワー半導体素子１０の温度、またはパワー半導体素子１０を流れる電流量等である。
パワー半導体素子１０および絶縁基板１１の接合方法、ならびにパワー半導体素子１０およびセンサ１５の接合方法は、特に制限されるものではないが、例えばはんだ接合である。
ケース２０は、パワー半導体素子１０、絶縁基板１１、制御回路５０、および制御基板５１を囲むように配置されている。ケース２０は、例えば環状の部材である。ケース２０は、蓋６０とともにパワー半導体装置１００の外枠の少なくとも一部を成している。ケース２０は、絶縁基板１１の周縁部と接合されている。ケース２０は、第１方向Ａにおいて、絶縁基板１１の周縁部よりも上方に突出している部分を有している。ケース２０の上端部は、例えば蓋６０を囲むように配置されている。ケース２０は、例えば電気的絶縁性を有している。ケース２０を構成する材料は、例えば樹脂である。
図１に示されるように、ケース２０は、例えば下方部分２０Ａおよび上方部分２０Ｂを有している。下方部分２０Ａは、絶縁基板１１の周縁部よりも外側に向かって第１方向Ａと交差する方向に沿って延びている。上方部分２０Ｂの下方端部は、下方部分２０Ａの周縁部に接続されており、下方部分２０Ａに対して上方に突出している。言い換えると、ケース２０の断面形状は、略Ｌ字状である。下方部分２０Ａの一部は、第１方向Ａにおいて、制御基板５１、蓋６０、および外部接続端子７０と重なるように配置されている。ケース２０は、例えばアンダーカット形状を有していない。
ケース２０には、複数の主電極端子２１と、複数の駆動制御用端子２２とが固定されている。図１に示されるパワー半導体装置１００では、複数の主電極端子２１の各々は紙面に対して垂直な第２方向に互いに間隔を隔てて並んで配置されており、かつ複数の駆動制御用端子２２の各々第２方向に互いに間隔を隔てて並んで配置されている。第２方向は、第１方向Ａと交差する方向である。
主電極端子２１は、パワー半導体素子１０の主電流が流れる端子である。主電極端子２１は、例えばケース２０に囲まれた領域（以下、ケース２０の内部領域という）内に配置されている部分と、ケース２０の外部に配置された部分とを有している。主電極端子２１においてケース２０の内部領域に配置されている部分は、ワイヤ３１を介してパワー半導体素子１０および配線パターン１４と接続されており、かつケース２０の上記下方部分２０Ａに接合されている。主電極端子２１においてケース２０の外部に配置された部分は、ケース２０の上記上方部分２０Ｂに接合されている。
複数の駆動制御用端子２２は、パワー半導体装置１００の外部機器からパワー半導体素子１０にパワー半導体素子１０を駆動するための駆動電力を供給するための駆動用端子と、センサ１５から制御回路５０にパワー半導体素子１０の物理状態に応じた信号を送信するための制御用端子とを有している。各駆動制御用端子２２の全体は、ケース２０の上記内部領域内に配置されている。駆動用端子は、例えばワイヤ３２を介してパワー半導体素子１０と接続されておりかつケース２０の上記下方部分２０Ａに接合されている部分と、該部分に対して上方に突出している突出部分とを有している。制御用端子は、例えばワイヤ３２を介してセンサ１５と接続されておりかつケース２０の上記下方部分２０Ａに接合されている部分と、該部分に対して上方に突出している突出部分とを有している。各駆動制御用端子２２の上記突出部分は、制御基板５１に形成された貫通孔５３に挿通されている。各駆動制御用端子２２の上記突出部分は、ケース２０の上記上方部分２０Ｂに接合されていない。
ワイヤ３１，３２を構成する材料は、導電性を有する任意の材料であればよいが、例えば金属である。
封止樹脂４０は、パワー半導体素子１０、ワイヤ３１，３２、主電極端子２１のとの接続部、およびワイヤ３２と駆動制御用端子２２との接続部を封止している。封止樹脂４０は、ケース２０の上記内部領域のうち、制御基板５１よりも絶縁基板１１側（下側）の領域にのみ配置されている。制御基板５１、蓋６０、および外部接続端子７０の全体は、封止樹脂４０によって覆われていない。封止樹脂４０の上面は、制御基板５１の下面、および外部接続端子７０の第１部７１の先端よりも下方に配置されている。封止樹脂４０を構成する材料は、シリコーンゲルまたはエポキシ樹脂などの樹脂材料である。
上述したパワー半導体素子１０、絶縁基板１１、配線パターン１４、センサ１５、ケース２０、主電極端子２１、駆動制御用端子２２、ワイヤ３１，３２および封止樹脂４０の一体物は、コアブロック８０（図２参照）と呼ばれる。コアブロック８０は、上方に、ケース２０の上記内部領域に連なる開口部を有している。蓋６０は、当該コアブロック８０の開口部を塞いでいる。
制御回路５０は、パワー半導体素子１０の駆動を制御する。制御回路５０は、制御基板５１に実装されている。
制御基板５１は、一般的なプリント基板であり、例えばガラスエポキシが第１方向Ａに積層された積層体として構成されている。
制御基板５１は、ケース２０の上記内部領域に配置されている。制御基板５１は、例えば封止樹脂４０の上面と対向するように配置された下面と、該下面とは反対側を向いた上面とを有している。制御基板５１の下面と封止樹脂４０の上面とは、第１方向Ａにおいて間隔Ｄ１を隔てて配置されている。制御回路５０は、例えば制御基板５１の上記上面上に形成されている。制御基板５１には、制御回路５０と接続された集積回路５２が実装されている。制御基板５１は、ケース２０の上記上方部分２０Ｂに囲まれている。制御基板５１の中央部は、第１方向Ａにおいて絶縁基板１１と重なるように配置されている。制御基板５１の外周部は、第１方向Ａにおいて、ケース２０の上記下方部分２０Ａと重なるように配置されている。
図１〜図３に示されるように、制御基板５１には、上記上面から上記下面まで貫通する複数の貫通孔５３および複数の貫通孔５４が形成されている。
複数の貫通孔５３の各々は、上記第２方向Ｂに並んで配置されている。複数の貫通孔５４の各々は、上記第２方向Ｂに並んで配置されている。各貫通孔５３と、各貫通孔５４とは、例えば上記第１方向Ａおよび上記第２方向Ｂと交差する第３方向Ｃに間隔を隔てて並んで配置されている。各貫通孔５３には、１つの駆動制御用端子２２の上記突出部分が挿通されており、かつ接合されている。駆動制御用端子２２と貫通孔５３との接合方法は、特に制限されるものではないが、例えばはんだ接合、超音波接合、または溶接である。なお、駆動制御用端子２２と貫通孔５３とは、例えばコネクタを介して接続されていてもよい。各貫通孔５４には、１つの外部接続端子７０の第１部７１が挿通されており、かつ嵌め合わされている。
貫通孔５３の内周面には図示しない配線パターンが形成されており、貫通孔５３に接合された駆動制御用端子２２は制御回路５０および集積回路５２に電気的に接続されている。貫通孔５４の内周面には図示しない配線パターンが形成されており、貫通孔５４に接合された外部接続端子７０は制御回路５０および集積回路５２に電気的に接続されている。
蓋６０は、例えば平板形状の部材である。蓋６０は、コアブロック８０の上記開口部を塞ぐ。蓋６０は、例えば制御基板５１の上面と対向するように配置された下面と、該下面とは反対側を向いておりかつパワー半導体装置１００の外部に表出している上面とを有している。蓋６０の下面と制御基板５１の上面とは、第１方向Ａにおいて互いに間隔を隔てて配置されている。蓋６０は、例えばケース２０の上記上方部分２０Ｂに囲まれている。蓋６０の中央部は、第１方向Ａにおいて絶縁基板１１と重なるように配置されている。蓋６０の外周部は、第１方向Ａにおいて、ケース２０の上記下方部分２０Ａと重なるように配置されている。
図２に示されるように、蓋６０には、上記上面から上記下面まで貫通する複数の貫通孔６１が形成されている。貫通孔６１には、外部接続端子７０の第３部７３が挿通されている。外部接続端子７０の第３部７３は、貫通孔６１に挿通され、かつ貫通孔６１に固定されている。貫通孔６１は、第１方向Ａにおいて制御基板５１の貫通孔５４と重なるように形成されている。
外部接続端子７０は、第１部７１，第２部７２，第３部７３，および第４部７４を有している。第１部７１は、制御基板５１と接続されている。第２部７２は、外部機器と接続される部分である。第３部７３は、第１部７１と第２部７２との間に位置し蓋６０と固定されている。第４部７４は、第１部７１と第３部７３との間に位置する部分である。第１部７１，第４部７４、第３部７３、および第２部７２は、第１方向Ａにおいて順に並んで配置されている。
上述のように、第１部７１は、制御基板５１の貫通孔５４に挿通され、貫通孔５４と嵌め合わされている。第１部７１は、プレスフィット部として構成されている。つまり、第１部７１は、貫通孔５４の径方向に弾性変形するように設けられている。
第１方向Ａに垂直な断面において、貫通孔５４に嵌め合わされている第１部７１の最大幅は、貫通孔５４に嵌め合わされていない状態での第１部７１の最大幅よりも狭い。貫通孔５４に嵌め合わされていない状態での第１部７１の上記最大幅は、貫通孔５４の内径よりも広い。貫通孔５４に嵌め合わされている第１部７１の上記最大幅は、例えば第１方向Ａに垂直な断面における第２部７２および第３部７３の最大幅よりも広い。
図１に示されるように、第１部７１は、例えば第１方向Ａおよび第３方向Ｃに沿った断面においてＯ字状に形成されている。この場合、図３に示されるように、第１部７１の第３方向Ｃの幅は、第１部７１の第２方向の幅よりも広く、第１部７１の上記最大幅となる。なお、第１部７１は、例えば第１方向Ａに垂直な断面においてＳ字状に形成されていてもよい。
第１方向Ａにおける第１部７１の先端（下端）は、制御基板５１の下面よりも下方に配置されている。第１方向Ａにおける第１部７１の先端（下端）は、第１方向Ａにおいて封止樹脂４０の上面と間隔を隔てて配置されている。第１方向Ａにおいて制御基板５１の下面と第１部７１の先端との間の距離Ｄ２は、上記間隔Ｄ１よりも短い。
第１方向Ａにおける第１部７１の上端は、制御基板５１の上面よりも上方に配置されている。第１部７１の上端は、第４部７４を介して第３部７３と接続されている。第１部７１は、ケース２０の上記内部領域に配置されている。第１方向Ａにおける第１部７１の中央部分が、貫通孔５４の内周面と接触している。
第２部７２は、蓋６０よりも外側に突出している。
上述のように、第３部７３は、蓋６０の貫通孔６１に挿通されかつ貫通孔６１に固定されている。蓋６０および外部接続端子７０は、例えば１つの部材として構成されている。このような蓋６０および外部接続端子７０は、インサート成形により形成され得る。蓋６０および外部接続端子７０は、例えば別部材が組み合わされた物として構成されていてもよい。このような蓋６０および外部接続端子７０は、アウトサート成形により形成され得る。外部接続端子７０は、例えば蓋６０に圧入されている。
外部接続端子７０は、制御基板５１の貫通孔５４にのみ挿通されている。外部接続端子７０は、ケース２０とは直接接続されない。
外部接続端子７０の第２部７２、第３部７３、および第４部７４の各剛性は、例えば同等である。第１方向Ａに垂直な断面において、第４部７４の断面積の最小値は、例えば第３部７３の断面積の最小値と等しい。第３方向Ｃにおいて、第４部７４の最小幅は、例えば第３部７３の最小幅と等しい。第２方向Ｂにおいて、第４部７４の最小幅は、例えば第３部７３の最小幅と等しい。
なお、パワー半導体装置１００は、第１方向Ａに積層された複数の制御基板５１を備えていてもよい（例えば図７参照）。この場合、各制御基板５１の貫通孔５３は、第１方向Ａから視て互いに重なるように形成されている。同様に、各制御基板５１の貫通孔５４は、第１方向Ａから視て互いに重なるように形成されている。１つの第１部７１は、各制御基板５１に形成された貫通孔５４の各々と嵌め合わされている。
＜パワー半導体装置の製造方法＞
まず、図４に示されるように、コアブロック８０が準備される。コアブロック８０において、パワー半導体素子１０、絶縁基板１１、配線パターン１４、センサ１５、ワイヤ３１，３２は、封止樹脂４０により封止されている。ケース２０の上方部分２０Ｂ、ならびに主電極端子２１および駆動制御用端子２２の各上方部分は、封止樹脂４０から露出している。
次に、図５に示されるように、制御回路５０および集積回路５２が実装され、かつ複数の貫通孔５３および複数の貫通孔５４が形成された制御基板５１が準備される。次に、駆動制御用端子２２が貫通孔５３に挿通されて貫通孔５３に接合されることにより、制御基板５１がコアブロック８０に固定される。貫通孔５４は、第１方向Ａにおいて封止樹脂４０の上面と間隔を隔てて配置されている。
次に、図６に示されるように、蓋６０および外部接続端子７０の一体物が準備される。上述のように、蓋６０および外部接続端子７０は、例えばインサート成形により形成される。この場合、蓋６０および外部接続端子７０は、外部接続端子７０の第３部７３を金型の内部に配置した後、該金型内に樹脂を射出充填することにより、１つの部材として一体的に形成される。また、蓋６０および外部接続端子７０は、例えばアウトサート成形により形成されてもよい。この場合、蓋６０および外部接続端子７０は、外部接続端子７０がこれとは別部材として準備された蓋６０に圧入されることにより、別部材が組み合わされた物として一体的に形成される。
次に、外部接続端子７０の第１部７１が制御基板５１の貫通孔５４に挿通されて貫通孔５４に嵌め合わされることにより、蓋６０および外部接続端子７０の一体物が、コアブロック８０および制御基板５１の一体物に固定される。第１部７１は、制御基板５１の貫通孔５４にのみ挿通される。好ましくは、蓋６０は、ケース２０の上記上方部分２０Ｂと接合される。蓋６０とケース２０との接合方法は、特に制限されるものではないが、例えば接着またはスナップフィットにより接合される。このようにして、図１に示されるパワー半導体装置１００が製造される。
＜作用効果＞
パワー半導体装置１００は、パワー半導体素子１０と、パワー半導体素子１０を制御する制御回路５０と、制御回路５０が実装された制御基板５１と、第１方向Ａにおいて制御基板５１の少なくとも一部と重なるように配置されている蓋６０と、制御基板５１と接続されている第１部７１と、外部機器と接続される第２部７２と、第１部７１と第２部７２との間に位置し蓋６０と固定されている第３部７３とを有し、第１部７１がプレスフィット部として構成されている少なくとも１つの外部接続端子７０とを備える。
パワー半導体装置１００によれば、制御基板５１と外部接続端子７０とがはんだによらずプレスフィット部として構成された第１部７１により実現されているため、パワー半導体装置１００の製造方法においてはんだ接合工程数は上述した従来のＩＰＭの製造方法のそれと比べて削減されている。その結果、パワー半導体装置１００は、従来のＩＰＭと比べて容易に製造され得る。
さらに、パワー半導体装置１００では、外部接続端子７０が蓋６０に固定されているため、蓋６０をケース２０に対して固定する際に蓋６０と外部接続端子７０との干渉が生じない。また、蓋６０をケース２０に対して固定する際に第１部７１が制御基板５１に接続されるが、第１部７１はプレスフィット部として構成されており弾性変形可能である。そのため、パワー半導体装置１００では、外部接続端子が制御基板にはんだ接合されている従来のＩＰＭと比べて、蓋６０および外部接続端子７０において第１部７１以外の部分の変形が抑制されており、信頼性の低下が抑制されている。
パワー半導体装置１００では、少なくとも１つの外部接続端子７０は、複数の外部接続端子７０を含む。複数の外部接続端子７０は、第１方向Ａと交差する第２方向Ｂに並んで配置されている。複数の外部接続端子７０の各第１部７１（プレスフィット部）は、第１方向Ａおよび第２方向Ｂと交差する第３方向Ｃに弾性変形するように配置されている。
仮に、各第１部７１が弾性変形する方向が、複数の貫通孔５４が配列している方向と同じである場合、制御基板５１において隣り合う貫通孔５４間に位置する部分には比較的大きな応力が印加されることによってクレージングが発生するおそれがある。クレージングの発生を抑制するためには、当該部分を広く、すなわち複数の貫通孔５４間の第２方向Ｂの間隔を長くする必要がある。
これに対し、パワー半導体装置１００では、各第１部７１が弾性変形する方向が、複数の貫通孔５４が配列している第２方向Ｂと交差する第３方向Ｃであるため、制御基板５１において隣り合う貫通孔５４間に位置する部分には大きな応力が印加されず、当該部分にクレージングは生じにくい。その結果、パワー半導体装置１００では、当該部分を狭く、すなわち複数の貫通孔５４間の第２方向Ｂの間隔を比較的短くすることができるため、パワー半導体装置１００は小型化され得る。
パワー半導体装置１００では、外部接続端子７０の第３部７３および蓋６０は、インサート成形により一体化されている。また、パワー半導体装置１００では、外部接続端子７０の第３部７３および蓋６０は、アウトサート成形により一体化されていてもよい。いずれの場合にも、外部接続端子７０と蓋６０との一体物は、容易に製造され得る。
実施の形態２．
図７に示されるように、実施の形態２に係るパワー半導体装置は、実施の形態１に係るパワー半導体装置１００と基本的に同様の構成を備えるが、第４部７４の剛性が第３部７３の剛性よりも低い点で、パワー半導体装置１００とは異なる。
第１方向Ａに垂直な断面において、第４部７４の断面積の最小値は、例えば第３部７３の断面積の最小値未満である。第３方向Ｃにおいて、第４部７４の最小幅は、例えば第３部７３の最小幅よりも狭い。第２方向Ｂにおいて、第４部７４の最小幅は、例えば第３部７３の最小幅と等しい。なお、第２方向Ｂにおいて、第４部７４の最小幅は、例えば第３部７３の最小幅よりも狭くてもよい。
第４部７４は、例えば狭幅部７５と、第１方向Ａにおいて狭幅部７５を挟むように配置された２つの拡幅部７６とを有している。上方に位置する拡幅部７６は、第３部７３と接続されている。下方に位置する拡幅部７６は、第１部７１と接続されている。
第３方向Ｃにおいて、拡幅部７６の最小幅は、狭幅部７５の最小幅よりも広い。第２方向Ｂにおいて、拡幅部７６の最小幅は、例えば狭幅部７５の最小幅と等しい。第１方向Ａに垂直な断面において、第４部７４の断面積の上記最小値は、狭幅部７５の断面積である。第３方向Ｃにおいて、第４部７４の上記最小幅は、狭幅部７５の最小幅である。
第１方向Ａに垂直な断面において、拡幅部７６の断面積の最小値は、例えば第１部７１および第３部７３の各断面積の最小値よりも大きい。第３方向Ｃにおいて、拡幅部７６の最小幅は、例えば第１部７１および第３部７３の各最小幅よりも広い。第２方向Ｂにおいて、拡幅部７６の最小幅は、例えば第１部７１および第３部７３の最小幅と等しい。
実施の形態２に係るパワー半導体装置は、パワー半導体装置１００と基本的に同様の構成を備えるため、パワー半導体装置１００と同様の効果を奏することができる。
さらに、実施の形態２に係るパワー半導体装置によれば、外部接続端子７０に印加され応力を第４部７４の狭幅部７５に集中させることができる。そのため、実施の形態２における第１部７１の接続信頼性は、実施の形態１におけるそれと比べて高い。
実施の形態３．
図８に示されるように、実施の形態３に係るパワー半導体装置１０２は、実施の形態１に係るパワー半導体装置１００と基本的に同様の構成を備えるが、ケース２０が壁部２３を含む点で、パワー半導体装置１００とは異なる。
壁部２３は、ケース２０の上記内部領域のうち、第１部７１に対して蓋６０とは反対側に位置する領域、すなわち制御基板５１よりも下方の領域に配置されている。壁部２３は、第１部７１に対して蓋６０とは反対側に位置する領域を、第１領域Ｒ１と第２領域Ｒ２とに区画する。
第１領域Ｒ１には、パワー半導体素子１０、絶縁基板１１、配線パターン１４、センサ１５、複数の主電極端子２１、複数の駆動制御用端子２２、ワイヤ３１，３２、および封止樹脂４０が配置されている。言い換えると、第１領域Ｒ１は、封止樹脂４０により封止されている。第２領域Ｒ２には、封止樹脂４０が配置されていない。
外部接続端子７０の第１部７１の先端は、第２領域Ｒ２に配置されている。
壁部２３は、ケース２０の上記下方部分２０Ａの上面に対して上方に突出している。壁部２３は、封止樹脂４０の上面よりも上方に突出している。第１方向Ａにおいて、壁部２３の上面と制御基板５１の下面との間の間隔は、封止樹脂４０の上面と制御基板５１の下面との間の間隔Ｄ３よりも狭い。第１方向Ａにおいて制御基板５１の下面と第１部７１の先端との間の距離Ｄ２は、上記間隔Ｄ３よりも長い。言い換えると、第１部７１の先端（下端）は、封止樹脂４０の上面よりも下方に配置されている。
図９に示されるように、壁部２３は、上方部分２０Ｂに接続されている。第１方向Ａからケース２０を平面視したときに、上方部分２０Ｂおよび壁部２３は、複数の外部接続端子７０を囲むように配置されている。第１方向Ａからケース２０を平面視したときに、第１領域Ｒ１に面している壁部２３の外周面は、角丸形状を有している。
なお、第１方向Ａからケース２０を平面視したときに、壁部２３は環状に設けられていてもよい。壁部２３は、上方部分２０Ｂと接続されていなくてもよい。この場合、第１方向Ａからケース２０を平面視したときに、第２領域Ｒ２の全周囲は第１領域Ｒ１に囲まれていてもよい。
実施の形態３に係るパワー半導体装置１０２は、パワー半導体装置１００と基本的に同様の構成を備えるため、パワー半導体装置１００と同様の効果を奏することができる。
さらに、実施の形態３に係るパワー半導体装置１０２によれば、第１方向Ａにおいて制御基板５１の下面と第１部７１の先端との間の距離Ｄ２が上記間隔Ｄ３よりも長い。上記距離Ｄ２が互いに等しいパワー半導体装置１０２とパワー半導体装置１００との対比において、パワー半導体装置１０２の封止樹脂４０の上面と制御基板５１の下面との間の間隔Ｄ３は、パワー半導体装置１００の封止樹脂４０の上面と制御基板５１の下面との間の間隔Ｄ１よりも短くなる。その結果、パワー半導体装置１０２では、パワー半導体装置１００と比べて、第１方向Ａにおける小型化が実現され得る。
実施の形態３に係るパワー半導体装置１０２は、実施の形態２に係るパワー半導体装置と基本的に同様の構成を備えるが、ケース２０が壁部２３を含む点で、実施の形態２に係るパワー半導体装置とは異なっていてもよい。実施の形態１〜３に係るパワー半導体装置１００、１０２は、１つの外部接続端子７０のみを備えていてもよい。
以上のように本発明の実施の形態について説明を行なったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
１０ パワー半導体素子、１１ 絶縁基板、１２ ベース板、１３ 絶縁層、１４ 配線パターン、１５ センサ、２０ ケース、２０Ａ 下方部分、２０Ｂ 上方部分、２１ 主電極端子、２２ 駆動制御用端子、２３ 壁部、３１，３２ ワイヤ、４０ 封止樹脂、５０ 制御回路、５１ 制御基板、５２ 集積回路、５３，５４，６１ 貫通孔、６０ 蓋、７０ 外部接続端子、７１ 第１部、７２ 第２部、７３ 第３部、７４ 第４部、７５ 狭幅部、７６ 拡幅部、８０ コアブロック、１００，１０２ パワー半導体装置。

Claims (8)

  1. パワー半導体素子と、
    前記パワー半導体素子を制御する制御回路と、
    前記制御回路が実装された制御基板と、
    第１方向において前記制御基板の少なくとも一部と重なるように配置されている蓋と、
    前記制御基板と接続されている第１部と、外部機器と接続される第２部と、前記第１部と前記第２部との間に位置し前記蓋と固定されている第３部とを有し、前記第１部がプレスフィット部として構成されている少なくとも１つの外部接続端子とを備える、パワー半導体装置。
  2. 前記少なくとも１つの外部接続端子の前記第１部および前記第３部は、前記第１方向に並んで配置されており、
    前記少なくとも１つの外部接続端子は、前記第１部と前記第３部との間に第４部をさらに有しており、
    前記第４部の剛性は、前記第３部の剛性よりも低い、請求項１に記載のパワー半導体装置。
  3. 前記第１方向に垂直な断面において、前記第４部の断面積の最小値は、前記第３部の断面積の最小値未満である、請求項２に記載のパワー半導体装置。
  4. 前記少なくとも１つの外部接続端子は、複数の外部接続端子を含み、
    前記複数の外部接続端子は、前記第１方向と交差する第２方向に並んで配置されており、
    前記複数の外部接続端子の各々の前記プレスフィット部は、前記第１方向および前記第２方向と交差する第３方向に弾性変形するように配置されている、請求項１〜３のいずれか１項に記載のパワー半導体装置。
  5. 前記パワー半導体素子、前記制御回路、および前記制御基板を囲むように配置されており、前記蓋とともに前記パワー半導体装置の外枠の少なくとも一部を成しているケースと、
    前記ケース内において前記パワー半導体素子を封止する封止樹脂とをさらに備え、
    前記ケースは、前記プレスフィット部に対して前記蓋とは反対側に位置する領域を、前記第１方向と交差する方向に互いに並んで配置された第１領域と第２領域とに区画する壁部を含み、
    前記第１領域には、前記パワー半導体素子および前記封止樹脂が配置されており、
    前記第２領域には、前記封止樹脂が配置されておらず、
    前記プレスフィット部の先端は、前記第２領域に配置されている、請求項１〜４のいずれか１項に記載のパワー半導体装置。
  6. 前記制御基板には、貫通孔が形成されており、
    前記第１部は、前記貫通孔と嵌め合わされている、請求項１〜５のいずれか１項に記載のパワー半導体装置。
  7. 前記少なくとも１つの外部接続端子の前記第３部および前記蓋は、１つの部材として構成されている、請求項１〜６のいずれか１項に記載のパワー半導体装置。
  8. 前記少なくとも１つの外部接続端子の前記第３部および前記蓋は、別部材が組み合わされたものとして構成されている、請求項１〜６のいずれか１項に記載のパワー半導体装置。
JP2019197065A 2019-10-30 2019-10-30 パワー半導体装置 Active JP7224272B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019197065A JP7224272B2 (ja) 2019-10-30 2019-10-30 パワー半導体装置
US16/993,917 US11742251B2 (en) 2019-10-30 2020-08-14 Power semiconductor device including press-fit connection terminal
DE102020125705.8A DE102020125705A1 (de) 2019-10-30 2020-10-01 Leistungs-Halbleitervorrichtung
CN202011146157.7A CN112750801A (zh) 2019-10-30 2020-10-23 功率半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019197065A JP7224272B2 (ja) 2019-10-30 2019-10-30 パワー半導体装置

Publications (3)

Publication Number Publication Date
JP2021072329A true JP2021072329A (ja) 2021-05-06
JP2021072329A5 JP2021072329A5 (ja) 2021-12-02
JP7224272B2 JP7224272B2 (ja) 2023-02-17

Family

ID=75485442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019197065A Active JP7224272B2 (ja) 2019-10-30 2019-10-30 パワー半導体装置

Country Status (4)

Country Link
US (1) US11742251B2 (ja)
JP (1) JP7224272B2 (ja)
CN (1) CN112750801A (ja)
DE (1) DE102020125705A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102655235B1 (ko) * 2022-12-20 2024-04-08 주식회사 현대케피코 커넥터 매립형 하우징 앗세이 적용 제어기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361115B (zh) * 2021-12-31 2022-08-23 中山市木林森微电子有限公司 一种多芯片埋入式封装模块结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187564A (ja) * 2010-03-05 2011-09-22 Keihin Corp 半導体装置
WO2014132803A1 (ja) * 2013-02-26 2014-09-04 三菱電機株式会社 電力用半導体装置
JP2014175444A (ja) * 2013-03-08 2014-09-22 Fuji Electric Co Ltd 半導体装置
JP2017046529A (ja) * 2015-08-28 2017-03-02 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
JP2017163135A (ja) * 2016-03-08 2017-09-14 アーベーベー・シュバイツ・アーゲー 半導体モジュール
JP2018133481A (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 半導体モジュールおよびインバータ装置
JP2019067970A (ja) * 2017-10-03 2019-04-25 三菱電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025453B4 (de) * 2006-05-31 2009-12-24 Infineon Technologies Ag Halbleiterschaltungsanordnung
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
KR101463074B1 (ko) * 2008-01-10 2014-11-21 페어차일드코리아반도체 주식회사 리드리스 패키지
JP5136513B2 (ja) 2009-05-15 2013-02-06 トヨタ自動車株式会社 半導体装置
EP2538761B1 (en) * 2011-06-20 2014-01-29 STMicroelectronics Srl Intelligent Power Module and related assembling method
JP5633496B2 (ja) * 2011-09-29 2014-12-03 三菱電機株式会社 半導体装置及びその製造方法
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
JP6380244B2 (ja) 2015-06-15 2018-08-29 三菱電機株式会社 半導体装置、電力変換装置
JP6451569B2 (ja) * 2015-09-14 2019-01-16 株式会社デンソー 電子装置
JP7099020B2 (ja) * 2018-04-10 2022-07-12 株式会社デンソー 圧入端子、及び圧入端子を含む電子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187564A (ja) * 2010-03-05 2011-09-22 Keihin Corp 半導体装置
WO2014132803A1 (ja) * 2013-02-26 2014-09-04 三菱電機株式会社 電力用半導体装置
JP2014175444A (ja) * 2013-03-08 2014-09-22 Fuji Electric Co Ltd 半導体装置
JP2017046529A (ja) * 2015-08-28 2017-03-02 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
JP2017163135A (ja) * 2016-03-08 2017-09-14 アーベーベー・シュバイツ・アーゲー 半導体モジュール
JP2018133481A (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 半導体モジュールおよびインバータ装置
JP2019067970A (ja) * 2017-10-03 2019-04-25 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102655235B1 (ko) * 2022-12-20 2024-04-08 주식회사 현대케피코 커넥터 매립형 하우징 앗세이 적용 제어기

Also Published As

Publication number Publication date
US11742251B2 (en) 2023-08-29
US20210134686A1 (en) 2021-05-06
JP7224272B2 (ja) 2023-02-17
DE102020125705A1 (de) 2021-05-06
CN112750801A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP3910383B2 (ja) パワーモジュールおよびインバータ
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
KR100440416B1 (ko) 반도체 디바이스
JP5017332B2 (ja) インバータ
JP4254527B2 (ja) 半導体装置
JP2005229090A (ja) 電子装置
US8174097B2 (en) Electric sub-assembly
JP4967701B2 (ja) 電力半導体装置
CN111587486A (zh) 半导体装置以及半导体装置的制造方法
US11742251B2 (en) Power semiconductor device including press-fit connection terminal
US9159676B2 (en) Semiconductor module
JP2013171870A (ja) 半導体モジュールとその製造方法
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
US10586773B2 (en) Semiconductor device
CN113113401A (zh) 半导体电路和半导体电路的制造方法
JP5188602B2 (ja) インバータ
JP5056105B2 (ja) 半導体装置およびその製造方法
JP4527292B2 (ja) 半導体パワーモジュール
JP2004349300A (ja) 半導体装置及びその製造方法
JP2021082794A (ja) 電子部品および電子装置
JP4946959B2 (ja) 半導体装置の製造方法
CN214848625U (zh) 半导体电路
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP5202685B2 (ja) インバータ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230207

R150 Certificate of patent or registration of utility model

Ref document number: 7224272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150