CN112750801A - 功率半导体装置 - Google Patents
功率半导体装置 Download PDFInfo
- Publication number
- CN112750801A CN112750801A CN202011146157.7A CN202011146157A CN112750801A CN 112750801 A CN112750801 A CN 112750801A CN 202011146157 A CN202011146157 A CN 202011146157A CN 112750801 A CN112750801 A CN 112750801A
- Authority
- CN
- China
- Prior art keywords
- power semiconductor
- semiconductor device
- external connection
- cover
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229920005989 resin Polymers 0.000 claims description 28
- 239000011347 resin Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000007789 sealing Methods 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- 238000005304 joining Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/7005—Guiding, mounting, polarizing or locking means; Extractors
- H01R12/7011—Locking or fixing a connector to a PCB
- H01R12/7064—Press fitting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
- H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
- H01R12/585—Terminals having a press fit or a compliant portion and a shank passing through a hole in the printed circuit board
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
功率半导体装置(100)具有:功率半导体元件(10);控制电路(50),其对功率半导体元件(10)进行控制;控制基板(51),其安装有控制电路(50);盖(60),其以在第1方向(A)上与控制基板(51)的至少一部分重叠的方式配置;以及至少一个外部连接端子(70),其具有与控制基板(51)连接的第1部分(71)、与外部设备连接的第2部分(72)、以及位于第1部分(71)与第2部分(72)之间且与盖(60)固定的第3部分(73),第1部分(71)构成为压配合部。
Description
技术领域
本发明涉及一种功率半导体装置。
背景技术
作为具有功率半导体元件和对功率半导体元件的驱动进行控制的控制电路的功率半导体装置,已知有智能功率模块(Intelligent Power Module,IPM)。IPM还具有:框体,其在内部收容功率半导体元件以及控制电路,并且框体由壳体以及盖构成;以及外部连接端子,其插入贯穿于盖,将控制电路和外部设备连接。
在日本专利第6455364号中公开了将外部连接端子与控制基板焊接起来的IPM以及IPM的制造方法,在该IPM的制造方法中,将被焊接起来的控制基板与外部连接端子的一体物固定于壳体之后,将形成有供外部连接端子插入贯穿的贯通孔的盖固定于壳体。
在上述IPM的制造方法中,焊接工序比较多。另外,在上述IPM的制造方法中,在将盖固定于壳体时,盖与外部连接端子发生干扰,外部连接端子以及盖的至少任一者发生变形,有可能损害可靠性。
发明内容
本发明的主要目的在于提供一种功率半导体装置,该功率半导体装置的制造方法中的焊接工序数与现有的IPM的制造方法的焊接工序数相比减少,并且与现有的IPM相比可靠性高。
本发明所涉及的功率半导体装置具有:功率半导体元件;控制电路,其对功率半导体元件进行控制;控制基板,其安装有控制电路;盖,其以在第1方向上与控制基板的至少一部分重叠的方式配置;以及至少一个外部连接端子,其具有与控制基板连接的第1部分、与外部设备连接的第2部分、以及位于第1部分与第2部分之间且与盖固定的第3部分,第1部分构成为压配合部。
本发明的上述以及其它目的、特征、方案以及优点将根据与附图关联地理解的本发明所涉及的下面的详细说明而变得明确。
附图说明
图1是实施方式1所涉及的功率半导体装置的剖面图。
图2是实施方式1所涉及的功率半导体装置的分解斜视图。
图3是实施方式1所涉及的功率半导体装置的局部剖面图。
图4是表示实施方式1所涉及的功率半导体装置的制造方法的一个工序的剖面图。
图5是表示实施方式1所涉及的功率半导体装置的制造方法的位于图4所示的工序后的一个工序的剖面图。
图6是表示实施方式1所涉及的功率半导体装置的制造方法的位于图5所示的工序后的一个工序的剖面图。
图7是实施方式2所涉及的功率半导体装置的一部分的斜视剖面图。
图8是实施方式3所涉及的功率半导体装置的剖面图。
图9是实施方式3所涉及的功率半导体装置的外部连接端子以及壳体的局部剖面图。
具体实施方式
下面,参照附图说明本发明的实施方式。此外,在下面的附图中,对于相同或者相当的部分标注相同的参照编号,不重复其说明。
实施方式1.
<功率半导体装置的结构>
如图1所示,实施方式1所涉及的功率半导体装置100主要具有功率半导体元件10、绝缘基板11、壳体20、封装树脂40、控制电路50、控制基板51、盖60以及多个外部连接端子70。绝缘基板11、控制基板51以及盖60在第1方向A上并排配置。下面,在第1方向A上,将相对于控制基板51来说的盖60侧称为上侧,将相对于控制基板51来说的绝缘基板11侧称为下侧。
功率半导体元件10是从例如由IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极晶体管)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)以及FWDi(Free Wheeling Diode,续流二极管)构成的组中选择的至少1种。功率半导体元件10安装于绝缘基板11。
绝缘基板11例如作为基座板12和绝缘层13的层叠体而构成。绝缘基板11例如是平板形状的部件。绝缘基板11具有例如在功率半导体装置100处露出至外部的下表面和朝向与该下表面相反侧的上表面。绝缘基板11的下表面由基座板12构成。绝缘基板11的上表面由绝缘层13构成。绝缘层13具有电绝缘性。构成基座板12的材料例如包含铜(Cu)以及铝(Al)的至少任一者。构成绝缘层13的材料例如是树脂,优选是添加有氮化硼等具有高散热性的填料的环氧树脂。此外,绝缘基板11也可以构成为陶瓷基板。
在绝缘基板11的上表面接合有配线图案14。构成配线图案14的材料可以是具有导电性的任意材料,例如是金属。功率半导体元件10接合于配线图案14之上。
并且,在配线图案14之上接合有传感器15。传感器15对功率半导体元件10的物理状态进行测量,发送与该物理状态相对应的信号。功率半导体元件10的物理状态例如是指功率半导体元件10的温度、或者流过功率半导体元件10的电流量等。
功率半导体元件10及绝缘基板11的接合方法、以及功率半导体元件10及传感器15的接合方法没有特别限制,例如是焊接。
壳体20以包围功率半导体元件10、绝缘基板11、控制电路50以及控制基板51的方式配置。壳体20例如是环状的部件。壳体20与盖60一起构成功率半导体装置100的外框的至少一部分。壳体20与绝缘基板11的周缘部接合。壳体20具有在第1方向A上与绝缘基板11的周缘部相比向上方凸出的部分。壳体20的上端部例如以包围盖60的方式配置。壳体20例如具有电绝缘性。构成壳体20的材料例如是树脂。
如图1所示,壳体20例如具有下方部分20A以及上方部分20B。下方部分20A与绝缘基板11的周缘部相比朝向外侧沿与第1方向A交叉的方向延伸。上方部分20B的下方端部与下方部分20A的周缘部连接,相对于下方部分20A向上方凸出。换言之,壳体20的剖面形状是大致L字状。下方部分20A的一部分以在第1方向A上与控制基板51、盖60以及外部连接端子70重叠的方式配置。壳体20例如不具有底切(Undercut)形状。
在壳体20固定有多个主电极端子21和多个驱动控制用端子22。就图1所示的功率半导体装置100而言,多个主电极端子21分别在与纸面垂直的第2方向上相互隔开间隔地并排配置,并且多个驱动控制用端子22分别在第2方向上相互隔开间隔地并排配置。第2方向是与第1方向A交叉的方向。
主电极端子21是功率半导体元件10的流过主电流的端子。主电极端子21例如具有配置于由壳体20包围的区域(下面,称为壳体20的内部区域)内的部分和配置于壳体20的外部的部分。主电极端子21的配置于壳体20的内部区域的部分经由导线31与功率半导体元件10以及配线图案14连接,并且与壳体20的上述下方部分20A接合。主电极端子21的配置于壳体20的外部的部分与壳体20的上述上方部分20B接合。
多个驱动控制用端子22具有:驱动用端子,其用于从功率半导体装置100的外部设备向功率半导体元件10供给用于驱动功率半导体元件10的驱动电力;以及控制用端子,其用于从传感器15向控制电路50发送与功率半导体元件10的物理状态相对应的信号。各驱动控制用端子22整体配置于壳体20的上述内部区域内。驱动用端子例如具有:经由导线32与功率半导体元件10连接并且与壳体20的上述下方部分20A接合的部分;以及相对于该部分向上方凸出的凸出部分。控制用端子例如具有:经由导线32与传感器15连接并且与壳体20的上述下方部分20A接合的部分;以及相对于该部分向上方凸出的凸出部分。各驱动控制用端子22的上述凸出部分插入贯穿于在控制基板51形成的贯通孔53。各驱动控制用端子22的上述凸出部分没有与壳体20的上述上方部分20B接合。
构成导线31、32的材料可以是具有导电性的任意材料,例如是金属。
封装树脂40将功率半导体元件10、导线31、32、导线32与主电极端子21的连接部、以及导线32与驱动控制用端子22的连接部封装。封装树脂40仅配置于壳体20的上述内部区域中的与控制基板51相比靠绝缘基板11侧(下侧)的区域。控制基板51、盖60以及外部连接端子70整体未被封装树脂40覆盖。封装树脂40的上表面配置于与控制基板51的下表面以及外部连接端子70的第1部分71的前端相比更靠下方处。构成封装树脂40的材料是硅凝胶或者环氧树脂等树脂材料。
上述的功率半导体元件10、绝缘基板11、配线图案14、传感器15、壳体20、主电极端子21、驱动控制用端子22、导线31、32以及封装树脂40的一体物被称为芯块80(参照图2)。芯块80在上方具有与壳体20的上述内部区域相连的开口部。盖60堵塞该芯块80的开口部。
控制电路50对功率半导体元件10的驱动进行控制。控制电路50安装于控制基板51。
控制基板51是通常的印刷基板,例如构成为玻璃环氧树脂在第1方向A上层叠而成的层叠体。
控制基板51配置于壳体20的上述内部区域。控制基板51例如具有以与封装树脂40的上表面相对的方式配置的下表面和朝向与该下表面相反侧的上表面。控制基板51的下表面和封装树脂40的上表面在第1方向A上隔开间隔D1配置。控制电路50例如形成于控制基板51的上述上表面之上。在控制基板51安装有与控制电路50连接的集成电路52。控制基板51被壳体20的上述上方部分20B包围。控制基板51的中央部配置为在第1方向A上与绝缘基板11重叠。控制基板51的外周部配置为在第1方向A上与壳体20的上述下方部分20A重叠。
如图1~图3所示,在控制基板51形成有从上述上表面贯通至上述下表面的多个贯通孔53以及多个贯通孔54。
多个贯通孔53分别在上述第2方向B上并排配置。多个贯通孔54分别在上述第2方向B上并排配置。各贯通孔53和各贯通孔54例如在与上述第1方向A以及上述第2方向B交叉的第3方向C上隔开间隔地并排配置。一个驱动控制用端子22的上述凸出部分插入贯穿于各贯通孔53并且接合于各贯通孔53。驱动控制用端子22与贯通孔53的接合方法没有特别限制,例如是焊接、超声波接合、或者熔接。此外,驱动控制用端子22和贯通孔53例如也可以经由连接器连接。一个外部连接端子70的第1部分71插入贯穿于各贯通孔54并且嵌合于各贯通孔54。
在贯通孔53的内周面形成有未图示的配线图案,与贯通孔53接合的驱动控制用端子22电连接至控制电路50以及集成电路52。在贯通孔54的内周面形成有未图示的配线图案,与贯通孔54接合的外部连接端子70电连接至控制电路50以及集成电路52。
盖60例如是平板形状的部件。盖60堵塞芯块80的上述开口部。盖60例如具有:以与控制基板51的上表面相对的方式配置的下表面;以及朝向与该下表面相反侧并且露出至功率半导体装置100的外部的上表面。盖60的下表面和控制基板51的上表面在第1方向A上相互隔开间隔地配置。盖60例如被壳体20的上述上方部分20B包围。盖60的中央部被配置为在第1方向A上与绝缘基板11重叠。盖60的外周部被配置为在第1方向A上与壳体20的上述下方部分20A重叠。
如图2所示,在盖60形成有从上述上表面贯通至上述下表面的多个贯通孔61。外部连接端子70的第3部分73插入贯穿于贯通孔61。外部连接端子70的第3部分73插入贯穿于贯通孔61并且固定于贯通孔61。贯通孔61形成为在第1方向A上与控制基板51的贯通孔54重叠。
外部连接端子70具有第1部分71、第2部分72、第3部分73以及第4部分74。第1部分71与控制基板51连接。第2部分72是与外部设备连接的部分。第3部分73位于第1部分71与第2部分72之间且与盖60固定。第4部分74是位于第1部分71与第3部分73之间的部分。第1部分71、第4部分74、第3部分73、以及第2部分72在第1方向A上依次并排配置。
如上所述,第1部分71插入贯穿于控制基板51的贯通孔54,与贯通孔54嵌合。第1部分71构成为压配合部。即,第1部分71设置成在贯通孔54的径向上弹性变形。
在与第1方向A垂直的剖面中,嵌合于贯通孔54中的第1部分71的最大宽度比未嵌合于贯通孔54的状态下的第1部分71的最大宽度窄。未嵌合于贯通孔54的状态下的第1部分71的上述最大宽度比贯通孔54的内径宽。嵌合于贯通孔54中的第1部分71的上述最大宽度例如比与第1方向A垂直的剖面中的第2部分72以及第3部分73的最大宽度宽。
如图1所示,第1部分71例如在沿第1方向A以及第3方向C的剖面中形成为O字状。在该情况下,如图3所示,第1部分71的第3方向C的宽度比第1部分71的第2方向的宽度宽,成为第1部分71的上述最大宽度。此外,第1部分71例如也可以在与第1方向A垂直的剖面中形成为S字状。
第1方向A上的第1部分71的前端(下端)与控制基板51的下表面相比配置在下方。第1方向A上的第1部分71的前端(下端)在第1方向A上与封装树脂40的上表面隔开间隔地配置。在第1方向A上,控制基板51的下表面与第1部分71的前端之间的距离D2比上述间隔D1短。
第1方向A上的第1部分71的上端与控制基板51的上表面相比配置在上方。第1部分71的上端经由第4部分74与第3部分73连接。第1部分71配置于壳体20的上述内部区域。第1方向A上的第1部分71的中央部分与贯通孔54的内周面接触。
第2部分72与盖60相比向外侧凸出。
如上所述,第3部分73插入贯穿于盖60的贯通孔61并且固定于贯通孔61。盖60以及外部连接端子70例如构成为一个部件。这样的盖60以及外部连接端子70能够通过嵌件成型而形成。盖60以及外部连接端子70例如也可以构成为将分体部件组合而成的物体。这样的盖60以及外部连接端子70能够通过外嵌成型而形成。外部连接端子70例如被压入至盖60。
外部连接端子70仅插入贯穿于控制基板51的贯通孔54。外部连接端子70不直接与壳体20连接。
外部连接端子70的第2部分72、第3部分73以及第4部分74各自的刚性例如相同。在与第1方向A垂直的剖面中,第4部分74的剖面积的最小值例如与第3部分73的剖面积的最小值相等。在第3方向C上,第4部分74的最小宽度例如与第3部分73的最小宽度相等。在第2方向B上,第4部分74的最小宽度例如与第3部分73的最小宽度相等。
此外,功率半导体装置100也可以具有在第1方向A上层叠的多个控制基板51(例如参照图7)。在该情况下,各控制基板51的贯通孔53形成为从第1方向A观察时相互重叠。同样地,各控制基板51的贯通孔54形成为从第1方向A观察时相互重叠。一个第1部分71与形成于各控制基板51的各个贯通孔54嵌合。
<功率半导体装置的制造方法>
首先,如图4所示,准备芯块80。在芯块80处,功率半导体元件10、绝缘基板11、配线图案14、传感器15、导线31、32被封装树脂40封装。壳体20的上方部分20B、以及主电极端子21及驱动控制用端子22各自的上方部分从封装树脂40露出。
接着,如图5所示,准备控制基板51,该控制基板51安装有控制电路50以及集成电路52,并且形成有多个贯通孔53以及多个贯通孔54。接着,使驱动控制用端子22插入贯穿于贯通孔53而与贯通孔53接合,由此,控制基板51被固定于芯块80。贯通孔54在第1方向A上与封装树脂40的上表面隔开间隔地配置。
接着,如图6所示,准备盖60以及外部连接端子70的一体物。如上所述,盖60以及外部连接端子70例如通过嵌件成型而形成。在该情况下,盖60以及外部连接端子70通过在将外部连接端子70的第3部分73配置于模具的内部后将树脂注入填充于该模具内,从而作为一个部件一体地形成。另外,盖60以及外部连接端子70例如也可以通过外嵌成型而形成。在该情况下,盖60以及外部连接端子70通过将外部连接端子70压入至作为与其分体的部件而准备的盖60,从而作为将分体部件组合而成的物体一体地形成。
接着,外部连接端子70的第1部分71插入贯穿于控制基板51的贯通孔54而嵌合于贯通孔54,由此,盖60以及外部连接端子70的一体物被固定于芯块80以及控制基板51的一体物。第1部分71仅插入贯穿于控制基板51的贯通孔54。优选地,盖60与壳体20的上述上方部分20B接合。盖60与壳体20的接合方法没有特别限制,例如通过粘接或者卡扣配合进行接合。这样,制造了图1所示的功率半导体装置100。
<作用效果>
功率半导体装置100具有:功率半导体元件10;控制电路50,其对功率半导体元件10进行控制;控制基板51,其安装有控制电路50;盖60,其以在第1方向A上与控制基板51的至少一部分重叠的方式配置;以及至少一个外部连接端子70,其具有与控制基板51连接的第1部分71、与外部设备连接的第2部分72、以及位于第1部分71与第2部分72之间且与盖60固定的第3部分73,第1部分71构成为压配合部。
根据功率半导体装置100,控制基板51和外部连接端子70不依靠焊料而是通过构成为压配合部的第1部分71来实现,因此在功率半导体装置100的制造方法中,与上述现有的IPM的制造方法相比,削减了焊接工序数。其结果,与现有的IPM相比,能够容易地制造功率半导体装置100。
并且,就功率半导体装置100而言,由于外部连接端子70固定于盖60,因此在将盖60固定于壳体20时,盖60与外部连接端子70不会发生干扰。另外,在将盖60固定于壳体20时,第1部分71与控制基板51连接,但第1部分71构成为压配合部,能够弹性变形。因此,就功率半导体装置100而言,与将外部连接端子焊接于控制基板的现有的IPM相比,抑制了盖60以及外部连接端子70的除了第1部分71以外的部分的变形,抑制了可靠性的降低。
就功率半导体装置100而言,至少一个外部连接端子70包含多个外部连接端子70。多个外部连接端子70在与第1方向A交叉的第2方向B上并排配置。多个外部连接端子70的各第1部分71(压配合部)以在与第1方向A以及第2方向B交叉的第3方向C上弹性变形的方式配置。
在各第1部分71弹性变形的方向与多个贯通孔54排列的方向相同的情况下,控制基板51的位于相邻的贯通孔54之间的部分被施加比较大的应力,从而有可能发生碎裂。为了抑制碎裂的发生,需要使该部分变宽,即,需要使多个贯通孔54间的第2方向B上的间隔变长。
与此相对,就功率半导体装置100而言,各第1部分71弹性变形的方向是与多个贯通孔54排列的第2方向B交叉的第3方向C,因此,控制基板51的位于相邻的贯通孔54之间的部分不会被施加大的应力,在该部分不易产生碎裂。其结果,就功率半导体装置100而言,能够将该部分设得窄,即,能够将多个贯通孔54之间的第2方向B上的间隔设得比较短,因此功率半导体装置100能够小型化。
就功率半导体装置100而言,外部连接端子70的第3部分73以及盖60通过嵌件成型而一体化。另外,就功率半导体装置100而言,外部连接端子70的第3部分73以及盖60也可以通过外嵌成型而一体化。无论在哪种情况下,都能够容易地制造外部连接端子70与盖60的一体物。
实施方式2.
如图7所示,实施方式2所涉及的功率半导体装置具有与实施方式1所涉及的功率半导体装置100基本相同的结构,与功率半导体装置100的不同点在于,第4部分74的刚性比第3部分73的刚性低。
在与第1方向A垂直的剖面中,第4部分74的剖面积的最小值例如小于第3部分73的剖面积的最小值。在第3方向C上,第4部分74的最小宽度例如比第3部分73的最小宽度窄。在第2方向B上,第4部分74的最小宽度例如与第3部分73的最小宽度相等。此外,在第2方向B上,第4部分74的最小宽度例如也可以比第3部分73的最小宽度窄。
第4部分74例如具有窄幅部75和在第1方向A上以隔着窄幅部75的方式配置的两个扩幅部76。位于上方的扩幅部76与第3部分73连接。位于下方的扩幅部76与第1部分71连接。
在第3方向C上,扩幅部76的最小宽度比窄幅部75的最小宽度宽。在第2方向B上,扩幅部76的最小宽度例如与窄幅部75的最小宽度相等。在与第1方向A垂直的剖面中,第4部分74的剖面积的上述最小值是窄幅部75的剖面积。在第3方向C上,第4部分74的上述最小宽度是窄幅部75的最小宽度。
在与第1方向A垂直的剖面中,扩幅部76的剖面积的最小值例如比第1部分71以及第3部分73各自的剖面积的最小值大。在第3方向C上,扩幅部76的最小宽度例如比第1部分71以及第3部分73各自的最小宽度宽。在第2方向B上,扩幅部76的最小宽度例如与第1部分71以及第3部分73的最小宽度相等。
实施方式2所涉及的功率半导体装置具有与功率半导体装置100基本相同的结构,因此能够取得与功率半导体装置100相同的效果。
并且,根据实施方式2所涉及的功率半导体装置,能够使施加于外部连接端子70的应力集中在第4部分74的窄幅部75。因此,实施方式2中的第1部分71的连接可靠性比实施方式1高。
实施方式3.
如图8所示,实施方式3所涉及的功率半导体装置102具有与实施方式1所涉及的功率半导体装置100基本相同的结构,与功率半导体装置100的不同点在于,壳体20包含壁部23。
壁部23配置于壳体20的上述内部区域中的相对于第1部分71位于与盖60相反侧的区域、即与控制基板51相比更靠下方的区域。壁部23将相对于第1部分71位于与盖60相反侧的区域划分为第1区域R1和第2区域R2。
在第1区域R1配置有功率半导体元件10、绝缘基板11、配线图案14、传感器15、多个主电极端子21、多个驱动控制用端子22、导线31、32以及封装树脂40。换言之,第1区域R1被封装树脂40封装。在第2区域R2未配置封装树脂40。
外部连接端子70的第1部分71的前端配置于第2区域R2。
壁部23相对于壳体20的上述下方部分20A的上表面向上方凸出。壁部23与封装树脂40的上表面相比向上方凸出。在第1方向A上,壁部23的上表面与控制基板51的下表面之间的间隔比封装树脂40的上表面与控制基板51的下表面之间的间隔D3窄。在第1方向A上,控制基板51的下表面与第1部分71的前端之间的距离D2比上述间隔D3长。换言之,第1部分71的前端(下端)与封装树脂40的上表面相比配置在下方。
如图9所示,壁部23与上方部分20B连接。在从第1方向A俯视壳体20时,上方部分20B以及壁部23以包围多个外部连接端子70的方式配置。在从第1方向A俯视壳体20时,面向第1区域R1的壁部23的外周面具有圆角形状。
此外,在从第1方向A俯视壳体20时,壁部23也可以设置成环状。壁部23也可以不与上方部分20B连接。在该情况下,也可以是在从第1方向A俯视壳体20时,第2区域R2的周围整体被第1区域R1包围。
实施方式3所涉及的功率半导体装置102具有与功率半导体装置100基本相同的结构,因此能够取得与功率半导体装置100相同的效果。
并且,根据实施方式3所涉及的功率半导体装置102,在第1方向A上控制基板51的下表面与第1部分71的前端之间的距离D2比上述间隔D3长。在上述距离D2彼此相等的功率半导体装置102与功率半导体装置100的对比中,功率半导体装置102的封装树脂40的上表面与控制基板51的下表面之间的间隔D3比功率半导体装置100的封装树脂40的上表面与控制基板51的下表面之间的间隔D1短。其结果,就功率半导体装置102而言,与功率半导体装置100相比,能够实现第1方向A上的小型化。
实施方式3所涉及的功率半导体装置102也可以具有与实施方式2所涉及的功率半导体装置基本相同的结构,但在壳体20包含壁部23这一点上与实施方式2所涉及的功率半导体装置不同。实施方式1~3所涉及的功率半导体装置100、102也可以仅具有一个外部连接端子70。
虽然对本发明的实施方式进行了说明,但应理解为此次公开的实施方式在所有方面均为例示,并不是限制性内容。本发明的范围通过权利要求书示出,意在包含与权利要求书等同的含义以及范围内的所有变更。
Claims (8)
1.一种功率半导体装置,其具有:
功率半导体元件;
控制电路,其对所述功率半导体元件进行控制;
控制基板,其安装有所述控制电路;
盖,其以在第1方向上与所述控制基板的至少一部分重叠的方式配置;以及
至少一个外部连接端子,其具有与所述控制基板连接的第1部分、与外部设备连接的第2部分、以及位于所述第1部分与所述第2部分之间且与所述盖固定的第3部分,所述第1部分构成为压配合部。
2.根据权利要求1所述的功率半导体装置,其中,
所述至少一个外部连接端子的所述第1部分以及所述第3部分在所述第1方向上并排配置,
所述至少一个外部连接端子在所述第1部分与所述第3部分之间还具有第4部分,
所述第4部分的刚性低于所述第3部分的刚性。
3.根据权利要求2所述的功率半导体装置,其中,
在与所述第1方向垂直的剖面中,所述第4部分的剖面积的最小值小于所述第3部分的剖面积的最小值。
4.根据权利要求1至3中任一项所述的功率半导体装置,其中,
所述至少一个外部连接端子包含多个外部连接端子,
所述多个外部连接端子在与所述第1方向交叉的第2方向上并排配置,
所述多个外部连接端子各自的所述压配合部以在与所述第1方向以及所述第2方向交叉的第3方向上弹性变形的方式配置。
5.根据权利要求1至4中任一项所述的功率半导体装置,其还具有:
壳体,其以包围所述功率半导体元件、所述控制电路以及所述控制基板的方式配置,该壳体与所述盖一起构成所述功率半导体装置的外框的至少一部分;以及
封装树脂,其在所述壳体内对所述功率半导体元件进行封装,
所述壳体包含壁部,该壁部将相对于所述压配合部而位于与所述盖相反侧的区域划分为在与所述第1方向交叉的方向上相互并排配置的第1区域和第2区域,
在所述第1区域配置有所述功率半导体元件以及所述封装树脂,
在所述第2区域未配置所述封装树脂,
所述压配合部的前端配置于所述第2区域。
6.根据权利要求1至5中任一项所述的功率半导体装置,其中,
在所述控制基板形成有贯通孔,
所述第1部分与所述贯通孔嵌合。
7.根据权利要求1至6中任一项所述的功率半导体装置,其中,
所述盖以及所述至少一个外部连接端子的所述第3部分构成为一个部件。
8.根据权利要求1至6中任一项所述的功率半导体装置,其中,
所述盖以及所述至少一个外部连接端子的所述第3部分是将分体部件组合而构成的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019197065A JP7224272B2 (ja) | 2019-10-30 | 2019-10-30 | パワー半導体装置 |
JP2019-197065 | 2019-10-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112750801A true CN112750801A (zh) | 2021-05-04 |
Family
ID=75485442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011146157.7A Pending CN112750801A (zh) | 2019-10-30 | 2020-10-23 | 功率半导体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11742251B2 (zh) |
JP (1) | JP7224272B2 (zh) |
CN (1) | CN112750801A (zh) |
DE (1) | DE102020125705A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114361115B (zh) * | 2021-12-31 | 2022-08-23 | 中山市木林森微电子有限公司 | 一种多芯片埋入式封装模块结构 |
KR102655235B1 (ko) * | 2022-12-20 | 2024-04-08 | 주식회사 현대케피코 | 커넥터 매립형 하우징 앗세이 적용 제어기 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070278669A1 (en) * | 2006-05-31 | 2007-12-06 | Infineon Technologies Ag | Semiconductor circuit arrangement |
US20140167242A1 (en) * | 2012-12-14 | 2014-06-19 | Samsung Electro-Mechanics Co., Ltd. | Power module package |
CN105074919A (zh) * | 2013-02-26 | 2015-11-18 | 三菱电机株式会社 | 电力用半导体装置 |
CN106252292A (zh) * | 2015-06-15 | 2016-12-21 | 三菱电机株式会社 | 压接端子、半导体装置、电力变换装置及压接端子的制造方法 |
CN106487252A (zh) * | 2015-08-28 | 2017-03-08 | 三菱电机株式会社 | 半导体装置、智能功率模块及电力转换装置 |
US20170330810A1 (en) * | 2016-05-16 | 2017-11-16 | Mitsubishi Electric Corporation | Semiconductor device |
CN109599372A (zh) * | 2017-10-03 | 2019-04-09 | 三菱电机株式会社 | 半导体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081325A (ja) * | 2007-09-27 | 2009-04-16 | Sanyo Electric Co Ltd | 回路装置 |
KR101463074B1 (ko) * | 2008-01-10 | 2014-11-21 | 페어차일드코리아반도체 주식회사 | 리드리스 패키지 |
JP5136513B2 (ja) | 2009-05-15 | 2013-02-06 | トヨタ自動車株式会社 | 半導体装置 |
JP5583433B2 (ja) * | 2010-03-05 | 2014-09-03 | 株式会社ケーヒン | 半導体装置 |
EP2538761B1 (en) * | 2011-06-20 | 2014-01-29 | STMicroelectronics Srl | Intelligent Power Module and related assembling method |
JP5633496B2 (ja) * | 2011-09-29 | 2014-12-03 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP6119313B2 (ja) * | 2013-03-08 | 2017-04-26 | 富士電機株式会社 | 半導体装置 |
JP6451569B2 (ja) * | 2015-09-14 | 2019-01-16 | 株式会社デンソー | 電子装置 |
EP3217774B1 (en) * | 2016-03-08 | 2018-06-13 | ABB Schweiz AG | Semiconductor module |
JP6705394B2 (ja) * | 2017-02-16 | 2020-06-03 | 三菱電機株式会社 | 半導体モジュールおよびインバータ装置 |
JP7099020B2 (ja) * | 2018-04-10 | 2022-07-12 | 株式会社デンソー | 圧入端子、及び圧入端子を含む電子装置 |
-
2019
- 2019-10-30 JP JP2019197065A patent/JP7224272B2/ja active Active
-
2020
- 2020-08-14 US US16/993,917 patent/US11742251B2/en active Active
- 2020-10-01 DE DE102020125705.8A patent/DE102020125705A1/de active Pending
- 2020-10-23 CN CN202011146157.7A patent/CN112750801A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070278669A1 (en) * | 2006-05-31 | 2007-12-06 | Infineon Technologies Ag | Semiconductor circuit arrangement |
US20140167242A1 (en) * | 2012-12-14 | 2014-06-19 | Samsung Electro-Mechanics Co., Ltd. | Power module package |
CN105074919A (zh) * | 2013-02-26 | 2015-11-18 | 三菱电机株式会社 | 电力用半导体装置 |
CN106252292A (zh) * | 2015-06-15 | 2016-12-21 | 三菱电机株式会社 | 压接端子、半导体装置、电力变换装置及压接端子的制造方法 |
CN106487252A (zh) * | 2015-08-28 | 2017-03-08 | 三菱电机株式会社 | 半导体装置、智能功率模块及电力转换装置 |
US20170330810A1 (en) * | 2016-05-16 | 2017-11-16 | Mitsubishi Electric Corporation | Semiconductor device |
CN109599372A (zh) * | 2017-10-03 | 2019-04-09 | 三菱电机株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20210134686A1 (en) | 2021-05-06 |
DE102020125705A1 (de) | 2021-05-06 |
US11742251B2 (en) | 2023-08-29 |
JP2021072329A (ja) | 2021-05-06 |
JP7224272B2 (ja) | 2023-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2605276B1 (en) | Packaged leadless semiconductor device | |
KR101513961B1 (ko) | 전력 반도체 모듈 및 그 제조방법 | |
EP1970968B1 (en) | Light emitting semiconductor device | |
EP2775524B1 (en) | Method for manufacturing a semiconductor device | |
CN107924913B (zh) | 半导体装置及半导体装置的制造方法 | |
US9324685B2 (en) | Semiconductor device and method of manufacturing the same | |
US20200066609A1 (en) | Resin encapsulated power semiconductor module with exposed terminal areas | |
JP4254527B2 (ja) | 半導体装置 | |
US9735086B2 (en) | Power semiconductor module having a two-part housing | |
CN109599372B (zh) | 半导体装置 | |
JP6149932B2 (ja) | 半導体装置 | |
US11189547B2 (en) | Semiconductor module and semiconductor module manufacturing method | |
CN111587486A (zh) | 半导体装置以及半导体装置的制造方法 | |
CN112750801A (zh) | 功率半导体装置 | |
CN110914975B (zh) | 功率半导体模块 | |
US10586773B2 (en) | Semiconductor device | |
US20050104189A1 (en) | Semiconductor device | |
CN108336057B (zh) | 半导体装置及其制造方法 | |
CN113113401A (zh) | 半导体电路和半导体电路的制造方法 | |
CN108735614B (zh) | 半导体装置及半导体装置的制造方法 | |
JP2009065201A (ja) | 半導体装置の製造方法 | |
CN115443531A (zh) | 功率模组及其制造方法、转换器和电子设备 | |
JP4887346B2 (ja) | 半導体装置 | |
CN110998832A (zh) | 半导体装置以及半导体模块 | |
KR101502669B1 (ko) | 전력 모듈 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |