KR101513961B1 - 전력 반도체 모듈 및 그 제조방법 - Google Patents

전력 반도체 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR101513961B1
KR101513961B1 KR1020130135224A KR20130135224A KR101513961B1 KR 101513961 B1 KR101513961 B1 KR 101513961B1 KR 1020130135224 A KR1020130135224 A KR 1020130135224A KR 20130135224 A KR20130135224 A KR 20130135224A KR 101513961 B1 KR101513961 B1 KR 101513961B1
Authority
KR
South Korea
Prior art keywords
frame portion
power semiconductor
semiconductor element
integrated circuit
frame
Prior art date
Application number
KR1020130135224A
Other languages
English (en)
Other versions
KR20140066090A (ko
Inventor
마사타카 시라미즈
밍 상
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20140066090A publication Critical patent/KR20140066090A/ko
Application granted granted Critical
Publication of KR101513961B1 publication Critical patent/KR101513961B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)

Abstract

전력 반도체 모듈(10)은, 제1 프레임부(5)와, 전력 반도체 소자(1)와, 제2 프레임부(6)와, 제어용 집적회로(2)와, 와이어(7a)와, 절연체부(4)를 갖고 있다. 전력 반도체 소자(1)는, 제1 프레임부(5)의 제1 표면에 탑재되어 있다. 제어용 집적회로(2)는, 제2 프레임부(6)의 제3 표면(6a)에 탑재되고, 또한 전력 반도체 소자(1)를 제어하기 위한 것이다. 와이어(7a)는, 일단이 전력 반도체 소자(1)에 접속되고, 또한 타단이 제어용 집적회로(2)에 접속되어 있다. 제1 프레임부(5)의 제1 표면에 수직한 방향에 있어서, 제1 프레임부(5)의 제1 표면(5a)과 제2 프레임부(6)의 제3 표면(6a)이 같은 높이에 위치하고 있다. 이에 따라, 와이어(7a)의 루프 안정화를 도모함으로써 와이어(7a)의 단선이나 단락을 억제가능한 전력 반도체 모듈(10) 및 그 제조방법을 제공할 수 있다.

Description

전력 반도체 모듈 및 그 제조방법{POWER SEMICONDUCTOR MODULE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 전력 반도체 모듈 및 그 제조방법에 관한 것으로서, 특히, 전력 반도체 소자와 제어용 집적회로를 접속하는 와이어를 갖는 전력 반도체 모듈 및 그 제조방법에 관한 것이다.
종래, 예를 들면 IGBT(Insulated Gate Bipolar Transistor) 등의 전력 반도체 소자와, 해당 전력 반도체 소자를 제어하는 제어용 집적회로가 와이어에 의해 접속된 전력 반도체 모듈이 알려져 있다. 예를 들면, 일본국 특개 2005-150595호 공보에 따르면, 파워 칩과 제어 칩이 금을 주성분으로 하는 와이어로 접속된 전력 반도체장치가 개시되어 있다. 해당 전력 반도체장치에 따르면, 파워 칩의 방열성과 단자의 절연 성능을 양립하기 위해, 파워 칩이 탑재되어 있는 프레임을 패키지의 외주부에 위치하고 있는 절연 시트에 접촉시키고, 또한, 제어 칩이 탑재되어 있는 프레임은 패키지의 중앙부에 위치하고 있다.
그렇지만, 상기한 구성의 전력 반도체장치에 따르면, 전력 반도체 소자와 제어용 집적회로 사이에 높은 단차가 있으므로, 전력 반도체 소자와 제어용 집적회로를 접속하는 와이어의 단부에 강한 응력이 걸리기 때문에 와이어의 단선이나 단락이 발생하는 일이 있었다.
본 발명은, 상기와 같은 과제를 감안하여 이루어진 것으로서, 와이어의 단부에 걸리는 응력을 완화하여 와이어의 루프 안정화를 도모함으로써 와이어의 단선이나 단락을 억제가능한 전력 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 전력 반도체 모듈은, 제1 프레임부와, 전력 반도체 소자와, 제2 프레임부와, 제어용 집적회로와, 와이어와, 절연체부를 갖고 있다. 제1 프레임부는, 서로 대향하는 제1 표면 및 제2 표면을 갖는다. 전력 반도체 소자는, 제1 프레임부의 제1 표면에 탑재되어 있다. 제2 프레임부는, 서로 대향하는 제3 표면 및 제4 표면을 갖는다. 제어용 집적회로는, 제2 프레임부의 제3 표면에 탑재되고, 또한 전력 반도체 소자를 제어하기 위한 것이다. 와이어는, 일단 및 타단을 갖고, 일단이 전력 반도체 소자에 접속되고, 또한, 타단이 제어용 집적회로에 접속되어 있다. 절연체부는, 전력 반도체 소자, 제1 프레임부, 제어용 집적회로, 제2 프레임부 및 와이어를 봉지한다. 제1 프레임부의 제1 표면에 수직한 방향에 있어서, 제1 프레임부의 제1 표면과 제2 프레임부의 제3 표면이 같은 높이에 위치하고 있다. 여기에서, 같은 높이란, 제1 표면에 수직한 방향에 있어서, 제1 표면과 제3 표면의 거리가 0.1mm 이하인 것을 의미한다.
본 발명에 따르면, 와이어의 단부에 걸리는 응력을 완화하여 와이어의 루프 안정화를 도모함으로써 와이어의 단선이나 단락을 억제가능한 전력 반도체장치 및 그 제조방법을 제공할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부의 도면과 관련되어 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명확해질 것이다.
도 1은, 본 발명의 실시형태 1에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 단면 모식도다.
도 2는, 본 발명의 실시형태 1에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 평면 모식도다.
도 3은, 본 발명의 실시형태 2에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 단면 모식도다.
도 4는, 본 발명의 실시형태 3에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 단면 모식도다.
도 5는, 본 발명의 실시형태 2 및 실시형태 3에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 평면 모식도다.
도 6은, 본 발명의 실시형태 4에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 단면 모식도다.
도 7은, 본 발명의 실시형태 4에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 평면 모식도다.
도 8은, 본 발명의 실시형태 5에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 단면 모식도다.
도 9는, 본 발명의 실시형태 5에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 평면 모식도다.
도 10은, 본 발명의 실시형태 6에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 평면 모식도다.
도 11은, 본 발명의 실시형태 7에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 단면 모식도다.
도 12는, 본 발명의 실시형태 7에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 단면 모식도다.
도 13은, 본 발명의 실시형태 7에 관한 전력용 반도체장치의 구성을 개략적으로 설명하기 위한 평면 모식도다.
도 14 및 도 15는, 본 발명의 실시형태 1에 관한 전력용 반도체장치의 제조방법의 공정을 순서대로 설명하기 위한 개략 평면 모식도다.
도 16은, 본 발명의 실시형태 1에 관한 전력용 반도체장치의 제조방법의 제2 공정을 개략적으로 설명하기 위한 단면 모식도다.
도면에 근거하여 본 발명의 실시형태에 대해 설명한다. 이때, 이하의 도면에 있어서 동일 또는 해당하는 부분에는 동일한 참조번호를 붙이고 그 설명은 반복하지 않는다.
(실시형태 1)
도 1 및 도 2를 참조하여, 실시형태 1에 관한 전력 반도체 모듈의 구성에 대해 설명한다. 실시형태 1에 관한 전력 반도체 모듈(10)은, IGBT(1)과, IC(Integrated Circuit)(2)과, FWDi(Free Wheeling Diode)(3)과, 제1 프레임부(5)와, 제2 프레임부(6)와, 와이어 7a와, 절연체부(4)를 주로 갖고 있다.
제1 프레임부(5)는, 서로 대향하는 제1 표면(5a) 및 제2 표면(5b)을 갖고 고어, 제1 프레임부(5)의 제1 표면(5a) 위에 IGBT(1)와 FWDi(3) 등의 전력 반도체 소자가 탑재되어 있다. IGBT(1) 및 FWDi(3)은, 예를 들면 땜납 등의 접합부재로 제1 표면(5a)에 접합되어 있다.
제2 프레임부(6)는, 서로 대향하는 제3 표면(6a) 및 제4 표면(6b)을 갖고 있고, 제2 프레임부(6)의 제3 표면(6a)에 전력 반도체 소자를 제어하기 위한 제어용 집적회로인 IC(2)이 탑재되어 있다. IC(2)의 이면은, 예를 들면 땜납 등의 접합부로 제3 표면(6a)에 접합되어 있다. 제2 프레임부(6)는 접지 전위이어도 된다. 도 2에 나타낸 것과 같이, 1개의 제2 프레임부(6)에 2개의 IC(2)가 탑재되어 있어도 된다. IC(2)에는, 온도 센서가 내장되어 있어도 된다.
IGBT(1)과 IC(2)는 와이어 7a에 의해 직접 전기적으로 접속되어 있다. 와이어 7a는 일단 및 타단을 갖고, 일단이 IGBT(1)에 접속되고, 또한 타단이 IC(2)에 접속되어 있다. 와이어 7a는, 제1 프레임부(5)와 제2 프레임부(6)를 걸치도록 배치되어 있다. 도 2에 나타낸 것과 같이, 3개의 IGBT(1)가 1개의 IC에 와이어 7a에 의해 접속되어 있어도 된다. 또한 와이어 7a는 단수이어도 복수이어도 된다. 또한 IGBT(1)과 FWDi(3)는 와이어 7c에 의해 전기적으로 접속되어 있다. FWDi(3)은 제1 프레임부(5)와 와이어 7d에 의해 전기적으로 접속되어 있어도 되고, 제1 프레임부(5)와는 다른 프레임에 전기적으로 접속되어 있어도 된다. 더구나 IC(2)은 제2 프레임부(6)와 와이어 7b에 의해 전기적으로 접속되어 있어도 되고, 제2 프레임부(6)와는 다른 프레임에 전기적으로 접속되어 있어도 된다. 와이어 7a∼7d는 예를 들면 금을 포함하는 재료로 이루어지지만, 예를 들면 알루미늄 등이어도 된다. 금보다도 저코스트의 알루미늄을 사용함으로써, 전력 반도체 모듈(10)의 제조 코스트를 저감할 수 있다.
절연체부(4)는, IGBT(1), FWDi(3), IC(2), 제1 프레임부(5), 제2 프레임부(6) 및 와이어 7a∼7d를 봉지하고 있다. 절연체부(4)는 예를 들면 수지로 이루어지지만, 세라믹 등이어도 된다.
도 1에 나타낸 것과 같이, 제1 프레임부(5)의 제1 표면(5a)에 수직한 방향(즉 도 1에 있어서의 상하 방향)에 있어서, 제1 프레임부(5)의 제1 표면(5a)과 제2 프레임부(6)의 제3 표면(6a)이 같은 높이에 위치하고 있다. 본 발명에 있어서 같은 높이란, 제1 표면(5a)에 수직한 방향에 있어서 제1 표면(5a)과 제3 표면(6a)의 거리가 0.1mm 이하인 것을 의미한다. 즉, 제1 표면(5a)이 제3 표면(6a)보다도 0.1mm 이하만큼 절연 시트(11)에 가까이 위치해도 되고, 0.1mm 이하만큼 절연 시트(11)보다 멀리 위치하고 있어도 된다.
제1 프레임부(5) 및 제2 프레임부(6)의 각각은, 절연체부(4)의 내부에 있어서 제1 프레임부(5)의 제1 표면(5a)에 대해 수직한 방향으로 절곡되어 있다. 제1 프레임부(5)는 절연체부(4)의 좌측면부(4c)로부터 절연체부(4)의 외부로 나와 있어, 단자부 5e와 연결되어 있다. 마찬가지로, 제2 프레임부(6)는 절연체부(4)의 우측면부(4d)로부터 절연체부(4)의 외부로 나와 있어, 단자부 6e와 연결되어 있다. 제1 프레임부(5)와 단자부 5e는 일체로서 형성되어 있어도 되고, 별체이어도 된다. 마찬가지로, 제2 프레임부(6)와 단자부 6e는 일체로서 형성되어 있어도 되고, 별체이어도 된다.
본 실시형태에 관한 전력 반도체 모듈(10)은, 제1 프레임부(5)의 제2 표면(5b) 및 제2 프레임부(6)의 제4 표면(6b)에 접하는 절연 시트(11)를 갖고 있다. 절연 시트(11)는, 제2 표면(5b) 및 제4 표면(6b)의 전체를 커버하고 있는 것이 바람직하다. 절연 시트(11)의 제1 프레임부(5)가 접하고 있는 면과 반대측의 면에 접하여 금속판(12)이 배치되어 있고, 금속판(12)은 절연체부(4)로부터 노출되어 있다. 방열 핀(8)은, 절연체부(4)의 밑면(4b) 및 금속판(12)과 접하여 설치되어 있다.
다음에, 본 실시형태에 관한 전력 반도체 모듈의 제조방법에 대해 도 1, 도 2 및 도 14∼도 16을 참조하여 설명한다.
우선, 도 14를 참조하여, 프레임 준비 공정이 실시된다. 구체적으로는, 중앙에 H 형상의 절결부가 형성되고, 또한 금속으로 이루어진 프레임(20)이 준비된다. 해당 프레임(20)은, 제1 단부면(5f)을 갖는 제1 프레임부(5)와, 해당 제1 단부면(5f)과 틈 G1을 두어 마주 보는 제2 단부면(6f)을 갖는 제2 프레임부(6)를 갖는다. 해당 프레임(20)은, 제1 프레임부(5) 및 제2 프레임부(6)의 각각의 측부에 틈 G2를 두고 배치되고, 또한, 제1 프레임부(5)와 제2 프레임부(6)를 연결하는 제3 프레임부(9)를 갖는다.
다음에, 제1 프레임부(5)에 전력 반도체 소자가 탑재되는 공정과, 제2 프레임부(6)에 전력 반도체 소자를 제어하기 위한 제어용 집적회로가 탑재되는 공정이 실시된다. 구체적으로는, IGBT(1) 및 FWDi가 제1 프레임부(5)의 제1 표면(5a)에 탑재되고, IC(2)이 제2 프레임부(6)의 제3 표면(6a)에 탑재된다.
도 15 및 도 16을 참조하여, 프레임 절곡공정이 실시된다. 구체적으로는, 제3 프레임부(9)에 대해 제1 프레임부(5) 및 제2 프레임부(6)를 제3 프레임부(9)와 교차하는 방향으로 절곡하는 동시에, 제1 단부면(5f) 및 제2 단부면(6f)이 마주 보는 방향으로 제3 프레임부(9)를 줄어들게 한다. 제3 프레임부(9)를 줄어들게 한다는 것은, 프레임(20)의 폭이 폭 d1로부터 폭 d2로 작아지는 것을 말한다. 도 16에 나타낸 것과 같이, 제3 프레임부(9)를 줄어들게 하는 것에 의해, 제3 프레임부(9)의 중앙 부근에 만곡부(9a)가 형성되어도 된다.
제1 프레임부(5)는, 제1 절곡부(5c)에서 절연 시트(11)측으로 절곡되고, 제2 절곡부(5d)에 있어서 절연 시트(11)와는 반대측으로 절곡된다. 마찬가지로, 제2 프레임부(6)는, 제1 절곡부(6c)에서 절연 시트(11)측으로 절곡되고, 제2 절곡부(6d)에 있어서 절연 시트(11)와는 반대측으로 절곡된다. 절곡후의 제1 프레임부(5)와 제2 프레임부(6)는, 제1 표면(5a)의 법선 방향(즉 도 16에 있어서의 상하 방향)에 있어서 같은 높이에 위치하고 있다. 그후, 제1 프레임부(5)와 제2 프레임부(6)를 접속하는 제3 프레임부(9)가 제거되고, 제1 프레임부(5)와 제2 프레임부(6)는 전기적으로 절연된다.
도 1을 참조하여, 와이어 본딩공정이 실시된다. 구체적으로는, 일단 및 타단을 갖는 와이어 7a에 의해, 와이어 7a의 일단이 IGBT(1)에 접속되고, 또한 와이어 7a의 타단이 IC(2)에 접속되어 있다. 이에 따라, IGBT(1)과 IC(2)가 와이어 7a에 의해 직접 전기적으로 접속된다. 또한, IGBT(1)과 FWDi(3)가 와이어 7c에 의해 전기적으로 접속된다. FWDi(3)과 제1 프레임부(5)는 와이어 7d에 의해 전기적으로 접속되어도 된다. 더구나, IC(2)과 제2 프레임부(6)는 와이어 7b에 의해 전기적으로 접속되어도 된다.
다음에, 몰드공정이 실시된다. 구체적으로는, IGBT(1), FWDi(3), IC(2), 제1 프레임부(5), 제2 프레임부(6) 및 와이어 7a∼7d가 수지로 이루어진 절연체부(4)에 의해 봉지된다.
이때, 상기에서는, 전력 반도체 소자가 탑재되는 공정 및 제어용 집적회로가 탑재되는 공정 후에, 프레임 절곡공정을 실시하는 경우에 대해 설명했지만, 프레임 절곡공정 후에, 전력 반도체 소자가 탑재되는 공정 및 제어용 집적회로가 탑재되는 공정이 실시되어도 상관없다.
다음에, 본 발명의 실시형태 1의 작용 효과에 대해 설명한다.
실시형태 1에 관한 전력 반도체 모듈(10)에 따르면, 전력 반도체 소자와 제어용 집적회로를 연결하는 와이어 7a를 갖고, 또한 전력 반도체 소자가 탑재된 제1 프레임부(5)의 제1 표면(5a)과, 제어용 집적회로가 탑재된 제2 프레임부(6)의 제3 표면(6a)이 같은 높이에 위치하고 있다. 이에 따라, 와이어 7a의 단부에 걸리는 응력을 완화하여 와이어 7a의 루프 안정화를 도모할 수 있으므로, 와이어 7a의 단선이나 와이어 7a가 다른 프레임과 단락하는 것을 억제할 수 있다. 또한, 절연체부(4)를 몰드할 때에, 와이어 7a가 흘려나가는 것을 억제할 수 있다. 더구나, 제어용 집적회로에 온도 센서가 탑재되어 있는 경우, 온도 센서와 전력 반도체 소자의 거리가 가까우므로, 온도 센서의 정밀도를 향상시킬 수 있다.
또한, 실시형태 1에 관한 전력 반도체 모듈(10)은, 제1 프레임부(5)의 제2 표면(5b) 및 제2 프레임부(6)의 제4 표면(6b)에 접하는 절연 시트(11)를 더 갖는다. 이에 따라, 제2 표면(5b) 및 제4 표면(6b)을 통해 효율적으로 방열할 수 있다.
더구나, 실시형태 1에 관한 전력 반도체 모듈(10)의 제조방법에 따르면, 제3 프레임부(9)에 대해 제1 프레임부(5) 및 제2 프레임부(6)를 절곡하는 동시에, 제1 단부면(5f) 및 제2 단부면(6f)이 마주 보는 방향으로 제3 프레임부(9)가 줄어든다. 이에 따라, 제1 표면(5a)과 평행한 방향에 있어서의 전력 반도체 소자 및 제어용 집적회로의 거리를 가능한 한 짧게 하고, 또한 제1 표면과 수직한 방향에 있어서 전력 반도체 소자 및 제어용 집적회로의 거리를 가능한 한 짧게 할 수 있다.
(실시형태 2)
도 3 및 도 5를 참조하여, 실시형태 2에 관한 전력 반도체 모듈의 구성에 대해 설명한다. 실시형태 2에 관한 전력 반도체 모듈(10)의 구성은, 제1 프레임부(5)와 절연 시트(11) 사이에 구리로 이루어진 블록부(13)가 배치되어 있는 점에 있어서 실시형태 1에 관한 전력 반도체 모듈의 구성과 다르고, 그 이외의 점에 대해서는 같다.
실시형태 2에 관한 전력 반도체 모듈(10)에 따르면, 제1 프레임부(5)의 제2 표면(5b) 및 절연 시트(11)에 접하여 구리로 이루어진 블록부(13)가 배치되어 있다. IGBT(1) 및 FWDi(3)이 탑재되어 있는 제1 프레임부(5)와, IC(2)가 탑재되어 있는 제2 프레임부(6)는, 제1 프레임부의 제1 표면(5a)의 법선 방향에 있어서 같은 높이에 위치하고 있다. 제2 프레임부(6)는 절연체부(4)를 개재하여 절연 시트(11)에 접하고 있다.
실시형태 2에 관한 전력 반도체 모듈(10)은, 제1 프레임부(5)의 제2 표면(5b)과 접하는 블록부(13)를 갖는다. 이에 따라, 제2 프레임부(6)를 절연체부(4) 내에서 절곡하지 않고, 제1 표면(5a)에 수직한 방향에 있어서의 제1 프레임부(5)의 제1 표면(5a)과 제2 프레임부(6)의 제3 표면(6a)의 높이를 같은 위치로 할 수 있다. 결과적으로, 전력 반도체 소자 및 제어용 집적회로를 연결하는 와이어 7a의 루프 안정화를 도모할 수 있다.
또한, 실시형태 2에 관한 전력 반도체 모듈(10)에 따르면, 블록부(13)의 재료는 구리를 포함한다. 이에 따라, 전력 반도체 소자가 발생하는 열을 효율적으로 외부로 확산할 수 있다.
(실시형태 3)
도 4 및 도 5를 참조하여, 실시형태 3에 관한 전력 반도체 모듈의 구성에 대해 설명한다. 실시형태 3에 관한 전력 반도체 모듈의 구성은, 블록부(13)는 세라믹을 포함하고 있는 것에 의해 DBC(Direct Bonded Copper) 구조를 갖고 있는 점에 있어서 실시형태 2에 관한 전력 반도체 모듈의 구성과 다르고, 그 이외의 점에 대해서는 같다.
DBC란 2층의 구리판 사이에 세라믹 베이스가 배치되어 해당 구리판에 접착된 것이다. 구체적으로는, 실시형태 3에 관한 전력 반도체 모듈(10)은, 구리로 이루어진 제1 프레임부(5)와 구리로 이루어진 금속판(12) 사이에 블록부가 배치되고 있고, 해당 블록부는, 산화 알루미늄(Al2O3)이나 질화 알루미늄(AlN) 등의 세라믹 베이스(14)로 이루어진다. IGBT(1) 및 FWDi(3)이 탑재되어 있는 제1 프레임부(5)와, IC(2)이 탑재되어 있는 제2 프레임부(6)는, 제1 프레임부의 제1 표면(5a)의 법선 방향에 있어서 같은 높이에 위치하고 있다. 제2 프레임부(6)는 절연체부(4)를 개재하여 절연 시트(11)에 접하고 있다.
실시형태 3에 관한 전력 반도체 모듈(10)에 따르면, 블록부(13)의 재료는 세라믹을 포함한다. 이에 따라, 전력 반도체 모듈(10)을 경량화할 수 있다.
(실시형태 4)
도 6 및 도 7을 참조하여, 실시형태 4에 관한 전력 반도체 모듈의 구성에 대해 설명한다. 실시형태 4에 관한 전력 반도체 모듈의 구성은, 제1 프레임부(5) 및 제2 프레임부(6)의 적어도 한쪽은, 제1 표면(5a)과 대면하는 쪽의 절연체부(4)의 윗면(4a)으로부터 절연체부의 외부로 나가 있는 점에서 있어서 실시형태 1에 관한 전력 반도체 모듈의 구성과 다르고, 그 이외의 점에 대해서는 같다.
구체적으로는, 실시형태 4에 관한 전력 반도체 모듈(10)에 있어서의 제1 프레임부(5)는 절연체부(4)의 내부에 있어서 절연체부(4)의 윗면(4a)측으로 절곡되어 있다. 제1 프레임부(5)는 절연체부(4)의 윗면(4a)을 통해 절연체부(4)의 외부로 나가 있다. 마찬가지로, 제2 프레임부(6)는 절연체부(4)의 내부에 있어서 절연체부(4)의 윗면(4a)측으로 절곡되어 있다. 제2 프레임부(6)는 절연체부(4)의 윗면(4a)을 통해 절연체부(4)의 외부로 나가 있다. 이때 도 6에 있어서는, 제1 프레임부(5) 및 제2 프레임부(6)의 각각이 절연체부(4)의 윗면(4a)을 통해 외부로 나가 있지만, 본 발명은, 제1 프레임부(5) 및 제2 프레임부(6)의 어느 한쪽이 절연체부(4)의 윗면(4a)을 통과하고 있고, 다른 쪽이 절연체부(4)의 좌측면부(4c) 또는 우측면부(4d)를 통해 절연체부(4)의 외부로 나가 있어도 상관없다.
실시형태 4에 관한 전력 반도체 모듈(10)에 따르면, 제1 프레임부(5) 및 제2 프레임부(6)의 적어도 한쪽은, 제1 표면(5a)과 대면하는 절연체부(4)의 윗면(4a)으로부터 절연체부(4)의 외부로 나간다. 이에 따라, 제1 프레임부(5) 및 제2 프레임부(6)와 방열 핀(8)과의 거리를 길게 함으로써, 제1 프레임부(5) 및 제2 프레임부(6)와 방열 핀(8) 사이의 절연 성능을 향상할 수 있다.
(실시형태 5)
도 8 및 도 9를 참조하여, 실시형태 5에 관한 전력 반도체 모듈의 구성에 대해 설명한다. 실시형태 5에 관한 전력 반도체 모듈의 구성은, 제1 프레임부(5) 및 제2 프레임부(6)의 적어도 한쪽은, 절연체부(4)로부터 외부로 노출한 위치에 커넥터 핀(15)을 갖고 있는 점에 있어서 실시형태 1에 관한 전력 반도체 모듈의 구성과 다르고, 그 이외의 점에 대해서는 같다.
구체적으로는, 실시형태 5에 관한 전력 반도체 모듈(10)은, 제1 프레임부(5) 및 제2 프레임부(6)의 각각은 커넥터 핀(15)을 갖고 있다. 도 8에 나타낸 것과 같이, 커넥터 핀(15)의 일부는 절연체부(4)의 윗면(4a)으로부터 노출하고 있고, 커넥터 핀(15)과 단자부 5e가 접속되어 있다. 이에 따라, 제1 프레임부(5)와 단자부 5e가 전기적으로 접속된다. 마찬가지로, 커넥터 핀(15)과 단자부 6e가 접속되어 있다. 이에 따라, 제2 프레임부(6)와 단자부 6e가 전기적으로 접속된다. 단자부 5e 및 단자부 6e는 절연체부(4)의 윗면(4a)과 교차하는 방향으로 신장하고 있다. 이때, 도 8에 있어서는, 제1 프레임부(5) 및 제2 프레임부(6)의 각각이 커넥터 핀(15)을 갖고 있지만, 본 발명은, 제1 프레임부(5) 및 제2 프레임부(6)의 어느 한쪽이 커넥터 핀(15)을 갖고 있고, 다른 쪽은 커넥터 핀(15)을 갖고 있지 않아도 상관없다.
실시형태 5에 관한 전력 반도체 모듈(10)에 따르면, 제1 프레임부(5) 및 제2 프레임부(6)의 적어도 한쪽은, 절연체부(4)로부터 외부로 노출한 위치에 커넥터 핀(15)을 갖고 있다. 제1 프레임부(5) 및 제2 프레임부(6)를 단자 없는 프레임으로 하고, 후공정에 있어서 커넥터 핀(15)을 거쳐 단자부 5e, 6e를 부착함으로써, 단자부의 형상이 다른 전력 반도체 모듈(10)을 효율적으로 제조할 수 있다. 또한, 제1 프레임부(5) 및 제2 프레임부(6)를 단자가 없는 프레임으로 함으로써, 엇갈린(staggered) 배치 등의 다열 프레임의 형성이 가능해진다.
(실시형태 6)
도 10을 참조하여, 실시형태 6에 관한 전력 반도체 모듈의 구성에 대해 설명한다. 실시형태 6에 관한 전력 반도체 모듈의 구성은, IC(2)가 1칩화되어 있는 점에 있어서 실시형태 1의 구성과 다르고, 그 이외의 점에 대해서는 같다.
구체적으로는, 실시형태 6에 관한 전력 반도체 모듈(10)은, 제2 프레임부(6)에 탑재된 1개의 IC(2)가 복수의 IGBT(1)을 제어 가능하게 설치되어 있다. 종래에는, 상하로 배치되어 있는 2개의 IGBT(1)을 별도의 IC(2)에 의해 제어하고 있었기 때문에, 서로의 동작의 타이밍을 제어할 수 없었다. 실시형태 6에 관한 전력 반도체 모듈(10)에 있어서는, 상하로 배치되어 있는 2개의 IGBT(1)을 동시에 동작시키지 않도록 IC(2)의 내부에서 제어할 수 있으므로, 인터록(interlock)(안전장치)으로서 기능할 수 있다.
(실시형태 7)
도 11∼도 13을 참조하여, 실시형태 7에 관한 전력 반도체 모듈의 구성에 대해 설명한다. 실시형태 7에 관한 전력 반도체 모듈의 구성은, 제2 프레임부(6)와 절연 시트(11)가 직접 접촉하고 있지 않고, 제2 프레임부(6)가 제1 프레임부(5)보다도 절연체부(4)의 윗면(4a) 측에 위치하는 점에 있어서 실시형태 1에 관한 전력 반도체 모듈의 구성과 다르고, 그 이외의 점에 대해서는 같다. 또한, 실시형태 7에 관한 전력 반도체 모듈의 제조방법은, 실시형태 1의 제조방법과 같다.
실시형태 7에 관한 전력 반도체 모듈(10)에 따르면, 제2 프레임부(6)의 제4 표면(6b)과 절연 시트(11) 사이에는 절연체부(4)가 배치되어 있다. 제2 프레임부(6)는 절연체부(4)의 내부에 있어서 제1 프레임부(5)의 제1 표면(5a)에 대해 교차하는 방향으로 절곡되어 있다. IGBT(1) 및 FWDi(3)이 탑재되어 있는 제1 프레임부(5)는, IC(2)이 탑재되어 있는 제2 프레임부(6)보다도, 절연 시트(11)의 가까이에 배치되어 있다. 즉, 실시형태 7에 관한 전력 반도체 모듈에 있어서는, 제1 표면(5a)에 대해 수직한 방향에 있어서의 제1 프레임부(5)의 제1 표면(5a)과 제2 프레임부(6)의 제3 표면(6a)의 거리는 같지 않아도 상관없다.
전력 반도체 모듈(10)은, 도 11에 나타낸 것과 같이, 절연 시트(11)와 접하는 금속판(12)은 절연체부(4)의 외부로 노출하고 있어도 된다. 바람직하게는, 도 12에 나타낸 것과 같이, 해당 금속판(12) 및 절연체부(4)의 밑면(4b)과 접하여 방열 핀(8)이 설치되어 있다.
실시형태 7에 관한 전력 반도체 모듈(10)에 따르면, 제2 프레임부(6)는, 절연체부(4)의 내부에 있어서 제1 표면(5a)에 대해 교차하는 방향으로 절곡되어 있다. 이에 따라, 제1 표면(5a)에 대해 수직한 방향에 있어서의 제1 프레임부(5)와 제2 프레임부(6)의 거리를 작게 할 수 있으므로, 전력 반도체 소자와 제어용 집적회로를 연결하는 와이어 7a의 루프 안정화를 도모할 수 있다. 결과적으로, 와이어 7a의 단선이나 단락을 억제할 수 있다.
본 발명의 실시형태에 대해 설명했지만, 이번 개시된 실시형태는 모든 점에서 예시이며 제한적인 것은 아닌 것으로 생각되어야 한다. 본 발명의 범위는 특허청구범위에 의해 표시되고, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (10)

  1. 서로 대향하는 제1 표면 및 제2 표면을 갖는 제1 프레임부와,
    상기 제1 프레임부의 상기 제1 표면에 탑재된 전력 반도체 소자와,
    서로 대향하는 제3 표면 및 제4 표면을 갖는 제2 프레임부와,
    상기 제2 프레임부의 상기 제3 표면에 탑재되고, 또한 상기 전력 반도체 소자를 제어하기 위한 제어용 집적회로를 구비하고,
    상기 전력 반도체 소자는, 상기 제1 표면에 접하는 제5 표면과, 상기 제5 표면과 반대측의 제6 표면을 갖으며,
    상기 제어용 집적회로는, 상기 제3 표면에 접하는 제7 표면과, 상기 제7 표면과 반대측의 제8 표면을 갖고, 추가로,
    일단 및 타단을 갖고, 상기 일단이 상기 제6 표면에 있어서 상기 전력 반도체 소자에 접속되고, 또한 상기 타단이 상기 제8 표면에 있어서 상기 제어용 집적회로에 접속된 와이어와,
    상기 전력 반도체 소자, 상기 제1 프레임부, 상기 제어용 집적회로, 상기 제2 프레임부 및 상기 와이어를 봉지하는 절연체부를 구비하고,
    상기 제1 프레임부의 상기 제1 표면에 수직한 방향에 있어서, 상기 제1 프레임부의 상기 제1 표면과 상기 제2 프레임부의 상기 제3 표면이 같은 높이에 위치하고 있는, 전력 반도체 모듈.
  2. 제 1항에 있어서,
    상기 제1 프레임부의 상기 제2 표면 및 상기 제2 프레임부의 상기 제4 표면에 접하는 절연 시트를 더 구비한, 전력 반도체 모듈.
  3. 제 1항에 있어서,
    상기 제1 프레임부의 상기 제2 표면과 접하는 블록부를 더 구비한, 전력 반도체 모듈.
  4. 제 3항에 있어서,
    상기 블록부의 재료는 구리를 포함하는, 전력 반도체 모듈.
  5. 제 3항에 있어서,
    상기 블록부의 재료는 세라믹을 포함하는, 전력 반도체 모듈.
  6. 제 1항에 있어서,
    상기 제1 프레임부 및 상기 제2 프레임부의 적어도 한쪽은, 상기 제1 표면과 대면 하는 쪽에 위치하는 상기 절연체부의 면으로부터 상기 절연체부의 외부로 나가는, 전력 반도체 모듈.
  7. 제 6항에 있어서,
    상기 제1 프레임부 및 상기 제2 프레임부의 적어도 한쪽은, 상기 절연체부로부터 상기 외부로 노출한 위치에 커넥터 핀을 갖고 있는, 전력 반도체 모듈.
  8. 제 1항에 있어서,
    상기 와이어의 재질은 알루미늄을 포함하는, 전력 반도체 모듈.
  9. 서로 대향하는 제1 표면 및 제2 표면을 갖는 제1 프레임부와,
    상기 제1 프레임부의 상기 제1 표면에 탑재된 전력 반도체 소자와,
    서로 대향하는 제3 표면 및 제4 표면을 갖는 제2 프레임부와,
    상기 제2 프레임부의 상기 제3 표면에 탑재되고, 또한 상기 전력 반도체 소자를 제어하기 위한 제어용 집적회로를 구비하고,
    상기 전력 반도체 소자는, 상기 제1 표면에 접하는 제5 표면과, 상기 제5 표면과 반대측의 제6 표면을 갖으며,
    상기 제어용 집적회로는, 상기 제3 표면에 접하는 제7 표면과, 상기 제7 표면과 반대측의 제8 표면을 갖고, 추가로,
    일단 및 타단을 갖고, 상기 일단이 상기 제6 표면에 있어서 상기 전력 반도체 소자에 접속되고, 또한 상기 타단이 상기 제8 표면에 있어서 상기 제어용 집적회로에 접속된 와이어와,
    상기 전력 반도체 소자, 상기 제1 프레임부, 상기 제어용 집적회로, 상기 제2 프레임부 및 상기 와이어를 봉지하는 절연체부를 구비하고,
    상기 제2 프레임부는, 상기 절연체부의 내부에 있어서 상기 제1 표면에 대해 교차하는 방향으로 절곡되어 있는, 전력 반도체 모듈.
  10. 제1 단부면을 갖는 제1 프레임부와, 상기 제1 단부면과 틈을 두어 마주 보는 제2 단부면을 갖는 제2 프레임부와, 상기 제1 프레임부 및 상기 제2 프레임부의 양쪽의 측부에 간격을 두어 배치되고, 또한 상기 제1 프레임부와 상기 제2 프레임부를 연결하는 제3 프레임부를 갖는 프레임을 준비하는 공정과,
    상기 제3 프레임부에 대해 상기 제1 프레임부 및 상기 제2 프레임부를 상기 제3 프레임부의 표면에 교차하는 방향으로 절곡하는 동시에, 상기 제1 단부면 및 상기 제2 단부면이 마주보는 방향으로 상기 제3 프레임부를 줄어들게 하는 공정과,
    상기 제1 프레임부에 전력 반도체 소자를 탑재하는 공정과,
    상기 제2 프레임부에 상기 전력 반도체 소자를 제어하기 위한 제어용 집적회로를 탑재하는 공정과,
    일단 및 타단을 갖는 와이어에 의해, 상기 일단을 상기 제1 프레임부에 접하는 면과는 반대측의 상기 전력 반도체 소자의 면에 있어서 상기 전력 반도체 소자에 접속하고, 또한 상기 타단을 상기 제2 프레임부에 접하는 면과는 반대측의 상기 제어용 집적회로의 면에 있어서 상기 제어용 집적회로에 접속하는 공정을 구비한, 전력 반도체 모듈의 제조방법.
KR1020130135224A 2012-11-15 2013-11-08 전력 반도체 모듈 및 그 제조방법 KR101513961B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012251225A JP2014099547A (ja) 2012-11-15 2012-11-15 電力半導体モジュールおよびその製造方法
JPJP-P-2012-251225 2012-11-15

Publications (2)

Publication Number Publication Date
KR20140066090A KR20140066090A (ko) 2014-05-30
KR101513961B1 true KR101513961B1 (ko) 2015-04-21

Family

ID=50680929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130135224A KR101513961B1 (ko) 2012-11-15 2013-11-08 전력 반도체 모듈 및 그 제조방법

Country Status (4)

Country Link
US (2) US9171774B2 (ko)
JP (1) JP2014099547A (ko)
KR (1) KR101513961B1 (ko)
CN (1) CN103824844A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9711437B2 (en) * 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
DE112014006142B4 (de) * 2014-01-10 2024-01-18 Mitsubishi Electric Corporation Leistungshalbleiteranordnung
DE112014007140B4 (de) 2014-11-07 2024-05-02 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102015102041A1 (de) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
CN105990266B (zh) * 2015-02-26 2018-12-07 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
US10679929B2 (en) 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
US10396774B2 (en) 2017-09-14 2019-08-27 Hestia Power Inc. Intelligent power module operable to be driven by negative gate voltage
TWI640151B (zh) * 2017-09-20 2018-11-01 瀚薪科技股份有限公司 Negative voltage gate driven smart power module
US10714418B2 (en) * 2018-03-26 2020-07-14 Texas Instruments Incorporated Electronic device having inverted lead pins
CN109449150A (zh) * 2018-12-11 2019-03-08 杰群电子科技（东莞）有限公司 带引脚封装、无引脚封装的功率模块及其对应加工方法
TWI693682B (zh) * 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001611A1 (en) 2012-06-29 2014-01-02 Samsung Electro-Mechanics Co. Ltd. Semiconductor package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186269A (ja) * 1996-01-05 1997-07-15 Hitachi Ltd 半導体装置
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
DE19735531A1 (de) * 1997-08-16 1999-02-18 Abb Research Ltd Leistungshalbleitermodul mit in Submodulen integrierten Kühlern
KR100723454B1 (ko) 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP2003124437A (ja) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
US6870243B2 (en) * 2002-11-27 2005-03-22 Freescale Semiconductor, Inc. Thin GaAs die with copper back-metal structure
JP4023397B2 (ja) * 2003-04-15 2007-12-19 富士電機機器制御株式会社 半導体モジュールおよびその製造方法
JP4146785B2 (ja) 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置
JP2006080300A (ja) * 2004-09-09 2006-03-23 Kokusan Denki Co Ltd リードフレーム及びその製造方法
JP5390064B2 (ja) 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
KR101524545B1 (ko) 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
JPWO2009110376A1 (ja) * 2008-03-06 2011-07-14 三菱電機株式会社 リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001611A1 (en) 2012-06-29 2014-01-02 Samsung Electro-Mechanics Co. Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20140066090A (ko) 2014-05-30
CN103824844A (zh) 2014-05-28
US9171774B2 (en) 2015-10-27
US9252028B2 (en) 2016-02-02
US20140131846A1 (en) 2014-05-15
US20150318189A1 (en) 2015-11-05
JP2014099547A (ja) 2014-05-29

Similar Documents

Publication Publication Date Title
KR101513961B1 (ko) 전력 반도체 모듈 및 그 제조방법
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9613888B2 (en) Semiconductor device and semiconductor module
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
US7582958B2 (en) Semiconductor package
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US9196577B2 (en) Semiconductor packaging arrangement
CN108155168B (zh) 电子器件
US11189547B2 (en) Semiconductor module and semiconductor module manufacturing method
KR101706825B1 (ko) 반도체 패키지
US9666557B2 (en) Small footprint semiconductor package
CN217719586U (zh) 电子器件
US11742251B2 (en) Power semiconductor device including press-fit connection terminal
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
CN111640709A (zh) 具有带有负间距的引线的半导体封装
US20080197465A1 (en) Semiconductor device and method of manufacturing the same
CN108735614B (zh) 半导体装置及半导体装置的制造方法
US7005728B1 (en) Lead configuration for inline packages
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN110858577A (zh) 半导体装置
CN115206919A (zh) 半导体装置
KR20110126290A (ko) 리드프레임 및 이를 이용한 반도체 소자 패키지
KR20010081726A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee