CN111640709A - 具有带有负间距的引线的半导体封装 - Google Patents

具有带有负间距的引线的半导体封装 Download PDF

Info

Publication number
CN111640709A
CN111640709A CN202010126813.0A CN202010126813A CN111640709A CN 111640709 A CN111640709 A CN 111640709A CN 202010126813 A CN202010126813 A CN 202010126813A CN 111640709 A CN111640709 A CN 111640709A
Authority
CN
China
Prior art keywords
leads
major surface
mold compound
compound
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010126813.0A
Other languages
English (en)
Inventor
T·施特克
D·阿勒斯
S·马海因尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111640709A publication Critical patent/CN111640709A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种模制半导体封装包括：模制化合物；具有嵌入模制化合物中的第一端和从模制化合物的侧面突出的第二端的多个引线；以及嵌入模制化合物中并在模制化合物内电连接到多个引线的半导体管芯。多个引线中的每个引线的第二端具有底表面，该底表面与模制化合物的底部主表面面向相同的方向。多个引线中的每个引线的底表面与模制化合物的底部主表面共面或设置于模制化合物的底部主表面上方的平面中，使得多个引线中没有引线延伸至模制化合物的底部主表面下方。

Description

具有带有负间距的引线的半导体封装
背景技术
诸如DSO(双侧小外形)、QFP(四侧扁平封装)、SOP(小外形封装)(例如SSOP(缩小的小外形封装)和TSOP(薄型SOP))等的带引线半导体封装典型地具有正间距(standoff)，即，模制封装体底部和封装引线底部之间的距离在大约0到200μm的范围内，使得引线与模制封装体的底部处于相同平面中或更低的平面中。正间距公差与引线的弯折工艺有关。总封装高度的公差包括可高达大约200μm的引线的正间距公差，例如在DSO带引线封装的情况下，总封装高度的公差典型为大约300μm或甚至更大。对于顶侧冷却应用而言，常规上通过增大热界面材料的厚度来补偿封装的总高度公差，该热界面材料用于使模制封装体的顶侧与冷却区域(例如包封电路板上的半导体封装的外壳)的底侧热接触。然而，使用更厚的热界面材料增大了模制封装体的顶侧和冷却区域之间的热路径的热阻。
因此，需要一种改进的模制半导体封装，其具有更低的总高度公差并且从而具有更薄的热界面材料。
发明内容
根据模制半导体封装的实施例，该模制半导体封装包括：模制化合物；多个引线，多个引线中的每个引线具有嵌入模制化合物中的第一端和从模制化合物的侧面突出的第二端；以及嵌入模制化合物中并在模制化合物内电连接到多个引线的半导体管芯。多个引线中的每个引线的第二端具有底表面，该底表面与模制化合物的底部主表面面向相同的方向。多个引线中的每个引线的底表面与模制化合物的底部主表面共面或设置于模制化合物的底部主表面上方的平面中，使得多个引线中没有引线延伸至模制化合物的底部主表面下方。在实施例中，多个引线中的每个引线的底表面垂直地从模制化合物的底部主表面偏移从0.01μm到0.16μm的范围内的距离，使得多个引线中的每个引线的底表面设置于模制化合物的底部主表面上方的平面中。独立地或组合地，多个引线中的每个引线可以在模制化合物外部在模制化合物的底部主表面的方向上向下弯折。独立地或组合地，多个引线的第一子集的引线的第二端可以从模制化合物的第一侧面突出，并且多个引线的第二子集的引线的第二端可以从所述模制化合物的与第一侧面相对的第二侧面突出。独立地或组合地，模制半导体封装的主要热路径可以包括在与模制化合物的底部主表面相对的模制化合物的顶部主表面处的暴露的焊盘。
根据半导体组件的实施例，该半导体组件包括电路板、电路板上的模制半导体封装以及冷却结构。该模制半导体封装包括：模制化合物，该模制化合物具有面向电路板的底部主表面以及与底部主表面相对的顶部主表面；多个引线，多个引线中的每个引线具有嵌入模制化合物中的第一端，和从模制化合物的侧面突出并附接到电路板的第一主表面的第二端；以及嵌入模制化合物中并在模制化合物内电连接到多个引线的半导体管芯。多个引线中的每个引线的第二端具有面向电路板的底表面。多个引线中的每个引线的底表面与模制化合物的底部主表面共面或设置于模制化合物的底部主表面上方的平面中，使得多个引线中没有引线被定位成比模制化合物更接近电路板。冷却结构设置于模制化合物的顶部主表面之上。热界面材料填充模制化合物的顶部主表面和冷却结构之间的间隙。在实施例中，多个引线中的每个引线的第二端通过焊料附接到电路板的第一主表面，且半导体组件的总高度公差包括模制化合物的顶部主表面和底部主表面之间的模制化合物的高度公差、焊料的高度公差、冷却结构的高度公差以及热界面材料的高度公差，但不包括多个引线的高度公差。独立地或组合地，模制化合物的底部主表面可以接触电路板的第一主表面。独立地或组合地，多个引线中的每个引线的底表面可以垂直地从模制化合物的底部主表面偏移从0.01μm到0.16μm的范围内的距离，使得多个引线中的每个引线的底表面设置于模制化合物的底部主表面上方的平面中。独立地或组合地，多个引线中的每个引线可以在模制化合物外部在电路板的方向上向下弯折。独立地或组合地，多个引线的第一子集的引线的第二端可以从模制化合物的第一侧面突出，并且多个引线的第二子集的引线的第二端可以从所述模制化合物的与第一侧面相对的第二侧面突出。独立地或组合地，半导体组件的主要热路径包括模制化合物的顶部主表面处的暴露的焊盘、热界面材料和冷却结构。独立地或组合地，冷却结构是附接到电路板的第一主表面并且包封电路板上的模制半导体封装的外壳。独立地或组合地，该热界面材料包括TiN。独立地或组合地，该热界面材料具有100μm或更小的厚度。
根据模制半导体封装的另一实施例，该模制半导体封装包括：模制化合物，该模制化合物具有顶部主表面、与顶部主表面相对的底部主表面以及在顶部主表面和底部主表面之间延伸的多个侧面；从模制化合物的多个侧面中的一个或多个侧面突出的多个引线；以及嵌入模制化合物中并在模制化合物内电连接到多个引线的半导体管芯。多个引线中的每个引线在远离模制化合物的顶部主表面并朝向底部主表面的方向上向下弯折。多个引线中的每个引线在与模制化合物的底部主表面共面的平面中或在模制化合物的底部主表面上方的平面中终止于模制化合物外部，使得模制半导体封装的总高度公差包括在顶部主表面和底部主表面之间的模制化合物的高度公差，但不包括多个引线的高度公差。在一个实施例中，多个引线中的每个引线的底表面垂直地从模制化合物的底部主表面偏移从0.01μm到0.16μm的范围内的距离，使得多个引线中的每个引线的底表面设置于模制化合物的底部主表面上方的平面中。独立地或组合地，该模制半导体封装的主要热路径包括在模制化合物的顶部主表面处的暴露的焊盘。
本领域的技术人员在阅读以下具体实施方式并查看附图时将认识到额外的特征和优点。
附图说明
附图的要素未必相对于彼此成比例。类似附图标记指示对应的类似部分。除非彼此互斥，否则可以将各种所示出的实施例中的特征组合。实施例在附图中被绘示并在接下来的具体实施方式中被详述。
图1示出了带引线型并具有负引线间距的模制半导体封装的实施例的截面图。
图2示出了带引线型并具有负引线间距的模制半导体封装的另一个实施例的截面图。
图3示出了带引线型并具有负引线间距的模制半导体封装的另一个实施例的截面图。
图4示出了带引线型并具有负引线间距、但没有模制化合物的模制半导体封装的实施例的透视图。
图5示出了包括图3中所示的模制半导体封装的半导体组件的实施例的截面图。
图6绘示了针对不同材料厚度的热界面材料的热阻随时间的变化。
具体实施方式
本文描述的实施例提供了一种模制半导体封装，该模制半导体封装在引线和模制化合物的底部主表面之间具有负间距。亦即，封装的每个引线在与模制化合物的底部主表面共面的平面中或在模制化合物的底部主表面上方的平面中终止于模制化合物外部。通过这种方式，模制半导体封装的总高度公差包括模制化合物的高度公差，但不包括引线的高度公差。在引线通过焊料附接到电路板的情况下，贡献于模制半导体封装的总高度公差的其他公差可以包括焊料公差，在使用冷却结构冷却封装的情况下，贡献于模制半导体封装的总高度公差的其他公差还包括冷却结构公差。由于模制半导体封装的引线具有负间距，所以引线的高度公差不是确定热界面材料的厚度的因素，由此降低了封装的总高度公差，其中该热界面材料使模制封装体的顶侧与外壳或其他类型的冷却结构的底侧热接触。
图1示出了带引线型的模制半导体封装100的实施例的截面图。模制半导体封装100包括模制化合物102、引线104和嵌入模制化合物102中的至少一个半导体管芯(芯片)106。模制化合物102具有顶部主表面108、与顶部主表面108相对的底部主表面110、以及在顶部主表面108和底部主表面110之间延伸的侧面112。可以使用任何典型的模制工艺(例如，注射模制、压缩模制、膜辅助模制(FAM)、反应注射模制(RIM)、树脂转移模制(RTM)、图模制(map molding)、吹塑模制等)以在模制化合物102中嵌入半导体管芯106。常见的模制化合物和树脂包括但不限于热固性树脂、凝胶弹性体、密封剂、灌封化合物、复合物、光学梯度材料等。
模制半导体封装100的每个引线104具有嵌入模制化合物102中的第一端114和从模制化合物102的侧面112突出的第二端116。取决于引线封装的类型，模制半导体封装100可以具有从模制化合物102的两个、三个或全部四个侧面112突出的引线104。例如，在诸如SOP(像SSO8或TSOP)的双排引线扁平封装的情况下，引线104的第一子集104’从模制化合物102的第一侧面112’突出，并且引线104的第二子集104”从模制化合物102的与第一侧面112’相对的第二侧面112”突出。在诸如QFP的四排引线扁平封装的情况下，该封装还将包括从模制化合物102的第三侧面(视图之外/未示出)突出的引线104的第三子集(视图之外/未示出)以及从模制化合物102的第四侧面(视图之外/未示出)突出的引线104的第四子集(视图之外/未示出)。
不论引线封装的类型是什么，嵌入模制化合物102中的半导体管芯(芯片)106都在模制化合物102内电连接到引线104。该电连接被示出为键合引线118。通常，可以使用任何类型的电导体将半导体管芯106电连接到封装100的引线104。例如，可以使用金属夹具、金属带等替代键合引线118，或者可以除键合引线118外，还使用金属夹具、金属带等。
嵌入模制化合物102中的半导体管芯106可以附接到引线框架的管芯焊盘120或相似类型的用于支撑管芯106的结构。引线104和管芯焊盘120可以例如通过压印或蚀刻从相同的引线框架形成。管芯焊盘120是半导体管芯106附接到的引线框架的区域。多于一个半导体管芯106可以附接到相同的管芯焊盘120和/或模制半导体封装100可以包括多于一个引线框架，其中一个或多个半导体管芯106附接到每个对应的管芯焊盘120。
在每种情况下，模制半导体封装100的每个引线104的第二端116具有与模制化合物102的底部主表面110面向相同的方向的底表面122。每个引线104的底表面122与模制化合物102的底部主表面110共面，或设置于模制化合物102的底部主表面110上方的平面(“平面A”)中。亦即，该模制半导体封装100在引线104和模制化合物102的底部主表面110之间具有负间距。本文使用的术语“负间距”表示模制半导体封装100的引线104没有延伸至模制化合物102的底部主表面110下方。
在一个实施例中，模制半导体封装100的每个引线104在远离模制化合物102的顶部主表面108并朝向模制化合物102的底部主表面110的方向上例如以鸥翼状构造向下弯折，并且模制半导体封装100的每个引线104在与模制化合物102的底部主表面110共面的平面(“平面B”)中或在模制化合物102的底部主表面110上方的平面(“平面A”)中终止于模制化合物102外部，使得模制半导体封装100的总高度公差(T_pkg)包括顶部和底部主表面108、110之间的模制化合物102的高度公差(T_mc)，但不包括引线104的高度公差(T_ld)。可以精确地将模制化合物102的高度公差T_mc控制到例如100μm。本文描述的模制半导体封装实施例不同于与具有正引线间距且通常具有高达300μm的高度公差的常规模制半导体封装。
图1示出了在第一平面(“平面A”)中终止于模制化合物102外部的模制半导体封装100的每个引线104，该第一平面在模制化合物102的底部主表面110所在的第二平面(“平面B”)上方。引线104自身可以根据弯折引线104的方式相对于彼此终止于不同平面中，但在每种情况下，没有引线104的底表面122在模制化合物102的底部主表面110下方的平面中终止于模制化合物102外部。通过这种方式，引线104的高度公差T_ld对模制半导体封装100的总高度公差T_pkg没有影响。
根据图1中所示的实施例，模制半导体封装100的每个引线104的底表面122垂直地从模制化合物102的底部主表面110偏移距离d>0。在实施例中，d的范围从0.01μm到0.16μm。例如，如图1中所示，根据具有垂直偏移的实施例，每个封装引线104的底表面122设置于模制化合物102的底部主表面110上方的平面(“平面A”)中。
图2示出了模制半导体封装200的另一个实施例，模制半导体封装200在引线104和模制化合物102的底部主表面110之间具有负间距。图2中所示的实施例类似于图1中所示的实施例。然而，不同的是，图2所示的模制半导体封装200的每个引线104在模制化合物102的底部主表面110所在的相同的平面(“平面A”＝“平面B”)中终止于模制化合物102外部。因此，根据本实施例，在模制半导体封装200的每个引线104的底表面122和模制化合物102的底部主表面110之间没有垂直偏移(d＝0)。
图3示出了模制半导体封装300的另一个实施例，模制半导体封装300在引线104和模制化合物102的底部主表面110之间具有负间距。图3中所示的实施例类似于图1中所示的实施例。然而，不同的是，图3中所示的模制半导体封装300的模制化合物102的顶部主表面108是最初形成或者稍后减薄的，使得半导体管芯106附接到的管芯焊盘120或类似结构暴露于模制半导体封装300的顶侧。如果半导体管芯106未附接到引线框架的管芯焊盘或类似结构，半导体管芯106的与模制化合物102的底部主表面110相对的一侧可以直接暴露于模制化合物102的顶部主表面110。在每种情况下，模制半导体封装300的主要热路径可以包括在模制化合物102的顶部主表面108处的暴露的管芯焊盘120。这样一来，图3中所示的实施例通过暴露管芯焊盘120或类似结构，或者通过暴露半导体管芯106的与模制化合物102的底部主表面110相对的一侧(如果未使用管芯焊盘/类似结构的情况下)，来减小模制半导体封装300的主要热路径的热阻。
图4示出了模制半导体封装400的实施例的透视图，模制半导体封装400在引线104和模制化合物102的底部主表面110之间具有负间距。在图4中模制化合物102是不可见的，使得封装400的内部部件是可见的。根据本实施例，模制半导体封装400为双排引线扁平封装，其中，引线104的第一子集104’从模制化合物(图4中未示出)的第一侧面突出，并且引线104的第二子集104”从模制化合物的与第一侧面相对的第二侧面突出。在一个实施例中，嵌入模制化合物中的半导体管芯106是功率半导体器件，例如功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、HEMT(高电子迁移率晶体管)等。
在垂直功率半导体器件的情况下，主电流路径在管芯106的顶侧和底侧之间。在这种情况下，半导体管芯106的第一负载端子(例如，功率MOSFET或HEMT的源极或漏极；或IGBT的发射极或集电极)附接到引线框架102的管芯焊盘并在图4中的视图之外，半导体管芯106的第二负载端子(例如，功率MOSFET或HEMT的漏极或源极；或IGBT的集电极或发射极)402设置于管芯106的相对侧。引线104的第一子集104’与管芯焊盘120可以是一体形成的或者可以是独立的。
在任一种情况下，引线104的第一子集104’电连接到半导体管芯106的第一负载端子。引线104的第二子集104”例如使用图4中所示的结构化金属夹具404电连接到半导体管芯106的第二负载端子402。第三类型的引线406电连接到半导体管芯106的栅极端子408，该栅极端子408与第二负载端子402设置于管芯106的相同侧。第三类型的引线406可以通过键合引线、金属夹具或其他类型的电导体410电连接到半导体管芯106的栅极端子408。半导体管芯106可以转而为横向器件，在其中主电流路径沿管芯106的顶侧。在这种情况下，半导体管芯106的所有功率端子设置于管芯的面向模制化合物(图4中未示出)的底部主表面110的相同侧。
图5示出了包括本文所述种类的模制半导体封装300的半导体组件500的实施例的截面图。半导体组件500可以包括图1到图4中所示的模制半导体封装100/200/300/400中的任何模制半导体封装。仅仅为了容易解释，图5中将半导体组件500示为具有图3中所示的模制半导体封装300。
半导体组件500还包括电路板502(例如PCB(印刷电路板))，模制半导体封装300安装于电路板502上。封装模制化合物102的底部主表面110面向电路板502，并且封装模制化合物102的顶部主表面108背离电路板502。封装引线104的从模制化合物102的一个或多个侧面突出的第二端116例如通过焊料506附接到电路板502的第一主表面504。每个引线104的第二端116具有面向电路板502的底表面122。
如前所述，每个封装引线104的底表面122与模制化合物102的底部主表面110共面或设置于模制化合物102的底部主表面110上方的平面中，使得模制半导体封装300没有引线104被定位成比模制化合物102更接近电路板502。如本文前面所述，每个封装引线104的底表面122可以垂直地从模制化合物102的底部主表面110偏移0.01μm到0.16μm的范围内的距离，使得每个封装引线104的底表面122设置于模制化合物102的底部主表面110上方的平面中。独立地或组合地，每个封装引线104可以在模制化合物102外部在电路板502的方向上向下弯折。在一个实施例中，模制化合物102的底部主表面110接触电路板502的第一主表面504，例如，如图5中所示。
在每种情况下，半导体组件500还包括设置于封装模制化合物102的顶部主表面108之上的冷却结构508以及填充封装模制化合物102的顶部主表面108和冷却结构508之间的间隙的热界面材料(TIM)510(例如，TiN)。在每个封装引线104的第二端122通过焊料506附接到电路板502的第一主表面504的情况下，半导体组件500的总高度公差(T_sa)包括模制化合物102的顶部主表面108和底部主表面110之间的封装模制化合物102的高度公差(T_mc)，加焊料506的高度公差(T_s)，加冷却结构508的高度公差(T_cs)，加热界面材料510的高度公差(T_tim)，但不包括封装引线104的高度公差(T_ld)。
图6针对从50μm到500μm范围内的不同材料厚度，绘示了相同热界面材料(TIM)的热阻(Rth)(以℃/W为单位)随时间(t)的变化。一旦半导体组件500达到热稳定状态，较薄的热界面材料510的优点就变得显而易见。在一个实施例中，因为封装引线104的高度公差T_ld不是确定半导体组件500的总高度公差T_sa的因素，所以热界面材料510具有100μm或更小的厚度。而且，因为例如由冷却结构508作用于半导体组件500的任何力都作用于模制半导体封装300的模制化合物102，而不作用于封装引线104，而模制化合物102比封装引线104更鲁棒，所以改善了半导体组件500的鲁棒性。
因为如上所解释的，模制半导体封装300在封装引线104和模制化合物102的底部主表面110之间具有负间距，所以封装引线104的高度公差T_ld不是确定半导体组件500的总高度公差T_sa的因素。封装引线104仍然可以具有一定的高度公差，但因为负引线间距，引线高度公差不会贡献于半导体组件500的总高度公差T_sa。因此，在一些或所有封装引线104的底表面122和模制化合物102的底部主表面110之间可能有间隙，例如，如图1和图3中所示。焊料506填充电路板502和封装引线104之间的间隙，但焊料506不影响半导体组件500的主要热路径，该主要热路径包括在模制化合物102的顶部主表面108处的暴露的管芯焊盘120、热界面材料510和冷却结构508。半导体组件500的主要热路径由图5中的冷却结构508的顶侧的更高密度的曲线表示。
半导体组件500的冷却结构508可以包括一个或多个水管或类似结构512，用于沿主要热路径进行附加冷却。在一个实施例中，冷却结构508是附接到电路板502的第一主表面504并且包封电路板502上的模制半导体封装300的外壳。在另一个实施例中，冷却结构508是插置于封装模制化合物102的第一主表面108和另一结构之间的散热片、金属块或类似结构，所述另一结构例如是另一电路板、另一半导体组件、另一半导体模块等。
诸如“第一”、“第二”等术语用于描述各种元件、区域、部分等，并且也并非旨在限制。贯穿说明书中的类似术语指示类似的元件。
如本文所使用的，术语“具有”、“包含”、“包括”等是开放式术语，表示存在所述元件或特征，但不排除额外的元件或特征。冠词“一”和“所述”旨在包括复数和单数，除非上下文另外明确指出。
要理解的是，本文描述的各实施例的特征可以彼此组合，除非具体做出其他表述。
尽管本文已经示出和描述了具体实施例，但本领域的普通技术人员将认识到，可以用多种替代和/或等价实施方式来替代所示出和所描述的具体实施例，而不脱离本发明的范围。本申请旨在涵盖本文所述的具体实施例的任何修改或变化。因此，旨在使本发明仅受到权利要求及其等价物的限制。

Claims (18)

1.一种模制半导体封装，包括：
模制化合物；
多个引线，所述多个引线中的每个引线具有嵌入所述模制化合物中的第一端和从所述模制化合物的侧面突出的第二端；以及
半导体管芯，所述半导体管芯嵌入所述模制化合物中并在所述模制化合物内电连接到所述多个引线，
其中，所述多个引线中的每个引线的所述第二端具有底表面，所述底表面与所述模制化合物的底部主表面面向相同的方向，
其中，所述多个引线中的每个引线的所述底表面与所述模制化合物的所述底部主表面共面或设置于所述模制化合物的所述底部主表面上方的平面中，使得所述多个引线中没有引线延伸至所述模制化合物的所述底部主表面下方。
2.根据权利要求1所述的模制半导体封装，其中，所述多个引线中的每个引线的所述底表面垂直地从所述模制化合物的所述底部主表面偏移从0.01μm到0.16μm的范围内的距离，使得所述多个引线中的每个引线的所述底表面设置于所述模制化合物的所述底部主表面上方的平面中。
3.根据权利要求1所述的模制半导体封装，其中，所述多个引线中的每个引线在所述模制化合物外部在所述模制化合物的所述底部主表面的方向上向下弯折。
4.根据权利要求1所述的模制半导体封装，其中，所述多个引线的第一子集的引线的所述第二端从所述模制化合物的第一侧面突出，并且其中，所述多个引线的第二子集的引线的所述第二端从所述模制化合物的与所述第一侧面相对的第二侧面突出。
5.根据权利要求1所述的模制半导体封装，其中，所述模制半导体封装的主要热路径包括在所述模制化合物的与所述模制化合物的所述底部主表面相对的顶部主表面处的暴露的焊盘。
6.一种半导体组件，包括：
电路板；
模制半导体封装，所述模制半导体封装在所述电路板上并且包括：
模制化合物，所述模制化合物具有面向所述电路板的底部主表面和与所述底部主表面相对的顶部主表面；
多个引线，所述多个引线中的每个引线具有嵌入所述模制化合物中的第一端、和从所述模制化合物的侧面突出并附接到所述电路板的第一主表面的第二端；以及
半导体管芯，所述半导体管芯嵌入所述模制化合物中并在所述模制化合物内电连接到所述多个引线，
其中，所述多个引线中的每个引线的所述第二端具有面向所述电路板的底表面，
其中，所述多个引线中的每个引线的所述底表面与所述模制化合物的所述底部主表面共面或设置于所述模制化合物的所述底部主表面上方的平面中，使得所述多个引线中没有引线被定位成比所述模制化合物更接近所述电路板；
冷却结构，所述冷却结构设置于所述模制化合物的所述顶部主表面之上；以及
热界面材料，所述热界面材料填充所述模制化合物的所述顶部主表面和所述冷却结构之间的间隙。
7.根据权利要求6所述的半导体组件，其中，所述多个引线中的每个引线的所述第二端通过焊料附接到所述电路板的所述第一主表面，并且其中，所述半导体组件的总高度公差包括所述模制化合物的所述顶部主表面和所述底部主表面之间的所述模制化合物的高度公差、所述焊料的高度公差、所述冷却结构的高度公差以及所述热界面材料的高度公差，但不包括所述多个引线的高度公差。
8.根据权利要求6所述的半导体组件，其中，所述模制化合物的所述底部主表面接触所述电路板的所述第一主表面。
9.根据权利要求6所述的半导体组件，其中，所述多个引线中的每个引线的所述底表面垂直地从所述模制化合物的所述底部主表面偏移从0.01μm到0.16μm的范围内的距离，使得所述多个引线中的每个引线的所述底表面设置于所述模制化合物的所述底部主表面上方的平面中。
10.根据权利要求6所述的半导体组件，其中，所述多个引线中的每个引线在所述模制化合物外部在所述电路板的方向上向下弯折。
11.根据权利要求6所述的半导体组件，其中，所述多个引线的第一子集的引线的所述第二端从所述模制化合物的第一侧面突出，并且其中，所述多个引线的第二子集的引线的所述第二端从所述模制化合物的与所述第一侧面相对的第二侧面突出。
12.根据权利要求6所述的半导体组件，其中，所述半导体组件的主要热路径包括在所述模制化合物的所述顶部主表面处的暴露的焊盘、所述热界面材料和所述冷却结构。
13.根据权利要求6所述的半导体组件，其中，所述冷却结构是附接到所述电路板的所述第一主表面并且包封所述电路板上的所述模制半导体封装的外壳。
14.根据权利要求6所述的半导体组件，其中，所述热界面材料包括TiN。
15.根据权利要求6所述的半导体组件，其中，所述热界面材料具有100μm或更小的厚度。
16.一种模制半导体封装，包括：
模制化合物，所述模制化合物具有顶部主表面、与所述顶部主表面相对的底部主表面、以及在所述顶部主表面和所述底部主表面之间延伸的多个侧面；
多个引线，所述多个引线从所述模制化合物的所述多个侧面中的一个或多个侧面突出；以及
半导体管芯，所述半导体管芯嵌入所述模制化合物中并在所述模制化合物内电连接到所述多个引线，
其中，所述多个引线中的每个引线在远离所述模制化合物的所述顶部主表面并且朝向所述底部主表面的方向上向下弯折，
其中，所述多个引线中的每个引线在与所述模制化合物的所述底部主表面共面的平面中或在所述模制化合物的所述底部主表面上方的平面中终止于所述模制化合物外部，使得所述模制半导体封装的总高度公差包括在所述顶部主表面和所述底部主表面之间的所述模制化合物的高度公差，但不包括所述多个引线的高度公差。
17.根据权利要求16所述的模制半导体封装，其中，所述多个引线中的每个引线的底表面垂直地从所述模制化合物的所述底部主表面偏移从0.01μm到0.16μm的范围内的距离，使得所述多个引线中的每个引线的所述底表面设置于所述模制化合物的所述底部主表面上方的平面中。
18.根据权利要求16所述的模制半导体封装，其中，所述模制半导体封装的主要热路径包括在所述模制化合物的所述顶部主表面处的暴露的焊盘。
CN202010126813.0A 2019-03-01 2020-02-28 具有带有负间距的引线的半导体封装 Pending CN111640709A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/289,972 2019-03-01
US16/289,972 US11101201B2 (en) 2019-03-01 2019-03-01 Semiconductor package having leads with a negative standoff

Publications (1)

Publication Number Publication Date
CN111640709A true CN111640709A (zh) 2020-09-08

Family

ID=72046399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010126813.0A Pending CN111640709A (zh) 2019-03-01 2020-02-28 具有带有负间距的引线的半导体封装

Country Status (3)

Country Link
US (2) US11101201B2 (zh)
CN (1) CN111640709A (zh)
DE (1) DE102020104821A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101201B2 (en) * 2019-03-01 2021-08-24 Infineon Technologies Ag Semiconductor package having leads with a negative standoff
CN112992849B (zh) * 2021-02-05 2022-06-03 长鑫存储技术有限公司 封装基板及具有其的半导体结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312367A (ja) * 1996-05-23 1997-12-02 Mitsubishi Electric Corp 高周波半導体装置
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
WO2003065452A1 (en) * 2002-02-01 2003-08-07 Infineon Technologies Ag A lead frame
KR100585100B1 (ko) * 2003-08-23 2006-05-30 삼성전자주식회사 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
US7315077B2 (en) 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7280288B2 (en) * 2004-06-04 2007-10-09 Cree, Inc. Composite optical lens with an integrated reflector
US7498673B2 (en) * 2006-11-21 2009-03-03 International Business Machines Corporation Heatplates for heatsink attachment for semiconductor chips
US7834435B2 (en) * 2006-12-27 2010-11-16 Mediatek Inc. Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
US7795724B2 (en) * 2007-08-30 2010-09-14 International Business Machines Corporation Sandwiched organic LGA structure
US7619303B2 (en) * 2007-12-20 2009-11-17 National Semiconductor Corporation Integrated circuit package
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead
US10211134B2 (en) * 2011-09-30 2019-02-19 Mediatek Inc. Semiconductor package
US9269653B2 (en) * 2012-06-27 2016-02-23 Mediatek Inc. SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
US9620439B2 (en) * 2013-03-09 2017-04-11 Adventive Ipbank Low-profile footed power package
CN106129035B (zh) 2015-05-05 2021-01-29 恩智浦美国有限公司 具有模制锁定的露出焊盘式集成电路封装件
DE102015122259B4 (de) 2015-12-18 2020-12-24 Infineon Technologies Austria Ag Halbleitervorrichtungen mit einer porösen Isolationsschicht
US10049969B1 (en) * 2017-06-16 2018-08-14 Allegro Microsystems, Llc Integrated circuit
US11101201B2 (en) * 2019-03-01 2021-08-24 Infineon Technologies Ag Semiconductor package having leads with a negative standoff

Also Published As

Publication number Publication date
DE102020104821A1 (de) 2020-09-03
US20200279795A1 (en) 2020-09-03
US20210358836A1 (en) 2021-11-18
US11101201B2 (en) 2021-08-24
US11862541B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
US7642640B2 (en) Semiconductor device and manufacturing process thereof
US7582958B2 (en) Semiconductor package
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP6119313B2 (ja) 半導体装置
KR20140066090A (ko) 전력 반도체 모듈 및 그 제조방법
US20230051100A1 (en) Semiconductor package having a lead frame and a clip frame
US11862541B2 (en) Molded semiconductor package having a negative standoff
CN109473415B (zh) 具有顶侧冷却部的smd封装
US9666557B2 (en) Small footprint semiconductor package
CN217719586U (zh) 电子器件
US7034385B2 (en) Topless semiconductor package
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
KR102490612B1 (ko) 전력용 반도체 모듈
US9099451B2 (en) Power module package and method of manufacturing the same
JP2013214596A (ja) 半導体デバイス
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
KR101443970B1 (ko) 전력 모듈 패키지
US20230028579A1 (en) Semiconductor device and a method of manufacturing of a semiconductor device
KR20150048459A (ko) 전력 모듈 패키지
US20230025949A1 (en) Semiconductor device and a method of manufacturing of a semiconductor device
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
US11069600B2 (en) Semiconductor package with space efficient lead and die pad design
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
US20230005846A1 (en) Semiconductor device and a method of manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination