CN111587486A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN111587486A
CN111587486A CN201880012320.5A CN201880012320A CN111587486A CN 111587486 A CN111587486 A CN 111587486A CN 201880012320 A CN201880012320 A CN 201880012320A CN 111587486 A CN111587486 A CN 111587486A
Authority
CN
China
Prior art keywords
portions
pin
semiconductor device
lead frame
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880012320.5A
Other languages
English (en)
Other versions
CN111587486B (zh
Inventor
梅田宗一郎
久德淳志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN111587486A publication Critical patent/CN111587486A/zh
Application granted granted Critical
Publication of CN111587486B publication Critical patent/CN111587486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明的半导体装置包括：电路部，包含半导体芯片；多个引脚端子，被形成为从所述电路部相互朝相同方向延伸的棒状，并且与该电路部电连接；封装树脂部，将所述电路部、以及位于所述电路部侧的所述引脚端子的第一部位封装；以及被形成为筒状的多个涂覆树脂部，从多个所述引脚端子的第二部位突出的所述封装树脂部的外端面延伸为一体，并且将各引脚端子的第二部位中位于所述封装树脂部侧的基端部涂覆。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
背景技术
以往，在专利文献1中公开了一种半导体装置，在基板(功率模块基板)的一个面上接合有半导体芯片(功率半导体元件)以及被形成为棒状的多个引脚(Pin)端子(外部连接端子)的位于长度方向上的一端，并且利用封装树脂部(封装树脂)将基板、半导体元件以及各引脚端子的一端的部位进行封装。在该半导体装置中，各引脚端子的另一端的部位则从封装树脂部的平坦的外端面突出。
【先行技术文献】
【专利文献1】特开2009-059812号公报
这种半导体装置需要实现小型化，然而上述专利文献1中的半导体装置中，需要确保从规定的引脚端子沿封装树脂部的外端面直至其他引脚端子的爬电距离。这样一来，就无法缩小相邻的引脚端子之间的间隔，从而导致半导体装置的小型化受阻。
本发明鉴于上述问题，目的是提供一种能够在确保相邻的引脚端子之间的爬电距离的同时，谋求半导体装置的小型化的半导体装置以及半导体装置的制造方法。
发明内容
本发明的一种形态所涉及的半导体装置，其特征在于，包括：电路部，包含半导体芯片；多个引脚端子，被形成为从所述电路部相互朝相同方向延伸的棒状，并且与该电路部电连接；封装树脂部，将所述电路部、以及位于所述电路部侧的所述引脚端子的第一部位封装；以及被形成为筒状的多个涂覆树脂部，从多个所述引脚端子的第二部位突出的所述封装树脂部的外端面延伸为一体，并且将各引脚端子的第二部位中位于所述封装树脂部侧的基端部涂覆。
本发明的一种形态所涉及的半导体装置的制造方法，其特征在于，包括：连接工序，将引脚端子与电路部电连接，使被形成为棒状的所述引脚端子从包含半导体芯片的所述电路部朝相同方向延伸；收容工序，在完成所述连接工序后，在将所述电路部以及位于所述电路部侧的多个所述引脚端子的第一部位收容于模具的第一模腔中的同时，将多个所述引脚端子的第二部位分别插入从所述第一模腔的内端面延伸的所述模具的多个引脚插入孔；以及成形工序；在完成所述收容工序后，通过将树脂流入所述第一模腔，从而成形用于封装所述电路部以及多个所述引脚端子的第一部位的封装树脂部，其中，在所述收容工序中，在将各引脚端子的第二部位插入各引脚插入孔后，使所述模具的一对滑动部从各引脚插入孔的内周突出，通过利用所述一对滑动部将位于与所述第一模腔分开的位置上的各引脚端子的第二部位的前端部夹住，从而在被位于所述第一模腔附近的各引脚端子的第二部位的基端部的外周、各引脚插入孔的内周、以及所述一对滑动部所包围的同时，形成与所述第一模腔相连的多个第二模腔，在所述成形工序中，通过将所述树脂流入各第二模腔，从而成形用于涂覆各引脚端子的第二部位的基端部的筒状的涂覆树脂部。
发明效果
根据本发明，就能够谋求半导体装置的小型化。
附图说明
图1是展示本发明的一实施方式涉及的半导体装置的截面图。
图2是展示本发明的一实施方式涉及的半导体装置制造方法的流程图。
图3是展示本发明的一实施方式涉及的半导体装置制造方法的制造过程截面图。
图4是展示本发明的一实施方式涉及的半导体装置制造方法的制造过程截面图。
图5是展示本发明的一实施方式涉及的半导体装置制造方法的制造过程截面图。
图6是展示图4、5状态下的多个滑动部配置的一例简图。
图7是展示本发明的一实施方式涉及的半导体装置制造方法的制造过程截面图。
图8是展示图7状态下引脚端子与滑动部之间的关系的放大截面图。
图9是展示图7状态下多个滑动部配置的一例简图。
图10是展示本发明的一实施方式涉及的半导体装置制造方法的制造过程截面图。
具体实施方式
以下，将参照图1至图10对本发明的一实施方式进行说明。
如图1所示，本实施方式涉及的半导体装置1包括：电路部2、多个引脚端子3、封装树脂4、以及多个涂覆树脂部5。
电路部2构成半导体装置1的电路。电路部2包含半导体芯片6以及布线。半导体芯片6被形成为板状，其上端面以及下端面均具有电极。本实施方式中的半导体芯片6例如是像二极管或晶体管般因通电而发热的半导体元件。布线则主要用于将半导体芯片6与后述的引脚端子3连接。
本实施方式中的电路部2具备用于构成该电路部2的布线的板状的引线框7。引线框7是通过对如铜板般具有导电性的板材实施冲压加工后制造的。在半导体装置1中，引线框7分别被形成为条状，其由相互间隔配置的多条引线11组成。引线框7上形成有在其厚度方向上贯穿的多个贯穿孔12.具体来说，多个贯穿孔12分别被形成在多条引线11上。虽然图1中引线11和贯穿孔12的数量为两个，但不仅限于此数量。
引线框7中的一条引线11通过焊锡接合于半导体芯片6的上端面。
多个引脚端子3被形成为从电路部2互相朝相同方向延伸的棒状。多个引脚端子3与电路部2的布线电连接。虽然图1中引脚端子3的数量两个，但不仅限于此数量。
在本实施方式中，在引脚端子3的长度方向上位于引线框7(电路部2)侧的多个引脚端子3的第一部位21被分别插入引线框7的多个贯穿孔12。另外，各引脚端子3的第一部位21通过焊锡接合在引线框7上。通过这样，多个引脚端子3与引线框7电连接。多个引脚端子3还各自与不同的多条引线11相连接。
在此状态下，各引脚端子3朝远离引线框7的第一主面7a的方向长长地延伸。即，各引脚端子3的长度方向上的第二部位22位于引线框7的第一主面7a侧。另外，各引脚端子3的第一部位21的一部分从朝向与第一主面7a相反侧的引线框7的第二主面7b突出。
各引脚端子3的第一部位21处形成有从引脚端子3的外周突出的突出部23。突出部23在将引脚端子3的第一部位21通过引线框7的贯穿孔12的状态下与引线框7的第一主面7a形成面接触。突出部23例如可以与引线框7的第二主面7b形成面接触。
突出部23只要至少具有能够与引线框7的第一主面7a和第二主面7b形成面接触的平坦面即可，其可以是任意形状。本实施方式中的突出部23被形成为沿引脚端子3外周延伸的环状结构。
本实施方式的半导体装置1进一步具备布线基板8。布线基板8与引线框7一同具有用于构成电路部2的布线的布线部30。布线基板8与引线框7的第二主面7b相向配置。引脚端子3的第一部位21中从引线框7的第二主面7b突出的部位(以下称为引脚端子3的突出部位24)通过焊锡接合与布线基板8的布线部30相接合。
布线基板8例如可以是印刷布线基板。本实施方式中的布线基板8为陶瓷基板8，其具有陶瓷板31以及形成在陶瓷板31的两个主面31a、31b上的金属板部32、33。陶瓷基板8上的陶瓷板31的第一主面31a与引线框7的第二主面7b相向配置。形成在陶瓷板31的第一主面31a上的第一金属板部32构成布线基板8的布线部30。第一金属板部32上接合有半导体芯片6。形成在陶瓷板31的第二主面31b上的第二金属板部33在陶瓷板31的板厚方向上形成在与第一金属板部32相重合的区域上。第二金属板部33通过陶瓷板31与第一金属板部32电绝缘。
具体来说，陶瓷板31的第一主面31a上间隔形成有多个第一金属板部32。虽然图1中第一金属板部32的数量为两个，但不仅限于此数量。多个第一金属板部32中的一个第一金属板部32通过焊锡与半导体芯片6的下端面接合。即，半导体芯片6被夹在一个第一金属板部32(布线基板8)与一个引线11(引线框7)之间。多个引脚端子3的突出部位24通过焊锡互相与不同的第一金属板部32(布线部30)相接合。
陶瓷板31的第二主面31b上仅形成有一个第二金属板部33。第二金属板部33形成在整个与陶瓷板31的第二主面31b上的多个第一金属板部32相重合的区域上。
封装树脂部4将包含半导体芯片6以及引线框7的电路部2连同多个引脚端子3的第一部位21一同封装。多个引脚端子3的第二部位22从封装树脂部4的外端面突出。在本实施方式中，多个引脚端子3的第二部位22突出的封装树脂部4的外端面是一个朝向上侧的平坦的上端面4a。
本实施方式中的封装树脂部4进一步封装陶瓷基板8(布线基板8)。不过，陶瓷基板8的第二金属板部33露出于封装树脂部4的外端面。在本实施方式中，第二金属板部33露出的封装树脂部4的外端面是一个朝向下侧的平坦的下端面4b。
多个涂覆树脂部5从多个引脚端子3的第二部位22突出的封装树脂部4的上端面4a延伸为一体。即，多个涂覆树脂部5与封装树脂部4形成为一体。各涂覆树脂部5被形成为涂覆各引脚端子3的第二部位22中位于封装树脂部4侧的基端部22A的筒状结构。因此，只有各引脚端子3的第二部位22的前端部22B从各涂覆树脂部5突出。
在本实施方式的半导体装置1中，各引脚端子3的第二部位22的前端部22B形成有从该前端部22B的外周处凹陷的一对凹陷部25。一对凹陷部25被形成在引脚端子3的第二部位22的前端部22B中与涂覆树脂部5(基端部22A)相邻的区域处。形成在各引脚端子3上的一对凹陷部25在引脚端子3的径方向上排列。凹陷部25是在后述的半导体装置1的制造方法中形成的。
在图1中所示例的本实施方式的半导体装置1中，从一个引脚端子3流通至另一个引脚端子3的电流流路是由半导体芯片6、引线框7、以及陶瓷基板8的第一金属板部32构成的。具体来说，在半导体装置1中，形成有按照一个引脚端子3(以及一条引线11)、一个第一金属板部32、半导体芯片6、另一条引线11、另一个引脚端子3(以及另一个第一金属板部32)的顺序流通的电流流路。
接下来，将对上述半导体装置1的制造方法进行说明。半导体装置1的制造方法如图2所示，包括连接工序S1、收容工序S2、以及成形工序S3。
在制造半导体装置1时，首先实施的是连接工序S1。如图3所示，在连接工序S1中，将各引脚端子3与电路部2电连接，使被形成为棒状的多个引脚端子3从包含半导体芯片6的电路部2朝相同方向延伸。在本实施方式的连接工序S1中，在将引脚端子3与电路部2连接的同时，将半导体芯片6、引线框7以及陶瓷基板8相互连接后形成电路部2。下面，将对本实施方式的连接工序S1进行具体说明。
在本实施方式的连接工序S1中，首先在陶瓷基板8的第一主面31a侧配置半导体芯片6。具体来说，是将半导体芯片6与陶瓷基板8上的一个第一金属板部32重叠配置。
接下来，将引线框7配置在陶瓷基板8的第一主面31a侧。这里所使用的引线框7除了包含构成电路部2的布线的多条引线11，还包含用于将多条引线11相互连结的框体部13。在利用后述的封装树脂部4将多条引线11封装的状态下，框体部13位于封装树脂部4的外侧。引线框7上的各引线11上形成有在引线框7的板厚方向上贯穿的多个贯穿孔12。引线框7中的一条引线11与半导体芯片6重合配置。
在如上述般配置有引线框7的状态下，引线框7的第二主面7b与陶瓷基板8的第一主面31a相向。朝向与第二主面7b相反一侧的引线框7的第一主面7a朝向与陶瓷基板8的第一主面31a相同的方向。
然后，将多个引脚端子3的长度方向上的第一部位21分别插入引线框7的多个贯穿孔12。在该状态下，各引脚端子3的第一部位21中从引线框7的第二主面7b突出的突出部位24相互与不同的陶瓷基板8的第一金属板部32相接触。形成于各引脚端子3的第一部位21的突出部23与引线框7的第一主面7a形成面接触。
将多个引脚端子3的第一部位21分别插入引线框7的多个贯穿孔12的工序例如可以在将引线框7配置在陶瓷基板8的第一主面31a侧之前实施。此情况下，通过将引线框7配置在陶瓷基板8的第一主面31a侧，就能够使各引脚端子3的第一部位21的突出部位24与陶瓷基板8的各第一金属板部32相接触。
最后，通过将半导体芯片6、引线框7、陶瓷基板8、以及引脚端子3适宜地进行接合，就能够使半导体芯片6、引线框7以及陶瓷基板8(布线基板8)相互电连接，即，形成电路部2，并且引脚端子3与电路部2电连接。例如可以通过回流焊来实施半导体芯片6、引线框7、陶瓷基板8、以及引脚端子3之间的接合。只要在将半导体芯片6、引线框7以及引脚端子3配置在陶瓷基板8上之前，以及再将引脚端子3安装在引线框7上之前，将用于回流焊的焊膏涂布在各用于接合部分上即可。
通过上述方式，就可以完成本实施方式中的连接工序S1。
接下来，如图2所示，在完成连接工序S1后实施收容工序S2。如图5所示，在收容工序S2中，将连接有电路部2与多个引脚端子3的连接单元10收容在模具100的内部。
模具100具有：用于收容电路部2以及位于电路部2侧的多个引脚端子3的第一部位21的第一模腔C1；以及用于将位于与电路部2分开的位置上的多个引脚端子3的第二部位22分别插入的多个引脚插入孔101。其中，各引脚插入孔101从第一模腔C1的内端面延伸。
如图5所示，在模具100的内部设置有多个滑动部102。滑动部102从各引脚插入孔101的内周以一对的形式突出。一对滑动部102可在相对应的引脚插入孔101的径方向上相互靠近、或相互分离(图5中的左右方向)地进行滑动。一对滑动部102相对于引脚插入孔101，被配置在引脚插入孔101的延伸方向(图5中的上下方向)上发热与第一模腔C1分开的位置上。一对滑动部102用于将被插入至各引脚插入孔101的引脚端子3的第二部位22夹住。一对滑动部102例如可滑动至不从各引脚插入孔101的内周突出的位置上。
在本实施方式中，各滑动部102被形成为以引脚插入孔101的延长方向为厚度方向的板状结构。各滑动部102的板厚小于引脚插入孔101的延长方向上的尺寸。各滑动部102被配置在与引脚插入孔101的前端(图5中的上端)分开的位置上。即，各滑动部102位于引脚插入孔101的延长方向上的引脚插入孔101的基端(第一模腔C1的端部)与前端之间。
如图8所示，相对于引脚插入孔101的滑动部102的突出方向的前端部102A被形成为逐渐变细的形状。具体来说，滑动部102的前端部102A被形成为：在其突出方向上越靠近滑动部102的前端，滑动部102的板厚就越小。滑动部102的前端部102A上的在滑动部102的板厚方向上朝向第一模腔C1侧的第一面102b朝滑动部102的突出方向(与引脚插入孔101的延长方向相垂直的方向)延伸。而滑动部102的前端部102A上的朝向引脚插入孔101的前端侧的第二面102c则随着在突出方向上逐渐靠近滑动部102的前端而在滑动部102的板厚方向上以靠近第一面102b的方式倾斜。
另外，滑动部102的前端部102A的板厚例如也可以与滑动部102的其他部分的板厚相同。即，滑动部102的板厚也可以是固定不变的。
如图6所示，从引脚插入孔101的延长方向上进行平面观看时，与引脚端子3的周面相接触的各滑动部102的前端被形成为与引脚端子3的周面的形状相适应的弧形。
本实施方式中的引脚端子3从其长度方向观看时呈圆形。因此，滑动部102的前端被形成为圆弧形(半圆形)。通过这样，就能够通过一对滑动部102将引脚端子3的第二部位22夹住，此状态下，滑动部102能够在引脚端子3的整个周方向上将引脚端子3夹住。
模具100上的滑动部102的数量例如可以是引脚插入孔101(引脚端子3)的数量的两倍，也可以是如图6所示般比引脚插入孔101的数量的两倍少。在图6所示的结构中，一部分滑动部102是相对于两个引脚插入孔101配置的。
具体来说明的话，如图4、图5所示，本实施方式中的模具100具有可相互朝上下方向移动的下模110与上模120。
在下模110上形成有从与上模120相对的上端面110a凹陷的第一凹部111。而在上模120上形成有从与下模110相对的下端面120b凹陷的第二凹部121。通过将下模110重合在上模120上，下模110的第一凹部111与上模120的第二凹部121构成了第一模腔C1。
上模120处形成有多个引脚插入孔101。各引脚插入孔101从第二凹部121的底面向上方延伸。上模120的内部设置有多个滑动部102。
本实施方式中的模具100还进一步具有用于使与各引脚插入孔101相对应的一对滑动部102朝相互靠近的方向移动的驱动构件130。驱动构件130具有主体部131、以及多个推压部132。
主体部131被配置在上模120的上端面120a(朝向与下端面120b相反一侧的面)。多个推压部132被形成为分别从主体部131朝上模120的内部突出的棒状结构。各推压部132的前端在突出方向上与滑动部102的基端部相接触。通过推压部132对滑动部102的基端部进行推压，就能够使滑动部102朝突出方向移动(参照图7)。另一方面，当推压部132朝远离滑动部102的基端部的方向(图5、图7中的上方向)移动后，滑动部102就会向其突出方向的方向移动(参照图5)。此时，滑动部102例如可以通过弹簧等的弹力来向其突出方向的方向移动。
多个推压部132与主体部131被设置为一体。因此，如图7所示，通过使主体部131朝上模120的上端面120a移动，多个滑动部102就会同时向突出方向移动。即，能够使对应同一个引脚插入孔101的一对滑动部102朝相互靠近的方向移动。另一方面，如图5所示，通过使主体部131朝远离上模120的上端面120a的方向移动，多个滑动部102就会同时朝突出方向的反方向移动。
驱动构件130上的推压部132的数量例如可以为引脚插入孔101的数量的两倍，也可以如图6所示少于引脚插入孔101的数量的两倍。在图6所示的结构中，一部分推压部132被设置在与不同的引脚插入孔101相对应的多个(图6中为四个)滑动部102处。
另外，用于使滑动部102朝突出方向的反方向移动的构造不仅限于弹簧等构件，其可以是任意的结构。只要是和上述驱动构件130一样，能够使滑动部102朝突出方向的反方向移动便可，因此也可以是具有主体部以及推压部的其他驱动构件。此情况下，其他驱动构件通过使其推压部朝滑动部102进行推压，就能够使滑动部102朝突出方向的反方向移动，即，使对应各引脚插入孔101的一对滑动部102朝相互分开的方向移动。
在本实施方式的收容工序S2中，首先如图4所示，将连接单元10放置在模具100的下模110上。此状态下，连接单元10中的陶瓷基板8的第二金属板部33与下模110的第一凹部111的底面形成面接触。并且，引线框7的框体部13会被放置在下模110的上端面110a上。在第一凹部111中，收容有连接单元10中的引线框7的位于第二主面7b侧的部分(陶瓷基板8、半导体芯片6、多个引脚端子3的突出部位24)。
接下来，如图5所示，将上模120重合在下模110上。此状态下，就形成了由下模110的第一凹部111以及上模120的第二凹部121所组成的第一模腔C1。在第一模腔C1中，收容有连接单元10中的电路部2以及(位于电路部2侧的)多个引脚端子3的第一部位21。上模120的多个引脚插入孔101中被插入多个引脚端子3的第二部位22。引线框7的框体部13被夹在下模110与上模120之间。
在收容工序S2中，在将各引脚端子3的第二部位22插入各引脚插入孔101后，如图7、8所示，使一对滑动部102从各引脚插入孔101的内周突出，从而通过一对滑动部102将各引脚端子3的第二部位22的前端部22B夹住。引脚端子3的第二部位22的前端部22B是位于被插入引脚插入孔101的引脚端子3的第二部位22中与第一模腔C1分开的位置上的部分。
在夹住引脚端子3的第二部位22的前端部22B时，使驱动构件130的主体部131朝上模120的上端面120a移动。通过这样，对应同一个引脚插入孔101的一对滑动部102就会朝相互靠近的方向移动，从而将引脚端子3的第二部位22的前端部22B夹住。另外，被插入多个引脚插入孔101的多个引脚端子3的第二部位22的前端部22B分别被一对滑动部102同时夹住。
在本实施方式的收容工序S2中，一对滑动部102是将引脚端子3的第二部位22的前端部22B中与引脚端子3的第二部位22的基端部22A相邻的部分夹住。即，一对滑动部102并不将引脚端子3的第二部位22的前端部22B中与引脚端子3的第二部位22的基端部22A分开的部分夹住。引脚端子3的第二部位22的基端部22A是指被插入引脚插入孔101的引脚端子3的第二部位22中靠近第一模腔C1处的部分。
另外，一对滑动部102例如也可以将引脚端子3的第二部位22的整个前端部22B夹住。
在本实施方式的收容工序S2中，在通过一对滑动部102将各引脚端子3的第二部位22的前端部22B夹住时，一对滑动部102的前端部102A分别咬住各引脚端子3的第二部位22的前端部22B的外周。在本实施方式中，由于滑动部102的前端部102A被形成为越往前端越细的形状，因此能够使滑动部102的前端部102A切实地咬住各引脚端子3的第二部位22的前端部22B的外周。
另外，在通过通过一对滑动部102将各引脚端子3的第二部位22的前端部22B夹住的状态下，就会形成多个第二模腔C2。各第二模腔C2是一个在由各引脚端子3的第二部位22的基端部22A的外周、与此相向的各引脚插入孔101的内周、以及一对滑动部102包围的同时，与第一模腔C1相连的空间。第二模腔C2按照引脚插入孔101的数量来形成。
各第二模腔C2是位于各引脚插入孔101的基端侧(第一模腔C1侧)的空间，其被一对滑动部102以及引脚端子3相对于各引脚插入孔101的前端部进行划分。如图9所示，通过一对滑动部102的前端被推压至引脚端子3的外周处从而与之面紧密接触，并且一对滑动部102的各自的前端之间也互相紧密接触，从而相互间划分出位于引脚插入孔101的基端侧的空间与位于引脚插入孔101的前端侧的空间。
通过上述工序，就完成了本实施方式中的收容工序S2。
如图2所示，在完成收容工序S2后，通过实施成形工序S3来完成半导体装置1的制造。
在成形工序S3中，如图10所示，通过将树脂流入第一模腔C1，从而形成用于封装电路部2以及多个引脚端子3的第一部位21的封装树脂部4。在成形工序S3中，通过使流入第一模腔C1的树脂流入第二模腔C2，从而形成涂覆各引脚端子3的第二部位22的基端部22A的筒状的涂覆树脂部5。在成形工序S3中，成形有与多个引脚端子3相对应的多个涂覆树脂部5。
在成形工序S3中，在用于形成封装树脂部4以及涂覆树脂部5的树脂硬化后，将半导体装置1从模具100中取出。在取出半导体装置1时，首先通过使驱动构件130相对于上模120朝上方移动，从而使对应各引脚插入孔101的一对滑动部102朝相互分离的方向移动。然后，通过使上模120与下模110朝相互分离的方向移动，就能够将半导体装置1从模具100中取出。
在本实施方式的制造方法中，在将半导体装置1从模具100中取出后，将从封装树脂部4突出的引线框7的框体部13切下。通过这样就完成了图1所示的半导体装置1。
在制造后的半导体装置1中，各引脚端子3的一对凹陷部25是通过在前述收容工序S3中一对滑动部102的前端部102A分别咬住各引脚端子3的第二部位22的前端部22B的外周来形成的。
如上述般，根据本实施方式中的半导体装置1，从封装树脂部4的上端面4a(外端面)突出的多个引脚端子3的第二部位22的基端部22A分别被从封装树脂部4的上端面4a延伸的筒状的涂覆树脂部5所覆盖。因此，从规定的引脚端子3直至其他的引脚端子3的爬电距离R1就等于封装树脂部4的外端面的长度加上分别将两个引脚端子3涂覆的两个涂覆树脂部5的外端面的长度之后的距离(参照图1)。即，能够延长从规定的引脚端子3直至其他的引脚端子3的爬电距离R1。这样一来，即使缩小相邻的两个引脚端子3之间的间隔，也能够确保上述爬电距离R1。其结果就是，能够谋求半导体装置1的小型化。
通过本实施方式中的半导体装置1的制造方法，就能够制造出本实施方式中的半导体装置1。
根据本实施方式中的半导体装置1的制造方法，在收容工序S2中，是通过一对滑动部102来夹住各引脚端子3的第二部位22的前端部22B，通过这样，就能够抑制在成形工序S3中流入第二模腔C2的树脂到达各引脚端子3的第二部位22的前端部22B的外周。即，能够抑制树脂附着在作为外部连接端子发挥作用的引脚端子3的第二部位22的前端部22B上。
根据本实施方式中的半导体装置1，多个引脚端子3的第一部位21被分别插入引线框7的多个贯穿孔12中。另外，根据本实施方式中的半导体装置1的制造方法，在连接工序S1中，是将多个引脚端子3的第一部位21分别插入引线框7的多个贯穿孔12中。
引线框7的多个贯穿孔12能够通过冲压加工高精度地形成。因此，在连接工序S1中就能够将多个引脚端子3的相对位置进行高精度定位。通过这样，在收容工序S2中，就能够将多个引脚端子3分别相对于模具100的多个引脚插入孔101进行高精度定位。
这样一来，引脚端子3的第二部位22的基端部22A就会与引脚插入孔101的内周相接触，从而能够抑制或防止引脚端子3的第二部位22的基端部22A从涂覆树脂部5中露出的不良情况发生。即，就能够通过涂覆树脂部5切实地将引脚端子3的第二部位22的基端部22A覆盖。另外，还能够谋求引脚端子3的轴方向上的涂覆树脂部5的厚度的均衡化。
另外，由于能够抑制引脚端子3相对于引脚插入孔101的位置偏差，因此在通过一对一对滑动部102将引脚端子3夹住时，就能够使一对滑动部102相互以相同的力来将引脚端子3的外周夹住。这样一来，在通过一对滑动部102将引脚端子3夹住时，就能够抑制引脚端子3发生变形(例如引脚端子3产生弯曲)。
在本实施方式中的半导体装置1以及半导体装置1的制造方法中，形成于各引脚端子3的第一部位21的突出部23，与引线框7的第一主面7a形成面接触。通过这样，就能够将各引脚端子3在稳定地状态下安装至引线框7。例如，在将各引脚端子3的第一部位21插入引线框7的贯穿孔12的状态下，就能够防止引脚端子3的轴线的朝向相对于引线框7的第一主面7a产生偏差。这样一来，就能够将多个引脚端子3相对于引线框7高精度地进行定位。
在本实施方式中的半导体装置1中，构成电路部2的布线的引线框7以及布线基板8在板厚方向上排列。即，电路部2的布线分为两层。因此，相比仅有一层电路部2的布线，就能够减小与引线框7和布线基板8的板厚方向相垂直的方向上的半导体装置1的大小。这样一来，就能够谋求半导体装置1的小型化。
在本实施方式中的半导体装置1中，由于电路部2的布线是由沿板厚方向排列的引线框7以及布线基板8的布线部30构成的，因此能够缩短电路部2处布线的长度。这样就能够降低电路部2的布线的电阻和电感。
例如，当电路部2的布线仅由引线框7或布线基板8的布线部30构成时，就需要通过焊接线和连接板将半导体芯片6的电极与引线框7或布线基板8的布线部30进行电连接。而一旦焊接线和连接板被用于电路部2的布线，就会延长电路部2的布线长度。
相对于此，当电路部2的布线由沿板厚方向排列的引线框7以及布线基板8的布线部30构成时，就不再需要上述的焊接线和连接板(线夹)。因此能够缩短电路部2的布线长度。这样就能够降低电路部2的布线的电阻和电感。
根据本实施方式中的半导体装置1，半导体芯片6与形成于陶瓷板31的第一主面31a上的第一金属板32相接合。另外，形成于陶瓷板31的第二主面31b上的第二金属板33在陶瓷板31的板厚方向上被形成在与第一金属板32相重合的区域上，并且露出于封装树脂部4的下端面4b(外端面)。因此，就能够使半导体芯片6处所产生的热量通过陶瓷基板8(第一金属板32、陶瓷板31、第二金属板33)有效地散热至半导体装置1的外部。特别是，通过将半导体装置1放置在散热构件上使第二金属板33与由铝材料等构成的散热构件发生接触，就能够将半导体芯片6的热量高效地传导至散热构件处。
根据本实施方式中的半导体装置1的制造方法，模具100的一对滑动部102被形成为以引脚插入孔101的延长方向为厚度方向的板状结构。另外，在收容工序S2中，一对滑动部102是将引脚端子3的第二部位22的前端部22B中与引脚端子3的第二部位22的基端部22A相邻的部分夹住，而不是将引脚端子3的第二部位22的前端部22B中与引脚端子3的第二部位22的基端部22A分开的部分夹住。因此，在收容工序S2中通过一对滑动部102将引脚端子3的第二部位22夹住的状态下，不仅能够抑制或防止各滑动部102与引脚端子3的外周之间产生出间隙，还能够谋求对引脚端子3的保护。下面，就对这一点进行说明。
例如，在被插入引脚插入孔101的引脚端子3的第二部位22的长度方向相对于引脚插入孔101的延长方向倾斜的情况下，当一对滑动部102将引脚端子3的第二部位22的整个前端部22B夹住时，就有可能导致在各滑动部102与引脚端子3的外周之间产生间隙。并且，由于在引脚端子3的第二部位22处还作用有使其弯曲的应力，因此“一对滑动部102将引脚端子3的第二部位22的整个前端部22B夹住”并不是一个理想的结构。
相对于此，当一对滑动部102是将引脚端子3的第二部位22的前端部22B中与引脚端子3的第二部位22的基端部22A相邻的部分夹住的情况下，假设即便引脚端子3的第二部位22在长度方向上是倾斜的，也能够抑制或防止各滑动部102与引脚端子3的外周之间产生间隙。并且还能够抑制引脚端子3的第二部位22处的使第二部位22弯曲的应力。
通过上述这几点，就能够有效地抑制在成形工序S3中流入第二模腔C2的树脂到达各引脚端子3的第二部位22的前端部22B的外周，从而能够谋求对引脚端子3的保护。
根据本实施方式中的半导体装置1的制造方法，在收容工序S2中，在通过一对滑动部102将各引脚端子3的第二部位22的前端部22B夹住时，一对滑动部102的前端部102A分别咬住各引脚端子3的第二部位22的前端部22B的外周。特别是，在本实施方式中，由于各滑动部102的前端部102A被形成为越往前端越细的形状，因此能够使各滑动部102的前端部102A切实地咬住各引脚端子3的第二部位22的前端部22B的外周。通过这样，就能够切实地防止在成形工序S3中流入第二模腔C2的树脂到达各引脚端子3的第二部位22的前端部22B的外周。
以上，对本发明进行了详细地说明。另外，本发明不仅限于上述实施方式，可以在不脱离本发明主旨的范围内进行各种变更。
符号说明
1半导体装置
2电路部
3引脚端子
4封装树脂部
4a上端面(外端面)
4b下端面(外端面)
5涂覆树脂部
6半导体芯片
7引线框
7a第一主面
7b第二主面
8陶瓷基板(布线基板)
12贯穿孔
21第一部位
22第二部位
22A基端部
22B前端部
23突出部
25凹陷部
30布线部
31陶瓷板
31a第一主面
31b第二主面
32第一金属板部
33第二金属板部
100模具
101引脚插入孔
102滑动部
102A前端部
110下模
120上模
130驱动构件

Claims (10)

1.一种半导体装置，其特征在于，包括：
电路部，包含半导体芯片；
多个引脚端子，被形成为从所述电路部相互朝相同方向延伸的棒状，并且与该电路部电连接；
封装树脂部，将所述电路部、以及位于所述电路部侧的所述引脚端子的第一部位封装；以及
被形成为筒状的多个涂覆树脂部，从多个所述引脚端子的第二部位突出的所述封装树脂部的外端面延伸为一体，并且将各引脚端子的第二部位中位于所述封装树脂部侧的基端部涂覆。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述电路部具备构成该电路部的布线的板状的引线框，
所述引线框上形成有沿该引线框的板厚方向贯穿的多个贯穿孔，
多个所述引脚端子的第一部位被分别插入多个所述贯穿孔。
3.根据权利要求2所述的半导体装置，其特征在于：
其中，所述引脚端子的第一部位上形成有从该引脚端子的外周突出，并且与所述引线框的主面形成面接触的突出部。
4.根据权利要求2或3所述的半导体装置，其特征在于：
其中，所述引脚端子的第二部位位于所述引线框的第一主面侧，
所述半导体装置包括：具有与所述引线框一同构成所述电路部的布线部的布线基板，所述布线基板与朝向与所述引线框的第一主面相反一侧的所述引线框的第二主面相向配置，并且被所述封装树脂部封装，
所述引脚端子的第一部位中从所述引线框的第二主面突出的部位与所述布线基板的布线部相接合。
5.根据权利要求4所述的半导体装置，其特征在于：
其中，所述布线基板为陶瓷基板，其具有陶瓷板以及形成在所述陶瓷板的两个主面上的金属板部，
形成在与所述引线框的第二主面相向的所述陶瓷板的第一主面上的第一金属板部构成所述布线部，
所述第一金属板部上接合有所述半导体芯片，
形成在所述陶瓷板的第二主面上的第二金属板部在所述陶瓷板的板厚方向上形成在与所述第一金属板部相重合的区域上，并且露出于所述封装树脂部的外端面。
6.一种半导体装置的制造方法，其特征在于，包括：
连接工序，将引脚端子与电路部电连接，使被形成为棒状的所述引脚端子从包含半导体芯片的所述电路部朝相同方向延伸；
收容工序，在完成所述连接工序后，在将所述电路部以及位于所述电路部侧的多个所述引脚端子的第一部位收容于模具的第一模腔中的同时，将多个所述引脚端子的第二部位分别插入从所述第一模腔的内端面延伸的所述模具的多个引脚插入孔；以及
成形工序；在完成所述收容工序后，通过将树脂流入所述第一模腔，从而成形用于封装所述电路部以及多个所述引脚端子的第一部位的封装树脂部，
其中，在所述收容工序中，在将各引脚端子的第二部位插入各引脚插入孔后，使所述模具的一对滑动部从各引脚插入孔的内周突出，通过利用所述一对滑动部将位于与所述第一模腔分开的位置上的各引脚端子的第二部位的前端部夹住，从而在被位于所述第一模腔附近的各引脚端子的第二部位的基端部的外周、各引脚插入孔的内周、以及所述一对滑动部所包围的同时，形成与所述第一模腔相连的多个第二模腔，
在所述成形工序中，通过将所述树脂流入各第二模腔，从而成形用于涂覆各引脚端子的第二部位的基端部的筒状的涂覆树脂部。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于：
其中，所述一对滑动部分别被形成为以所述引脚插入孔的延长方向为厚度方向的板状，
在所述收容工序中，通过一对滑动部将各引脚端子的第二部位的前端部中与引脚端子的第二部位的基端部相邻的部分夹住。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于：
其中，在所述收容工序中，在使所述一对滑动部将各引脚端子的第二部位的前端部夹住时，通过从各引脚插入孔的内周突出的所述一对滑动部的前端部分别将各引脚端子的第二部位的前端部的外周咬住。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于：
其中，所述滑动部的前端部被形成为越往前端越细的形状。
10.根据权利要求6至9中任意一项所述的半导体装置的制造方法，其特征在于：
其中，所述电路部具备构成该电路部的布线的板状的引线框，
所述引线框上形成有沿该引线框的板厚方向贯穿的多个贯穿孔，
在所述连接工序中，将多个所述引脚端子的第一部位分别插入多个所述贯穿孔。
CN201880012320.5A 2018-12-19 2018-12-19 半导体装置以及半导体装置的制造方法 Active CN111587486B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/046875 WO2020129195A1 (ja) 2018-12-19 2018-12-19 半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111587486A true CN111587486A (zh) 2020-08-25
CN111587486B CN111587486B (zh) 2023-06-16

Family

ID=71100455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880012320.5A Active CN111587486B (zh) 2018-12-19 2018-12-19 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10957630B2 (zh)
JP (1) JP6738968B1 (zh)
CN (1) CN111587486B (zh)
NL (1) NL2023711B1 (zh)
WO (1) WO2020129195A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7347153B2 (ja) * 2019-11-19 2023-09-20 富士電機株式会社 電力用半導体モジュール
WO2022021094A1 (zh) * 2020-07-28 2022-02-03 华为技术有限公司 一种功率模块及制备模具、设备
EP4053887A1 (en) * 2021-03-05 2022-09-07 Infineon Technologies AG Method and device for producing a housing
DE102021204698A1 (de) * 2021-05-10 2022-11-10 Robert Bosch Gesellschaft mit beschränkter Haftung Spritzgusswerkzeug, Spritzgussteil und Kontaktanordnung
DE112022003874T5 (de) * 2021-09-06 2024-05-29 Rohm Co., Ltd. Halbleiterbauteil und montagestruktur für das halbleiterbauteil
KR102603507B1 (ko) * 2022-04-11 2023-11-21 제엠제코(주) 수직터미널단자를 구비한 반도체패키지 모듈

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151627A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 半導体装置、その製造方法および実装方法
JP2006179952A (ja) * 2004-07-07 2006-07-06 Nec Corp 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP2009059812A (ja) * 2007-08-30 2009-03-19 Omron Corp トランスファーモールド型パワーモジュール
CN101740527A (zh) * 2008-11-21 2010-06-16 乾坤科技股份有限公司 芯片封装结构及其制作方法
JP2011077280A (ja) * 2009-09-30 2011-04-14 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
JP2012182253A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
CN104170085A (zh) * 2012-03-28 2014-11-26 富士电机株式会社 半导体装置
CN107086183A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体模块的制造方法及半导体模块
CN107112308A (zh) * 2014-11-27 2017-08-29 新电元工业株式会社 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法
CN107204296A (zh) * 2016-03-18 2017-09-26 富士电机株式会社 模制产品的制造方法及模制产品
US20180315676A1 (en) * 2017-04-27 2018-11-01 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53120373A (en) * 1977-03-30 1978-10-20 Hitachi Ltd Molded type element
JP3076282B2 (ja) * 1997-09-26 2000-08-14 九州日本電気株式会社 半導体装置の製造方法
JP4735228B2 (ja) 2005-12-12 2011-07-27 沖電気工業株式会社 コンテンツ再生システム
JP4455488B2 (ja) 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151627A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 半導体装置、その製造方法および実装方法
JP2006179952A (ja) * 2004-07-07 2006-07-06 Nec Corp 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP2009059812A (ja) * 2007-08-30 2009-03-19 Omron Corp トランスファーモールド型パワーモジュール
CN101740527A (zh) * 2008-11-21 2010-06-16 乾坤科技股份有限公司 芯片封装结构及其制作方法
JP2011077280A (ja) * 2009-09-30 2011-04-14 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法
JP2012182253A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
CN104170085A (zh) * 2012-03-28 2014-11-26 富士电机株式会社 半导体装置
CN107112308A (zh) * 2014-11-27 2017-08-29 新电元工业株式会社 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法
CN107086183A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体模块的制造方法及半导体模块
CN107204296A (zh) * 2016-03-18 2017-09-26 富士电机株式会社 模制产品的制造方法及模制产品
US20180315676A1 (en) * 2017-04-27 2018-11-01 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN111587486B (zh) 2023-06-16
JPWO2020129195A1 (ja) 2021-02-15
US20200350236A1 (en) 2020-11-05
NL2023711B1 (en) 2020-08-27
WO2020129195A1 (ja) 2020-06-25
US10957630B2 (en) 2021-03-23
NL2023711A (en) 2020-07-08
JP6738968B1 (ja) 2020-08-12

Similar Documents

Publication Publication Date Title
CN111587486B (zh) 半导体装置以及半导体装置的制造方法
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US8203848B2 (en) Circuit device and method of manufacturing the same
US6479888B1 (en) Semiconductor device and a method of manufacturing the same
US7800206B2 (en) Semiconductor device
CN113016068B (zh) 半导体模块、功率转换装置及半导体模块的制作方法
CN107437509B (zh) 半导体装置及其制造方法
JP4530863B2 (ja) 樹脂封止型半導体装置
JP4894783B2 (ja) 半導体装置および半導体装置の製造方法
CN112750801B (zh) 功率半导体装置
JP2009267054A (ja) 半導体装置およびその製造方法
CN108336057B (zh) 半导体装置及其制造方法
JP2021027146A (ja) 半導体装置
US20180286791A1 (en) Electronic component module and method for manufacturing electronic component module
TWI833340B (zh) 引線框架整合基板、半導體裝置、引線框架整合基板之製造方法及半導體裝置之製造方法
JP2009182230A (ja) 樹脂封止型半導体装置及びその製造方法
US11244875B2 (en) Semiconductor device and manufacturing method for semiconductor device
US20240105561A1 (en) Semiconductor device
JP2004172448A (ja) 半導体装置
JP2024046599A (ja) 半導体装置
CN117747579A (zh) 半导体装置
JP5093076B2 (ja) モールドパッケージおよびその製造方法
CN115223964A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant