JP2024046599A - 半導体装置 - Google Patents

Abstract

【課題】 チップ上のアクティブエリアを広くすることを可能にする半導体装置を提供する。【解決手段】 実施形態に係る半導体装置は、チップと、前記チップの第１面に配置されるドレイン電極と、前記チップの前記第１面の裏側にある第２面に配置され、装置底面に表面を有するソース電極と、前記装置底面に表面を有するゲート電極と、前記ゲート電極における第１領域と前記チップの前記第２面における第２領域とを接続するワイヤとを具備する。【選択図】 図７

Description

本発明の実施形態は、半導体装置に関する。

半導体装置には、チップおよび各種の電極が搭載される。チップ上には、各種の電極が接続される領域が設けられる。

特開２０２０－１０７６３７号公報 特許第５８６８０４３号公報 特許第６８０５７６８号公報

チップ上のアクティブエリアを広くすることを可能にする半導体装置を提供する。

実施形態に係る半導体装置は、チップと、前記チップの第１面に配置されるドレイン電極と、前記チップの前記第１面の裏側にある第２面に配置され、装置底面に表面を有するソース電極と、前記装置底面に表面を有するゲート電極と、前記ゲート電極における第１領域と前記チップの前記第２面における第２領域とを接続するワイヤとを具備する。

図１は、本実施形態に係る半導体装置の一部の構造の例を示す斜視図である。 図２は、図１に示される半導体装置をＺ方向に見たときの構造の例を示す平面図である。 図３は、半導体装置の製造プロセスの概要を説明するための図である。 図４は、半導体装置の製造プロセス（前半）の具体例を説明するための図である。 図５は、半導体装置の製造プロセス（後半）の具体例を説明するための図である。 図６は、図４中の工程Ｓ４で図示されている矢視Ａ－Ａにおける部分の形状を示す図である。 図７は、図５中の工程Ｓ６で図示されている矢視Ｂ－Ｂにおける部分の形状を示す図である。 図８は、図１に示される半導体装置の変形例を示す斜視図である。 図９は、図８に示される半導体装置の変形例をＺ方向に見たときの構造の例を示す平面図である。

以下、図面を参照して実施の形態について説明する。

（半導体装置の構成）
本実施形態に係る半導体装置の構成について、図１及び図２を用いて説明する。

図１は、本実施形態に係る半導体装置の一部の構造の例を示す斜視図である。また、図２は、図１に示される半導体装置をＺ方向に見たときの構造の例を示す平面図である。各図中のＸ，Ｙ，Ｚは、当該半導体装置の三次元空間上の位置関係を示すものである。但し、図１及び図２に示される構造の例は一例であって、この例に限定されるものではない。各部の配置関係、形状・大きさ等は、適宜、変更してもよい。

本実施形態で例示する半導体装置は、ソース電極が底面にあるソースダウン構造のパッケージに封止される半導体装置である。図１では、主要部を見やすくするため、ソース電極を上向きにした状態（すなわち、半導体装置を逆さにした状態）を示している。

図１に示されるように、半導体装置は、チップ１、ソース電極２、ゲート電極３、ドレイン電極４等を含む。また、樹脂（封止樹脂）Ｒが、破線Ｌ１の範囲内に収まるよう封止される。樹脂Ｒは、例えばエポキシ樹脂である。

チップ１は、例えばＩＣ（Integrated Circuit）で構成され、例えばＭＯＳＦＥＴ等のＦＥＴ（Field Effect Transistor）を含む。ソース電極２、ゲート電極３、およびドレイン電極４は、それぞれ、導電材料により構成され、例えば金属材料（例えば銅）で構成される。

チップ１は、第２面に、ソース電極２を配置する領域およびゲート電極３を配置する領域を有するとともに、当該第２面の裏側にある第１面（図１では図示せず）に、ドレイン電極４を配置する領域を有する。ソース電極２を配置する領域には、ソース電極パッド１２が設けられる。ゲート電極３を配置する領域には、ゲート電極パッド１３が設けられる。ソース電極パッド１２がある領域とゲート電極パッド１３がある領域とは、ポリイミド層により物理的かつ電気的に分離されている。

ソース電極２は、ソース電極外部露出部２Ａおよびソース電極パッド接続部２Ｂを含む。ソース電極外部露出部２Ａは、ソース電極端子２１を含む。ソース電極２は、例えば、板状の形状であり、表面にチップ１とはんだを介して接続するソースパッド接続部２Ｂを有し、表面の反対面である裏面側にソース電極外部露出部２Ａを有する。

ソース電極外部露出部２Ａは、樹脂Ｒの封止後に外部に露出する面（外部露出面）を有する部分である。ソース電極パッド接続部２Ｂは、ソース電極外部露出部２Ａと一体として構成されており、ソース電極パッド１２と接続する面を有する部分である。ソース電極端子２１は、ソース電極外部露出部２Ａの一部であり、外部との電気的接続を行うリード端子（もしくはリードピン）に相当する。ソース電極外部露出部２Ａは、半導体装置の底面側から（又はチップ１の第２面側の下方から）見た時に、すなわち、チップ１の第２面に垂直な方向から見た時に、チップ１の第２面と重なる領域を有する。言い換えると、Ｚ軸方向において、ソース電極外部露出部２Ａはチップ１の第２面と重なる領域を有する。

ゲート電極３は、ゲート電極外部露出部３Ａおよびゲート電極内部接続部３Ｂを含む。ゲート電極３は、例えば、板状の金属部材を折り曲げた構造を有する。

ゲート電極外部露出部３Ａは、ゲート電極端子３１を含む。ゲート電極端子３１は、ゲート電極外部露出部３Ａの一部であり、外部との電気的接続を行うリード端子（もしくはリードピン）に相当する。

また、ゲート電極外部露出部３Ａは、樹脂Ｒの封止後に外部に露出する面（外部露出面）を有する。具体的には、ゲート電極外部露出部３Ａは、樹脂Ｒの外部露出面と面一になる外部露出面を有する。一方、ソース電極２のソース電極外部露出部２Ａも、樹脂Ｒの外部露出面と面一になる外部露出面を有する。すなわち、ゲート電極外部露出部３Ａの外部露出面と、樹脂Ｒの外部露出面とソース電極外部露出部２Ａの外部露出面とは、１つの平面を形成している。

ゲート電極内部接続部３Ｂには、ワイヤＷの一端を接続する領域がある。このワイヤＷの他端は、ゲート電極パッド１３に接続される。ゲート電極内部接続部３Ｂの面とチップ１の裏面上のゲート電極パッド１３の面とはともにチップ１の第２面からソース電極の方向（負のＺ軸方向）に向いている。言い換えると、ゲート電極内部接続部３Ｂは、ゲート電極パッド１３の面と平行な面を有する。このため、ワイヤＷでゲート電極内部接続部３Ｂとゲート電極パッド１３を容易に接続することができる。この場合、ゲート電極内部接続部３Ｂの面はソース電極外部露出部２Ａの面と同じ方向（負のＺ軸方向）に向いている。

ワイヤＷには、例えば金、銀、もしくは銅が用いられる。ワイヤＷとゲート電極パッド１３との接続には、例えばニッケル金メッキが用いられる。ワイヤＷとゲート電極内部接続部３Ｂとの接続には、例えば銀メッキが用いられる。但し、ここで挙げた例は一例であって、これに限定されるものではない。各接続は、貴金属同士の接続であることが望ましい。

ゲート電極パッド１３は、ワイヤＷが接続されるだけで、ゲート電極３との電気的接続が実現されるため、チップ１上のゲート電極パッド１３の領域を小さくすることができ、この領域以外のチップ１上の領域を広くすることができるため、広いアクティブエリアを確保することが可能となる。これに伴い、装置の電流定格を上げることも可能になる。

また、ワイヤＷとの接合部の面積を小さくすることができるため、チップ１からの発熱による熱応力に対する接合部の耐久性を高めることができ、部品の長寿命化を実現できるとともに、コストダウンを実現できる。

ドレイン電極４は、ドレイン電極外部露出部４Ａを含む。ドレイン電極外部露出部４Ａは、ドレイン電極端子４１を含む。ドレイン電極外部露出部４Ａは、樹脂Ｒの封止後に外部に露出する面（外部露出面）を有する部分である。ドレイン電極端子４１は、ドレイン電極外部露出部４Ａの一部であり、外部との電気的接続を行うリード端子（もしくはリードピン）に相当する。ドレイン電極４は、例えば、板状の金属部材を折り曲げた形状を有する。ドレイン電極端子４１は、例えば、半導体装置の側面に設けられる。

樹脂封止後のパッケージから露出する部分は、ソース電極外部露出部２Ａの外部露出面（ソース電極端子２１の外部露出面を含む）、ゲート電極外部露出部３Ａの外部露出面（ゲート電極端子３１の外部露出面を含む）、およびドレイン電極外部露出部４Ａの外部露出面（ドレイン電極端子４１の外部露出面を含む）である。

図１及び図２には、ソース電極端子２１、ゲート電極端子３１、およびドレイン電極端子４１のそれぞれの外部露出面が、隣接する樹脂Ｒの表面と面一になっている場合の例が示されている。この例では、パッケージは突出部の無い直方体を成すため、取り扱いやすい。但し、この例に限らず、ソース電極端子２１、ゲート電極端子３１、およびドレイン電極端子４１は、隣接する樹脂Ｒの表面から外へ所定距離分だけ突出する構造を有していてもよい。接続先の形態によっては、突出する構造の方が好都合となる場合がある。

なお、図１及び図２では図示を省略しているが、ソース電極２とドレイン電極４とは、はんだでチップ１に接合されているものとする。但し、はんだの代わりに溶けにくい焼結材（例えば、銅、銀、鉛、スズ銅化合物、スズ銀化合物、または、スズニッケル化合物のいずれか）を用いてもよい。その場合、耐圧性に優れる加圧焼結材を用いてもよい。すなわち、ソース電極２とドレイン電極４とは、加圧焼結材を介してチップ１に接合されていてもよい。

（製造プロセスの概要）
次に、図３を参照して、本実施形態に係る半導体装置の製造プロセスの概要を説明する。半導体装置の製造プロセスの具体例については、後で説明する。

なお、図３では、半導体装置の製造手順を容易に理解できるように、各部の配置位置、形状・大きさ等を概略的に表している。各パッドやはんだ等も図示を省略している。そのため、実際の各部の配置位置、形状・大きさ等は、図３に示されるものとは異なる。

工程Ｐ１では、予めヘッド部が窪んだリードフレームを用いて作られたドレイン電極４及びゲート電極３が配置され、ドレイン電極４の上にチップ１が配置され、チップ１の上にソース電極２が配置される。この状態で、リフローや洗浄の処理が行われる。

工程Ｐ２では、超音波接合によるワイヤＷの結線（ワイヤボンディング）が行われる。ここでは、ワイヤＷの一端がゲート電極３上の所定の領域（前述したゲート電極内部接続部３Ｂ上の所定の領域）に接続される一方で、ワイヤＷの他端がチップ１上の所定の領域（前述したゲート電極パッド１３に相当）に接続される。

工程Ｐ３では、工程Ｐ２で出来上がったものを反転させ、樹脂Ｒを注入し封止する処理（モールド成型処理）が行われる。なお、図３では図示が省略されているが、ゲート電極３およびドレイン電極４の上にも樹脂Ｒが存在してもよい。装置底部においては、ソース電極２、ゲート電極３、ドレイン電極４のそれぞれの端子（コネクタ）が水平方向へ外側に突き出ている。

なお、工程Ｐ１で説明したゲート電極３とドレイン電極４とは、１つのリードフレームを予め切り離すことで形成されてもよい。切り離しは、カッティング等の簡易な処理で済ませることができる。一般的に行われるエッチング等（例えば、ハーフエッチング及びパンチアウト）のようなコストや手間のかかる加工は不要である。

工程Ｐ３で出来上がったものは、チップ１、ソース電極２、ゲート電極３、およびドレイン電極４からなる構造物に対し樹脂Ｒが封止されたパッケージとなる。

この場合、ドレイン電極４は、チップ１の第１面に配置される。ソース電極２は、チップ１の上記第１面の裏側にある第２面に配置されるとともに、装置底面に表面を有するものとなる。ゲート電極３も装置底面に表面を有するものとなる。ワイヤＷは、ゲート電極３における第１領域（前述したゲート電極内部接続部３Ｂ上の所定の領域）とチップ１の上記第２面における第２領域（前述したゲート電極パッド１３に相当）とを接続するものとなる。

また、ドレイン電極４は、チップ１の上記第２面側に平板状部分を有するものとなり、ゲート電極３は、ドレイン電極４の平板状部分と同じ高さの平板状部分を有するものとなる。この場合、ゲート電極３は、当該ゲート電極３の平板状部分に、ワイヤＷが接続された上記第１領域を備えたものとなる。

（製造プロセスの具体例）
次に、図４及び図５を参照して、本実施形態に係る半導体装置の製造プロセスの具体例を説明する。

図４は、製造プロセスの前半を示しており、半導体装置を逆さにした状態で各処理が行われる。図５は、製造プロセスの後半を示しており、半導体装置を通常配置にした状態（ソースダウンの状態）で各処理が行われる。

図４中の工程Ｓ１では、ドレイン電極４として、段付きフレームを逆さにしたものが配置される。

工程Ｓ２では、フレーム状のドレイン電極４上にペースト状のはんだ（もしくは焼結材）を塗布した上でチップ１を搭載する処理が行われる。

工程Ｓ３では、チップ１上にペースト状のはんだ（もしくは焼結材）を塗布した上でフレーム状のソース電極２を搭載する処理が行われる。この後、フレーム状のソース電極２とフレーム状のドレイン電極４とを、かしめ固定してもよい。こうすることにより、モールド成形後のドレイン電極４、ソース電極２、ゲート電極３の高さのばらつきを抑制することができる。

工程Ｓ４では、リフローおよび洗浄の処理が行われ、その後に、超音波接合によるワイヤＷの結線（ワイヤボンディング）が行われる。ここでは、ワイヤＷの一端がゲート電極３上の所定の領域（前述したゲート電極内部接続部３Ｂ上の所定の領域）に接続される一方で、ワイヤＷの他端がチップ１上の所定の領域（前述したゲート電極パッド１３に相当）に接続される。

工程Ｓ４で図示されている矢視Ａ－Ａにおける部分の形状を図６に示す。

図６に示されるように、ドレイン電極４の上には、はんだ（もしくは焼結材）Ｈが配置され、その上にドレイン電極パッド１４が配置され、その上にチップ１が配置され、その上にソース電極パッド１２およびゲート電極パッド１３が配置されている。

また、ソース電極パッド１２の上には、はんだ（もしくは焼結材）Ｈが配置され、その上にソース電極２が配置されている。また、ワイヤＷが、ゲート電極３における第１領域（前述したゲート電極内部接続部３Ｂ上の所定の領域）とチップ１の上記第２面における第２領域（すなわち、ゲート電極パッド１３）とを接続している。

図５中の工程Ｓ５では、工程Ｓ４で出来上がったものを反転する処理が行われる。

工程Ｓ６では、１装置毎（パッケージ毎）のモールド成型が行われる。

工程Ｓ６で図示されている矢視Ｂ－Ｂにおける部分の形状を図７に示す。

図７は、図６との比較から分かるように、図６に示される構成を逆さにしたものに樹脂Ｒが封止されたものとなっている。

工程Ｓ７では、外装のめっき処理が行われ、工程Ｓ８では、金型を用いた切断により必要部分と不要部分を分ける処理が行われる。

本例によれば、工程Ｓ６で１装置毎（パッケージ毎）にモールド成型する処理により、製品が仕上がった段階で、ソース電極２、ゲート電極３、ドレイン電極４のそれぞれの端子が封止樹脂の表面から外へ所定距離分だけ突出する構造を有するものとなる。但し、この例に限られるものではなく、例えば、工程Ｓ１～Ｓ５の過程でリードフレーム全体を一括モールドしたものとし、工程Ｓ６において一括モールドされたものを、ブレードダイシングにより個片化することで、突出部の無い直方体を成すパッケージが形成されるようにしてもよい。

このように実施形態によれば、ゲート電極３の所定の領域とチップ１上のゲート電極パッド１３とをワイヤＷで結線することにより、チップ１上のゲート電極パッド１３の領域を小さくすることができ、この領域以外のチップ１上の領域を広くすることができるので、広いアクティブエリアを確保することが可能となる。

また、ワイヤＷとの接合部の面積を小さくすることができるため、チップ１からの発熱による熱応力に対する接合部の耐久性を高めることができ、部品の長寿命化を実現できるとともに、コストダウンを実現できる。

さらに、板状のゲート電極３をワイヤＷでチップ１上のゲート電極パッド１３と接続することで、ゲート電極パッド１３の領域を小さく抑え、かつ、外部と接続するゲート電極外部露出部３Ａの領域を容易に広く確保しやすい。

（変形例）
図１及び図２に示される半導体装置の構造は、一例であって、その例に限定されるものではない。例えば当該構造の一部を変形してもよい。

以降、図１及び図２に示される半導体装置の変形例について、図８及び図９を用いて説明する。

図８は、図１に示される半導体装置の変形例を示す斜視図である。また、図９は、図８に示される半導体装置の変形例をＺ方向に見たときの構造の例を示す平面図である。ここでは、図１及び図２の構造と異なる部分を中心に説明する。

図８及び図９に示される半導体装置は、ゲート電極内部接続部３Ｂの構造およびワイヤＷのゲート電極内部接続部３Ｂへの結線（ワイヤボンディング）の位置が、図１及び図２に示される半導体装置と異なる。

具体的には、図８及び図９に示される半導体装置は、図１及び図２に示される半導体装置と比べると、ゲート電極内部接続部３Ｂの一部が、Ｘ方向と反対の方向に延びており、Ｚ方向に見たときにゲート電極内部接続部３Ｂの一部がゲート電極外部露出部３Ａからはみ出して見える。そのはみ出したゲート電極内部接続部３Ｂの一部の表面上に、上記ワイヤＷが結線される。このワイヤＷが結線される位置のＺ方向と反対の方向には、ゲート電極外部露出部３Ａ（ひさし状の部材）が存在しない。つまり、半導体装置をＺ方向に見たとき、ゲート電極内部接続部３Ｂの一部は、ゲート電極外部露出部３Ａに対して、Ｘ方向と反対の方向に延びる。

このような構造を採用することにより、ボンディングツールによってワイヤＷをゲート電極内部接続部３Ｂに結線する際に、ボンディングツールがゲート電極外部露出部３Ａ（ひさし状の部材）に当たる心配がなくなる。これにより、電極外部露出部３Ａに不良を生じさせることなくゲート電極外部露出部３ＡとワイヤＷを確実に接続できるので、信頼性の高い半導体装置を得ることができる。

一般に、ボンディングツールは、ワイヤ結線を実施する場所の位置の真上に位置するが、図８及び図９の構造によれば、ワイヤ結線の際にボンディングツールがゲート電極外部露出部３Ａ（ひさし状の部材）に当たらず、ボンディングツールの空間が確保されるので、ワイヤ結線の作業を行いやすくなる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…チップ、１２…ソース電極パッド、１３…ゲート電極パッド、１４…ドレイン電極パッド、２…ソース電極、２Ａ…ソース電極外部露出部、２Ｂ…ソース電極パッド接続部、２１…ソース電極端子、３…ゲート電極、３Ａ…ゲート電極外部露出部、３Ｂ…ゲート電極内部接続部、３１…ゲート電極端子、４…ドレイン電極、４Ａ…ドレイン電極外部露出部、４１…ドレイン電極端子、Ｈ…はんだ（もしくは焼結材）、Ｒ…樹脂、Ｗ…ワイヤ。

Claims (9)

1. チップと、
   前記チップの第１面に配置されるドレイン電極と、
   前記チップの前記第１面の裏側にある第２面に配置され、装置底面に表面を有するソース電極と、
   前記装置底面に表面を有するゲート電極と、
   前記ゲート電極における第１領域と前記チップの前記第２面における第２領域とを接続するワイヤと
   を具備する、半導体装置。
2. 前記ゲート電極と前記ドレイン電極とは、１つのフレームを切り離すことで形成されている、
   請求項１に記載の半導体装置。
3. 前記ドレイン電極は、前記チップの前記第２面側に平板状部分を有し、
   前記ゲート電極は、前記ドレイン電極の前記平板状部分と同じ高さの平板状部分を有する、
   請求項１に記載の半導体装置。
4. 前記ゲート電極は、当該ゲート電極の平板状部分に、前記ワイヤが接続される前記第１領域を備えている、
   請求項３に記載の半導体装置。
5. 前記ソース電極と前記ドレイン電極とは、はんだで前記チップに接合されている、
   請求項１に記載の半導体装置。
6. 前記ソース電極と前記ドレイン電極とは、加圧焼結材で前記チップに接合されている、
   請求項１に記載の半導体装置。
7. チップと、
   前記チップの第１面に配置されるドレイン電極と、
   前記チップの前記第１面の裏側にある第２面に配置され、前記第２面と接続する接続部と前記接続部とは反対面が露出する外部露出部とを有するソース電極と、
   板状の金属部材を折り曲げた形状を有するゲート電極と、
   前記ゲート電極における第１領域と前記チップの前記第２面における第２領域とを接続するワイヤと
   を具備する、半導体装置。
8. 前記ソース電極の外部露出部は、前記チップの前記第２面に垂直な方向からみたときに、前記チップの前記第２面と重なる領域を有する、請求項７に記載の半導体装置。
9. 前記ソース電極が底面にあるソースダウン構造のパッケージに封止される、請求項１乃至８のいずれか１項に記載の半導体装置。