CN117747579A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117747579A CN117747579A CN202311103848.2A CN202311103848A CN117747579A CN 117747579 A CN117747579 A CN 117747579A CN 202311103848 A CN202311103848 A CN 202311103848A CN 117747579 A CN117747579 A CN 117747579A
- Authority
- CN
- China
- Prior art keywords
- chip
- gate electrode
- semiconductor device
- source electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 description 18
- 239000011347 resin Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000005749 Copper compound Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- CLDVQCMGOSGNIW-UHFFFAOYSA-N nickel tin Chemical compound [Ni].[Sn] CLDVQCMGOSGNIW-UHFFFAOYSA-N 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229940100890 silver compound Drugs 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
实施方式提供能够扩展芯片上的有源区的半导体装置。实施方式的半导体装置具备:芯片;漏极电极,配置于所述芯片的第一面;源极电极,配置于所述芯片的处于所述第一面的背侧的第二面,在装置底面具有表面;栅极电极,在所述装置底面具有表面;以及线,将所述栅极电极上的第一区域与所述芯片的所述第二面上的第二区域连接。
Description
相关申请的交叉引用
本申请享受以日本专利申请第2022-151641号(申请日:2022年9月22日)以及日本专利申请第2023-120085号(申请日:2023年7月24日)为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
在半导体装置中,搭载芯片及各种电极。在芯片上,设置连接各种电极的区域。
在上述芯片上,期望扩展有源区。
发明内容
本发明所要解决的课题是提供能够扩展芯片上的有源区的半导体装置。
实施方式的半导体装置具备:芯片;漏极电极,配置于所述芯片的第一面;源极电极,配置于所述芯片的处于所述第一面的背侧的第二面,在装置底面具有表面;栅极电极,在所述装置底面具有表面;以及线,将所述栅极电极上的第一区域与所述芯片的所述第二面上的第二区域连接。
附图说明
图1是对本实施方式的半导体装置的一部分的构造的例子进行表示的立体图。
图2是对沿Z方向观察图1所示的半导体装置时的构造的例子进行表示的俯视图。
图3是用于对半导体装置的制造过程的概要进行说明的图。
图4是用于对半导体装置的制造过程(前半部分)的具体例进行说明的图。
图5是用于对半导体装置制造过程(后半部分)的具体例进行说明的图。
图6是对图4中的工序S4所图示的向视A-A时的部分的形状进行表示的图。
图7是对图5中的工序S6所图示的向视B-B时的部分的形状进行表示的图。
图8是表示图1所示的半导体装置的变形例的立体图。
图9是表示沿Z方向观察图8所示的半导体装置的变形例时的构造的例子的俯视图。
附图标记说明
1芯片;12源极电极焊盘;13栅极电极焊盘;14漏极电极焊盘;2源极电极;2A源极电极外部露出部;2B源极电极焊盘连接部;21源极电极端子;3栅极电极;3A栅极电极外部露出部;3B栅极电极内部连接部;31栅极电极端子;4漏极电极;4A漏极电极外部露出部;41漏极电极端子;H焊料(或烧结材料);R树脂;W线。
具体实施方式
以下,参照附图来说明实施方式。
(半导体装置的结构)
使用图1及图2对本实施方式的半导体装置的结构进行说明。
图1是对本实施方式的半导体装置的一部分的构造的例子进行表示的立体图。另外,图2是对沿Z方向观察图1所示的半导体装置时的构造的例子进行表示的俯视图。各图中的X、Y、Z表示该半导体装置的三维空间上的位置关系。不过,图1及图2所示的构造的例子是一个例子,并不限定于该例子。各部分的配置关系、形状、大小等也可以适当变更。
本实施方式所例示的半导体装置是被密封在源极电极处于底面的源极底置构造的封装中的半导体装置。在图1中,为了容易看到主要部位,示出了使源极电极朝上的状态(即,将半导体装置倒置的状态)。
如图1所示,半导体装置包含芯片1、源极电极2、栅极电极3、漏极电极4等。另外,树脂(密封树脂)R以处于虚线L1的范围内的方式密封。树脂R是例如环氧树脂。
芯片1由例如IC(Integrated Circuit:集成电路)构成,包含例如MOSFET等FET(Field Effect Transistor:场效应晶体管)。源极电极2、栅极电极3及漏极电极4分别由导电材料构成,例如由金属材料(例如铜)构成。
芯片1在第二面上具有配置源极电极2的区域以及配置栅极电极3的区域,在处于该第二面的背侧的第一面(在图1中未图示)具有配置漏极电极4的区域。在配置源极电极2的区域,设有源极电极焊盘12。在配置栅极电极3的区域,设有栅极电极焊盘13。具有源极电极焊盘12的区域和具有栅极电极焊盘13的区域通过聚酰亚胺层物理分离并且电分离。
源极电极2包含源极电极外部露出部2A及源极电极焊盘连接部2B。源极电极外部露出部2A包含源极电极端子21。源极电极2例如为板状的形状,在表面具有经由焊料而与芯片1连接的源极焊盘连接部2B,在表面的相反面即背面侧具有源极电极外部露出部2A。
源极电极外部露出部2A是具有在树脂R密封后向外部露出的面(外部露出面)的部分。源极电极焊盘连接部2B与源极电极外部露出部2A构成为一体,是具有与源极电极焊盘12连接的面的部分。源极电极端子21是源极电极外部露出部2A的一部分,相当于与外部进行电连接的引线端子(或引脚)。源极电极外部露出部2A具有在从半导体装置的底面侧(或从芯片1的第二面侧的下方)观察时、即在从与芯片1的第二面垂直的方向观察时与芯片1的第二面重叠的区域。换言之,在Z轴方向上,源极电极外部露出部2A具有与芯片1的第二面重叠的区域。
栅极电极3包含栅极电极外部露出部3A及栅极电极内部连接部3B。栅极电极3例如具有将板状的金属部件弯折的构造。
栅极电极外部露出部3A包含栅极电极端子31。栅极电极端子31是栅极电极外部露出部3A的一部分,相当于与外部进行电连接的引线端子(或引脚)。
另外,栅极电极外部露出部3A具有在树脂R密封后向外部露出的面(外部露出面)。具体而言,栅极电极外部露出部3A具有与树脂R的外部露出面共面的外部露出面。另一方面,源极电极2的源极电极外部露出部2A也具有与树脂R的外部露出面共面的外部露出面。即,栅极电极外部露出部3A的外部露出面、树脂R的外部露出面和源极电极外部露出部2A的外部露出面形成一个平面。
在栅极电极内部连接部3B,具有连接线W的一端的区域。该线W的另一端连接于栅极电极焊盘13。栅极电极内部连接部3B的面与芯片1的背面上的栅极电极焊盘13的面都从芯片1的第二面朝向源极电极的方向(负的Z轴方向)。换言之,栅极电极内部连接部3B具有与栅极电极焊盘13的面平行的面。因此,能够利用线W容易地将栅极电极内部连接部3B与栅极电极焊盘13连接。在该情况下,栅极电极内部连接部3B的面朝向与源极电极外部露出部2A的面相同的方向(负的Z轴方向)。
对于线W,例如使用金、银或铜。在线W与栅极电极焊盘13的连接中,例如使用镀镍金。在线W与栅极电极内部连接部3B的连接中,例如使用镀银。不过,在此列举的例子是一个例子,并不限定于此。各连接期望是贵金属彼此的连接。
栅极电极焊盘13仅通过连接线W即可实现与栅极电极3的电连接,因此能够缩小芯片1上的栅极电极焊盘13的区域,能够扩展芯片1上的该区域以外的区域,因此能够确保大的有源区。伴随于此,还能够提升装置的额定电流。
另外,能够缩小与线W之间的接合部的面积,因此能够提高接合部对由来自芯片1的发热引起的热应力的耐久性,能够实现器件的长寿命化,并且能够实现成本降低。
漏极电极4包含漏极电极外部露出部4A。漏极电极外部露出部4A包含漏极电极端子41。漏极电极外部露出部4A是具有在树脂R密封后向外部露出的面(外部露出面)的部分。漏极电极端子41是漏极电极外部露出部4A的一部分,相当于与外部进行电连接的引线端子(或引脚)。漏极电极4例如具有将板状的金属部件弯折的形状。漏极电极端子41例如设于半导体装置的侧面。
树脂密封后的从封装露出的部分是源极电极外部露出部2A的外部露出面(包含源极电极端子21的外部露出面)、栅极电极外部露出部3A的外部露出面(包含栅极电极端子31的外部露出面)以及漏极电极外部露出部4A的外部露出面(包含漏极电极端子41的外部露出面)。
在图1及图2中,示出了源极电极端子21、栅极电极端子31及漏极电极端子41各自的外部露出面与邻接的树脂R的表面共面的情况的例子。在该例子中,封装呈不具有突出部的长方体,因此易于处理。不过,并不限于该例子,源极电极端子21、栅极电极端子31及漏极电极端子41也可以具有从邻接的树脂R的表面向外突出规定距离的构造。根据连接对象的形态,有时突出的构造较为合适。
此外,源极电极2和漏极电极4通过焊料接合于芯片1,但这在图1及图2中省略了图示。不过也可以使用容易熔化的烧结材料(例如,铜、银、铅、锡铜化合物、锡银化合物或锡镍化合物中的任一方)来代替焊料。在该情况下,也可以使用耐压性优异的加压烧结材料。即,源极电极2和漏极电极4也可以经由加压烧结材料接合于芯片1。
(制造过程的概要)
接下来,参照图3来说明本实施方式的半导体装置的制造过程的概要。关于半导体装置的制造过程的具体例,将在后文中说明。
此外,在图3中,概略地表示了各部分的配置位置、形状、大小等,以便能够容易地理解半导体装置的制造步骤。各焊盘、焊料等也省略了图示。因此,实际的各部分的配置位置、形状、大小等与图3所示的配置位置、形状、大小等不同。
在工序P1中,配置预先使用头部凹陷的引线框制作的漏极电极4及栅极电极3,在漏极电极4之上配置芯片1,在芯片1之上配置源极电极2。在该状态下,进行回流、清洗这些处理。
在工序P2中,进行基于超声波接合的线W的接线(引线键合)。在此,线W的一端被连接于栅极电极3上的规定的区域(前述的栅极电极内部连接部3B上的规定的区域),而线W的另一端被连接于芯片1上的规定的区域(相当于前述的栅极电极焊盘13)。
在工序P3中,使在工序P2中制作出的工件翻转,进行注入树脂R而密封的处理(模塑成型处理)。此外,虽然在图3中省略了图示,但是也可以在栅极电极3及漏极电极4之上也存在树脂R。在装置底部,源极电极2、栅极电极3、漏极电极4各自的端子(连接器)向水平方向突出到外侧。
此外,工序P1中说明的栅极电极3和漏极电极4也可以通过将一个引线框预先切分而形成。切分能够通过切割等简易的处理完成。不需要通常进行的蚀刻等(例如,半蚀刻及冲切)这种花费成本和劳动的加工。
工序P3中制作出的工件是对由芯片1、源极电极2、栅极电极3及漏极电极4构成的构造物密封了树脂R的封装。
在该情况下,漏极电极4配置于芯片1的第一面。源极电极2配置于芯片1的处于上述第一面的背侧的第二面,并且在装置底面具有表面。栅极电极3也在装置底面具有表面。线W将栅极电极3上的第一区域(前述的栅极电极内部连接部3B上的规定的区域)与芯片1的上述第二面上的第二区域(相当于前述的栅极电极焊盘13)连接。
另外,漏极电极4在芯片1的上述第二面侧具有平板状部分,栅极电极3具有与漏极电极4的平板状部分相同的高度的平板状部分。在该情况下,栅极电极3在该栅极电极3的平板状部分具备连接了线W的上述第一区域。
(制造过程的具体例)
接下来,参照图4及图5来说明本实施方式的半导体装置的制造过程的具体例。
图4示出了制造过程的前半部分,在将半导体装置倒置的状态下进行各处理。图5示出了制造过程的后半部分,在将半导体装置设为通常配置的状态(源极底置的状态)下进行各处理。
在图4中的工序S1中,作为漏极电极4,配置将带有阶梯的框架倒置的漏极电极。
在工序S2中,进行在向框架状的漏极电极4上涂布浆料状的焊料(或烧结材料)之后搭载芯片1的处理。
在工序S3中,进行在向芯片1上涂布浆料状的焊料(或烧结材料)之后搭载框架状的源极电极2的处理。之后,也可以将框架状的源极电极2与框架状的漏极电极4铆接固定。这样一来,能够抑制模塑成形后的漏极电极4、源极电极2、栅极电极3的高度的偏差。
在工序S4中,进行回流及清洗这些处理,之后,进行基于超声波接合的线W的接线(引线键合)。在此,线W的一端被连接于栅极电极3上的规定的区域(前述的栅极电极内部连接部3B上的规定的区域),而线W的另一端被连接于芯片1上的规定的区域(相当于前述的栅极电极焊盘13)。
图6示出了工序S4中所图示的向视A-A时的部分的形状。
如图6所示,在漏极电极4之上配置有焊料(或烧结材料)H,在其上配置有漏极电极焊盘14,在其上配置有芯片1,在其上配置有源极电极焊盘12及栅极电极焊盘13。
另外,在源极电极焊盘12之上配置有焊料(或烧结材料)H,在其上配置有源极电极2。另外,线W将栅极电极3上的第一区域(前述的栅极电极内部连接部3B上的规定的区域)与芯片1的上述第二面上的第二区域(即,栅极电极焊盘13)连接。
在图5中的工序S5中,进行将工序S4中制作出的工件翻转的处理。
在工序S6中,进行每一个装置(每个封装)的模塑成型。
图7示出了工序S6中所图示的向视B-B时的部分的形状。
通过与图6比较可知,图7对将图6所示的结构倒置的工件密封了树脂R。
在工序S7中,进行外装的镀敷处理,在工序S8中,进行通过使用模具的切断将必要部分与非必要部分分开的处理。
根据本例子,在工序S6中,通过对每一个装置(每个封装)进行模塑成型的处理,在产品完成的阶段,变为具有源极电极2、栅极电极3、漏极电极4各自的端子从密封树脂的表面向外突出规定距离的构造的工件。不过,并不限于该例子,例如,也可以在工序S1~S5的过程中一并模塑出整个引线框,在工序S6中通过刀片切割将一并模塑出的引线框单片化,从而形成呈不具有突出部的长方体的封装。
这样,根据实施方式,通过利用线W将栅极电极3的规定的区域与芯片1上的栅极电极焊盘13接线,能够缩小芯片1上的栅极电极焊盘13的区域,能够扩展芯片1上的该区域以外的区域,因此能够确保大的有源区。
另外,能够缩小与线W之间的接合部的面积,因此能够提高接合部对由来自芯片1的发热引起的热应力的耐久性,能够实现器件的长寿命化,并且能够实现成本降低。
而且,通过将板状的栅极电极3利用线W与芯片1上的栅极电极焊盘13连接,将栅极电极焊盘13的区域抑制得较小,并且,易于容易地将与外部连接的栅极电极外部露出部3A的区域确保得较大。
(变形例)
图1以及图2所示的半导体装置的构造是一个例子,但并不限定于该例。例如也可以使该构造的一部分变形。
以下,使用图8以及图9对图1以及图2所示的半导体装置的变形例进行说明。
图8是表示图1所示的半导体装置的变形例的立体图。另外,图9是表示沿Z方向观察图8所示的半导体装置的变形例时的构造的例子的俯视图。这里,以与图1以及图2的构造不同的部分为中心进行说明。
图8以及图9所示的半导体装置与图1以及图2所示的半导体装置的不同点在于,栅极电极内部连接部3B的构造以及线W向栅极电极内部连接部3B的接线(引线键合)的位置。
具体而言,图8以及图9所示的半导体装置与图1以及图2所示的半导体装置相比,栅极电极内部连接部3B的一部分向与X方向相反的方向延伸,沿Z方向观察时,可看到栅极电极内部连接部3B的一部分从A3突出。在该突出的栅极电极内部连接部3B的一部分的表面上将上述线W接线。在该线W所接线的与位置的Z方向相反的方向不存在栅极电极外部露出部3A(檐状的部件)。即,在沿Z方向观察半导体装置时,栅极电极内部连接部3B的一部分相对于栅极电极外部露出部3A向与X方向相反的方向延伸。
通过采用这种构造,在利用键合工具将线W与栅极电极内部连接部3B接线时,不用担心键合工具碰到栅极电极外部露出部3A(檐状的部件)。由此,能够避免电极外部露出部3A产生不良情况地将栅极电极外部露出部3A与线W可靠地连接,因此能够获得可靠性较高的半导体装置。
一般来说,键合工具线位于实施接线的场所的位置的正上方,但根据图8以及图9的构造,在进行线接线时键合工具不会碰到栅极电极外部露出部3A(檐状的部件),可确保键合工具的空间,因此容易进行线接线的作业。
对本发明的一些实施方式进行了说明,但这些实施方式是作为例子而提出的,并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施,能够在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围及主旨中,并且包含在权利要求书所记载的发明及其等同的范围中。
Claims (9)
1.一种半导体装置,其特征在于,具备:
芯片;
漏极电极,配置于所述芯片的第一面;
源极电极,配置于所述芯片的处于所述第一面的背侧的第二面,在装置底面具有表面;
栅极电极,在所述装置底面具有表面;以及
线,将所述栅极电极上的第一区域与所述芯片的所述第二面上的第二区域连接。
2.根据权利要求1所述的半导体装置,其特征在于,
所述栅极电极和所述漏极电极通过将一个框架切分而形成。
3.根据权利要求1所述的半导体装置,其特征在于,
所述漏极电极在所述芯片的所述第一面侧具有平板状部分,
所述栅极电极具有与所述漏极电极的所述平板状部分相同的高度的平板状部分。
4.根据权利要求3所述的半导体装置,其特征在于,
所述栅极电极在该栅极电极的平板状部分具备连接所述线的所述第一区域。
5.根据权利要求1所述的半导体装置,其特征在于,
所述源极电极和所述漏极电极通过焊料接合于所述芯片。
6.根据权利要求1所述的半导体装置,其特征在于,
所述源极电极和所述漏极电极通过加压烧结材料接合于所述芯片。
7.一种半导体装置,其特征在于,具备:
芯片;
漏极电极,配置于所述芯片的第一面;
源极电极,配置于所述芯片的处于所述第一面的背侧的第二面,具有与所述第二面连接的连接部和使与所述连接部相反的面露出的外部露出部;
栅极电极,具有将板状的金属部件弯折的形状;以及
线,将所述栅极电极上的第一区域与所述芯片的所述第二面上的第二区域连接。
8.根据权利要求7所述的半导体装置,其特征在于,
所述源极电极的外部露出部具有在从与所述芯片的所述第二面垂直的方向观察时与所述芯片的所述第二面重叠的区域。
9.根据权利要求1至8中任一项所述的半导体装置,其特征在于,
所述半导体装置被密封在所述源极电极处于底面的源极底置构造的封装中。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-151641 | 2022-09-22 | ||
JP2023120085A JP2024046599A (ja) | 2022-09-22 | 2023-07-24 | 半導体装置 |
JP2023-120085 | 2023-07-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117747579A true CN117747579A (zh) | 2024-03-22 |
Family
ID=90280072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311103848.2A Pending CN117747579A (zh) | 2022-09-22 | 2023-08-30 | 半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117747579A (zh) |
-
2023
- 2023-08-30 CN CN202311103848.2A patent/CN117747579A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698289B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
JP5272191B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3759131B2 (ja) | リードレスパッケージ型半導体装置とその製造方法 | |
US6479888B1 (en) | Semiconductor device and a method of manufacturing the same | |
TWI431738B (zh) | 半導體裝置之製造方法 | |
US9275945B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2001210743A (ja) | 半導体装置及びその製造方法 | |
KR20110079800A (ko) | 반도체 장치 | |
US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
US6573119B1 (en) | Semiconductor device and method of manufacture thereof | |
JP4804497B2 (ja) | 半導体装置 | |
CN111587486A (zh) | 半导体装置以及半导体装置的制造方法 | |
US20130256920A1 (en) | Semiconductor device | |
CN117747579A (zh) | 半导体装置 | |
JP2013143519A (ja) | 接続子および樹脂封止型半導体装置 | |
CN114203659A (zh) | 多层互连带 | |
EP4343833A1 (en) | Semiconductor device | |
JP4353935B2 (ja) | リードレスパッケージ型半導体装置 | |
JP4887346B2 (ja) | 半導体装置 | |
JP2024046599A (ja) | 半導体装置 | |
JP2009065201A (ja) | 半導体装置の製造方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
CN115117006A (zh) | 半导体装置 | |
CN116895630A (zh) | 电子器件组件和用于制造电子器件组件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |