TWI431738B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI431738B
TWI431738B TW094128043A TW94128043A TWI431738B TW I431738 B TWI431738 B TW I431738B TW 094128043 A TW094128043 A TW 094128043A TW 94128043 A TW94128043 A TW 94128043A TW I431738 B TWI431738 B TW I431738B
Authority
TW
Taiwan
Prior art keywords
lead
main surface
semiconductor device
wire
wafer
Prior art date
Application number
TW094128043A
Other languages
English (en)
Other versions
TW200614474A (en
Inventor
Noriyuki Takahashi
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200614474A publication Critical patent/TW200614474A/zh
Application granted granted Critical
Publication of TWI431738B publication Critical patent/TWI431738B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

半導體裝置之製造方法
本發明關於半導體裝置之製造技術，特別關於半導體裝置之小型化適用之有效技術。
習知樹脂密封型半導體裝置，係由以下構成：晶粒座(die pad)部上藉由接著劑搭載之半導體元件；前端部和支撐焊墊部呈對向配列的多數內引線部；連接半導體元件與內引線部的金屬細線；及密封外圍的密封樹脂；內引線部之前端部具有上面厚度被削薄的薄肉部，於支撐焊墊部即使不形成加厚構造，亦可使搭載之半導體元件周緣部近接內引線部之前端部上面(參照例如專利文獻1)。
專利文獻1：特開2003－37219號公報(圖1)
於QFN(Quad Flat Non－leaded Package)等半導體裝置，各引線之一部分露出於密封體背面周緣部而配置，彼等成為外部端子。於此種QFN，伴隨更小型化、薄型化而要求接近晶片尺寸之封裝尺寸。
於QFN，通常內引線(引線之導線連接面)與外引線(引線之安裝面)為同一長度，但是可以考慮加長內引線(導線連接部)而提升引線對密封樹脂之附著性(脫落防止性)或密著性。
於該構造，為使封裝尺寸接近晶片尺寸而需縮短引線，引線縮短後相當於外引線之引線安裝面變短。結果，將發生基板安裝後之端子面積變小、基板安裝後之連接強度或電氣特性降低等問題。
又，於上述專利文獻1雖揭示，於CSP(Chip Scale Package)不變化封裝尺寸在可能範圍內搭載較大半導體元件而提升封裝佔有率的技術，但針對著眼於自半導體晶片側面至密封體側面為止之距離，使封裝尺寸更接近晶片尺寸而實現半導體裝置小型化之技術卻未曾揭示。
本發明目的在於提供一種使封裝尺寸接近晶片尺寸而實現小型化的半導體裝置之製造方法。
本發明上述以及其他目的及特徵可由本說明書之記述及附加圖面理解。
本發明之代表性概要可以簡單說明如下。
亦即，本發明具有以下工程：準備引線框架的工程，該引線框架為具備：安裝面之第1主面；及第2主面，其配置於上述第1主面之相反側，且具有第1部分及厚度較上述第1部分薄的第2部分；另具備：於上述第2主面之延伸方向之長度形成較上述第1主面短的多數引線；及配置於上述多數引線內側的晶片搭載部；使半導體晶片背面與上述引線之上述第2部分呈對向而將上述半導體晶片搭載於上述晶片搭載部的工程；使上述半導體晶片之電極與上述引線之上述第1部分之第2主面藉由導電性導線連接的工程：於密封體背面使上述多數引線之各個之上述第1主面露出而將上述半導體晶片與上述導電性導線施予樹脂密封而形成上述密封體的工程；及由上述引線框架將上述多數引線分別分離而成個片化的工程；於上述導電性導線之連接工程，首先將上述引線之上述第1部分之第2主面與上述導電性導線連接之後，將上述導電性導線與上述半導體晶片之電極連接。
本發明具有以下工程：準備引線框架的工程，該引線框架為具備：安裝面之第1主面；及第2主面，其配置於上述第1主面之相反側，且具有第1部分及厚度較上述第1部分薄的第2部分；另具備：於上述第2主面之延伸方向之長度形成較上述第1主面短、且於上述第1部分之延伸方向之長度亦形成較上述第2部分短的多數引線；及配置於上述多數引線內側的晶片搭載部；使半導體晶片背面與上述引線之上述第2部分呈對向而將上述半導體晶片搭載於上述晶片搭載部的工程；使上述半導體晶片之電極與上述引線之上述第1部分之第2主面藉由導電性導線連接的工程：在上述引線框架上被區隔形成之多數裝置形成區域被以樹脂成形金屬模具之1個模穴覆蓋狀態下，於密封體背面使上述多數引線之各個之上述第1主面露出而將上述半導體晶片與上述導電性導線施予樹脂密封而形成上述密封體的工程；及由上述引線框架將上述多數引線分別藉由切割(dicing)分離而成個片化的工程；於上述導電性導線之連接工程，首先，將上述半導體晶片之電極與上述導電性導線連接之後，將上述引線之上述第1部分之第2主面與上述導電性導線連接。
以下實施形態中，除特別必要以外同一或同樣部分之說明原則上不重複。
又，以下實施形態中，為方便而有必要時分割為多數部分或實施形態予以說明，但除特別明示以外，彼等並非互相無關係者，而是一方存在為另一方之一部分或全部之變形例、詳細、補充說明等之關係。
又，以下實施形態中，言及要素數(包含例如個數、數值、量、範圍等)時，除特別明示以及原理上明確限定特定數之情況以外，並不限定於該特定數，可為特定數以上或以下。
以下，依圖面說明本發明之實施形態。又，於實施形態說明之全圖中，具有同一功能者附加同一符號而省略其重複說明。
(第1實施形態)
圖1為本發明第1實施形態之半導體裝置之構造之一例透過密封體表示之斜視圖。圖2為圖1之半導體裝置之構造之斷面圖。圖3為圖1之半導體裝置之短引線形式之構造之一例之斷面圖。圖4為圖1之半導體裝置之逆接合形式之構造之一例之斷面圖。圖5為圖1之半導體裝置之引線構造之一例之斜視圖。圖6及圖7分別為圖1之半導體裝置之變形例之引線構造之斜視圖。圖8為圖1之半導體裝置之逆梯形之引線構造之一例之斜視圖。圖9為圖8之引線構造之正面圖。圖10為圖1之半導體裝置之逆梯形引線之變形例構造之斜視圖。圖11為圖10之引線構造之正面圖。圖12為圖1之半導體裝置之逆梯形引線之變形例構造之斜視圖。圖13為圖12之引線構造之正面圖。圖14為本發明第1實施形態之半導體裝置之組裝使用之引線框架構造之一例之平面圖。圖15為圖14之引線框架構造之側面圖。圖16為本發明第1實施形態之半導體裝置之組裝中晶粒接合後之構造之一例之側面圖。圖17為本發明第1實施形態之半導體裝置之組裝中導線接合後之構造之一例之側面圖。圖18為本發明第1實施形態之半導體裝置之組裝中樹脂模塑時之構造之一例之側面圖。圖19為樹脂模塑後之構造之斜視圖。圖20為本發明第1實施形態之半導體裝置之組裝中個片化切割時之構造之一例之斜視圖。圖21為圖20所示個片化切割時之構造之斷面圖。圖22為本發明第1實施形態之半導體裝置之組裝中組裝完成後之構造之一例之斷面圖。圖28為導線接合中之一部分擴大斷面圖。圖29為導線接合後之一部分擴大斷面圖及一部分擴大斜視圖。圖30為個片模塑之半導體裝置之一部分擴大斷面圖。圖31為整體模塑之半導體裝置之一部分擴大斷面圖。
圖1及圖2所示第1實施形態之半導體裝置，係樹脂密封型、且為小型之半導體封裝，係在密封體3之背面3a之周緣部有多數引線1a之個別之安裝面1g呈露出並列配置之非引線型者。於第1實施形態，作為上述半導體裝置之一例以QFN5做說明。又，QFN5為小型之半導體封裝，在可能範圍內使封裝尺寸盡量接近晶片尺寸者。
QFN5之構成說明如下：具有：於主面2b具有半導體元件及多數焊墊(電極)2a的半導體晶片2；及連接半導體晶片2的晶片搭載部的載置部1b；及安裝面(第1主面)1g及配置於其相反側的導線連接面(第2主面)1h，而且，具備：具有導線連接面1h的厚肉部(第1部分)1e；及厚度較厚肉部1e薄的薄肉部(第2部分)1f，另外，導線連接面1h之延伸方向之長度形成較安裝面1g短，而且，具有：多數引線1a，其厚肉部1e中延伸方向之長度形成較薄肉部1f中之延伸方向之長度為短；及多數導線4，其分別連接半導體晶片2之多數焊墊2a與和其對應之多數引線1a；及密封體3，其以樹脂密封半導體晶片2與多數導線4。
另外，各引線1a，其之安裝面1g並列配置於密封體3之背面3a之周緣部之同時，各引線1a之薄肉部1f潛入半導體晶片2下部而與半導體晶片2之背面2c呈對向配置。
上述說明之QFN5，各引線1a之薄肉部1f潛入半導體晶片2下部被配置，依此則，可以確保露出於密封體3之背面3a的各引線1a之安裝面1g於引線延伸方向之長度(Lp)，可確保安裝時之強度，可以儘可能縮短半導體晶片2之側面2d至密封體3之側面3b之距離(La)，可使封裝尺寸接近晶片尺寸，實現QFN5之小型化。
因此，各引線1a之厚肉部1e之導線連接面1h於引線延伸方向之長度，可設為連接導線4之必要最低限之長度，於第1實施形態，厚肉部1e之延伸方向之長度形成為短於薄肉部1f之延伸方向之長度。因此，距離(La)可以盡量縮短。
又，第1實施形態之QFN5，於組裝時如圖18所示，採用將1片引線框架1之多數裝置形成區域以樹脂成形金屬模具9之1個模穴9c覆蓋進行樹脂封裝之整體模塑(moulding)方法，再於其後切割成為個片化予以組裝者。因此，密封體3之側面3b對於引線1a之安裝面1g形成大略垂直狀，半導體晶片2之側面2d鄰接之密封體3之區域可以和其高度方向同樣以距離(La)形成，依此則可以構成為在半導體晶片2之側部容易確保導線4之配置區域。
原本露出密封體3之背面3a側的引線端子之長度，係以安裝QFN5之安裝基板或JEITA等規格規定。因此，欲達成封裝尺寸之薄型化及小型化時，引線1a之導線連接面側(引線1a中與載置部1b鄰接之端部)將接觸半導體晶片2(特別是背面2c側之周緣部)。於本發明第1實施形態，於引線1a之導線連接面1h側形成薄肉部1f，以防止半導體晶片2與引線1a之接觸。此時，若僅單純薄肉化引線1a，則伴隨封裝尺寸之小型化，自半導體晶片2之側面2d至密封體3之側面3b止之距離變短，第1接合部與第2接合部之高低差變大，將成為以陡峭角度接合，如圖28所示，陡峭角度之導線接合時，於第1接合部側，應力將集中於由導線接合技術所形成之柱形凸塊引出導線4的引出根部4a，於上述根部4a附近成為斷線原因。因此，欲不產生斷線原因之應力，而將第2接合部側之導線連接面1h設為厚肉部1e，殘留其厚度，據以減少第1接合點與第2接合點之高低差。因此，欲實現封裝尺寸之儘可能小型化時，具有導線連接面1h之厚肉部1e，僅設於導線接合可能之區域(長度)，以外之區域形成為較薄之薄肉部1f。於第1實施形態，厚肉部1e之區域(長度)小(窄)於薄肉部1f，依此則，可抑制半導體晶片2與引線1a之接觸，而且可實現封裝尺寸之小型化。
如圖29所示，以正接合形成導線4時，第2接合側係使導線4儘可能引出而壓著於引線1a之導線連接面1h，較第1接合側之接合面積變為更大。又，藉由1個裝置區域1t以附加1個推拔之模穴9c覆蓋進行樹脂密封之個片模塑形成密封體3時，如圖23所示，密封體3之側面3b成為傾斜面，引線1a以金屬模具挾持狀態下進行樹脂密封，因此形成切斷支部1v。如此則，第2接合之打線用導線連接面1h之區域(長度)X變小(窄)。
結果，如圖30所示，於第2接合時導線端部4b將由密封體3之側面3b露出，造成短路等不良之原因。但是，如圖2所示，藉由整體模塑形成密封體3時，密封體3之側面3b形成為和引線1a之導線連接面1h大略呈垂直方向，而且引線1a之挾持時形成之切斷支部1v不會被形成，因此，如圖31所示，第2接合之打線用之引線1a之導線連接面1h之區域(長度)Y可以確保較圖30所示個片模塑型為長(X<Y)，可抑制由密封體3之側面3b露出之問題。
又，各引線1a之薄肉部1f，例如藉由半蝕刻加工或沖孔加工等形成為約厚肉部1e之1/2厚度之較薄。例如引線框架1(參照圖14)之厚度為0.2mm時，各引線1a之厚肉部1e或載置部1b之厚度為0.2mm，薄肉部1f違約其之1/2之厚度。依此則，半導體晶片2之背面2c與引線1a之薄肉部1f間存在樹脂，可使引線1a之薄肉部1f沈入半導體晶片2下部。
又，各引線1a之薄肉部1f配置於半導體晶片2之背面2c側，因此，載置部1b形成為較半導體晶片2之尺寸小的小載置部構造，而不會與各引線1a之薄肉部1f發生干涉。
於QFN5，半導體晶片2，其與厚度交叉之平面為四角形，例如由矽等形成，其背面2c藉由晶粒接合構件6接合、固定於載置部1b之主面1c。
又，各引線1a或載置部1b由例如銅合金形成，導線4例如為金線，密封體3例如由熱硬化性環氧樹脂等構成。
於圖2之QFN5，引線1a之安裝面1g之於引線延伸方向之長度(Lp)例如為標準之0.6mm，此時，半導體晶片2之側面2d至密封體3之側面3b之距離(La)可縮短至約0.35mm。
又，如圖3所示短引線形式之QFN5般，於和圖2之QFN5同樣構造宗藉由更短引線1a之採用，可將引線1a之長度(Lp)設為例如0.45mm。
於本發明第1實施形態之QFN5，各引線1a之形成較薄之薄肉部1f沈入配置於半導體晶片2之下部，依此則，可確保各引線1a之安裝面1g之於引線延伸方向之長度(Lp)，可保持安裝時之連接強度之同時，半導體晶片2之側面2d至密封體3之側面3b之距離(La)可以盡量縮短，封裝尺寸可以接近晶片尺寸，依此則，可實現QFN5之小型化。
又，QFN5之中半導體晶片2之側部區域之水平方向長度之界定，例如將引線1a之於延伸方向之平行方向之導線連接面1h之長度，設為安裝面1g之同一方向之長度之1/2以下，則可實現QFN5之小型化。或者，藉由將半導體晶片2之側面2d至密封體3之側面3b之距離(La)設為0.35mm以下，則可實現QFN5之小型化。
又，本發明第1實施形態之QFN5，各引線1a之薄肉部1f沈入配置於半導體晶片2之下部，因此，薄肉部1f較厚肉部1e形成薄之部分，可以使密封體3之厚度形成較薄，可實現QFN5之小型化。
另外，於QFN5，載置部1b之背面1d露出於密封體3之背面3a，半導體晶片2之熱可由載置部1b散至外部，可提升QFN5之散熱性。又，載置部1b露出於密封體3之背面3a被配置，對安裝基板之安裝時載置部1b作為GND接地使用，則可強化QFN5之GND接地，可使GND穩定。
又，載置部1b露出於密封體3之背面3a被配置，因此可實現QFN5之薄型化。
以下說明圖4所示QFN5之構造。
圖4之QFN5，係逆接合形式構造，為在不改變圖3之QFN5之晶片尺寸情況下，能更實現小型化者。
於圖2、3所示QFN5，導線接合時採用，首先，先連接半導體晶片2側，之後連接引線1a的正接合方法，相對於此，圖4之QFN5，導線接合時則採用，首先，先連接引線1a側，之後連接半導體晶片2的逆接合方法，導線接合時，先連接側(以下稱第1接合側)可使導線4相對於被連接面大略呈垂直引出，另外，於上述被連接面必要之接合面積可設為小於後連接側(以下稱第2接合側)，因此利用該特性於導線接合時於引線1a側進行第1接合，依此則，引線1a之厚肉部1e之中導線連接面1h之長度，可縮小至與導線接合技術形成之柱形凸塊大略同等長度(寬度)。又，如上述說明，導線4由第1接合側形成之柱形凸塊朝與引線1a之導線連接面1h大略呈垂直方向被引出，因此施加於導線4之根部4a之應力，和正接合方法比較可以減少。如上述說明，半導體晶片2之側面2d至密封體3之側面3b之距離(La)可以設為最小，而且於第1接合側之導線4之根部4a產生之應力可以減少。
又，此時，各引線1a之安裝面1g於引線延伸方向之長度(Lp)可確保例如Lp＝0.45mm，基板安裝時之連接強度可以確保。
因此，如圖4所示QFN5，藉由整體模塑方法與逆接合方法之採用，可將QFN5之距離(La)設為最小，相較輿圖2、3之構造更能實現QFN5之小型化。於圖4之QFN5，距離(La)約為例如0.30mm。
又，於圖4之QFN5，導線接合之第2接合側為半導體晶片2之側，因此，於第2接合時將導線4與半導體晶片2之焊墊2a接合。半導體晶片2之焊墊2a之表面為鋁層，導線4為金線時預先於焊墊2a上連接金凸塊7，如凸4所示，於第2接合時將導線4接合於該金凸塊7亦可。如上述說明，於第2接合時連接導線4與半導體晶片2之鋁之焊墊2a時，預先於焊墊2a上連接金凸塊7，藉由連接金凸塊7與導線4，如此則更能提升導線4與焊墊2a之連接信賴性。
但是，對焊墊2a直接連接導線4亦不會產生連接信賴性問題時，不使用金凸塊7直接連接導線4與焊墊2a亦可。
又，於焊墊2a上形成金凸塊7時，較好是以使用導線接合技術之柱形凸塊形成方法形成。
以下說明QFN5之各種引線形狀。圖5為組入圖1之QFN5的引線1a之形狀之一例，由厚肉部1e與薄肉部1f構成，厚肉部1e具具嘔導線連接面(第2主面)1h，厚度較厚肉部1e薄的薄肉部1f則具有段差面(第3主面)1i。
相對於此，圖6之變形例之引線1a，係於薄肉部1f之段差面1i形成波形狀之凹凸1j。依此則，可增加引線1a與封裝用樹脂(參照圖18)8之接觸面積，可提升引線1a與封裝用樹脂8之密著性。另外，藉由凹凸1j之形成，可提升對引線1a之延伸方向之密封體3之脫離強度，可降低引線1a之由密封體3脫落。
圖7之變形例之引線1a，係於薄肉部1f之段差面1i形成多數凹陷部之凹部1k，和上述凹凸1j之情況同樣，可增加引線1a與封裝用樹脂8之接觸面積，可提升引線1a與封裝用樹脂8之密著性。另外，可提升密封體3對封裝水平方向之脫離強度，可降低引線1a之由密封體3脫落。
又，圖8－13所示引線1a，係相對於圖5、6、及7之引線1a，使各個引線1a對於延伸方向之直角方向之寬度，於導線連接面1h或段差面1i形成較安裝面1g為寬。亦即，如圖9、11及13所示，各個引線1a朝向安裝面1g形成為窄幅，各引線1a之長邊方向之側部之面成為傾斜面1m。因此，各引線1a之正面形狀形成為逆梯形，依此則，可提升密封體3相對於引線1a厚度方向之脫離強度，可降低引線1a之由密封體3脫落。
上述專利文獻1(特開2003－37219號公報)之構造下，於內引線部自第2接合點至密封體側面之間，形成凹部用於提升樹脂與引線間之密著性。因此，即使藉由個片模塑形成密封體時，可以確保自第2接合點至密封體側面之間之足夠距離，不會由密封體側面露出，但是，於此構造下，封裝尺寸無法實現更接近晶片尺寸。
相對於此，於本發明第1實施形態，具有導線連接面1h之厚肉部1e，僅設於導線接合可能之區域(長度、寬)，於導線連接面1h上無法形成與樹脂間之密著性之提升用凹部(溝)等，因此，欲實現與引線1a間之密著度強化時，圖6－13之構造為有效者。又，於導線連接面1h上未形成凹部(溝)之部分，可用來實現封裝尺寸之小型化。
以下說明第1實施形態之QFN5(半導體裝置)之製造方法。
首先，如圖14、15所示，準備被區隔形成有多數裝置區域(裝置形成區域)1t的引線框架1。1個裝置區域1t具有安裝面1g及配置於其相反側的導線連接面1h，而且具備：具有導線連接面1h之厚肉部1e，及厚度較厚肉部1e薄的薄肉部1f，另外包含：各個導線連接面1h之於引線延伸方向之長度形成短於安裝面1g的多數引線1a，及配置於多數引線1a內側的晶圓搭載部之載置部1b。薄肉部1f為藉由半蝕刻加工或沖孔加工形成較厚肉部1e為薄者。
於引線框架1，於區隔形成之多數裝置區域1t外側之框部1u，分別形成多數個應力緩和用之第1縫隙1n、樹脂通過用之第2縫隙1p、框架彎曲防止用之長縫隙1q、搬送用之導孔1r及定位孔1s。
之後，如圖16所示進行晶粒接合。於此，係於引線框架1之載置部1b之主面1c上介由晶粒接合構件6搭載半導體晶片2，固著半導體晶片2。此時，使半導體晶片2之背面2c與引線1a之薄肉部1f呈對向而將半導體晶片2搭載於載置部1b。
晶粒接合後，如圖17所示，進行導線接合。亦即，以導線4接合半導體晶片2之焊墊2a與引線1a之厚肉部1e之導線連接面1h。
此時，採用圖4之逆接合形式時，首先，進行引線1a之厚肉部1e之導線連接面1h與導線4之導線接合，依此則，第1接合側可使導線4相對於被連接面大略呈垂直引出之狀態完成連接，可使導線4相對於引線1a之導線連接面1h大略呈垂直被引出而連接。
又，相較於第2接合側，第1接合側之接合必要之面積小，依此則，可使導線4相對於導線連接面1h大略呈垂直被引出之同時，引線1a之厚肉部1e之導線連接面1h可設為最小，另外，可使導線4相對於該導線連接面1h大略呈垂直被引出，半導體晶片2之側面2d至密封體3之側面3b之距離(La)可設為最小，而且第1接合側之導線4之根部4a產生之應力可以減少。
第1接合結束後，進行連接導線4與半導體晶片2之焊墊2a之第2接合。此時，連接導線4與半導體晶片2之焊墊2a上預先連接之金凸塊7。但是，金凸塊7不一定要使用。
又，導線接合採用正接合方法、亦即，以半導體晶片2側為第1接合以引線1a側為第2接合時，如圖3所示，首先，作為第1接合連接半導體晶片2之焊墊2a與導線4之後，作為第2接合連接引線1a之厚肉部1e之導線連接面1h與導線4。
導線接合結束後進行樹脂模塑。亦即，使多數引線1a之各個安裝面(第1主面)1g路出密封體3之背面3a周緣部而將半導體晶片2與導線4施予樹脂密封形成密封體3，載置部露出構造時，使載置部1b亦露出密封體3之背面3a而施予樹脂密封。
於第1實施形態，於樹脂密封工程，係採取整體模塑方法樹脂密封，亦即將引線框架1上被區隔形成之多數裝置區域(裝置形成區域)1t，以樹脂成形金屬模具之1個模穴覆蓋，而進行上述樹脂密封。此時，如圖18所示，於樹脂成形金屬模具9之上模9a之金屬模具面9d上配置引線框架1，將引線框架1上被區隔形成之多數裝置形成區域1t依所要區隔數之各個分別以樹脂成形金屬模具9之上模9a之多數模穴9c覆蓋進行樹脂密封。亦即，將包含特定數之裝置區域1t的區塊單位以1個模穴9c覆蓋區隔為各個區塊單位狀態下進行整體模塑。但是，此時採用使哥/引線1a之各個安裝面(第1主面)1g露出的薄膜薄片14而覆蓋引線1a端子面，以防止露出端子面之模塑樹脂之溢出。
如上述說明，依各個區塊單位以1個模穴9c覆蓋而進行整體模塑，依此則，如圖19所示，於1片引線框架1尚可形成分割為多數之整體密封體10，樹脂(例如熱硬化性環氧樹脂)與金屬(例如銅合金)間之熱收縮量之差而產生於引線框架1上的應力可以分散，可以減低引線框架1之彎曲。
樹脂密封後，由引線框架1分別分離多數引線1a而進行個片化。於此，如圖20、21所示，使用切刀11執行切割而進行個片化，依此則，圖22所示QFN5之組裝結束。
於本發明第1實施形態，使用引線1a之導線連接面1h短於安裝面1g的引線框架1，使半導體晶片2之背面2c與引線1a之薄肉部1f呈對向而將半導體晶片2搭載、組裝於載置部1b上，依此則，如圖2或3所示，可縮短半導體晶片2之側面2d至密封體3之側面3b之距離(La)，結果可使封裝尺寸接近晶片尺寸，可實現QFN5之小型化。
又，導線接合時先行連接引線1a之導線連接面(第2主面)1h與導線4之後，連接導線4與半導體晶片2之焊墊2a(逆接合形式)，依此則，在不縮短引線1a之安裝面1g之情況下，藉由逆接合形式如圖4所示，更能縮短半導體晶片2之側面2d至密封體3之側面3b之距離(La)。
結果，在不縮短密封體3之背面3a上露出的引線1a之安裝面1g之情況下，可使封裝尺寸更接近晶片尺寸，在不降低基板安裝後之連接強度或電氣特性情況下可實現QFN5之小型化。亦即，可使封裝尺寸更接近晶片尺寸，可實現QFN5之小型化。
又，如第1實施形態之說明，藉由整體模塑方法進行樹脂密封，於進行逆接合時，可使導線4相對於引線1a之導線連接面1h大略呈垂直被引出，因此，整體模塑及其後之切割進行個片化時，引線1a之導線連接面1h上(半導體晶片2之側部)可以同樣寬度形成密封體3，依此則，藉由逆接合可將相對於導線連接面1h大略呈垂直被引出之導線4充分地以樹脂覆蓋。
又，整體模塑對正接合方法(第1接合對半導體晶片2進行、第2接合對引線1a進行之導線接合)亦有效。
亦即，組合整體模塑與正接合時，正接合之第2接合係對引線1a之導線連接面1h進行，但是此時如圖23所示個片模塑(1個裝置區域1t以1個模穴9c覆蓋進行樹脂密封之方法)型之半導體裝置中，於引線1a之導線連接面1h之外側端不需要切斷支部1v，導線連接面1h變窄，第2接合側之接合條件變為嚴苛。相對於此，整體模塑時則如圖22所示引線1a之導線連接面1h可以涵蓋外側端部被樹脂覆蓋，因此對引線1a之導線連接面1h之第2接合側之接合條件較寬鬆。
因此，整體模塑對導線連接面1h較小之引線1a極為有效之同時，對正接合或逆接合均極為有效。
(第2實施形態)
圖23為本發明第2實施形態之半導體裝置之構造之一例之斷面圖。圖24為本發明第2實施形態之半導體裝置之組裝中個片化切斷時之構造之一例之斷面圖。
本發明第2實施形態之半導體裝置，和第1實施形態之QFN5同樣，為封裝尺寸接近晶片尺寸之QFN12，但於樹脂密封工程被進行個片模塑，另外，於個片化工程使用圖24所示切斷金屬模具13進行切斷而成為個片化之半導體裝置。
亦即，圖23之QFN12，和第1實施形態之QFN5同樣具備分別具有薄肉部1f與厚肉部1e之多數引線1a，而且半導體晶片2之背面2c與引線1a之薄肉部1f呈對向配置，使各引線1a之薄肉部1f沈入半導體晶片2之背面2c側，據以縮短半導體晶片2之側面2d至密封體3之側面3b之距離(La)之同時，導線接合以逆接合方法進行，可使封裝尺寸接近晶片尺寸，可實現QFN12之小型化。
於QFN12之組裝時，導線接合時採用逆接合方法，作為第1接合，首先連接引線1a之厚肉部1e之導線連接面1h與導線4之後，作為第2接合連接半導體晶片2之焊墊2a與導線4。於導線接合後，藉由個片模塑進行樹脂密封形成密封體3。
第1實施形態之說明，係藉由逆接合形式進行導線接合後，藉由整體模塑方法形成密封體3形成QFN5，如上述說明，藉由逆接合形式進行導線接合時，可縮短半導體晶片2之側面2d至密封體3之側面3b之距離(La)。換言之，藉由個片模塑使切斷支部1v或密封體3之側面3b成為傾斜面(推拔)形成時，導線連接面1h之長度(寬度)雖變短，但是逆接合之導線接合時，第1接合側之接合面積可以小於第2接合側之接合面積，因此，即使藉由個片模塑形成之密封體3之側面3b至半導體晶片2側之側面2d之距離變窄情況下，導線4亦不會由密封體3之側面3b露出。
樹脂密封工程後，於個片化工程中，使用圖24之切斷金屬模具13進行個片化。此時，藉由切斷金屬模具13之上模13a與下模13b挾持引線框架1，藉由切斷刀具13c進行引線切斷。又，下模13b之支撐部13f支撐引線框架1之位置前端之寬度約為0.1mm，因此，圖23所是個引線1a之切斷支部1v亦為約0.1mm。
於引線1a之切斷，首先，以相當於閘極之1個角部進行切斷(閘極切割)。之後，以其餘3位置之角部進行引線切斷(間距切割)，另外，進行和2方向之中任一方向之邊對應而設之多數引線1a之切斷(X側之引線前端切割)。之後，進行和2方向之中另一方向之邊對應而設之多數引線1a之切斷(Y側之引線前端切割)。亦即，引線切斷係分為4個工程進行引線切斷。
又，於切斷金屬模具13之上模13a與下模13b分別設置退避部13d、13e。亦即，藉由退避部13d、13e之設置，於上模13a與密封體3、以及下模13b與密封體3之間分別形成間隙，特別是引線切斷時，引線1a或樹脂等之切斷屑不會被挾持於下模13b與密封體3之間而可以掉落至退避部13e。依此則可防止上述切斷屑對密封體3之損傷。
又，上模13a之退避部13d成為退避載置部1b之形狀，形成為引線切斷時僅押壓引線1a。依此則，引線切斷時載置部1b不會被施加壓力，可迴避壓力之施加於半導體晶片2上如上述說明，進行引線切斷而完成圖23之QFN12之組裝。
如第2實施形態之QFN12所示，進行個片模塑之後，藉由引線切斷進行個片化亦可使封裝尺寸接近晶片尺寸，可實現QFN12之小型化。
以上係依實施形態說明本發明，但本發明並未限定於上述實施形態，在不脫離其要旨範圍內可做各種變更。
例如，於第1實施形態之說明，作為整體模塑，係依各個區塊單位區分，於各個區塊以1個模穴9c覆蓋多數裝置區域1t而進行整體模塑，但是，作為上述整體模塑，亦可以不區分為各個區塊，以1個模穴9c覆蓋引線框架1上形成之全部裝置區域1t而進行整體模塑。
又，於上述第1及第2實施形態，係以載置部1b由密封體3之背面3a露出之構造說明，但如圖25－27所示，對載置部1b由其背面1d朝主面1c施予半蝕刻，使載置部1b內藏於密封體3內亦可。使載置部1b內藏於密封體3，依此則，安裝QFN5之安裝基板側之配線圖型之可迂迴區域，相較於載置部1b由密封體3之背面3a露出之情況可以更寬廣，可提升自由度。
(產業上可利用性)
本發明適用於電子裝置及半導體裝置之製造技術。
(發明效果)
本發明之代表性效果簡單說明如下。
引線之導線連接面形成為較安裝短，使半導體晶片背面與引線之薄肉部呈對向而搭載半導體晶片，另外，於導線接合時，首先將引線之導線連接面與導電性導線連接之後，將導電性導線與半導體晶片之電極連接，依此則，不必縮短引線之安裝面，藉由逆接合可以縮短半導體晶片側面與密封體側面之距離。結果，在不降低基板安裝後之連接強度或電氣特性之情況下，可使封裝尺寸接近晶片尺寸而實現半導體裝置之小型化。
1．．．引線框架
1a．．．引線
1b．．．載置部(晶片搭載部)
1c．．．主面
1d．．．背面
1e．．．厚肉部
1f．．．薄肉部
1g．．．安裝面(第1主面)
1h．．．導線連接面
1i．．．段差面(第3主面)
1j．．．凹凸
1k．．．凹陷部(窪部)
1m．．．傾斜面
1n．．．第1縫隙
1p．．．第2縫隙
1q．．．長縫隙
1r．．．導孔
1s．．．定位孔
1t．．．裝置區域(裝置形成區域)
1u．．．框部
1v．．．切斷支部
2．．．半導體晶片
2a．．．焊墊(電極)
2b．．．主面
2c．．．背面
2d．．．側面
3．．．密封體
3a．．．背面
3b．．．側面
4．．．導線
4a．．．根部
4b．．．導線端部
5．．．QFN(半導體裝置)
6．．．晶粒接合構件
7．．．金凸塊
8．．．封裝用樹脂
9．．．樹脂成形金屬模具
9a．．．上模
9b．．．下模
9c．．．模穴
9d．．．金屬模具面
10．．．整體密封體
11．．．切斷刀具
12．．．QFN(半導體裝置)
13．．．切斷金屬模具
13a．．．上模
13b．．．下模
13c．．．切斷刀具
13d、13e．．．退避部
13f．．．支撐部
14．．．薄膜薄片
圖1為本發明第1實施形態之半導體裝置之構造之一例透過密封體表示之斜視圖。
圖2為圖1之半導體裝置之構造之斷面圖。
圖3為圖1之半導體裝置之短引線形式之構造之一例之斷面圖。
圖4為圖1之半導體裝置之逆接合形式之構造之一例之斷面圖。
圖5為圖1之半導體裝置之引線構造之一例之斜視圖。
圖6為圖1之半導體裝置之變形例之引線構造之斜視圖。
圖7為圖1之半導體裝置之變形例之引線構造之斜視圖。
圖8為圖1之半導體裝置之逆梯形之引線構造之一例之斜視圖。
圖9為圖8之引線構造之正面圖。
圖10為圖1之半導體裝置之逆梯形引線之變形例構造之斜視圖。
圖11為圖10之引線構造之正面圖。
圖12為圖1之半導體裝置之逆梯形引線之變形例構造之斜視圖。
圖13為圖12之引線構造之正面圖。
圖14為本發明第1實施形態之半導體裝置之組裝使用之引線框架構造之一例之平面圖。
圖15為圖14之引線框架構造之側面圖。
圖16為本發明第1實施形態之半導體裝置之組裝中晶粒接合後之構造之一例之側面圖。
圖17為本發明第1實施形態之半導體裝置之組裝中導線接合後之構造之一例之側面圖。
圖18為本發明第1實施形態之半導體裝置之組裝中樹脂模塑時之構造之一例之側面圖。
圖19為樹脂模塑後之構造之斜視圖。
圖20為本發明第1實施形態之半導體裝置之組裝中個片化切割時之構造之一例之斜視圖。
圖21為圖20所示個片化切割時之構造之斷面圖。
圖22為本發明第1實施形態之半導體裝置之組裝中組裝完成後之構造之一例之斷面圖。
圖23為本發明第2實施形態之半導體裝置之構造之一例之斷面圖。
圖24為本發明第1實施形態之半導體裝置之組裝中個片化切斷時之構造之一例之斷面圖。
圖25為本發明變形例之搭載部內藏型QFN之構造斷面圖。
圖26為本發明變形例之搭載部內藏型QFN之構造斷面圖。
圖27為本發明變形例之搭載部內藏型QFN之構造斷面圖。
圖28為導線接合中之一部分擴大斷面圖。
圖29為導線接合後之一部分擴大斷面圖及一部分擴大斜視圖。
圖30為個片模塑之半導體裝置之一部分擴大斷面圖。
圖31為整體模塑之半導體裝置之一部分擴大斷面圖。
1a．．．引線
1b．．．載置部(晶片搭載部)
1c．．．主面
1d．．．背面
1e．．．厚肉部
1f．．．薄肉部
1g．．．安裝面(第1主面)
1h．．．導線連接面
1i．．．段差面(第3主面)
2．．．半導體晶片
2a．．．焊墊(電極)
2b．．．主面
2c．．．背面
2d．．．側面
3．．．密封體
3a．．．背面
3b．．．側面4導線
5．．．QFN(半導體裝置)
7．．．金凸塊
La．．．距離
Lp．．．長度
6．．．晶粒接合構件

Claims (25)

  1. 一種半導體裝置之製造方法，其特徵為：具有以下工程：(a)準備引線框架的工程，該引線框架為具備：安裝面之第1主面；及第2主面，其配置於上述第1主面之相反側，且具有第1部分及厚度較上述第1部分薄的第2部分；另具備：於上述第2主面之延伸方向之長度形成較上述第1主面短的多數引線；及配置於上述多數引線內側的晶片搭載部；(b)使半導體晶片背面與上述引線之上述第2部分呈對向而將上述半導體晶片搭載於上述晶片搭載部的工程；(c)使上述半導體晶片之電極與上述引線之上述第1部分之第2主面藉由導電性導線連接的工程：(d)於密封體背面使上述多數引線之各個之上述第1主面露出而將上述半導體晶片與上述導電性導線施予樹脂密封而形成上述密封體的工程；及(e)由上述引線框架將上述多數引線分別分離而成個片化的工程；於上述(c)工程，首先將上述引線之上述第1部分之第2主面與上述導電性導線連接之後，將上述導電性導線與上述半導體晶片之電極連接。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中 於上述(d)工程，係將上述引線框架上被區隔形成之多數裝置形成區域，以樹脂成形金屬模具之1個模穴覆蓋，而進行上述樹脂密封，於上述(e)工程，係藉由切割(dicing)進行個片化。
  3. 如申請專利範圍第2項之半導體裝置之製造方法，其中於上述(d)工程，係將上述引線框架上被區隔形成之多數裝置形成區域，依所要之各個區隔數、以樹脂成形金屬模具之多數模穴分別覆蓋，而進行上述樹脂密封。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，其中對上述引線之延伸方向之直角方向之寬度，相較於上述第1主面，上述第2主面或上述第2部分之第3主面係形成為較寬。
  5. 如申請專利範圍第1項之半導體裝置之製造方法，其中在和上述半導體晶片背面呈對向配置之上述引線之上述第2部分之第3主面，形成凹凸。
  6. 如申請專利範圍第1項之半導體裝置之製造方法，其中在和上述半導體晶片背面呈對向配置之上述引線之上述第2部分之第3主面，形成多數凹陷部。
  7. 如申請專利範圍第1項之半導體裝置之製造方法，其中 上述晶片搭載部之背面，係露出上述密封體之背面。
  8. 如申請專利範圍第1項之半導體裝置之製造方法，其中上述晶片搭載部之背面，係被上述密封體覆蓋。
  9. 一種半導體裝置之製造方法，其特徵為：具有以下工程：(a)準備引線框架的工程，該引線框架為具備：安裝面之第1主面；及第2主面，其配置於上述第1主面之相反側，且具有第1部分及厚度較上述第1部分薄的第2部分；另具備：於上述第2主面之延伸方向之長度形成較上述第1主面短、且於上述第1部分之延伸方向之長度亦形成較上述第2部分短的多數引線；及配置於上述多數引線內側的晶片搭載部；(b)使半導體晶片背面與上述引線之上述第2部分呈對向而將上述半導體晶片搭載於上述晶片搭載部的工程；(c)使上述半導體晶片之電極與上述引線之上述第1部分之第2主面藉由導電性導線連接的工程：(d)在上述引線框架上被區隔形成之多數裝置形成區域被以樹脂成形金屬模具之1個模穴覆蓋狀態下，於密封體背面使上述多數引線之各個之上述第1主面露出而將上述半導體晶片與上述導電性導線施予樹脂密封而形成上述密封體的工程；及(e)由上述引線框架將上述多數引線分別藉由切割 (dicing)分離而成個片化的工程；於上述(c)工程，首先，將上述半導體晶片之電極與上述導電性導線連接之後，將上述引線之上述第1部分之第2主面與上述導電性導線連接。
  10. 如申請專利範圍第9項之半導體裝置之製造方法，其中上述引線之延伸方向之平行方向的上述第2主面之長度，為上述第1主面之長度之1/2以下。
  11. 如申請專利範圍第9項之半導體裝置之製造方法，其中自上述半導體晶片側面至上述密封體側面為止之距離，為0.35mm以下。
  12. 如申請專利範圍第9項之半導體裝置之製造方法，其中於上述(d)工程，係將上述引線框架上被區隔形成之多數裝置形成區域，依所要之各個區隔數、以樹脂成形金屬模具之多數模穴分別覆蓋，而進行上述樹脂密封。
  13. 如申請專利範圍第9項之半導體裝置之製造方法，其中對上述引線之延伸方向之直角方向之寬度，相較於上述第1主面，上述第2主面或上述第2部分之第3主面係形成為較寬。
  14. 如申請專利範圍第9項之半導體裝置之製造方法，其中 在和上述半導體晶片背面呈對向配置之上述引線之上述第2部分之第3主面，形成凹凸。
  15. 如申請專利範圍第9項之半導體裝置之製造方法，其中在和上述半導體晶片背面呈對向配置之上述引線之上述第2部分之第3主面，形成多數凹陷部。
  16. 如申請專利範圍第9項之半導體裝置之製造方法，其中上述晶片搭載部之背面，係露出上述密封體之背面。
  17. 如申請專利範圍第9項之半導體裝置之製造方法，其中上述晶片搭載部之背面，係被上述密封體覆蓋。
  18. 一種半導體裝置，其特徵為：包含：半導體晶片，具有：形成有多數電極之表面，及和上述表面呈相反側的背面；晶片搭載部，外形尺寸小於上述半導體晶片；多數引線，具有：第1主面，和上述第1主面呈相反側之第2主面，及位於上述第1主面與上述第2主面之間的第3主面，係被配置於上述晶片搭載部周圍；多數導線，係將上述半導體晶片之上述多數電極與上述多數引線分別予以電連接；及密封體，用於密封上述半導體晶片、上述多數導線、及上述多數引線之一部分； 上述引線，係在由上述晶片搭載部朝向上述密封體之各邊的方向被延伸；上述引線之上述第1主面，係由上述密封體之背面露出；上述導線，係連接於上述引線之上述第2主面；上述引線，係以上述第3主面和上述半導體晶片之上述背面呈對向的方式被配置；上述引線的上述第2主面之延伸方向的長度，係較上述第3主面之延伸方向的長度為短。
  19. 如申請專利範圍第18項之半導體裝置，其中和上述引線之延伸方向呈直角方向的上述第2主面之寬度，係大於上述引線之上述第1主面之寬度。
  20. 如申請專利範圍第18項之半導體裝置，其中和上述引線之延伸方向呈直角方向的上述第3主面之寬度，係大於上述引線之上述第1主面之寬度。
  21. 如申請專利範圍第18項之半導體裝置，其中和上述引線之延伸方向呈直角方向的上述第2主面之寬度，係大於上述引線之上述第3主面之寬度。
  22. 如申請專利範圍第18項之半導體裝置，其中上述第2主面之延伸方向的長度，係上述第1主面之延伸方向的長度之1/2以下。
  23. 如申請專利範圍第18項之半導體裝置，其中上述密封體之側面，相對於上述引線的上述第2主面係被形成於垂直方向。
  24. 如申請專利範圍第18項之半導體裝置，其中於上述引線之上述第3主面，形成多數凹陷或凹凸。
  25. 如申請專利範圍第18項之半導體裝置，其中於上述晶片搭載部之背面由上述密封體露出。
TW094128043A 2004-09-30 2005-08-17 半導體裝置之製造方法 TWI431738B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004285839A JP4525277B2 (ja) 2004-09-30 2004-09-30 半導体装置

Publications (2)

Publication Number Publication Date
TW200614474A TW200614474A (en) 2006-05-01
TWI431738B true TWI431738B (zh) 2014-03-21

Family

ID=36145875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094128043A TWI431738B (zh) 2004-09-30 2005-08-17 半導體裝置之製造方法

Country Status (5)

Country Link
US (2) US7323366B2 (zh)
JP (1) JP4525277B2 (zh)
KR (1) KR101160694B1 (zh)
CN (1) CN100446201C (zh)
TW (1) TWI431738B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US8344524B2 (en) * 2006-03-07 2013-01-01 Megica Corporation Wire bonding method for preventing polymer cracking
US7851902B2 (en) * 2006-06-22 2010-12-14 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP5499437B2 (ja) * 2008-01-10 2014-05-21 株式会社デンソー モールドパッケージ
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
CN101740528B (zh) * 2008-11-12 2011-12-28 力成科技股份有限公司 增进散热的无外引脚式半导体封装构造及其组合
US8080885B2 (en) * 2008-11-19 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with multi level contact and method of manufacture thereof
JP5157964B2 (ja) * 2009-02-27 2013-03-06 オムロン株式会社 光伝送モジュール、電子機器、及び光伝送モジュールの製造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011077277A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置
JP2012049421A (ja) * 2010-08-30 2012-03-08 Keihin Corp 電子部品の実装構造
CN107256851B (zh) * 2011-07-18 2020-04-24 日月光半导体制造股份有限公司 半导体封装结构
JP5966275B2 (ja) * 2011-08-10 2016-08-10 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
KR101464605B1 (ko) * 2012-12-07 2014-11-24 시그네틱스 주식회사 솔더 접합 능력을 향상하는 큐. 에프. 엔 반도체 패키지 및 그의 제조방법
EP2854162B1 (en) 2013-09-26 2019-11-27 Ampleon Netherlands B.V. Semiconductor device leadframe
EP2854161B1 (en) * 2013-09-26 2019-12-04 Ampleon Netherlands B.V. Semiconductor device leadframe
JP6395045B2 (ja) * 2014-11-18 2018-09-26 日亜化学工業株式会社 複合基板並びに発光装置及びその製造方法
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
US11742265B2 (en) * 2019-10-22 2023-08-29 Texas Instruments Incorporated Exposed heat-generating devices
CN114226185B (zh) * 2022-02-17 2022-04-29 常州江苏大学工程技术研究院 一种基于物联网线路板的输送系统及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008068A (en) * 1994-06-14 1999-12-28 Dai Nippon Printing Co., Ltd. Process for etching a semiconductor lead frame
CN1072393C (zh) * 1997-02-05 2001-10-03 华通电脑股份有限公司 球阵式集成电路封装方法
JP3405202B2 (ja) * 1998-06-26 2003-05-12 松下電器産業株式会社 リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
JP4349541B2 (ja) * 2000-05-09 2009-10-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
JP4523138B2 (ja) * 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
CN1354526A (zh) * 2000-11-21 2002-06-19 财团法人工业技术研究院 发光元件覆晶组装的方法及其结构
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6882048B2 (en) * 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
JP2002368176A (ja) * 2001-06-11 2002-12-20 Rohm Co Ltd 半導体電子部品のリードフレーム
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
EP1318544A1 (en) * 2001-12-06 2003-06-11 STMicroelectronics S.r.l. Method for manufacturing semiconductor device packages

Also Published As

Publication number Publication date
US7323366B2 (en) 2008-01-29
KR20060051340A (ko) 2006-05-19
US7728412B2 (en) 2010-06-01
US20060079028A1 (en) 2006-04-13
JP2006100636A (ja) 2006-04-13
CN1755907A (zh) 2006-04-05
TW200614474A (en) 2006-05-01
KR101160694B1 (ko) 2012-06-28
US20080135992A1 (en) 2008-06-12
JP4525277B2 (ja) 2010-08-18
CN100446201C (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
TWI431738B (zh) 半導體裝置之製造方法
US7405468B2 (en) Plastic package and method of fabricating the same
EP3440697B1 (en) Flat no-leads package with improved contact leads
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP2005079372A (ja) 樹脂封止型半導体装置とその製造方法
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
KR101058986B1 (ko) 수지 밀봉형 반도체 장치와 그 제조 방법, 반도체 장치용 기재 및 적층형 수지 밀봉형 반도체 장치
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JP2004247613A (ja) 半導体装置およびその製造方法
WO2009081494A1 (ja) 半導体装置及びその製造方法
JP7148220B2 (ja) 半導体パッケージ及びその製造方法
JP2533012B2 (ja) 表面実装型半導体装置
JP2533011B2 (ja) 表面実装型半導体装置
KR20210000777U (ko) 반도체 패키지
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR102586967B1 (ko) 리드 프레임
JP4651218B2 (ja) 半導体装置の製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법