JP2012049421A - 電子部品の実装構造 - Google Patents

電子部品の実装構造 Download PDF

Info

Publication number
JP2012049421A
JP2012049421A JP2010191884A JP2010191884A JP2012049421A JP 2012049421 A JP2012049421 A JP 2012049421A JP 2010191884 A JP2010191884 A JP 2010191884A JP 2010191884 A JP2010191884 A JP 2010191884A JP 2012049421 A JP2012049421 A JP 2012049421A
Authority
JP
Japan
Prior art keywords
electronic component
support
ground layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010191884A
Other languages
English (en)
Inventor
Ryuji Aso
竜治 阿相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keihin Corp
Original Assignee
Keihin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keihin Corp filed Critical Keihin Corp
Priority to JP2010191884A priority Critical patent/JP2012049421A/ja
Priority to EP11821728.0A priority patent/EP2613348A1/en
Priority to BR112013004863A priority patent/BR112013004863A2/pt
Priority to PCT/JP2011/069445 priority patent/WO2012029712A1/ja
Priority to CN201180038053.7A priority patent/CN103250241B/zh
Priority to TW100130898A priority patent/TWI467710B/zh
Publication of JP2012049421A publication Critical patent/JP2012049421A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10969Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】簡便な構成により、半導体チップを有する電子部品に対して電磁ノイズの不要な影響を排除することができると共に、電子部品を基板に確実に実装することができる電子部品の実装構造を提供する。
【解決手段】電子部品10のリード16が基板20のパッド部24に接続されることに対応して、電子部品において無電位に設定された導体である支持体14の露出面14aと基板のグラウンド層22の上面22aとの間に画成された間隙部Gに、かかる間隙部の体積以下に設定された体積を有する半田層30が設けられる。
【選択図】図1

Description

本発明は、電子部品の実装構造に関し、特に、支持体に半導体装置を載置した電子部品を基板に実装する実装構造に関する。
近年、自動車等の車両に要求される機能は高度化しており、これに伴って車両に搭載される電子部品の個数も増加しており、かかる電子部品内には各種の半導体装置が用いられるようにもなっている。
同時に、車両に各種の構成部品を搭載するスペースには限りがあるため、かかる電子部品は小型化かつ集約化して車両に搭載されることが求められていると共に、車両は温度や湿度等の変化の大きい環境下で使用されるものであるため、かかる電子部品は充分な耐久性を有することも求められている。
特許文献1は、半導体チップ27を搭載するダイパッド23が樹脂封止される半導体装置21に関し、半導体チップ27を搭載すると共に樹脂パッケージ33の下面に半導体チップ27の搭載面と反対側の面が露出される矩形状のダイパッド23と、ダイパッド23の長辺側の縁部を半導体チップ27の搭載面側へ折り曲げた折曲部35と、を備えた構成を開示する。
特開平9−92757号公報
しかしながら、本発明者の検討によれば、特許文献1が開示する構成では、樹脂注入時においてダイパッドを安定させた状態で保持して、パッケージとの密着性を向上して耐久性を向上すると共に、薄型化を実現することを企図したものであるが、ダイパッドの露出面が外部に対して露出している構成を有するため、周囲に存在する不要な電磁ノイズに曝されて、ダイパッドが意図しない帯電状態となり、半導体チップの動作等に不要な影響が出ることが考えられる。
一方で、特許文献1が開示する構成において、ダイパッドの露出面をパッケージ用の樹脂の薄膜で覆ったり別の電磁シールド用の部材を付加する等して囲うと、ダイパッドに直接電磁ノイズが印加されることは抑制できるが、その構成自体が煩雑なものとなってしまう傾向がある。
つまり、電子部品の実装構造においては、基板への実装性を十分確保しながら、電磁ノイズの不要な影響を排除することのできる新規な構成が待望されている状況にある。
本発明は、以上の検討を経てなされたものであり、簡便な構成により、半導体チップを有する電子部品に対して電磁ノイズの不要な影響を排除すると共に、かかる電子部品を基板に確実に実装可能な電子部品の実装構造を提供することを目的とする。
以上のような目的を達成するため、本発明は、第1の局面においては、半導体チップ、
前記半導体チップを載置する支持体、前記半導体チップに連絡するリード、並びに前記半導体チップ、前記支持体の一部及び前記リードの一部を収容するケースを有して、前記半導体チップ、前記支持体の前記一部及び前記リードの前記一部を前記ケース内に樹脂を用いて一体的にパッケージ化した電子部品と、パッド部及びグラウンド層を有して、前記電子部品を実装する基板と、前記支持体と前記グラウンド層との間に介在して、前記支持体と前記グラウンド層とを接続する半田層と、を備えた電子部品の実装構造であって、前記支持体は、導体であって無電位に設定されると共に、前記支持体の前記一部が前記ケースの前記グラウンド層の側の面から露出する露出面を構成するように前記ケースに収容され、前記リードが前記基板の前記パッド部に接続されることに対応して、前記支持体の前記露出面と前記グラウンド層の上面との間に間隙部が画成され、前記半田層の体積は、前記間隙部の体積以下に設定された構成を有する。
また本発明は、第1の局面に加えて、前記半田層の前記体積は、前記間隙部の前記体積の1/2以上2/3以下の範囲内に設定されたことを第2の局面とする。
また本発明は、第1又は第2の局面に加えて、前記支持体の形状と前記グラウンド層の形状とは、前記グラウンド層、前記半田層及び前記支持体が積層される積層方向から見て略同一形状に設定され、かつ、前記支持体と、前記半田層と、前記グラウンド層とは、前記積層方向において略同軸に設けられたことを第3の局面とする。
また本発明は、第1から第3のいずれかの局面に加えて、更に、前記間隙部における前記半田層の周辺で、付加半田層が設けられたことを第4の局面とする。
本発明の第1の局面における電子部品の実装構造においては、電子部品のリードが基板のパッド部に接続されることに対応して、電子部品において無電位に設定された導体である支持体の露出面と基板のグラウンド層の上面との間に画成された間隙部に、かかる間隙部の体積以下に設定された体積を有する半田層が設けられることにより、支持体とグラウンド層とを電気的に接続する構成を有するものであるため、簡便な構成により、半導体チップを有する電子部品に対して電磁ノイズの不要な影響を排除することができると共に、電子部品を基板に確実に実装することができる。
本発明の第2の局面における電子部品の実装構造においては、半田層の体積が、間隙部の体積の1/2以上2/3以下の範囲内に設定されているため、溶融状態の半田を塗布する場合であっても、電子部品の支持体と基板のグラウンド層とを充分に電気的に接続しながら、電子部品を不要に浮かせることなく基板に対して確実に実装することができる。
本発明の第3の局面における電子部品の実装構造においては、支持体の形状とグラウンド層の形状とが、グラウンド層、半田層及び支持体が積層される積層方向から見て略同一形状に設定され、かつ、支持体と、半田層と、グラウンド層とが、積層方向において略同軸に設けられているため、電子部品の支持体の露出面と基板のグラウンド層の上面の間において間隙部を相対的に大きな体積で確実に画成した上で、かかる間隙部に半田層を位置整合した状態ではみ出さないように確実に形成することができる。
本発明の第4の局面における電子部品の実装構造においては、更に、間隙部の周辺における半田層の周辺で、付加半田層が設けられているため、付加半田層が、半田層の機能を補完することができ、電子部品の支持体を基板のグラウンド層により確実に電気的に接続することができる。
本発明の第1の実施形態における電子部品の実装構造の模式的断面図である。 本実施形態における電子部品の実装構造の要部平面図である。 本発明の第2の実施形態における電子部品の実装構造の模式的断面図である。 本実施形態における電子部品の実装構造の要部平面図である。
以下、本発明の各実施形態における電子部品の実装構造につき、適宜図面を参照して、詳細に説明する。なお、図中、x軸、y軸及びz軸は、3軸直交座標系を成し、z軸の方向が上下方向であって積層方向に相当し、x−y平面に平行な面が水平面である。
(第1の実施形態)
まず、本発明の第1の実施形態における電子部品の実装構造につき、図1及び図2を参照して、詳細に説明する。
図1は、本実施形態における電子部品の実装構造の模式的断面図である。また、図2は、本実施形態における電子部品の実装構造の要部平面であり、主として基板のグラウンド層上に半田層が形成された状態を示す。
図1及び図2に示すように、電子部品の実装構造S1は、電子部品10と、電子部品10が実装される基板20と、電子部品10を基板20に接続する半田層30と、を備える。
具体的には、電子部品10は、CPU(Central Processing Unit)等の半導体チップ12、半導体チップ12を載置して固定する支持体14、半導体チップ12に連絡するリード16、並びに半導体チップ12、支持体14の一部及びリード16の一部を収容するケース18を有する。かかる半導体チップ12、支持体14の一部及びリード16の一部は、合成樹脂を用いたモールド成形によりケース18内に一体的に封止されてパッケージ化されている。
基板20は、典型的にはプリント基板であり、いずれもその上面20aに露出して銅等の金属製であるグラウンド層22及びパッド部24を有する。かかるパッド部24の上面24aには、半導体チップ12のリード16の端部16aの下面16bが半田等により固着されて、半導体チップ12と基板20とが、電気的に接続される。
半田層30は、典型的には錫、銀及び銅の合金や錫及びビスマスの合金等から成るいわゆる鉛フリー半田であり、電子部品10の支持体14と基板20のグラウンド層22との間に介在して、支持体14をグラウンド電位にあるグラウンド層22に電気的に接続する。ここで、基板20に対しては、グラウンド層22、半田層30及び支持体14が、この順で上方に向かい積層方向に沿って積層されることになる。
より詳しくは、電子部品10の支持体14は、典型的には直方体状の形状を有してアルミニウム合金等の金属製であり、それ単独では電源や電気回路等の電気的な構成要素に電気的に接続されないで無電位に設定されると共に、支持体14の下部がケース18における基板20のグラウンド層22の側の下面18aからそれに面一で露出する露出面14aを構成するようにケース18に収容されている。なお、かかる露出面14aは、ケース18の下面18aから露出して半田層30に対して確実に接続される態様であれば、下面18aに対して突設されていても陥設されていてもかまわない。また、支持体14は、金属製に限らず、半導体チップ12、支持体14の一部及びリード16の一部を覆うケース18の材質である合成樹脂よりも導電率が高い導体製であれば足りる。
また、基板20のグラウンド層22は、典型的には平薄板状の形状を有するものであり、電子部品10の支持体14の露出面14aとグラウンド層22の上面22aとは、半田層30を介して対向する。
ここで、電子部品10のリード16は、ケース18から延出部16cで延出すると共に、かかる延出部16cに連なる端部16aの下面16bが、電子部品10の支持体14の露出面14aよりも距離hでもって下方に位置されている。よって、リード16の端部16aにおける下面16bが、基板20のパッド部24の上面24aに当接された状態では、電子部品10の支持体14の露出面14aと基板20のグラウンド層22の上面22aとの間に、露出面14aと上面22aとで挟まれて高さhを呈する間隙部Gが画成される。
更に、電子部品10の支持体14は、半田層30によりグラウンド層22に対して確実に電気的に接続される必要があるため、かかる観点からは、半田層30は、支持体14の露出面14aと基板20のグラウンド層22の上面22aとの間で画成される間隙部Gを充分に満たすような大きさを有していればよいことになる。具体的には、半田層30の体積は、かかる間隙部Gの体積以下に設定されていることが必要である。というのは、半田層30の体積が間隙部Gの体積を超えていると、半田層30の大きさ自体が過剰となり、つまり、半田層30の高さが間隙部Gの高さhよりも幾何学的に大きくなって、支持体14の露出面14aよりも距離hでもって下方に位置されているリード16の端部16aの下面16bが、基板20のパッド部24の上面24aから離間し、リード16とパッド部24との電気的な接続が充分になされ得ない事態が発生する可能性があるからである。
また更に、半田層30の体積は、かかる間隙部Gの体積の1/2以上2/3以下の範囲内に設定されることがより好ましい。というのは、半田層30が、基板20のグラウンド層22の上面22aに、予め塗布マスクを用いて、溶融状態の典型的には鉛フリーの半田材料を所定量で塗布した後に、電子部品10のリード16の端部16aの下面16bをパッド部24の上面24aに当接しながら、このようにグラウンド層22の上面22aに塗布した半田材料を固化することにより形成されることを考慮した場合には、半田層30の体積が間隙部Gの体積の1/2未満の設定であると、半田層30の大きさ自体が不足して、電子部品10の支持体14が半田層30によりグラウンド層22に充分に電気的に接続され得ない事態が発生する可能性がある一方で、半田層30の体積が間隙部Gの体積の2/3を超えると、半田層30の大きさ自体が過剰となり、電子部品10のリード16の端部16aの下面16bが、基板20のパッド部24の上面24aから離間し、リード16とパッド部24との電気的な接続が充分になされ得ない事態が発生する可能性があるからである。
また更に、電子部品10の支持体14の形状と基板20のグラウンド層22の形状とは、積層方向から見て略同一形状、つまり略同一の面積及び略同一の輪郭形状を有するように設定され、かつ、電子部品10の支持体14と、半田層30と、基板20のグラウンド層22と、は、積層方向において共通の中心軸Cを有するように略同軸に設けられることが好ましい。というのは、かかる構成であれば、支持体14の露出面14aとグラウンド層22の上面22aとが形状的及び位置的に整合しているため、これらで挟まれて画成される間隙部Gが大きく確保できると共に、かかる間隙部Gに半田層30を位置的に整合した状態で外部にはみ出さないように形成することができるからである。なお、ここで略という文言は、量産時において、公差内に各寸法が収まる寸法精度を有することを意味する。
説明の便宜上、電子部品10の支持体14の露出面14aが、ケース18の下面18aからそれと面一に水平面における矩形状でもって露出し、基板20のグラウンド層22の
上面22aが、基板20の上面20aからそれと面一に水平面における矩形状でもって露出し、基板20のパッド部24の上面24aが、基板20の上面20aからそれと面一に水平面でもって露出し、支持体14の露出面14aとグラウンド層22の上面22aとが、前述のように形状整合及び位置整合しているとすれば、半田層30は、直方体状の形状を有することになり、水平面において直交するその2辺の長さがa1及びa2であるとすれば、その体積VSはa1xa2xhと示すことができ、電子部品10の支持体14及び基板20のグラウンド層22の水平面において直交するその2辺の長さがb1及びb2であるとすれば、間隙部Gの体積VGはb1xb2xhと示すことができる。つまり、かかる場合には、このようにして規定される間隙部Gの体積VG以下となるように、又はより好適には体積VGに対して1/2以上2/3以下の範囲となるように、半田層30の体積VSを規定すればよいことになる。
以上のように構成した電子部品の実装構造S1における電子部品10を動作させたときに、電子部品10が外部からの電磁ノイズに曝されてその支持体14が帯電するような場合であっても、支持体14に帯電した電荷は、速やかに、半田層30を介して基板20のグラウンド層22に移動して、電子部品10全体の帯電状態も速やかに解消される。
さて、以上の構成の電子部品の実装構造S1は、以下の製造方法により好適に得ることができる。
まず、基板20を用意して、そのグラウンド層22の上面22a上に図示を省略する金属製等の塗布マスクを載置する。ここで、塗布マスクは、半田層30の形状を規定する開口部を有して、かかる開口部の中心軸がグラウンド層22の中心軸Cと略同軸になるように整合した状態で、グラウンド層22の上面22a上に載置されるものである。
次に、このように載置された塗布マスクの開口部内に溶融状態の半田を充填して、グラウンド層22の上面22a上に半田を塗布する。
そして、このように半田をグラウンド層22の上面22a上に塗布した後で、電子部品10のリード16の端部16aにおける下面16bを基板20のパッド部24の上面24aに当接して半田等により固定すると共に、グラウンド層22の上面22a上に塗布された半田を固化させて電子部品10の支持体14の露出面14aをグラウンド層22の上面22aに接続し、電子部品10を基板20に実装することになる。
なお、塗布マスクを基板20のグラウンド層22の上面22aから取り外すタイミングは、グラウンド層22の上面22a上に塗布された半田が適度な粘度に調整されている場合には、電子部品10のリード16の端部16aにおける下面16bを基板20のパッド部24の上面24aに当接する前であってもよいし、塗布マスクが分割できる構成を有する場合には、グラウンド層22の上面22a上に塗布された半田を固化させて電子部品10の支持体14の露出面14aをグラウンド層22の上面22aに接続した後であってもよい。
(第2の実施形態)
次に、本発明の第2の実施形態における電子部品の実装構造につき、図3及び図4をも参照して、詳細に説明する。
図3は、本実施形態における電子部品の実装構造の模式的断面図である。また、図4は、本実施形態における電子部品の実装構造の要部平面であり、主として基板のグラウンド層上に半田層が形成された状態を示す。
本実施形態の電子部品の実装構造S2においては、第1の実施形態の電子部品の実装構造S1に対して、半田層の構成が異なることが主たる相違点であり、残余の構成は同一である。よって、本実施形態においては、かかる相違点に着目して説明することとし、同一な構成については同一の符号を付して適宜説明を簡略化又は省略する。
図3及び図4に示すように、電子部品の実装構造S2においては、半田層30に加えて、その周辺部において、典型的には半田層30と同一材料から成る付加半田層32が設けられ、電子部品10の支持体14と基板20のグラウンド層22との間に介在して、支持体14をグラウンド電位にあるグラウンド層22に電気的に接続している。
より詳しくは、付加半田層32は、電子部品10の支持体14の露出面14aと基板20のグラウンド層22の上面22aとで挟まれて画成される間隙部Gにおいて、典型的には直方体状の半田層30の4隅に設けられ、支持体14の露出面14aと基板20のグラウンド層22の上面22aとの間に介在して、半田層30による支持体14及びグラウンド層22間の電気的な接続性を補完自在である。
つまり、付加半田層32は、半田層30の電気的な抵抗が不要に上昇したり、半田層30自体が欠落したような場合であっても、電子部品10の支持体14の露出面14aと基板20のグラウンド層22の上面22aとの間に確実に介在し得て、支持体14及びグラウンド層22間の電気的な接続を確実に維持することができると共に、ラインオフ後等に簡便にリペアすることができる。
なお、以上の構成において、付加半田層32は、電子部品10の支持体14の露出面14aと基板20のグラウンド層22の上面22aとで挟まれて画成される間隙部Gにおいて、半田層30の周辺部に配置されれば足り、その個数も4個に限定されるものではない。
また、以上の構成の電子部品の実装構造S2は、第1の実施形態において説明したように半田層30を形成した後に、電子部品10の支持体14の露出面14aと基板20のグラウンド層22の上面22aとで挟まれて画成される間隙部Gにおいて、半田層30の周辺部に溶融状態の半田を注入して固化することにより付加半田層32を形成することで、好適に得ることができる。
なお、本発明においては、部材の種類、配置、個数等は前述の実施形態に限定されるものではなく、その構成要素を同等の作用効果を奏するものに適宜置換する等、発明の要旨を逸脱しない範囲で適宜変更可能であることはもちろんである。
以上のように、本発明においては、簡便な構成により、半導体チップを有する電子部品に対して電磁ノイズの不要な影響を排除することができると共に、電子部品を基板に確実に実装することが可能な電子部品の実装構造を提供することができ、その汎用普遍的な性格から車両等の電子部品に広範に適用され得るものと期待される。
10…電子部品
12…半導体チップ
14…支持体
14a…露出面
16…リード
16a…接続部
16b、18a…下面
16c…延出部
18…ケース
20…基板
20a、22a、24a…上面
22…グラウンド層
24…パッド部
30…半田層
32…付加半田層

Claims (4)

  1. 半導体チップ、前記半導体チップを載置する支持体、前記半導体チップに連絡するリード、並びに前記半導体チップ、前記支持体の一部及び前記リードの一部を収容するケースを有して、前記半導体チップ、前記支持体の前記一部及び前記リードの前記一部を前記ケース内に樹脂を用いて一体的にパッケージ化した電子部品と、
    パッド部及びグラウンド層を有して、前記電子部品を実装する基板と、
    前記支持体と前記グラウンド層との間に介在して、前記支持体と前記グラウンド層とを接続する半田層と、
    を備えた電子部品の実装構造であって、
    前記支持体は、導体であって無電位に設定されると共に、前記支持体の前記一部が前記ケースの前記グラウンド層の側の面から露出する露出面を構成するように前記ケースに収容され、
    前記リードが前記基板の前記パッド部に接続されることに対応して、前記支持体の前記露出面と前記グラウンド層の上面との間に間隙部が画成され、
    前記半田層の体積は、前記間隙部の体積以下に設定されたことを特徴とする電子部品の実装構造。
  2. 前記半田層の前記体積は、前記間隙部の前記体積の1/2以上2/3以下の範囲内に設定されたことを特徴とする請求項1に記載の電子部品の実装構造。
  3. 前記支持体の形状と前記グラウンド層の形状とは、前記グラウンド層、前記半田層及び前記支持体が積層される積層方向から見て略同一形状に設定され、かつ、前記支持体と、前記半田層と、前記グラウンド層とは、前記積層方向において略同軸に設けられたことを特徴とする請求項1又は2に記載の電子部品の実装構造。
  4. 更に、前記間隙部における前記半田層の周辺で、付加半田層が設けられたことを特徴とする請求項1から3のいずれかに記載の電子部品の実装構造。
JP2010191884A 2010-08-30 2010-08-30 電子部品の実装構造 Pending JP2012049421A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010191884A JP2012049421A (ja) 2010-08-30 2010-08-30 電子部品の実装構造
EP11821728.0A EP2613348A1 (en) 2010-08-30 2011-08-29 Mounting structure for electronic component
BR112013004863A BR112013004863A2 (pt) 2010-08-30 2011-08-29 estrutura de montagem para componente eletrônico
PCT/JP2011/069445 WO2012029712A1 (ja) 2010-08-30 2011-08-29 電子部品の実装構造
CN201180038053.7A CN103250241B (zh) 2010-08-30 2011-08-29 电子部件的安装构造
TW100130898A TWI467710B (zh) 2010-08-30 2011-08-29 電子零件之安裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010191884A JP2012049421A (ja) 2010-08-30 2010-08-30 電子部品の実装構造

Publications (1)

Publication Number Publication Date
JP2012049421A true JP2012049421A (ja) 2012-03-08

Family

ID=45772799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010191884A Pending JP2012049421A (ja) 2010-08-30 2010-08-30 電子部品の実装構造

Country Status (6)

Country Link
EP (1) EP2613348A1 (ja)
JP (1) JP2012049421A (ja)
CN (1) CN103250241B (ja)
BR (1) BR112013004863A2 (ja)
TW (1) TWI467710B (ja)
WO (1) WO2012029712A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022078838A (ja) * 2020-11-13 2022-05-25 株式会社リコー 制御基板、電子機器及び画像形成装置
CN113257684A (zh) * 2021-04-25 2021-08-13 深圳市时代速信科技有限公司 一种芯片的封装方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04216653A (ja) * 1990-12-17 1992-08-06 Sumitomo Electric Ind Ltd 半導体集積回路用パッケージおよびその実装方法
JPH0738043A (ja) * 1993-07-23 1995-02-07 Fujitsu Ltd 半導体装置
JPH11251494A (ja) * 1998-03-02 1999-09-17 Mitsui High Tec Inc 半導体装置
JP2005150643A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd ランドグリッドアレイ型パッケージ
JP2006041224A (ja) * 2004-07-28 2006-02-09 Denso Corp 電子装置および電子装置の実装構造
JP2008277697A (ja) * 2007-05-07 2008-11-13 Kyocera Corp 高周波モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239406B1 (ko) * 1996-12-27 2000-01-15 김영환 표면 실장형 반도체 패키지 및 그 제조 방법
JP3535103B2 (ja) * 2000-01-14 2004-06-07 株式会社地域情報システム研究所 真珠養殖方法とそのシステム
US6864165B1 (en) * 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
JP4525277B2 (ja) * 2004-09-30 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04216653A (ja) * 1990-12-17 1992-08-06 Sumitomo Electric Ind Ltd 半導体集積回路用パッケージおよびその実装方法
JPH0738043A (ja) * 1993-07-23 1995-02-07 Fujitsu Ltd 半導体装置
JPH11251494A (ja) * 1998-03-02 1999-09-17 Mitsui High Tec Inc 半導体装置
JP2005150643A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd ランドグリッドアレイ型パッケージ
JP2006041224A (ja) * 2004-07-28 2006-02-09 Denso Corp 電子装置および電子装置の実装構造
JP2008277697A (ja) * 2007-05-07 2008-11-13 Kyocera Corp 高周波モジュール

Also Published As

Publication number Publication date
TW201222741A (en) 2012-06-01
WO2012029712A1 (ja) 2012-03-08
TWI467710B (zh) 2015-01-01
EP2613348A1 (en) 2013-07-10
CN103250241A (zh) 2013-08-14
CN103250241B (zh) 2016-04-13
BR112013004863A2 (pt) 2016-06-07

Similar Documents

Publication Publication Date Title
JP4662324B2 (ja) 回路モジュール
US7261596B2 (en) Shielded semiconductor device
EP2584605A2 (en) Packaging structure and method and electronic device
US20100244166A1 (en) Multilayer wiring substrate, stack structure sensor package, and method of manufacturing stack structure sensor package
JP2008288610A (ja) 回路モジュールの製造方法
US8975735B2 (en) Redistribution board, electronic component and module
JP4218434B2 (ja) 電子装置
JP2004158753A (ja) リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
CN105990268B (zh) 电子封装结构及其制法
JP2010135737A (ja) 半導体装置
CN111627884A (zh) 3d柔性箔封装
JP6358664B2 (ja) 回路アッセンブリ
WO2012029712A1 (ja) 電子部品の実装構造
US9698087B2 (en) Semiconductor device, corresponding methods of production and use and corresponding apparatus
US7791891B2 (en) Enclosure including an electrical module
CN103400826A (zh) 半导体封装及其制造方法
US9633923B2 (en) Electronic device module and manufacturing method thereof
CN112897451A (zh) 传感器封装结构及其制作方法和电子设备
CN108807294B (zh) 封装结构及其制法
KR101534849B1 (ko) 플립칩 패키지 및 그 제조방법
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
US10236270B2 (en) Interposer and semiconductor module for use in automotive applications
CN204011406U (zh) 半导体装置和搭载了半导体装置以及电子部件的应用板
JP2020096088A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150805