CN108807294B - 封装结构及其制法 - Google Patents

封装结构及其制法 Download PDF

Info

Publication number
CN108807294B
CN108807294B CN201710290491.1A CN201710290491A CN108807294B CN 108807294 B CN108807294 B CN 108807294B CN 201710290491 A CN201710290491 A CN 201710290491A CN 108807294 B CN108807294 B CN 108807294B
Authority
CN
China
Prior art keywords
electrical contact
contact pad
metal frame
package structure
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710290491.1A
Other languages
English (en)
Other versions
CN108807294A (zh
Inventor
高沣
邱志贤
钟兴隆
黄承文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN201710290491.1A priority Critical patent/CN108807294B/zh
Publication of CN108807294A publication Critical patent/CN108807294A/zh
Application granted granted Critical
Publication of CN108807294B publication Critical patent/CN108807294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Abstract

一种封装结构及其制法，通过于一包括有多个第一电性连接垫及第二电性连接垫的金属架上接置电子元件并形成包覆该电子元件的包覆层，且于该包覆层外表面形成屏蔽层且接触外露出该包覆层的该第二电性连接垫，以透过该金属架达到接地功能。

Description

封装结构及其制法
技术领域
本发明关于一种封装结构，特别是关于一种具屏蔽功能的封装结构及其制法。
背景技术
随着科技的快速发展，各种新的产品不断推陈出新，为了满足消费者方便使用及携带容易的需求，现今各式电子产品无不朝向轻、薄、短、小发展，其中，半导体封装件(Semiconductor Package)为一种将半导体芯片(chip)电性连接在一如封装基板的承载件上，再以如环氧树脂的封装胶体包覆该半导体芯片及承载件，以通过该封装胶体保护该半导体芯片及承载件，并避免外界水气或污染物的侵害，另外，为提升半导体封装件的电性品质，一般会于该封装胶体上罩设一如金属壳的覆盖构件，或直接于该半导体芯片及承载件上罩设如金属壳的覆盖构件，以通过该覆盖构件保护该半导体芯片免受外界影响(如静电放电(ESD))而受损，并通过该覆盖构件阻挡内外部的电磁波干扰(Electro-MagneticInterference，简称EMI)及电磁相容性(Electro-Magnetic Compatibility，简称EMC)。
此外，现有半导体封装件或系统级封装(System in Package，简称SiP或SystemIntegrated Package，简称SIP)的接地系统，通过设于外部的覆盖构件与自身的接地结构电性连接，再与系统大地电性连接，藉以防止电磁波的干扰。
如图1A及图1B所示，现有的半导体封装件1在基板10上接置一芯片11及网状金属罩盖(Meshed Metallic Shield)12，再以封装胶体13包覆该网状金属罩盖12及芯片11，俾通过该网状金属罩盖12遮蔽芯片11所产生的电磁波干扰或由外部装置所产生的电磁波干扰，其中，该网状金属罩盖12电性连接该基板10的接地线路14。
或者，如图1C所示，现有的半导体封装件1’于基板10上透过凸块15以覆晶方式接置一芯片11，又于该基板10及芯片11上黏附盖设一金属箔16，其中，金属箔16电性连接至基板10的接地线路上(图未示)，且于该金属箔16与基板10之间填充封装胶体13，俾通过该金属箔16遮蔽芯片11所产生的电磁波干扰或由外部装置所产生的电磁波干扰。
然而，现有半导体封装件1,1’的接地方式，通过网状金属罩盖12或金属箔16电性连接至芯片11及其它主/被动元件(图未示)的接地线路，当静电发生并接触该网状金属罩盖12或金属箔16时，则该静电会沿该接地线路的路径朝芯片11及其它主/被动元件传导，当静电传导至芯片11及其它主/被动元件时会发生静电释放，容易造成芯片11及其它主/被动元件损坏。
此外，该网状金属罩盖12或金属箔16连接到系统大地的路径过长，尤其现有基板10的线路层多于六层时，将因线路过多而使该接地线路的接地效果降低，使得电荷不易释放，更易导致该芯片11或其它主/被动元件内部损坏。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种封装结构及其制法，能避免电子元件的内部受电荷侵入而损坏的问题。。
本发明的封装结构，其包括：金属架，其包含有第一电性接触垫与第二电性接触垫；至少一电子元件，其设于该金属架上方并电性连接该第一与第二电性接触垫；包覆层，其形成于该金属架上以包覆该电子元件，且具有相对的第一表面与第二表面及邻接该第一与第二表面的侧面，其中，该第二电性接触垫外露于该侧面，且该第一电性接触垫未外露于该侧面；以及屏蔽层，其形成于该包覆层的第二表面与侧面且接触该第二电性接触垫。
本发明还提供一种封装结构的制法，包括：将至少一电子元件结合至一金属架上方，其中，该金属架包含有第一电性接触垫与第二电性接触垫，且该电子元件电性连接该第一与第二电性接触垫；形成包覆层于该金属架上以包覆该电子元件，且该包覆层具有相对的第一表面与第二表面及邻接该第一与第二表面的侧面，该第二电性接触垫外露于该侧面，且该第一电性接触垫未外露于该侧面；以及形成屏蔽层于该包覆层的第二表面与侧面且接触该第二电性接触垫。
前述的制法中，该金属架的制程包括：于该电子元件结合至该金属架上方之前，于该金属架形成多个凹部；以及于形成该包覆层之后，移除该凹部，使该第一与第二电性接触垫的表面齐平该包覆层的第一表面。
前述的制法中，该金属架的制程包括：于该电子元件结合至该金属架上方之前，于该第一电性接触垫上形成凹部；移除该凹部，且于该些第二电性接触垫之间形成另一凹部，再将该电子元件结合至该金属架上方；以及于形成该包覆层之后，使该凹部外露于该包覆层的侧面。
前述的封装结构及其制法中，该金属架为导线架。
前述的封装结构及其制法中，该金属架还包含有对应该电子元件位置的板体，其中，该板体接触或未接触该电子元件。
前述的封装结构及其制法中，还包括用以承载该电子元件的承载件，且该承载件接置于该金属架上。例如，该承载件具有相对的第一侧与第二侧，且该电子元件具多个以分别设于该第一侧与该第二侧上。或者，该承载件通过多个导电元件堆叠于该金属架上，使该电子元件通过该导电元件电性连接该第一与第二电性接触垫。
前述的封装结构及其制法中，该电子元件通过多个导电元件电性连接该第一与第二电性接触垫。
前述的封装结构及其制法中，该第二电性接触垫外露于该第一表面。
前述的封装结构及其制法中，该第一电性接触垫外露于该第一表面。
前述的封装结构及其制法中，该第二电性接触垫作为接地。
由上可知，本发明的封装结构及其制法中，主要通过第二电性接触垫外露于该包覆层的侧面以接触该屏蔽层，使得静电可通过该第二电性接触垫接地，故相比于现有技术，本发明的电荷容易释放，因而能避免该电子元件的内部受电荷侵入而损坏的问题。
附图说明
图1A为现有半导体封装件的立体透视示意图；
图1B为图1A的局部剖面示意图；
图1C为另一现有半导体封装件的剖面示意图；
图2A至图2G为本发明的封装结构的制法第一实施例的剖面示意图；其中，图2A’为对应图2A的上视平面图，图2A”为对应图2A的另一实施例；
图3A至图3D为本发明的封装结构的制法的第二实施例的剖面示意图；以及
图4为本发明的封装结构的其它实施例的剖面示意图。
符号说明：
1,1’ 半导体封装件
10 基板
11 芯片
12 网状金属罩盖
13 封装胶体
14 接地线路
15 凸块
16 金属箔
2,3,4 封装结构
20 承载件
20a 第一侧
20b 第二侧
200 线路层
21 第一电子元件
210,220 导电凸块
22 第二电子元件
23,43 导电元件
24 包覆层
24a 第一表面
24b 第二表面
24c 侧面
25,35 金属架模组
25a,35a,45a 金属架
250,350,450 板体
251,351,451 第一电性接触垫
252,352,452 第二电性接触垫
253,254,353,354 凹部
31 底胶
41 电子元件
9 支撑件
90 结合层
S,L 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2G为本发明的封装结构2的制法第一实施例的剖面示意图。于本实施例中，该封装结构2例如为四方平面无引脚封装(Quad Flat No-leads，简称QFN)结构。
如图2A及图2A’所示，提供一包含有多个金属架25a的金属架模组25，于本实施例中，该金属架25a例如为导线架(leadframe)，各该金属架25a包含有多个相互分离的第一电性接触垫251与第二电性接触垫252，且其中一金属架25a的第一电性连接垫251(或第二电性连接垫252)连接至另一相邻的金属架25a的第一电性连接垫251(或第二电性连接垫252)，其中，该些第一电性接触垫251作为讯号导脚，且该第二电性接触垫252作为接地导脚。
此外，该金属架25a还包含一板体250，其与该些第一电性接触垫251及第二电性接触垫252相分离，且该第一电性接触垫251与第二电性接触垫252围绕该板体250的边缘外。或者，该板体250可连接其中一该第一电性接触垫251(例如讯号导脚)或第二电性接触垫252(例如接地导脚)，以增加接点(如作为讯号接点、接地接点、甚或电源接点)的数量。
又，于相邻的两该金属架25a之间可透过例如半蚀刻方式于第一电性接触垫251位置形成有开口朝上的凹部253，且于第二电性接触垫252位置形成有开口朝下的凹部254。
另外，可选择性地，将多个该金属架25a设于一支撑件9，其通过如胶带(tape)的结合层90固定该金属架25a。
如图2B所示，提供多个电子组件2a，各该电子组件2a包含一承载件20、设于该承载件20上的第一电子元件21、第二电子元件22与多个导电元件23。接着，将各该电子组件2a以其导电元件23结合至各该金属架25a的第一与第二电性接触垫251,252上。
所述的承载件20具有相对的第一侧20a与第二侧20b。于本实施例中，该承载件20为如具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其具有多个线路层200，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)。应可理解地，该承载件20也可为其它可供承载如芯片等电子元件的承载单元，例如导线架(leadframe)，并不限于上述。
所述的第一电子元件21设于该承载件20的第一侧20a上。于本实施例中，该第一电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该第一电子元件21通过多个如焊锡材料的导电凸块210以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该第一电子元件21可通过多个焊线(图略)以打线方式电性连接该线路层200。然而，有关该第一电子元件21电性连接该承载件20的方式不限于上述。
所述的第二电子元件22设于该承载件20的第二侧20b上。于本实施例中，该第二电子元件22为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该第二电子元件22通过多个如焊锡材料的导电凸块220以覆晶方式设于该线路层200上；或者，该第二电子元件22可通过多个焊线(图略)以打线方式电性连接该线路层200。抑或，该第二电子元件22可直接接触该线路层200。然而，有关该第二电子元件22电性连接该承载件20的方式不限于上述。
所述的导电元件23设于该承载件20的第一侧20a的线路层200上。于本实施例中，该导电元件23为焊球(solder ball)，但于其它实施例中，也可为铜核心球(Cu coreball)、被动元件或金属件(如柱状、块状或针状)等，其中，该被动元件为电阻、如去耦合电容(decoupling capacitor)的电容及电感。
另外，所述的板体250可选择性接触或未接触该第一电子元件21。于其它实施例中，该板体250也可通过一中介层结合该第一电子元件21，其中，该中介层例如为薄膜(film)、环氧树脂(epoxy)或热介面材料(thermal interface material，简称TIM)。
如图2C所示，形成一包覆层24于该金属架25a(或该支撑件9)上，使该包覆层24包覆该第一电子元件21与该些导电元件23，并形成于该承载件20第一侧20a与该第一电子元件21之间。
于本实施例中，形成该包覆层24的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)，且该包覆层24具有相对的第一表面24a与第二表面24b，使该包覆层24以其第一表面24a结合该结合层90，且该金属架25a嵌设于该包覆层24的第一表面24a。
此外，该包覆层24还形成于该承载件20第二侧20b上以包覆该些第二电子元件22。
如图2D所示，移除该支撑件9及其结合层90，使该金属架25a外露于该包覆层24的第一表面24a。
如图2E所示，进行整平制程，以移除部分该板体250、及部分该第一与第二电性接触垫251,252的材质，使该板体250、该些第一与第二电性接触垫251,252的表面齐平该包覆层24的第一表面24a，以于该些第一与第二电性接触垫251,252的外露表面上形成有如焊球的焊锡材料(图略)，以供接置如电路板或另一线路板的电子装置(图略)。
于本实施例中，以研磨方式移除该金属架25a的部分材质与该包覆层24的第一表面24a的部分材质，并使相邻的金属架25a的第一电性连接垫251相互分离，且相邻的金属架25a的第二电性连接垫251仍相互连接。
此外，应可理解地，本实施例的制法亦可于初始步骤即提供一如图2E所示的金属架25a，如图2A”所示，以省略整平制程。
如图2F所示，沿如图2E所示的切割路径S进行切单制程，以令该第二电性接触垫252外露于该包覆层24的侧面24c，且该第一电性接触垫251未外露于该包覆层24的侧面24a。
如图2G所示，形成一屏蔽层26于该包覆层24的第二表面24b与侧面24c，使该屏蔽层26接触该第二电性接触垫252。
于本实施例中，可通过溅镀(sputtering)、蒸镀(vaporing)、电镀、化镀或贴膜(foiling)等方式制作该屏蔽层26。
本发明的制法中通过形成屏蔽层26于该包覆层24的第二表面24b与侧面24c，以避免外界电磁干扰(EMI)该第一与第二电子元件21,22。
此外，该第二电性接触垫252外露于该侧面24c以接触该屏蔽层26，使得静电可通过该第二电性接触垫252接地，故相比于现有技术，本发明的电荷会经由该第二电性接触垫252释放，因而能避免该第一与第二电子元件21,22的内部受电荷侵入而损坏的问题。
图3A至图3D为本发明的封装结构3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于金属架的构造，故以下仅说明相异处，而不再赘述相同处。
如图3A所示，提供一包含有多个金属架35a的金属架模组35，其中，各该金属架35a包含板体350、第一电性接触垫351与第二电性接触垫352。
于本实施例中，对应相邻两该金属架35a的第一电性接触垫351位置形成开口朝下的凹部353。
如图3B所示，将该金属架35a设于一支撑件9，其通过如胶带(tape)的结合层90固定该金属架35a。接着，移除该金属架35a的部分材质，以完成本实施例的金属架35a。
于本实施例中，通过蚀刻(etching)方式对应该凹部353位置移除部分该第一电性接触垫351，并对应相邻两该金属架35a的该第二电性接触垫352位置形成开口朝上的凹部354，使相邻两该金属架35a的该第一电性接触垫351相分离，且相邻两该金属架35a的该第二电性接触垫352相连接。
如图3C所示，依据图2B至图2D所示，进行结合该电子组件2a、形成该包覆层24、移除该支撑件9及其结合层90等制程。
于本实施例中，通过于该承载件20第一侧20a与该第一电子元件21之间形成底胶31以包覆该些导电凸块210。
如图3D所示，无需进行如图2E所示的整平制程，即沿如图3C所示的切割路径L进行切单制程，以令该第二电性接触垫352与该承载件20外露于该包覆层24的侧面24c，且该第一电性接触垫351未外露于该包覆层24的侧面24a。接着，形成一屏蔽层26于该包覆层24的第二表面24b与侧面24c，使该屏蔽层26接触该第二电性接触垫352。
于本实施例中，该第二电性接触垫352接触该屏蔽层26。
因此，本发明的封装结构3的制法通过该第二电性接触垫352外露于该侧面24c以接触该屏蔽层26，使得静电可通过该第二电性接触垫352接地，故相比于现有技术，本发明的电荷会经由该第二电性接触垫352释放，因而能避免该第一与第二电子元件21,22的内部受电荷侵入而损坏的问题。
另外，如图4所示的封装结构4，将电子元件41结合于金属架45a的板体450上并以如焊线的导电元件43电性连接第一与第二电性接触垫451,452，且该第二电性接触垫452外露于包覆层24的侧面24c。因此，通过该屏蔽层26的设计，以避免外界电磁干扰该电子元件41，且通过该第二电性接触垫452接触该屏蔽层26以释放电荷，而避免该电子元件41的内部受电荷侵入而损坏的问题。
本发明提供一种封装结构2,3,4，其包括：金属架25,35,45、电子元件41(或第一电子元件21与第二电子元件22)、一包覆层24、以及屏蔽层26。
所述的金属架25a,35a,45a包含有多个第一电性接触垫251,351,451与多个第二电性接触垫252,352,452。
所述的电子元件41(或第一电子元件21与第二电子元件22)设于该金属架25a,35a,45a上方并电性连接该第一电性接触垫251,351,451与第二电性接触垫252,352,452。
所述的包覆层24形成于该金属架25a,35a,45a上以包覆该电子元件41(或第一电子元件21与第二电子元件22)，且具有相对的第一表面24a与第二表面24b及邻接该第一与第二表面24a,24b的侧面24c，以令该第二电性接触垫252,352,452外露于该侧面24c，且该第一电性接触垫251,351,451未外露于该侧面24c。
所述的屏蔽层26形成于该包覆层24的第二表面24b与侧面24c以接触该第二电性接触垫252,352,452。
于一实施例中，该金属架25a,35a,45a为导线架。
于一实施例中，该金属架25a,35a,45a还包含有对应该电子元件41(或第一电子元件21与第二电子元件22)位置的板体250,350,450。
于一实施例中，所述的封装结构2,3还包括用以承载该第一电子元件21与第二电子元件22的承载件20。例如，该承载件20具有相对的第一侧20a与第二侧20b，使该第一电子元件21与第二电子元件22分别设于该第一侧20a与该第二侧20b上。或者，该承载件20通过多个导电元件23堆叠于该金属架25a,35a上，使该第一电子元件21与第二电子元件22通过该导电元件23电性连接该第一电性接触垫251,351与第二电性接触垫252,352。
于一实施例中，该电子元件41通过多个导电元件43电性连接该第一电性接触垫451与第二电性接触垫452。
于一实施例中，该第二电性接触垫252,352,452外露于该第一表面24a。
于一实施例中，该第一电性接触垫251,351,451外露于该第一表面24a。
综上所述，本发明的封装结构及其制法，通过该第二电性接触垫外露于该包覆层的侧面以接触该屏蔽层，使得静电可通过该第二电性接触垫接地，故本发明的电荷容易释放，因而该电子元件的内部不会受电荷侵入而损坏。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种封装结构，其特征为，该封装结构包括：
金属架，其包含有第一电性接触垫与第二电性接触垫；
承载件，其接置于该金属架上；
至少一电子元件，其设于该承载件上并电性连接该第一电性接触垫与第二电性接触垫；
包覆层，其形成于该金属架上以包覆该电子元件，且具有相对的第一表面与第二表面及邻接该第一与第二表面的侧面，其中，该第二电性接触垫外露于该侧面，且该第一电性接触垫未外露于该侧面；以及
屏蔽层，其形成于该包覆层的第二表面与侧面且接触该第二电性接触垫。
2.根据权利要求1所述的封装结构，其特征为，该金属架为导线架。
3.根据权利要求1所述的封装结构，其特征为，该金属架还包含有对应该电子元件位置的板体。
4.根据权利要求3所述的封装结构，其特征为，该板体接触或未接触该电子元件。
5.根据权利要求1所述的封装结构，其特征为，该承载件具有相对的第一侧与第二侧，且该电子元件具有多个以分别设于该第一侧与该第二侧上。
6.根据权利要求1所述的封装结构，其特征为，该承载件通过多个导电元件堆叠于该金属架上，使该电子元件通过该导电元件电性连接该第一电性接触垫与第二电性接触垫。
7.根据权利要求1所述的封装结构，其特征为，该电子元件通过多个导电元件电性连接该第一电性接触垫与第二电性接触垫。
8.根据权利要求1所述的封装结构，其特征为，该第一电性接触垫及第二电性接触垫外露于该第一表面。
9.根据权利要求1所述的封装结构，其特征为，该第二电性接触垫作为接地。
10.一种封装结构的制法，其特征为，该制法包括：
将承载有至少一电子元件的承载件接置于金属架上方，其中，该金属架包含有第一电性接触垫与第二电性接触垫，且令该电子元件电性连接该第一电性接触垫与第二电性接触垫；
形成包覆层于该金属架上以包覆该电子元件，其中，该包覆层具有相对的第一表面与第二表面及邻接该第一与第二表面的侧面，该第二电性接触垫外露于该侧面，且该第一电性接触垫未外露于该侧面；以及
形成屏蔽层于该包覆层的第二表面与侧面且接触该第二电性接触垫。
11.根据权利要求10所述的封装结构的制法，其特征为，该金属架为导线架。
12.根据权利要求10所述的封装结构的制法，其特征为，该金属架还包含有对应该电子元件位置的板体。
13.根据权利要求12所述的封装结构的制法，其特征为，该板体接触或未接触该电子元件。
14.根据权利要求10所述的封装结构的制法，其特征为，该承载件具有相对的第一侧与第二侧，且该电子元件具有多个以分别设于该第一侧与该第二侧上。
15.根据权利要求10所述的封装结构的制法，其特征为，该承载件通过多个导电元件堆叠于该金属架上，使该电子元件通过该导电元件电性连接该第一与第二电性接触垫。
16.根据权利要求10所述的封装结构的制法，其特征为，该电子元件通过多个导电元件电性连接该第一与第二电性接触垫。
17.根据权利要求10所述的封装结构的制法，其特征为，该金属架的制程包括：
于该承载件接置于该金属架上方之前，分别于该第一与第二电性接触垫上形成开口方向不同的多个凹部；以及
于形成该包覆层之后，移除部分该第一与第二电性接触垫的材质，使该第一与第二电性接触垫的表面齐平该包覆层的第一表面。
18.根据权利要求10所述的封装结构的制法，其特征为，该金属架的制程包括：
于该承载件接置于该金属架上方之前，于该第一电性接触垫上形成凹部；
对应该第一电性接触垫上的凹部的位置移除部分该第一电性接触垫的材质使该第一电性接触垫上的凹部成为贯通开口，且于该第二电性接触垫上形成另一凹部，再将该承载件接置于该金属架上方；以及
于形成该包覆层之后，使该第二电性接触垫上的凹部外露于该包覆层的侧面。
19.根据权利要求10所述的封装结构的制法，其特征为，该第一电性接触垫及第二电性接触垫外露于该第一表面。
20.根据权利要求10所述的封装结构的制法，其特征为，该第二电性接触垫作为接地。
CN201710290491.1A 2017-04-28 2017-04-28 封装结构及其制法 Active CN108807294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710290491.1A CN108807294B (zh) 2017-04-28 2017-04-28 封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710290491.1A CN108807294B (zh) 2017-04-28 2017-04-28 封装结构及其制法

Publications (2)

Publication Number Publication Date
CN108807294A CN108807294A (zh) 2018-11-13
CN108807294B true CN108807294B (zh) 2020-02-21

Family

ID=64070379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710290491.1A Active CN108807294B (zh) 2017-04-28 2017-04-28 封装结构及其制法

Country Status (1)

Country Link
CN (1) CN108807294B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410145A (zh) * 2021-06-21 2021-09-17 东莞记忆存储科技有限公司 六面电磁屏蔽的倒装芯片封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130085A (zh) * 2010-01-18 2011-07-20 矽品精密工业股份有限公司 具电性连接结构的半导体封装件及其制法
CN102543961A (zh) * 2010-12-09 2012-07-04 矽品精密工业股份有限公司 防静电破坏及防电磁波干扰的封装件及其制法
CN104733419A (zh) * 2013-12-20 2015-06-24 乾坤科技股份有限公司 三维空间封装结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130085A (zh) * 2010-01-18 2011-07-20 矽品精密工业股份有限公司 具电性连接结构的半导体封装件及其制法
CN102543961A (zh) * 2010-12-09 2012-07-04 矽品精密工业股份有限公司 防静电破坏及防电磁波干扰的封装件及其制法
CN104733419A (zh) * 2013-12-20 2015-06-24 乾坤科技股份有限公司 三维空间封装结构及其制造方法

Also Published As

Publication number Publication date
CN108807294A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
TWI724313B (zh) 屏蔽扇出型封裝之半導體裝置及製造方法
KR20170113743A (ko) 반도체 패키지
TWI409924B (zh) 半導體封裝體及其製造方法
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN108962840B (zh) 电子封装件及其制法
CN107785277B (zh) 电子封装结构及其制法
US11018095B2 (en) Semiconductor structure
CN105990268B (zh) 电子封装结构及其制法
CN112992837A (zh) 电子封装件及其制法
US10396040B2 (en) Method for fabricating electronic package having a protruding barrier frame
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
TW201818529A (zh) 電子封裝件及其製法
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
US11728178B2 (en) Method for fabricating electronic package
CN111725146A (zh) 电子封装件及其制法
CN108695299B (zh) 电子封装件及其承载结构与制法
CN107895717B (zh) 电子封装件及其制法
CN112054005B (zh) 电子封装件及其制法
CN108807294B (zh) 封装结构及其制法
TW201904011A (zh) 電子封裝件及其製法
CN108447829B (zh) 封装结构及其制法
CN107958894B (zh) 电子封装件及其制法
CN116153873A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant