CN107958894B - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN107958894B
CN107958894B CN201610947590.8A CN201610947590A CN107958894B CN 107958894 B CN107958894 B CN 107958894B CN 201610947590 A CN201610947590 A CN 201610947590A CN 107958894 B CN107958894 B CN 107958894B
Authority
CN
China
Prior art keywords
layer
alignment
electronic package
electronic
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610947590.8A
Other languages
English (en)
Other versions
CN107958894A (zh
Inventor
陈彦亨
江政嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN107958894A publication Critical patent/CN107958894A/zh
Application granted granted Critical
Publication of CN107958894B publication Critical patent/CN107958894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种电子封装件及其制法，包括：承载结构、设于该承载结构上的电子元件与屏蔽件、形成于该承载结构上以包覆该电子元件与该屏蔽件的包覆层、形成于该包覆层上并电性连接该屏蔽件的金属层、以及位于该包覆层侧面的对位件，使该电子元件外围覆盖有屏蔽件与金属层，避免该电子元件受外界的电磁干扰。

Description

电子封装件及其制法
技术领域
本发明有关一种封装技术，尤指一种半导体封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装件微型化(miniaturization)的封装需求，发展出晶圆级封装（Wafer LevelPackaging，简称WLP）的技术。
图1A至图1E为现有晶圆级半导体封装件1的制法的剖面示意图。
如图1A所示，形成一热化离形胶层（thermal release tape）100于一承载件10上；接着，置放多个半导体元件11于该热化离形胶层100上，该些半导体元件11具有相对的作用面11a与非作用面11b，各该作用面11a上均具有多个电极垫110，且各该作用面11a黏着于该热化离形胶层100上。
如图1B所示，形成一封装胶体14于该热化离形胶层100上，以包覆该半导体元件11。
如图1C所示，烘烤该封装胶体14，同时硬化该热化离形胶层100，而移除该热化离形胶层100与该承载件10，以外露出该半导体元件11的作用面11a。
如图1D所示，形成一线路结构16于该封装胶体14与该半导体元件11的作用面11a上，令该线路结构16电性连接该电极垫110。接着，形成一绝缘保护层18于该线路结构16上，且该绝缘保护层18外露该线路结构16的部分表面，以供结合如焊球的导电元件17。
如图1E所示，沿如图1D所示的切割路径L进行切单制程，以获取多个半导体封装件1。
然而，现有半导体封装件1于运作时，因其不具有用于防止电磁干扰（Electromagnetic interference，简称EMI）的屏蔽(shielding)结构，故该半导体元件11容易遭受到外界的电磁干扰(EMI)，导致该半导体封装件1的电性运作功能不正常，因而影响整体该半导体封装件1的电性效能。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，以避免电子元件受外界的电磁干扰。
本发明的电子封装件，包括：承载结构；电子元件，其设于该承载结构上；屏蔽件，其设于该承载结构上；包覆层，其形成于该承载结构上，以令该包覆层包覆该电子元件与该屏蔽件；金属层，其形成于该包覆层上并电性连接该屏蔽件；以及对位件，其位于该包覆层的侧面。
本发明还提供一种电子封装件的制法，包括：设置电子元件、屏蔽件与对位件于一承载结构上；形成包覆层于该承载结构上，以令该包覆层包覆该电子元件与屏蔽件，且令该对位件外露于该包覆层；以及形成金属层于该包覆层上，且令该金属层电性连接该屏蔽件。
前述的制法中，该对位件为盒体。
前述的制法中，该对位件具有外露于该包覆层的容置空间，以作为对位基准。还包括移除该包覆层的部分材质及该对位件的部分材质，使该容置空间外露于该包覆层。
前述的电子封装件及其制法中，该电子元件电性连接该承载结构。
前述的电子封装件及其制法中，该屏蔽件电性连接该承载结构。
前述的电子封装件及其制法中，该屏蔽件外露于该包覆层，例如，通过该对位件作为对位基准，以于该包覆层中形成外露该屏蔽件的凹部，因此，该金属层延伸至该凹部中，以接触该屏蔽件。
前述的电子封装件及其制法中，该金属层接触该屏蔽件。
前述的电子封装件及其制法中，该金属层还形成于该对位件上。
前述的电子封装件及其制法中，该对位件的高度高于该电子元件的高度。
前述的电子封装件及其制法中，该对位件的上表面齐平该包覆层的上表面。
前述的电子封装件及其制法中，该对位件的硬度小于布氏硬度650HB。
由上可知，本发明的电子封装件及其制法，主要通过该电子元件外围覆盖有该屏蔽件与该金属层，以于该电子封装件运作时，该电子元件不会遭受电磁干扰，故相比于现有技术，本发明的电子封装件的电性运作功能得以正常运作，避免电性效能受到影响。
附图说明
图1A至图1E为现有半导体封装件的制法的剖面示意图；以及
图2A至图2F为本发明的电子封装件的制法的剖面示意图。
符号说明：
1 半导体封装件
10 承载件
100 热化离形胶层
11 半导体元件
11a,21a 作用面
11b,21b 非作用面
110 电极垫
14 封装胶体
16 线路结构
17,26 导电元件
18 绝缘保护层
2 电子封装件
20 承载结构
20a 第一侧
20b 第二侧
200 线路层
201 绝缘层
21,21’ 电子元件
210 导电凸块
210’ 焊线
22 屏蔽件
23 对位件
230 容置空间
24 包覆层
24a 第一表面
24b 第二表面
24c 侧面
240,240’ 凹部
25,250 金属层
260 凸块底下金属层
L 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一承载结构20，其具有相对的第一侧20a与第二侧20b，且于该承载结构20的第一侧20a上设有相互分隔的至少一电子元件21,21’、多个屏蔽件22与多个对位件23。
于本实施例中，该承载结构20为具有核心层的线路结构或无核心层（coreless）的线路结构，其具有绝缘层201与设于该绝缘层201上的线路层200，如扇出(fan out)型重布线路层（redistribution layer，简称RDL），且形成该线路层200的材质为铜，而形成该绝缘层201的材质为如聚对二唑苯（Polybenzoxazole，简称PBO）、聚酰亚胺（Polyimide，简称PI）、预浸材（Prepreg，简称PP）等的介电材。应可理解地，该承载结构20也可为其它承载晶片的承载件，如有机板材、晶圆（wafer）、或其他具有金属布线（routing）的载板，并不限于上述。
此外，该电子元件21,21’为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体晶片，且该被动元件例如为电阻、电容及电感。具体地，该电子元件21,21’为射频晶片（例如：蓝牙晶片或Wi-Fi晶片），但也可为其它不受电磁波干扰的电子元件。例如，该电子元件21具有相对的作用面21a及非作用面21b，该作用面21a具有多个电极垫(图略)，其通过多个如焊锡材料的导电凸块210以覆晶方式设于该承载结构20上并电性连接该线路层200；或者，该电子元件21’可通过多个焊线210’以打线方式电性连接该线路层200。然而，有关该电子元件电性连接该承载结构的方式不限于上述。
又，该屏蔽件22为导电材板体，其立设于该承载结构20上且位于各该电子元件21,21’周围并电性连接该线路层200，以通过该些屏蔽件22作为电磁波屏障，而防止各该电子元件21,21’之间相互电磁波（或信号）干扰。
另外，该对位件23为绝缘材、半导体材或导电材，其硬度小于布氏硬度650HB（较佳为小于15HB，最佳为小于7.0HB），且该对位件23相对该第一侧20a的高度h高于该电子元件21,21’相对该第一侧20a的高度t，且其呈现盒体状，例如，具有至少一容置空间230，而该容置空间230朝该第一侧20a的方向封盖。具体地，该对位件23的设置位置可位在该电子元件21,21’及该屏蔽件22整体的外围，例如位于该第一侧20a的虚设(dummy)区域，即未设有线路的区域，也就是位于后续进行切单的切割路径上，以减少材料的耗损。应可理解地，该对位件23也可为中空状或实心状，如虚设盖体(dummy lid)。
如图2B所示，形成一包覆层24于该承载结构20的第一侧20a上，以令该包覆层24包覆该电子元件21,21’、该些屏蔽件22与该些对位件23。接着，形成多个如焊球的导电元件26于该承载结构20的第二侧20b的线路层200上，以供后续接置如封装结构或其它结构（如晶片）的电子装置（图略）。
于本实施例中，该包覆层24为绝缘材，如聚酰亚胺（polyimide，简称PI）、干膜（dryfilm）、环氧树脂（expoxy）或封装材（molding compound），其可用压合（lamination）或模压（molding）的方式形成于该承载结构20的第一侧20a上。
此外，该包覆层24具有相对的第一表面24a与第二表面24b，使该包覆层24的第一表面24a结合至该承载结构20的第一侧20a上。
又，于最外层的线路层200上可形成一凸块底下金属层（Under Bump Metallurgy，简称UBM）260，以利于结合该导电元件26。
如图2C所示，移除该包覆层24的第二表面24b的部分材质及该对位件23的部分材质，使该些对位件23的容置空间230外露于该包覆层24的第二表面24b。
于本实施例中，通过研磨方式或激光方式移除该包覆层24的第二表面24b的部分材质及该对位件23的部分材质，且该包覆层24的第二表面24b(上表面)可齐平该些对位件23的上表面（或该容置空间230的端面）。应可理解地，由于该对位件23高于该电子元件21,21’与焊线210’，故于研磨时不会磨伤该电子元件21,21’与焊线210’。
此外，当形成该包覆层24时，该包覆层24的第二表面24b已齐平该些对位件23的表面，故只需移除该对位件23的部分材质，使该容置空间230外露于该包覆层24的第二表面24b，而不需移除该包覆层24的部分材质。
或者，该些对位件23的容置空间230也可朝上设置（即朝远离该第一侧20a的方向外露），故当形成该包覆层24时，该包覆层24可形成于该容置空间230中或不形成于该容置空间230中，且只需移除该包覆层24的部分材质，另视需求可移除或不移除该对位件23的部分材质。
如图2D所示，形成多个凹部240于该包覆层24的第二表面24b上，使该些屏蔽件22的端部外露于该凹部240。
于本实施例中，是以该对位件23（或该容置空间230）作为对位基准，通过激光烧除该包覆层24的部分材质，以形成该些凹部240。
如图2E所示，通过如电镀的方式形成一金属层25于该包覆层24的第二表面24b与该对位件23上，且该金属层250延伸至该凹部240中，使该金属层250接触该屏蔽件22，以令该金属层25,250电性连接该屏蔽件22，以供作为电磁屏蔽隔间(EMI partition)。
于本实施例中，形成该金属层25,250的材质如金、银、铜(Cu)、镍(Ni)、铁(Fe)、铝(Al)、不锈钢(Sus)等。
此外，也可通过涂布(coating)、溅镀（sputtering）、化镀、无电镀或蒸镀等方式形成该金属层25,250。
又，于其它实施例中，该金属层25也可延伸至该容置空间230中。
如图2F所示，将该对位件23的容置空间230作为切割路径，而沿其进行切单制程，以得到本发明的电子封装件2，且该对位件23的部分材质可保留于该包覆层24的侧面24c上。
因此，本发明的电子封装件2的制法通过该些电子元件21,21’外围覆盖有该屏蔽件22与该金属层25，故该电子封装件2于运作时，该些电子元件21,21’不会遭受外界的电磁干扰(EMI)，且该些电子元件21,21’之间也不会相互电磁干扰，因而该电子封装件2的电性运作功能得以正常，进而不会影响整体该电子封装件2的电性效能。
此外，通过该对位件23作为对位基准，以于形成该些凹部240时，能有效外露该些屏蔽件22。相对地，若未设置该对位件23，于形成该凹部240时将会移位(shift)而未对齐于该屏蔽件22上方，因而无法外露该屏蔽件22，如图2D所示的凹部240’（以虚线表示），导致该金属层250无法与该屏蔽件22接触电性导通，进而衍生产品不良的问题。
本发明还提供一种电子封装件2，其包括：一承载结构20、至少一电子元件21,21’、一屏蔽件22、一包覆层24、一金属层25,250以及一对位件23。
所述的电子元件21,21’设于该承载结构20上并电性连接该承载结构20。
所述的屏蔽件22设于该承载结构20上并电性连接该承载结构20。
所述的包覆层24形成于该承载结构20上，以令该包覆层24包覆该电子元件21,21’与该屏蔽件22。
所述的金属层25,250形成于该包覆层24上并电性连接该屏蔽件22，且还形成于该对位件23上。
所述的对位件23位于该包覆层24的侧面24c，且该对位件23可作为屏蔽结构。
于一实施例中，该屏蔽件22外露于该包覆层24，例如，该包覆层24具有外露该屏蔽件22的凹部240，使该金属层250延伸至该凹部240中，以接触该屏蔽件22。
于一实施例中，该对位件23的高度h高于该电子元件21,21’的高度t，且该对位件23的上表面齐平该包覆层24的上表面(包覆层24的第二表面24b)。
综上所述，本发明的电子封装件及其制法，通过该屏蔽件与该金属层的设计，以于运作该电子封装件时，能避免该电子元件遭受电磁干扰，故该电子封装件的电性运作功能得以正常运作，而该电子封装件的电性效能不会受到影响。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种电子封装件，其特征为，该电子封装件包括：
承载结构；
电子元件，其设于该承载结构上；
屏蔽件，其设于该承载结构上；
包覆层，其形成于该承载结构上，以令该包覆层包覆该电子元件与该屏蔽件；
对位件，其位于该包覆层的侧面，且该包覆层通过该对位件作为对位基准，以形成外露该屏蔽件的凹部；以及
金属层，其形成于该包覆层上并电性连接该屏蔽件。
2.如权利要求1所述的电子封装件，其特征为，该电子元件电性连接该承载结构。
3.如权利要求1所述的电子封装件，其特征为，该屏蔽件具多个并位于该电子元件周围，且该屏蔽件电性连接该承载结构。
4.如权利要求1所述的电子封装件，其特征为，该屏蔽件的端部外露于该包覆层。
5.如权利要求1所述的电子封装件，其特征为，该金属层延伸至该凹部中，以接触该屏蔽件。
6.如权利要求1所述的电子封装件，其特征为，该金属层接触该屏蔽件。
7.如权利要求1所述的电子封装件，其特征为，该金属层还形成于该对位件上。
8.如权利要求1所述的电子封装件，其特征为，该对位件的高度高于该电子元件的高度。
9.如权利要求1所述的电子封装件，其特征为，该对位件的上表面齐平该包覆层的上表面。
10.如权利要求1所述的电子封装件，其特征为，该对位件的硬度小于布氏硬度650HB。
11.一种电子封装件的制法，其特征为，该制法包括：
设置电子元件、屏蔽件与对位件于一承载结构上；
形成包覆层于该承载结构上，以令该包覆层包覆该电子元件与屏蔽件，且令该对位件外露于该包覆层；
该包覆层通过该对位件作为对位基准，以形成外露该屏蔽件的凹部；以及
形成金属层于该包覆层上，且令该金属层电性连接该屏蔽件。
12.如权利要求11所述的电子封装件的制法，其特征为，该金属层延伸至该凹部中，以接触该屏蔽件。
13.如权利要求11所述的电子封装件的制法，其特征为，该金属层还形成于该对位件上。
14.如权利要求11所述的电子封装件的制法，其特征为，该对位件的高度高于该电子元件的高度。
15.如权利要求11所述的电子封装件的制法，其特征为，该对位件的上表面齐平该包覆层的上表面。
16.如权利要求11所述的电子封装件的制法，其特征为，该对位件为盒体。
17.如权利要求11所述的电子封装件的制法，其特征为，该对位件具有外露于该包覆层的容置空间，以作为该对位基准。
18.如权利要求17所述的电子封装件的制法，其特征为，该制法还包括移除该包覆层的部分材质及该对位件的部分材质，使该容置空间外露于该包覆层。
19.如权利要求11所述的电子封装件的制法，其特征为，该对位件的硬度小于布氏硬度650HB。
CN201610947590.8A 2016-10-14 2016-10-26 电子封装件及其制法 Active CN107958894B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105133233A TWI601248B (zh) 2016-10-14 2016-10-14 電子封裝件及其製法
TW105133233 2016-10-14

Publications (2)

Publication Number Publication Date
CN107958894A CN107958894A (zh) 2018-04-24
CN107958894B true CN107958894B (zh) 2019-12-17

Family

ID=61011305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610947590.8A Active CN107958894B (zh) 2016-10-14 2016-10-26 电子封装件及其制法

Country Status (2)

Country Link
CN (1) CN107958894B (zh)
TW (1) TWI601248B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020199B (zh) * 2019-05-29 2022-03-08 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法
TWI723414B (zh) * 2019-06-05 2021-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
WO2024087201A1 (zh) * 2022-10-28 2024-05-02 宏启胜精密电子(秦皇岛)有限公司 电路板组件及其制造方法、封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165563A (zh) * 2011-12-16 2013-06-19 矽品精密工业股份有限公司 半导体封装件及其制法
CN105097784A (zh) * 2014-05-16 2015-11-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN105552059A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装结构和半导体工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327015B2 (en) * 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US7829981B2 (en) * 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US9373016B2 (en) * 2010-03-11 2016-06-21 Datalogic Ip Tech S.R.L. Image capturing device
US8105872B2 (en) * 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
US9673150B2 (en) * 2014-12-16 2017-06-06 Nxp Usa, Inc. EMI/RFI shielding for semiconductor device packages
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165563A (zh) * 2011-12-16 2013-06-19 矽品精密工业股份有限公司 半导体封装件及其制法
CN105097784A (zh) * 2014-05-16 2015-11-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN105552059A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装结构和半导体工艺

Also Published As

Publication number Publication date
CN107958894A (zh) 2018-04-24
TWI601248B (zh) 2017-10-01
TW201814849A (zh) 2018-04-16

Similar Documents

Publication Publication Date Title
US10276401B2 (en) 3D shielding case and methods for forming the same
US10593629B2 (en) Semiconductor package with a conductive casing for heat dissipation and electromagnetic interference (EMI) shield and manufacturing method thereof
KR101538573B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2019096873A (ja) パッケージ構造体及びパッケージ構造体の製造方法
US9837384B2 (en) Fan-out multi-chip package with plurality of chips stacked in staggered stack arrangement
CN111146177A (zh) 半导体封装件
US20230343603A1 (en) Electronic package and method for fabricating the same
TW201818529A (zh) 電子封裝件及其製法
CN107958894B (zh) 电子封装件及其制法
CN112992837A (zh) 电子封装件及其制法
CN110797293A (zh) 封装堆叠结构及其制法暨封装结构
CN108695299B (zh) 电子封装件及其承载结构与制法
CN107895717B (zh) 电子封装件及其制法
CN109087896B (zh) 电子封装件及其制法
CN112054005B (zh) 电子封装件及其制法
CN113078139A (zh) 电子封装件及其制法
CN111883506A (zh) 电子封装件及其承载基板与制法
US11973039B2 (en) Semiconductor device package and method of manufacturing the same
CN107946285B (zh) 电子封装件及其制法
CN111490025B (zh) 电子封装件及其封装基板与制法
CN108807294B (zh) 封装结构及其制法
US20170317031A1 (en) Fabrication Method OF A Package Substrate
KR20230170554A (ko) Fod 재료를 사용한 선택적 차폐 반도체 디바이스 및 그 제조 방법
KR20240009340A (ko) 전기 커넥터의 오염을 피하기 위한 2개 단계의 공정에서 emi 차폐 재료를 형성하는 반도체 디바이스 및 그 방법
CN117727719A (zh) 半导体装置和堆叠混合基底的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant