CN111146177A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111146177A
CN111146177A CN201910843672.1A CN201910843672A CN111146177A CN 111146177 A CN111146177 A CN 111146177A CN 201910843672 A CN201910843672 A CN 201910843672A CN 111146177 A CN111146177 A CN 111146177A
Authority
CN
China
Prior art keywords
layer
encapsulant
semiconductor package
frame
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910843672.1A
Other languages
English (en)
Inventor
姜明杉
高永宽
朴庸镇
文善希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111146177A publication Critical patent/CN111146177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供了一种半导体封装件，所述半导体封装件包括：连接结构，包括绝缘层、设置在所述绝缘层上的重新分布层以及贯穿所述绝缘层并且连接到所述重新分布层的连接过孔；框架，设置在所述连接结构上并且具有通孔；半导体芯片，设置在所述通孔中，位于所述连接结构上并且具有被设置为面对所述连接结构的连接焊盘；以及无源组件，设置在所述框架上。

Description

半导体封装件
本申请要求于2018年11月6日在韩国知识产权局提交的第10-2018-0135186号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种将半导体芯片与无源组件一起模块化成单个封装件的半导体封装件。
背景技术
随着用于移动装置的显示器的尺寸的增大，对增大电池的容量的需求增加。随着电池的容量的增大，电池在移动装置中占据的面积增大，因此需要减小印刷电路板(PCB)的尺寸。因此，安装组件的面积减小，使得对模块化的兴趣不断增加。
此外，安装多个组件的现有技术的示例可包括板上芯片(COB)技术。COB方式是将各个无源元件和半导体封装件安装在印刷电路板(诸如，主板)上的方式。然而，尽管这样的方式在成本方面具有优势，但需要宽的安装区域以保持组件之间的最小间隔，组件之间的电磁干扰(EMI)大，并且半导体芯片与组件之间的距离大，这导致电噪声增大。
发明内容
本公开的一方面可提供一种具有新型结构的半导体封装件，所述新型结构能够使半导体芯片的安装面积和无源组件的安装面积显著减小，并且通过将所述无源组件设置在框架上而进行表面安装和调谐容量。
根据本公开的一方面，一种半导体封装件可包括：连接结构，包括绝缘层、设置在所述绝缘层上的重新分布层以及贯穿所述绝缘层并且连接到所述重新分布层的连接过孔；框架，设置在所述连接结构上并且具有通孔；半导体芯片，设置在所述通孔中，位于所述连接结构上并且具有面对所述连接结构的连接焊盘；以及无源组件，设置在所述框架上。
所述半导体封装件还可包括：第一包封剂，覆盖所述半导体芯片的至少一部分；以及第二包封剂，覆盖所述无源组件的至少一部分。
所述第二包封剂可覆盖所述第一包封剂。
所述第一包封剂和所述第二包封剂可形成不连续的界面。
所述第一包封剂可以是ABF(Ajinomoto Build-up Film)层，并且所述第二包封剂可以是模制层。
所述半导体封装件还可包括异质材料层，所述异质材料层嵌入在所述第一包封剂中并且具有从所述第一包封剂的侧表面暴露的一个表面。
所述第二包封剂可覆盖所述异质材料层的从所述第一包封剂暴露的所述一个表面。
所述异质材料层的与所述异质材料层的从所述第一包封剂暴露的所述一个表面相对的表面可以与所述框架的面对所述半导体芯片的侧表面大体上共面。
所述异质材料层可利用与所述框架的材料相同的材料形成，并且可利用与所述第一包封剂的材料不同的材料形成。
所述第一包封剂可在填充所述通孔的同时覆盖所述半导体芯片的上表面，并且可延伸以覆盖所述框架的上表面的一部分。
所述半导体封装件还可包括布线层，所述布线层设置在所述框架的上表面上，并且所述无源组件可表面安装在所述布线层上。
所述无源组件的外电极的最外层可包括锡(Sn)组分。
所述布线层的一部分可以是围绕所述半导体芯片设置的蚀刻防止层，并且所述第一包封剂可覆盖所述蚀刻防止层的上表面的一部分。
所述半导体封装件还可包括第二绝缘层，所述第二绝缘层设置在所述框架的所述上表面上并且具有使所述布线层的一部分暴露的开口，并且所述第二绝缘层可以与所述第一包封剂分开，并且覆盖所述蚀刻防止层的所述上表面的一部分。
所述第二绝缘层和所述第一包封剂可利用相同的材料形成。
所述第二绝缘层的设置在所述框架上的部分的厚度可小于所述第一包封剂的设置在所述框架的所述上表面上的部分的厚度。
所述半导体封装件还可包括焊料，所述焊料填充所述第二绝缘层中的所述开口的至少一部分，并且设置在所述无源组件的所述外电极与所述布线层的所述一部分之间。
所述第二包封剂可接触所述蚀刻防止层。
所述蚀刻防止层可具有凹陷，所述凹陷填充有所述第二包封剂的一部分。
所述布线层可设置在所述半导体芯片的其上设置有所述连接焊盘的有效表面与所述半导体芯片的与所述有效表面相对的无效表面之间的高度上。
所述半导体封装件还可包括电磁波屏蔽层，所述电磁波屏蔽层设置在所述第二包封剂的表面上。
所述电磁波屏蔽层可从所述第二包封剂的所述表面延伸，以覆盖所述框架的侧表面和所述连接结构的侧表面。
所述电磁波屏蔽层可连接到所述连接结构的所述重新分布层的一部分。
根据本公开的一方面，一种半导体封装件可包括：框架，包括嵌入在所述框架中的布线过孔，并且具有通孔；第一布线层和第二布线层，附着到所述框架，并且通过所述布线过孔而彼此连接；半导体芯片，设置在所述通孔中，并且具有连接焊盘；连接结构，所述半导体芯片和所述框架设置在所述连接结构上，所述连接结构包括绝缘层、设置在所述绝缘层上的重新分布层以及贯穿所述绝缘层且分别将所述连接焊盘和所述第二布线层连接到所述重新分布层的连接过孔；以及无源组件，设置在所述第一布线层上，并且与所述连接结构分开。
所述半导体封装件还可包括：第一包封剂，覆盖所述半导体芯片的至少一部分；以及第二包封剂，覆盖所述无源组件的至少一部分并且覆盖所述第一包封剂的至少一部分。
所述第一包封剂和所述第二包封剂可利用不同的材料制成。
所述半导体封装件还可包括异质材料层，所述异质材料层嵌入在所述第一包封剂中，利用与所述第一包封剂的材料不同的材料制成，并且具有从所述第一包封剂的侧表面暴露的一个表面。所述异质材料层的暴露的所述一个表面可被所述第二包封剂覆盖。
所述第一布线层的一部分可以是蚀刻防止层，并且所述蚀刻防止层的一部分接触所述第二包封剂的一部分。
所述半导体封装件还可包括第二绝缘层，所述第二绝缘层设置在所述框架上，并且所述第一包封剂和所述第二绝缘层分别设置在接触所述蚀刻防止层的所述一部分的所述第二包封剂的所述一部分的相对侧部上。所述第二绝缘层与所述第一包封剂可利用相同的材料制成并且具有不同的厚度。
所述蚀刻防止层可具有凹陷，所述凹陷填充有所述第二包封剂的所述一部分。
所述半导体封装件还可包括电磁波屏蔽层，所述电磁波屏蔽层设置在所述第二包封剂的表面上，并且从所述第二包封剂的所述表面延伸，以覆盖所述框架的侧表面和所述连接结构的侧表面。
所述半导体封装件还可包括焊料，所述焊料使所述无源组件与所述第一布线层彼此连接。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在封装之前和在封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出半导体封装件的示例的示意性截面图；
图10是图9的半导体封装件当从上方观察时的平面图，并且示出了作为主要组件的半导体芯片和无源组件；
图11至图20是示出制造图9的半导体封装件的工艺的示例的示意图；
图21至图24示出了根据修改的示例的半导体封装件；以及
图25是示出当根据本公开中的示例性实施例的半导体封装件应用于电子装置时的效果的示意性平面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚，可夸大或缩小组件的形状、尺寸等。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板个人计算机(PC)、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，印刷电路板1110(诸如，主板等)可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到印刷电路板1110。另外，可物理连接或电连接到印刷电路板1110或者可不物理连接或电连接到印刷电路板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能无法被使用，而是可被封装并且在封装状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度的差异的存在而需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在封装之前和在封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并包括诸如铝(Al)等的导电材料；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222非常小，因此难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接焊盘2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑的尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因在于：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2301重新分布，并且在扇入型半导体封装件2200安装在印刷电路板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的印刷电路板2302中，在扇入型半导体封装件2200嵌入在印刷电路板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在印刷电路板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外部。这里，还可在连接结构2140上形成钝化层2150，并且还可在钝化层2150的开口中形成凸块下金属层2160。还可在凸块下金属层2160上形成焊球2170。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和布线层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到位于半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与印刷电路板(PCB)(诸如具有与扇出型半导体封装件的规格、用途等不同的规格、用途等并且具有嵌入其中的扇入型半导体封装件的印刷电路板)的概念不同的概念。
在下文中，将参照附图描述具有如下新型结构的半导体封装件：该新型结构能够显著减小半导体芯片的安装面积和无源组件的安装面积、能够显著减小半导体芯片与无源组件之间的电路径、能够显著减少诸如起伏或裂纹的工艺缺陷以及能够通过加工通路孔而使无源组件的电极与连接过孔容易地连接。
图9是示出半导体封装件的示例的示意性截面图。图10是示出图9的半导体封装件当从上方观察时的平面图，并且示出了作为主要组件的半导体芯片和无源组件。
参照图9和图10，根据示例性实施例的半导体封装件100可包括连接结构140、框架111、半导体芯片120以及无源组件125和126。半导体芯片120可设置在框架111的通孔H中，使得连接焊盘122面对连接结构140，并且无源组件125和126可设置在框架111上。此外，半导体芯片120可由第一包封剂131覆盖和保护，并且无源组件125和126可由第二包封剂132覆盖和保护。尽管图9示出了半导体芯片120以及无源组件125和126分别由第一包封剂131和第二包封剂132密封，但也可仅半导体芯片120以及无源组件125和126中的一些被覆盖，只要展现出保护功能即可。
在根据本示例性实施例的半导体封装件100中，无源组件125和126可以与半导体芯片120一起设置在单个封装件中并在单个封装件中被模块化。因此，可显著减小组件之间的间隔，并且可显著减小印刷电路板(诸如，主板)上的组件的安装面积。此外，可显著减小半导体芯片120与无源组件125和126之间的电路径，以解决噪声问题。此外，可执行两个步骤或更多个步骤的密封工艺，而不是单次密封，因此，取决于无源组件125和126的安装缺陷的半导体芯片120的良率问题或者在安装无源组件125和126时产生的异物的影响可显著减小。
连接结构140可包括：绝缘层141；重新分布层142，设置在绝缘层141上；以及连接过孔143，贯穿绝缘层141并且连接到重新分布层142。具有如上所述的形式的连接结构140可使半导体芯片120的连接焊盘122重新分布。此外，连接结构140可将半导体芯片120的连接焊盘122电连接到无源组件125和126等。半导体芯片120的具有各种功能的数十至数百万个连接焊盘122可通过连接结构140重新分布。连接结构140可被设计有比附图中示出的层数少的层或者比附图中示出的层数多的层。
绝缘层141中的每个绝缘层的材料可以是绝缘材料。在这种情况下，除了如上所述的绝缘材料之外，感光介电材料(诸如，PID树脂)也可用作绝缘材料。也就是说，绝缘层141可以是感光介电层。当绝缘层141具有感光介电性质时，绝缘层141可形成为具有较小的厚度，并且可更容易地实现连接过孔143的精细的节距。绝缘层141可以是包括绝缘树脂和无机填料的感光介电层。当绝缘层141具有多层时，多层的材料可彼此相同，并且如有需要，也可彼此不同。当绝缘层141具有多层时，多层可根据工艺而彼此一体化，使得多层之间的边界也可以不明显。
重新分布层142可基本上用于使连接焊盘122重新分布。重新分布层142的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。重新分布层142可根据相应层的设计执行各种功能。例如，重新分布层142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案(诸如，数据信号图案等)。此外，重新分布层142可包括过孔焊盘(via pad)、连接端子焊盘等。
连接过孔143可使形成在不同层上的重新分布层142、连接焊盘122、无源组件125和126等彼此电连接，从而在半导体封装件100中形成电路径。连接过孔143的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。连接过孔143可以是使用金属材料完全填充的填充型过孔，或者可以是金属材料沿着通路孔的壁而形成的共形型过孔。
框架111可设置在连接结构140上，并且可具有通孔H。半导体芯片120等可设置在通孔H中。尽管本示例性实施例示出了具有一个通孔H的结构，但是如有需要，半导体芯片120的数量可增加，或者通孔H的数量可增加。此外，如所示出的，框架111的厚度可小于半导体芯片120的厚度，从而减小半导体封装件100的总厚度。然而，在一些情况下，框架111的厚度可等于或大于半导体芯片120的厚度。
框架111的材料不受具体限制。例如，可使用绝缘材料作为框架111的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、热固性树脂或热塑性树脂与无机填料(诸如，二氧化硅)一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF(Ajinomoto Build up Film)等)。
布线层112a可形成在框架111的上表面上。此外，布线层112b还可形成在框架111的下表面上。在这种情况下，位于框架111的下表面上的布线层112b可嵌入在框架111中。如所示出的，形成在框架111的表面上的布线层112a和112b可通过贯穿框架111的布线过孔113而彼此连接。布线层112a可设置在半导体芯片120的其上设置有连接焊盘122的有效表面与半导体芯片120的与有效表面相对的无效表面之间的高度上。
布线过孔113可使形成在不同层上的布线层112a和112b彼此电连接，从而在框架111中形成电路径。布线过孔113的材料也可以是导电材料。布线过孔113可使用导电材料完全填充，或者导电材料可沿着通路孔的壁表面形成。布线过孔113还可通过已知的镀覆工艺形成，并且可各自包括种子层和导体层。
在本示例性实施例中，无源组件125和126可表面安装(SMT)在布线层112a上，并且可通过焊料185电结合且机械结合到布线层112a。与当无源组件125和126设置在连接结构140上时不同，当无源组件125和126设置在框架111上时，无源组件125和126可以是表面安装的，并且将在下面描述与此相关的优点。
另外，设置在框架111的上表面上的布线层112a的一部分可用作围绕半导体芯片120设置的蚀刻防止层112S，并且如下所述，当执行针对第一包封剂131的外周的激光处理时，可执行蚀刻防止功能。
半导体芯片120可设置在通孔H中，并且可设置在连接结构140上，使得连接焊盘122面对连接结构140。半导体芯片120可以是在单个芯片中集成数量为数百至数百万的元件或更多的元件而设置的集成电路(IC)。在这种情况下，IC可以是例如电源管理IC(PMIC)，但不限于此，IC可以是：存储器芯片，诸如，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等；应用处理器芯片，诸如，中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如，模拟数字转换器、专用IC(ASIC)等。
半导体芯片120可以是其中没有形成单独的凸块或布线层的处于裸态的集成电路。集成电路可基于有效晶圆形成。在这种情况下，半导体芯片120的主体121的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体121上。连接焊盘122可将半导体芯片120电连接到其他组件。连接焊盘122中的每个连接焊盘的材料可以是导电材料(诸如，铝(Al)等)，而没有具体限制。使连接焊盘122暴露的钝化层123可形成在主体121上，并且可以是氧化物膜、氮化物膜等或者氧化物膜和氮化物膜的双层。绝缘层(未示出)等还可设置在其他需要的位置。此外，半导体芯片120的其上设置有连接焊盘122的表面可以是有效表面，并且半导体芯片120的与有效表面相对的表面可以是无效表面。在这种情况下，当钝化层123形成在半导体芯片120的有效表面上时，半导体芯片120的有效表面可基于钝化层123的最低表面确定位置关系。
无源组件125和126可设置在框架111上，具体地，可表面安装在设置在框架111的上表面上的布线层112a上。无源组件125和126分别可以是电容器(诸如，多层陶瓷电容器(MLCC)或低电感片式电容器(LICC))、电感器(诸如，功率电感器)和磁珠。无源组件125和126可以是相同种类的元件或不同种类的元件，并且示出为具有彼此相同的尺寸，但可具有不同的尺寸。此外，无源组件125和126的数量不受具体限制，而是可比在附图中示出的数量多或者比在附图中示出的数量少。
在本示例性实施例中，无源组件125和126表面安装在框架111上，而不需要将无源组件125和126嵌入在框架111中，并且没有必要为了有助于无源组件125和126的嵌入而限制外电极180和181(例如，Cu电极)的尺寸和材料。无源组件125和126的外电极180和181的最外层可包括Sn组分，结果，无源组件125和126可使用诸如焊料185的导电粘合材料而有效地安装。此外，当无源组件125和126嵌入在框架111中时，难以调谐所需的容量，但是当无源组件125和126表面安装在框架111上时，可有效地执行调谐处理，这在无源组件125和126用于滤波器时是更有益的。
第一包封剂131可覆盖半导体芯片120。具体地，第一包封剂131可在填充通孔H的同时覆盖半导体芯片120的上表面，并且可延伸以覆盖框架111的上表面的一部分。在这种情况下，如下所述，第一包封剂131的侧表面可以是通过激光加工等加工的表面。此外，如附图中示出的，第一包封剂131可覆盖设置在框架111上的蚀刻防止层112S的上表面的一部分。蚀刻防止层112S的一部分可以与第二包封剂132的使第一包封剂131和绝缘层133彼此分开的一部分接触。蚀刻防止层112S可具有利用第二包封剂132的使第一包封剂131和绝缘层133彼此分开的一部分填充的凹陷112D。
第一包封剂131可包括绝缘材料，并且绝缘材料可以是绝缘树脂或包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、热固性树脂或热塑性树脂中包括增强材料(诸如，无机填料)的树脂(诸如，ABF(AjinomotoBuild up Film)、FR-4、双马来酰亚胺三嗪(BT))等。此外，可使用诸如环氧模塑料(EMC)的模制材料，并且如有需要，也可使用感光介电材料(即，感光包封剂(PIE))。如有需要，还可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸在无机填料和/或诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料作为绝缘材料。作为示例，如在下面将描述的工艺的描述中，第一包封剂131可通过堆叠和加工ABF层实现。此外，第一包封剂131可包括暴露到第一包封剂131的侧表面的异质材料层134，并且异质材料层134可通过如下所述的激光加工而暴露。异质材料层134可利用与框架111的材料相同的材料形成，但是也可利用与第一包封剂131的材料和/或第二包封剂132的材料不同的材料形成。异质材料层134可沿着第一包封剂131的侧面延伸。异质材料层134可具有围绕半导体芯片120的闭环形状。异质材料层134的与其的从第一包封剂131暴露的一个表面相对的表面可以与框架111的面对半导体芯片120的侧表面共面或者大体上共面。
第二包封剂132可覆盖无源组件125和126，并且还可覆盖第一包封剂131。在这种情况下，第一包封剂131和第二包封剂132可形成不连续的界面。第二包封剂132可以是使用EMC等的模制层。与此不同，第二包封剂132可利用绝缘树脂或包括无机填料和绝缘树脂的材料(例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、诸如无机填料的增强材料浸在热固性树脂或热塑性树脂中的树脂(诸如，ABF、FR-4、BT、PID树脂等))形成。如有需要，还可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸在无机填料和/或诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料。
第一包封剂131和第二包封剂132可包括相同的材料，并且可包括不同的材料。即使在第一包封剂131和第二包封剂132包括相同的材料的情况下，也可确认第一包封剂131与第二包封剂132之间的边界。第一包封剂131和第二包封剂132可包括类似的材料，并且材料的颜色可彼此不同。例如，第一包封剂131可比第二包封剂132透明。也就是说，第一包封剂131与第二包封剂132之间的边界可以是明显的。
另外，绝缘层133可设置在框架111的上表面上并且具有使布线层112a的一部分暴露的开口。在这种情况下，如所示出的，绝缘层133可以与第一包封剂131分开，并且可覆盖蚀刻防止层112S的上表面的一部分。此外，如上所述，焊料185可设置在位于无源组件125和126与布线层112a之间的贯穿绝缘层133的区域中，也就是说，焊料185可填充位于绝缘层133中的开口的至少一部分。绝缘层133可利用任意材料形成，只要所述材料具有电绝缘性即可。然而，考虑到工艺效率等，绝缘层133可利用与第一包封剂131的材料相同的材料形成。绝缘层133的设置在框架111上的部分的厚度可小于第一包封剂131的设置在框架111的上表面上的部分的厚度。绝缘层133的设置在框架111上的部分与第一包封剂131的设置在框架111的上表面上的部分可利用相同的材料制成。
钝化层150可保护连接结构140免受外部物理损坏或外部化学损坏。钝化层150可具有使连接结构140的重新分布层142的至少部分暴露的开口。形成在钝化层150中的开口的数量可以是数十至数千。钝化层150可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，钝化层150可利用ABF形成，但不限于此。
凸块下金属层160可改善电连接金属件170的连接可靠性，并且因此改善半导体封装件100的板级可靠性。凸块下金属层160可连接到连接结构140的通过钝化层150的开口暴露的重新分布层142。凸块下金属层160可通过已知的金属化方法使用已知的导电材料(诸如，金属)而形成在钝化层150的开口中，但不限于此。
电连接金属件170可被构造为将半导体封装件100物理连接和/或电连接到外部。例如，半导体封装件100可通过电连接金属件170安装在电子装置的主板上。电连接金属件170可利用低熔点的金属(例如，锡(Sn)或包含锡(Sn)的合金)形成。更具体地，电连接金属件170可利用焊料等形成。然而，这仅是示例，并且电连接金属件170中的每个电连接金属件的材料不具体局限于此。电连接金属件170中的每个电连接金属件可以是焊盘、焊球、引脚等。电连接金属件170可形成为多层结构或单层结构。当电连接金属件170形成为多层结构时，电连接金属件170可包括铜(Cu)柱和焊料。当电连接金属件170形成为单层结构时，电连接金属件170可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且电连接金属件170不限于此。电连接金属件170的数量、间距、布置形式等不受具体限制，而是可由本领域技术人员根据设计细节进行充分修改。例如，根据连接焊盘122的数量，电连接金属件170可按照数十至数千的数量设置，或者还可按照数十至数千或更多的数量或者数十至数千或更少的数量设置。
电连接金属件170中的至少一个可设置在扇出区域中。扇出区域是除了设置有半导体芯片120的区域之外的区域。扇出型封装件可具有比扇入型封装件的可靠性更好的可靠性，可实现多个I/O端子，并且可易于执行3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造成具有小的厚度，并且可具有价格竞争力。
电磁波屏蔽层190可设置在第二包封剂132的表面上，结果，可减小来自外部的EMI干扰。电磁波屏蔽层190可利用磁性材料或导电材料(诸如，金属等)形成，并且可通过溅射工艺或镀覆工艺而形成在第二包封剂132的表面上。与此不同，电磁波屏蔽层190可以以薄膜的形式预先制造并附着到第二包封剂132的表面。然而，电磁波屏蔽层190不是必要组件，并且在一些情况下可被省略。如所示出的，电磁波屏蔽层190可从第二包封剂132的表面延伸，从而覆盖框架111的侧表面和连接结构140的侧表面，结果，可进一步改善屏蔽性能。此外，电磁波屏蔽层190还可连接到连接结构140的重新分布层142的一部分(例如，接地层)。
图11至图20是示出制造图9的半导体封装件的工艺的示例的示意图。
首先，如图11和图12所示，可制备支撑构件200和框架111。支撑构件200可在第二包封剂132形成在其上时用于支撑第二包封剂132，并且可包括可剥离的金属层201和202，使得可剥离的金属层201和202可在后续工艺中被去除。在金属层201和202中，可适当地去除边缘区域和将设置有半导体芯片120的中央区域。框架111可包括布线层112a和112b以及布线过孔113，并且可围绕将设置有半导体芯片120的中央区域设置蚀刻防止层112S。布线层112a和蚀刻防止层112S可利用相同的材料并通过相同的工艺形成，不过本公开不限于此。例如，沉积在框架的上表面上的一个层可被图案化以形成布线层112a和蚀刻防止层112S。例如，支撑构件200和框架111可利用诸如半固化片等的材料形成，并且可利用彼此相同的材料形成。
接着，如图13所示，支撑构件200和框架111可彼此结合并且层叠层203可介于支撑构件200和框架111之间。层叠层203可利用诸如ABF等的材料形成。通过稍后将描述的后续工艺，可保留层叠层203的将变成第一包封剂131的一部分的一部分，并且可保留层叠层203的将变成绝缘层133的另一部分。
接着，如图14所示，可在支撑构件200和框架111中形成通孔H1(也就是图9中示出的通孔H)。通孔可通过激光钻孔和/或机械钻孔或者喷砂来形成。接着，可将第一粘合膜(未示出)附着到框架111的下侧。
接着，如图15所示，可在框架111的通孔中设置半导体芯片120，然后可形成诸如ABF的绝缘层以覆盖半导体芯片120的无效表面，从而实现第一包封剂131。针对用于设置半导体芯片120和实现第一包封剂131的本工艺，可将半导体芯片120设置在通孔H1中并粘附到设置在框架111的下方的第一粘合膜上。因此，在实现第一包封剂131之后，可去除第一粘合膜。
然后，如图16所示，连接结构140可形成为与半导体芯片120的连接焊盘122相邻，从而连接到连接焊盘122。可通过堆叠感光电介质(PID)的层叠件来获得绝缘层141，可通过诸如镀覆的已知的图案形成工艺来获得重新分布层142，并且可通过使绝缘层141曝光和显影来形成孔然后利用导电材料填充所述孔来获得连接过孔143。接着，可通过已知的层叠法或涂覆法形成钝化层150，以覆盖连接结构140。此外，可通过镀覆工艺形成凸块下金属层160，并且凸块下金属层160也可包括种子层和导体层。此外，为了形成上述的连接结构140等，承载件(未示出)可结合到第一包封剂131上。
接着，在去除承载件之后，可通过诸如激光器的装置加工半导体芯片120的外周，以部分地去除第一包封剂131、支撑构件200和层叠层203，从而形成孔H2。在这种情况下，可通过蚀刻防止层112S保护框架111等免受诸如激光器的加工装置影响。由于轻微的过度蚀刻，蚀刻防止层112S的通过孔H2暴露的一部分可被去除。在这种情况下，蚀刻防止层112S可具有由于过度蚀刻而形成的凹陷112D。通过本工艺，可完成第一包封剂131，并且作为支撑构件200的保留部分的异质材料层134可嵌入在第一包封剂131中并且可通过孔H2从第一包封剂131的侧表面暴露。之后，如图18所示，可沿着切割线D在单个封装单元中执行个体化工艺。
接着，如图19所示，支撑构件200的通过孔H2与其它部分分开的部分(即，包括异质材料层134的部分)可以与框架111等分离，并且可通过使用上述的金属层201和202被有效地去除。在支撑构件200的加工工艺和去除支撑构件200之后，源自层叠层203的绝缘层133可保留在框架111上，并且绝缘层133可以与第一包封剂131分开预定间隔。
之后，如图20所示，可部分地去除绝缘层133，以使布线层112a暴露，并且可将无源组件125和126设置在暴露的布线层112a上。如上所述，无源组件125和126可通过使用焊料等进行表面安装，并且在本安装工艺期间，可执行无源组件125和126的容量调谐。之后，可形成第二包封剂132以覆盖无源组件125和126以及第一包封剂131，并且可使用EMC模制工艺。
图21至图24示出了根据修改示例的半导体封装件。在下文中，将主要描述上述示例性实施例中的修改部分。
首先，在图21的示例性实施例的情况下，框架111具有形成有覆盖通孔的侧壁的金属层115的结构，并且可执行电磁波屏蔽功能、散热功能等。金属层115可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，但不限于此。金属层115可延伸到框架111的上表面，以连接到布线层112a，并且金属层115还可用作接地件。在这种情况下，金属层115可电连接到连接结构140的重新分布层142的接地件。
根据图22的示例性实施例的半导体封装件可包括：第一布线层112a和第二布线层112b，分别设置在框架111的上表面和下表面上；以及布线过孔113，贯穿框架111并且使第一布线层112a和第二布线层112b彼此电连接。与上述示例性实施例不同，位于框架111的下方的第二布线层112b可从框架111的下表面突出。此外，如所示出的，布线过孔113可具有沙漏形状。
根据图23的示例性实施例的半导体封装件还可具有修改的框架形式，并且可包括：第一框架111a，与连接结构140接触；第一布线层112a，与第一框架111a接触并且嵌入在第一框架111a中；第二布线层112b，设置在第一框架111a的与第一框架111a的嵌入有第一布线层112a的一个表面相对的另一表面上；第二框架111b，设置在第一框架111a上，并且覆盖第二布线层112b的至少一部分；以及第三布线层112c，设置在第二框架111b上。第一布线层112a、第二布线层112b和第三布线层112c可电连接到连接焊盘122。第一布线层112a和第二布线层112b可通过贯穿第一框架111a的第一布线过孔113a彼此电连接，并且第二布线层112b和第三布线层112c可通过贯穿第二框架111b的第二布线过孔113b彼此电连接。
第一布线层112a可凹入到第一框架111a中。如上所述，当第一布线层112a凹入到第一框架111a中并且第一框架111a的下表面和第一布线层112a的下表面在它们之间具有台阶时，可防止第一包封剂131的材料渗透而污染第一布线层112a的现象。布线层112a、112b和112c中的每者的厚度可比连接结构140的重新分布层142的厚度大。
框架111a和111b中的每者的材料不受具体限制。例如，可使用绝缘材料作为框架111a和111b的材料。在这种情况下，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合的树脂(例如，ABF(Ajinomoto Build-upFilm)等)可用作绝缘材料。可选地，PID树脂也可用作绝缘材料。
当形成用于第一布线过孔113a的孔时，第一布线层112a的焊盘中的一些焊盘可用作阻挡件，因此第一布线过孔113a中的每者具有上表面的宽度比下表面的宽度大的锥形形状在工艺中可以是有利的。在这种情况下，第一布线过孔113a可以与第二布线层112b的焊盘图案一体化。此外，当形成用于第二布线过孔113b的孔时，第二布线层112b的焊盘中的一些焊盘可用作阻挡件，因此第二布线过孔113b中的每者具有上表面的宽度比下表面的宽度大的锥形形状在工艺中可以是有利的。在这种情况下，第二布线过孔113b可以与第三布线层112c的焊盘图案一体化。
在图24的示例性实施例的情况下，半导体封装件可包括：第一框架111a；第一布线层112a和第二布线层112b，分别设置在第一框架111a的下表面和上表面上；第二框架111b，设置在第一框架111a的下表面上，并且覆盖第一布线层112a的至少一部分；第三布线层112c，设置在第二框架111b的下表面上；第三框架111c，设置在第一框架111a的上表面上，并且覆盖第二布线层112b的至少一部分；以及第四布线层112d，设置在第三框架111c的上表面上。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可电连接到连接焊盘122。由于框架可包括大量的布线层112a、112b、112c和112d，因此可进一步简化连接结构140。因此，可抑制取决于在形成连接结构140的工艺中发生的缺陷的良率的减小。此外，第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可通过贯穿第一框架111a的第一布线过孔113a、贯穿第二框架111b的第二布线过孔113b和贯穿第三框架111c的第三布线过孔113c彼此电连接。
第一框架111a可包括与第二框架111b的绝缘材料和第三框架111c的绝缘材料不同的绝缘材料。例如，第一框架111a可以是例如包括芯材料、填料和绝缘树脂的半固化片，并且第二框架111b和第三框架111c可以是包括填料和绝缘树脂的ABF或PID，但不限于此。类似地，贯穿第一框架111a的第一布线过孔113a的平均直径可比贯穿第二框架111b的第二布线过孔113b的平均直径和贯穿第三框架111c的第三布线过孔113c的平均直径大。类似地，布线层112a、112b、112c和112d中的每者的厚度可比连接结构140的重新分布层142的厚度大。
图25是示出当根据本公开中的示例性实施例的半导体封装件应用于电子装置时的效果的示意性平面图。
参照图25，随着用于移动装置1100A和1100B的显示器的尺寸的增大，对增大电池的容量的需求增加。随着电池的容量的增大，电池1180在移动装置中占据的面积增大，因此需要减小印刷电路板1110(诸如，主板)的尺寸。结果，由于组件的安装面积的减小，包括PMIC和无源组件的模块1150占据的面积相应地不断变小。在这种情况下，当将根据上述示例性实施例的半导体封装件应用于模块1150时，由于可显著减小尺寸，因此还可有效地使用减小的面积。
在本公开中，与附图的截面相关的术语“下侧”、“下部”、“下表面”等用于指示向下的方向，并且术语“上侧”、“上部”、“上表面”等用于指示与由术语“下侧”、“下部”、“下表面”等指示的方向相反的方向。然而，这些方向是为了便于解释而定义的，并且权利要求不受如上所述定义的方向的具体限制，并且上部和下部的概念可随时改变。
在说明书中的组件“连接”到另一组件的含义包括两个组件之间通过粘合层的间接连接以及两个组件之间的直接连接。此外，术语“电连接”意味着包括物理连接和物理断开的概念。可理解的是，当用“第一”和“第二”提及元件时，该元件不会由此受到限制。它们可仅用于将该元件与其它元件区分开的目的，并且可不限制元件的顺序和/或重要性。在一些情况下，在不脱离本公开的范围的情况下，第一元件可被称作第二元件，并且类似地，第二元件也可被称作第一元件。
在此使用的术语“示例性实施例”不是指相同的示例性实施例，并且可被提供用于强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被认为能够通过彼此整体组合或者彼此部分组合来实现。例如，除非其中提供相反或对立的描述，否则特定示例性实施例中描述的一个元件即使其未在另一示例性实施例中描述，也可被理解为与另一示例性实施例相关的描述。
在此使用的术语仅用于描述示例性实施例，而非限制本公开。在这种情况下，除非上下文另外解释，否则单数形式包括复数形式。
如以上所阐述的，根据本公开中的示例性实施例，半导体芯片和无源组件的安装面积可显著减小，并且半导体芯片与无源组件之间的电路径可显著减小。此外，通过将无源组件设置在框架上，可提供能够表面安装和调谐容量的半导体封装件。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变型。

Claims (23)

1.一种半导体封装件，所述半导体封装件包括：
连接结构，包括绝缘层、设置在所述绝缘层上的重新分布层以及贯穿所述绝缘层并且连接到所述重新分布层的连接过孔；
框架，设置在所述连接结构上并且具有通孔；
半导体芯片，设置在所述通孔中，位于所述连接结构上并且具有面对所述连接结构的连接焊盘；以及
无源组件，设置在所述框架上。
2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：第一包封剂，覆盖所述半导体芯片的至少一部分；以及第二包封剂，覆盖所述无源组件的至少一部分。
3.根据权利要求2所述的半导体封装件，其中，所述第二包封剂覆盖所述第一包封剂。
4.根据权利要求2所述的半导体封装件，其中，所述第一包封剂和所述第二包封剂形成不连续的界面。
5.根据权利要求4所述的半导体封装件，其中，所述第一包封剂是ABF层，并且
所述第二包封剂是模制层。
6.根据权利要求2所述的半导体封装件，所述半导体封装件还包括异质材料层，所述异质材料层嵌入在所述第一包封剂中并且具有从所述第一包封剂的侧表面暴露的一个表面。
7.根据权利要求6所述的半导体封装件，其中，所述第二包封剂覆盖所述异质材料层的从所述第一包封剂暴露的所述一个表面。
8.根据权利要求6所述的半导体封装件，其中，所述异质材料层的与所述异质材料层的从所述第一包封剂暴露的所述一个表面相对的表面与所述框架的面对所述半导体芯片的侧表面共面。
9.根据权利要求6所述的半导体封装件，其中，所述异质材料层利用与所述框架的材料相同的材料形成，并且利用与所述第一包封剂的材料不同的材料形成。
10.根据权利要求2所述的半导体封装件，其中，所述第一包封剂在填充所述通孔的同时覆盖所述半导体芯片的上表面，并且延伸以覆盖所述框架的上表面的一部分。
11.根据权利要求2所述的半导体封装件，所述半导体封装件还包括布线层，所述布线层设置在所述框架的上表面上，
其中，所述无源组件表面安装在所述布线层上。
12.根据权利要求11所述的半导体封装件，其中，所述无源组件的外电极的最外层包括锡组分。
13.根据权利要求11所述的半导体封装件，其中，所述布线层的一部分是围绕所述半导体芯片设置的蚀刻防止层，并且
所述第一包封剂覆盖所述蚀刻防止层的上表面的一部分。
14.根据权利要求13所述的半导体封装件，所述半导体封装件还包括第二绝缘层，所述第二绝缘层设置在所述框架的所述上表面上并且具有使所述布线层的一部分暴露的开口，并且
所述第二绝缘层与所述第一包封剂分开，并且覆盖所述蚀刻防止层的所述上表面的一部分。
15.根据权利要求14所述的半导体封装件，其中，所述第二绝缘层和所述第一包封剂利用相同的材料形成。
16.根据权利要求14所述的半导体封装件，其中，所述第二绝缘层的设置在所述框架上的部分的厚度小于所述第一包封剂的设置在所述框架的所述上表面上的部分的厚度。
17.根据权利要求14所述的半导体封装件，所述半导体封装件还包括焊料，所述焊料填充位于所述第二绝缘层中的所述开口的至少一部分，并且设置在所述无源组件的所述外电极与所述布线层的所述一部分之间。
18.根据权利要求13所述的半导体封装件，其中，所述第二包封剂接触所述蚀刻防止层。
19.根据权利要求13所述的半导体封装件，其中，所述蚀刻防止层具有凹陷，所述凹陷填充有所述第二包封剂的一部分。
20.根据权利要求11所述的半导体封装件，其中，所述布线层设置在所述半导体芯片的设置有所述连接焊盘的有效表面与所述半导体芯片的与所述有效表面相对的无效表面之间的高度上。
21.根据权利要求2所述的半导体封装件，所述半导体封装件还包括电磁波屏蔽层，所述电磁波屏蔽层设置在所述第二包封剂的表面上。
22.根据权利要求21所述的半导体封装件，其中，所述电磁波屏蔽层从所述第二包封剂的所述表面延伸，以覆盖所述框架的侧表面和所述连接结构的侧表面。
23.根据权利要求22所述的半导体封装件，其中，所述电磁波屏蔽层连接到所述连接结构的所述重新分布层的一部分。
CN201910843672.1A 2018-11-06 2019-09-06 半导体封装件 Pending CN111146177A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0135186 2018-11-06
KR1020180135186A KR102524812B1 (ko) 2018-11-06 2018-11-06 반도체 패키지

Publications (1)

Publication Number Publication Date
CN111146177A true CN111146177A (zh) 2020-05-12

Family

ID=70457895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910843672.1A Pending CN111146177A (zh) 2018-11-06 2019-09-06 半导体封装件

Country Status (4)

Country Link
US (1) US11075193B2 (zh)
KR (1) KR102524812B1 (zh)
CN (1) CN111146177A (zh)
TW (1) TWI765155B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245037B2 (ja) * 2018-11-30 2023-03-23 ローム株式会社 半導体装置
US20210273036A1 (en) * 2020-02-28 2021-09-02 Intel Corporation In-plane inductors in ic packages
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut
US11393698B2 (en) * 2020-12-18 2022-07-19 STATS ChipPAC Pte. Ltd. Mask design for improved attach position
US20230014450A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
TWI827335B (zh) * 2022-11-03 2023-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124515A1 (en) * 2002-12-31 2004-07-01 Su Tao [chip package structure and method for manufacturing the same]
JP2013012758A (ja) * 2012-08-22 2013-01-17 Renesas Electronics Corp 電子装置
CN105742262A (zh) * 2014-12-30 2016-07-06 Nepes株式会社 半导体封装及其制造方法
US20170207200A1 (en) * 2015-05-27 2017-07-20 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN107785333A (zh) * 2016-08-31 2018-03-09 三星电机株式会社 扇出型半导体封装件
WO2018110383A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
US20200105684A1 (en) * 2017-03-14 2020-04-02 Mediatek Inc. Semiconductor package structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
US9865566B1 (en) 2016-06-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102616664B1 (ko) * 2016-07-21 2023-12-22 삼성전자주식회사 솔리드 스테이트 드라이브 패키지
US10109617B2 (en) * 2016-07-21 2018-10-23 Samsung Electronics Co., Ltd. Solid state drive package
US11049734B2 (en) * 2016-11-29 2021-06-29 Pep Innovation Pte. Ltd. Method of packaging chip and chip package structure
KR102596759B1 (ko) * 2019-03-18 2023-11-02 삼성전자주식회사 반도체 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124515A1 (en) * 2002-12-31 2004-07-01 Su Tao [chip package structure and method for manufacturing the same]
JP2013012758A (ja) * 2012-08-22 2013-01-17 Renesas Electronics Corp 電子装置
CN105742262A (zh) * 2014-12-30 2016-07-06 Nepes株式会社 半导体封装及其制造方法
US20170207200A1 (en) * 2015-05-27 2017-07-20 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN107785333A (zh) * 2016-08-31 2018-03-09 三星电机株式会社 扇出型半导体封装件
WO2018110383A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
US20200105684A1 (en) * 2017-03-14 2020-04-02 Mediatek Inc. Semiconductor package structure

Also Published As

Publication number Publication date
KR102524812B1 (ko) 2023-04-24
TWI765155B (zh) 2022-05-21
US20200144235A1 (en) 2020-05-07
TW202018882A (zh) 2020-05-16
US11075193B2 (en) 2021-07-27
KR20200052067A (ko) 2020-05-14

Similar Documents

Publication Publication Date Title
US20180145033A1 (en) Fan-out semiconductor package
CN111987054B (zh) 半导体封装件及包括该半导体封装件的天线模块
US11043441B2 (en) Fan-out semiconductor package
CN109727930B (zh) 扇出型半导体封装模块
TW201904002A (zh) 扇出型半導體裝置
TWI765155B (zh) 半導體封裝
CN111725148B (zh) 半导体封装件
CN110970399A (zh) 半导体封装件
CN110556364B (zh) 半导体封装件
CN110729547A (zh) 天线模块
CN110690198A (zh) 半导体封装件
CN111146188B (zh) 半导体封装件
CN111162068A (zh) 半导体封装件
CN111696958A (zh) 层叠封装件以及包括该层叠封装件的封装件连接系统
CN110739286A (zh) 半导体封装件
CN111199937A (zh) 半导体封装件
CN110783295A (zh) 半导体封装件安装板
CN111933637A (zh) 半导体封装件
CN111341733B (zh) 扇出型半导体封装件
CN110993587B (zh) 半导体封装件
CN111755426A (zh) 半导体封装件
CN111223852A (zh) 半导体封装件
CN111199964A (zh) 封装模块
CN111199950B (zh) 扇出型半导体封装件
CN109560077B (zh) 扇出型半导体封装模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination