KR20200052067A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20200052067A
KR20200052067A KR1020180135186A KR20180135186A KR20200052067A KR 20200052067 A KR20200052067 A KR 20200052067A KR 1020180135186 A KR1020180135186 A KR 1020180135186A KR 20180135186 A KR20180135186 A KR 20180135186A KR 20200052067 A KR20200052067 A KR 20200052067A
Authority
KR
South Korea
Prior art keywords
layer
frame
encapsulant
semiconductor package
disposed
Prior art date
Application number
KR1020180135186A
Other languages
English (en)
Other versions
KR102524812B1 (ko
Inventor
강명삼
고영관
박용진
문선희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180135186A priority Critical patent/KR102524812B1/ko
Priority to TW108117338A priority patent/TWI765155B/zh
Priority to US16/418,885 priority patent/US11075193B2/en
Priority to CN201910843672.1A priority patent/CN111146177A/zh
Publication of KR20200052067A publication Critical patent/KR20200052067A/ko
Application granted granted Critical
Publication of KR102524812B1 publication Critical patent/KR102524812B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 실시 형태에 따른 반도체 패키지는 절연층, 상기 절연층 상에 배치된 재배선층 및 상기 절연층을 관통하여 상기 재배선층과 접속된 접속 비아를 포함하는 연결구조체와, 상기 연결구조체 상에 배치되며 관통홀을 갖는 프레임과 상기 연결구조체 상에서 상기 관통홀에 배치되며 접속 패드가 상기 연결구조체와 마주하도록 배치된 반도체칩 및 상기 프레임 상에 배치된 수동부품을 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 개시는 반도체칩을 수동부품과 함께 하나의 패키지 내에 모듈화한 반도체 패키지에 관한 것이다.
모바일용 디스플레이의 대형화에 따라서 배터리 용량의 증가 필요성이 대두되고 있다. 배터리 용량의 증가에 따라 배터리가 차지하는 면적이 커지기 때문에, 이를 위해서 인쇄회로기판(PCB) 사이즈 축소가 요구되고 있으며, 이에 따른 부품의 실장 면적 감소로, 모듈화에 대한 관심이 지속적으로 높아지고 있다.
한편, 종래의 다수의 부품을 실장하는 기술로는, COB(Chip on Board) 기술을 예로 들 수 있다. COB는 메인보드와 같은 인쇄회로기판 상에 개별의 수동소자와 반도체 패키지를 실장하는 방식이다. 이 방식은 가격적인 장점은 있으나, 부품간 최소 간격 유지에 따라 넓은 실장 면적이 요구되며, 부품간 전자파 간섭(EMI)이 크고, 반도체칩과 수동부품간의 거리가 멀어 전기적인 노이즈가 증가하는 문제가 있다.
본 개시의 여러 목적 중 하나는 반도체칩과 수동부품의 실장 면적을 최소화할 수 있고, 나아가 수동부품을 프레임 상에 배치함으로써 표면 실장이 가능하고 용량의 튜닝이 가능한 새로운 구조의 반도체 패키지를 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 형태를 통하여 반도체 패키지의 신규한 구조를 제안하고자 하며, 구체적으로, 절연층, 상기 절연층 상에 배치된 재배선층 및 상기 절연층을 관통하여 상기 재배선층과 접속된 접속 비아를 포함하는 연결구조체와, 상기 연결구조체 상에 배치되며 관통홀을 갖는 프레임과 상기 연결구조체 상에서 상기 관통홀에 배치되며 접속 패드가 상기 연결구조체와 마주하도록 배치된 반도체칩 및 상기 프레임 상에 배치된 수동부품을 포함한다.
일 실시 예에서, 상기 반도체칩의 적어도 일부를 덮는 제1 봉합재 및 상기 수동부품의 적어도 일부를 덮는 제2 봉합재를 더 포함할 수 있다.
일 실시 예에서, 상기 제2 봉합재는 상기 제1 봉합재를 덮는 형태일 수 잇다.
일 실시 예에서, 상기 제1 및 제2 봉합재는 불연속한 계면을 형성할 수 있다.
일 실시 예에서, 상기 제1 봉합재는 ABF층이며, 상기 제2 봉합재는 몰딩층일 수 있다.
일 실시 예에서, 상기 제1 봉합재는 측면으로 노출된 이종물질층을 포함할 수 있다.
일 실시 예에서, 상기 이종물질층은 상기 프레임과 동일한 재질일 수 있다.
일 실시 예에서, 상기 제1 봉합재는 상기 관통홀을 채우면서 상기 반도체칩의 상면을 덮으며, 상기 프레임의 상면 중 일부를 덮도록 연장된 형태일 수 있다.
일 실시 예에서, 상기 프레임의 상면에는 배선층이 형성되며, 상기 수동부품은 상기 배선층에 표면 실장될 수 있다.
일 실시 예에서, 상기 수동부품의 외부전극은 최외층이 Sn 성분을 포함할 수 있다.
일 실시 예에서, 상기 배선층 중 일부는 상기 반도체칩 주변에 배치된 식각저지층이며, 상기 제1 봉합재는 상기 식각저지층의 상면 중 일부를 덮는 형태일 수 있다.
일 실시 예에서, 상기 프레임의 상면에는 상기 배선층을 노출시키는 형태의 프레임 절연층이 배치되며, 상기 프레임 절연층은 상기 제1 봉합재와 분리되되 상기 식각저지층의 상면 중 일부를 덮는 형태일 수 있다.
일 실시 예에서, 상기 프레임 절연층과 상기 제1 봉합재는 동일한 재질일 수 있다.
일 실시 예에서, 상기 수동부품과 상기 배선층 사이에서 상기 프레임 절연층을 관통하는 영역에는 솔더가 배치될 수 있다.
일 실시 예에서, 상기 제2 봉합재의 표면에 배치된 전자파 차폐층을 더 포함할 수 있다.
일 실시 예에서, 상기 전자파 차폐층은 상기 프레임 및 상기 연결구조체의 측면을 커버하도록 상기 제2 봉합재의 표면으로부터 연장된 형태일 수 있다.
일 실시 예에서, 상기 전자파 차폐층은 상기 연결구조체의 재배선층 중 일부와 연결될 수 있다.
본 개시의 여러 효과 중 일 효과로서 반도체칩과 수동부품의 실장 면적을 최소화할 수 있고, 반도체칩과 수동부품간 전기적 경로를 최소화할 수 있다. 나아가 수동부품을 프레임 상에 배치함으로써 표면 실장이 가능하고 용량의 튜닝이 가능한 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 반도체 패키지를 상부에서 본 평면도로서 반도체칩과 수동부품을 주요 구성으로 나타낸 것이다.
도 11 내지 도 20은 도 9의 반도체 패키지의 개략적인 제조 일례를 나타낸 공정도다.
도 21 내지 24는 변형된 예에 따른 반도체 패키지를 나타낸다.
도 25는 본 발명의 실시 형태들에 따른 반도체 패키지를 전자기기에 적용하는 경우의 일 효과를 개략적으로 나타낸 평면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드 등의 인쇄회로기판(1110)이 수용되어 있으며, 이러한 인쇄회로기판(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 인쇄회로기판(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인쇄회로기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인쇄회로기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인쇄회로기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인쇄회로기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인쇄회로기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인쇄회로기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 배선층(2142), 접속패드(2122)와 배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인쇄회로기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인쇄회로기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인쇄회로기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인쇄회로기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 반도체칩과 수동부품의 실장 면적을 최소화할 수 있고, 반도체칩과 수동부품간 전기적 경로를 최소화할 수 있으며, 그럼에도 언듈레이션이나 크랙과 같은 공정 불량을 최소화할 수 있고, 나아가 레이저 비아홀 가공 등을 통하여 수동부품의 전극을 용이하게 접속비아와 연결시킬 수 있는, 새로운 구조의 반도체 패키지를 도면을 참조하여 설명한다.
도 9는 반도체 패키지의 일례를 개략적으로 나타낸 단면도다. 도 10은 도 9의 반도체 패키지를 상부에서 본 평면도로서 반도체칩과 수동부품을 주요 구성으로 나타낸 것이다.
도 9 및 도 10을 참조하면, 일례에 따른 반도체 패키지(100)는 연결구조체(140), 프레임(111), 반도체칩(120) 및 수동부품(125, 126)을 포함하며, 반도체칩(120)은 프레임(111)의 관통홀(H)에 접속 패드(122)가 연결구조체(140)와 마주하도록 배치되고 수동부품(125, 126)은 프레임(111) 상에 배치된 형태이다. 그리고 반도체칩(120)은 제1 봉합재(131)에 의해 덮여서 보호되며, 수동부품(125, 126)은 제2 봉합재(132)에 의해 덮여서 보호된다. 도 9에서는 반도체칩(120)과 수동부품(125, 126)이 각각 제1 및 제2 봉합재(131, 132)에 의해 밀봉되는 형태를 나타내고 있지만 보호 기능이 발현될 수 있다면 일부만 덮여도 무방하다.
본 실시 형태에 따른 반도체 패키지(100)의 경우, 수동부품(125, 126)이 반도체칩(120)과 함께 하나의 패키지 내에 배치되어 모듈화 되어 있다. 따라서, 부품간 간격을 최소화할 수 있는바 메인보드와 같은 인쇄회로기판에서의 실장 면적을 최소화할 수 있다. 또한, 반도체칩(120)과 수동부품(125, 126) 사이의 전기적인 경로를 최소화할 수 있는바 노이즈 문제를 개선할 수 있다. 또한, 한 번의 봉합이 아닌 두 단계 이상의 봉합 과정을 거치며, 따라서 수동부품(125, 126)의 실장 불량에 따른 반도체칩(120)의 수율 문제나, 수동부품(125, 1256)의 실장 시 발생하는 이물 영향 등을 최소화할 수 있다.
연결구조체(140)는 절연층(141), 절연층(141) 상에 배치된 재배선층(142) 및 절연층(141)을 관통하여 재배선층(142)과 접속된 접속 비아(143)를 포함한다. 이러한 형태를 가짐으로써 연결구조체(140)는 반도체칩(120)의 접속 패드(122)를 재배선할 수 있다. 또한, 연결구조체(140)는 반도체칩(120)의 접속 패드(122)를 수동부품(125, 126) 등과 전기적으로 연결할 수 있다. 연결구조체(140)를 통하여 다양한 기능을 가지는 수십 내지 수백만의 반도체칩(120)의 접속 패드(122)가 각각 재배선 될 수 있다. 연결구조체(140)는 도면 보다 적은 수의 층으로, 또는 많은 수의 층으로 설계될 수 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141)은 감광성 절연층일 수 있다. 절연층(141)이 감광성을 가지는 경우, 절연층(141)을 보다 얇게 형성할 수 있으며, 보다 용이하게 접속비아(143)의 파인 피치를 달성할 수 있다. 절연층(141)은 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(141)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141)이 다층인 겨우, 이들은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
재배선층(142)은 실질적으로 접속패드(122)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
접속비아(143)는 서로 다른 층에 형성된 재배선층(142), 제2접속패드(122), 수동부품(125, 126B) 등을 전기적으로 연결시키며, 그 결과 반도체 패키지(100) 내에 전기적 경로를 형성시킨다. 접속비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 접속비아(143)는 금속 물질로 완전히 충전된 필드 타입일 수 있으며, 또는 금속 물질이 비아의 벽을 따라 형성된 컨포멀 타입일 수도 있다.
프레임(111)은 연결구조체(140)에 배치되며 관통홀(H)을 갖는다. 관통홀(H) 내에는 반도체칩(120) 등이 배치되며 본 실시 형태에서는 하나의 관통홀(H)을 갖는 구조를 나타내고 있지만 반도체칩(120)의 개수가 늘어나거나 다른 필요에 따라 관통홀(H)의 개수는 늘어날 수 있을 것이다. 또한, 도시된 형태와 같이, 프레임(111)의 두께는 반도체칩(120)보다 얇을 수 있으며, 이로부터 패키지(100) 전체 두께를 저감할 수 있다. 다만, 경우에 따라 프레임(111)은 반도체칩(120)과 동일하거나 두꺼울 수도 있을 것이다.
프레임(111)의 재료는 특별히 한정되지는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 실리카 등의 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.
프레임(111)의 상면에는 배선층(112)이 형성될 수 있다. 또한, 프레임(111)의 하면에도 배선층(112)이 형성될 수 있다. 이 경우, 프레임(112)의 하면의 배선층(112)은 프레임(111)에 매립된 형태일 수 있다. 도시된 형태와 같이, 프레임(111)의 표면에 형성된 배선층(112)은 프레임(111)을 관통하는 배선 비아(113)에 의하여 접속될 수 있다.
배선 비아(113)는 서로 다른 층에 형성된 배선층(112)을 전기적으로 연결시키며, 그 결과 프레임(111) 내에 전기적 경로를 형성시킨다. 배선 비아(113) 역시 형성 물질로는 도전성 물질을 사용할 수 있다. 배선 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 배선 비아(113) 역시 공지의 도금공정으로 형성될 수 있으며, 각각 시드층 및 도체층으로 구성될 수 있다.
본 실시 형태의 경우, 수동부품(125, 126)은 배선층(112)에 표면 실장(SMT)될 수 있으며, 예컨대, 솔더(185)에 의하여 배선층(112)과 전기적, 기계적으로 결합될 수 있다. 수동부품(125, 126)을 프레임(111) 상에 배치할 경우, 연결구조체(140) 상에 배치할 경우와 달리, 표면 실장이 가능하며, 이와 관련한 장점을 후술한다.
한편, 프레임(111) 상면에 배치된 배선층(112) 중 일부는 반도체칩(120) 주변에 배치된 식각저지층(112S)으로 기능하며, 후술할 바와 같이, 제1 봉합재(131) 주변을 레이저 가공 시 식각저지 기능을 수행할 수 있다.
반도체칩(120)은 관통홀(H)에 배치되며 접속 패드(122)가 연결구조체(140)와 마주하도록 연결구조체(140) 상에 배치된다. 반도체칩(120)은 수백 내지 수백만 개 이상의 소자가 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 집적회로는, 예를 들면, 전력관리 집적회로(PMIC: Power Management IC)일 수 있으나, 이에 한정되는 것은 아니며, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등일 수도 있다.
반도체칩(120)은 별도의 범프나 배선층이 형성되지 않은 베어(Bare) 상태의 집적회로일 수 있다. 집적회로는 액티브 웨이퍼를 기반으로 형성될 수 있다. 이 경우 반도체칩(120)의 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성 물질로는 각각 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 노출시키는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 기타 필요한 위치에 각각 절연막(미도시) 등이 더 배치될 수도 있다. 한편, 반도체칩(120)은 접속패드(122)가 배치된 면이 활성면이 되며, 그 반대측이 비활성면이 된다. 이때, 반도체칩(120)의 활성면에 패시베이션막(123)이 형성된 경우에는 반도체칩(120)의 활성면은 패시베이션막(123)의 최하면을 기준으로 위치 관계를 판단한다.
수동부품(125, 126)은 프레임(111) 상에 배치되며, 구체적으로 프레임(111)의 상면에 배치된 배선층(112)에 표면 실장될 수 있다. 수동부품(125, 126)은 각각 독립적으로 MLCC(Multi Layer Ceramic Capacitor)나 LICC(Low Inductance Chip Capacitor)와 같은 커패시터(Capacitor), 파워 인덕터(Power Inductor)와 같은 인덕터(Inductor), 그리고 비즈(Bead) 등일 수 있다. 수동부품(125, 126)은 서로 같은 종류이거나 다른 종류의 소자일 수 있으며, 서로 동일한 크기를 갖는 것으로 도시되어 있으나 크기가 다른 것이 포함될 수도 있다. 또한, 수동부품(125, 126)의 수는 특별히 한정되지 않으며, 도면에서 보다 더 많을 수도 있고, 더 적을 수도 있다.
본 실시 형태에서는 수동부품(125, 126)이 프레임(111) 내부에 임베딩할 필요가 없이 프레임(111) 상에 표면 실장하였으며, 임베딩에 용이하도록 크기와 외부전극(180, 181) 물질(예컨대, Cu 전극)을 제한할 필요가 없다. 수동부품(125, 126)의 외부전극(180, 181)은 최외층이 Sn 성분을 포함할 수 있으며, 이에 의해 솔더(185) 등과 같은 도전성 접합 물질을 이용하여 효과적으로 실장될 수 있다. 또한, 수동부품(125, 126)을 프레임(111) 내부에 임베딩하는 경우 필요한 용량을 튜닝하기 어려운 문제가 있으나 프레임(111) 상부에 수동부품(125, 126)을 표면 실장 하는 경우, 튜닝 공정을 효과적으로 수행할 수 있고 이는 수동부품(125, 126)이 필터용인 경우 더욱 유용할 것이다.
제1 봉합재(131)는 반도체칩(120)을 커버한다. 구체적으로, 제1 봉합재(131)는 관통홀(H)을 채우면서 반도체칩(120)의 상면을 덮으며, 프레임(120)의 상면 중 일부를 덮도록 연장된 형태일 수 있다. 이 경우, 후술할 바와 같이 제1 봉합재(131)의 측면은 레이저 가공 등에 의한 가공면일 수 있다. 또한, 도시된 형태와 같이 제1 봉합재(131)는 프레임(111) 상부에 배치된 식각저지층(112S)의 상면 중 일부를 덮을 수 있다.
제1 봉합재(131)는 절연물질을 포함하며, 절연물질로는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, 수지 등이 사용될 수 있다. 또한, EMC와 같은 몰딩 물질을 사용할 수 있으며, 필요에 따라 감광성 재료, 즉 PIE(Photo Imagable Encapsulant)를 사용할 수도 있다. 필요에 따라 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료를 사용할 수도 있다. 일 예로서, 후술할 공정 설명에서와 같이 제1 봉합재(131)를 ABF층을 적층하고 이를 가공하여 구현할 수 있다. 또한, 제1 봉합재(131)는 측면으로 노출된 이종물질층(134)을 포함할 수 있으며, 후술할 바와 같이 레이저 가공에 의하여 노출될 수 있다. 이 경우, 이종물질층(134)은 프레임(111)과 동일한 재질일 수 있다.
제2 봉합재(132)는 수동부품(125, 126)을 덮으며, 또한, 제1 봉합재(131)를 덮는 형태일 수 있다. 이 경우, 제1 및 제2 봉합재(131, 132)는 불연속한 계면을 형성할 수 있다. 제2 봉합재(132)는 EMC 등을 이용한 몰딩층일 수 있다. 이와 달리, 제2 봉합재(132)는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, PID 수지 등으로 구현될 수 있다. 필요에 따라서는, 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료를 사용할 수도 있다.
제1 봉합재(131)와 제2 봉합재(132)는 동일한 재료를 포함할 수 있고, 다른 재료를 포함할 수도 있다. 제1 봉합재(131)와 제2 봉합재(132)가 동일한 재료를 포함하는 경우라도 이들 사이의 경계가 확인될 수 있다. 제1 봉합재(131)와 제2 봉합재(132)는 유사한 물질을 포함하되, 색이 다를 수도 있다. 예를 들면, 제1 봉합재(131)가 제2 봉합재(132)보다 투명할 수 있다. 즉, 경계가 분명할 수 있다.
한편, 프레임(111)의 상면에는 배선층(112)을 노출시키는 형태의 프레임 절연층(133)이 배치될 수 있다. 이 경우, 도시된 형태와 같이, 프레임 절연층(133)은 제1 봉합재(131)와 분리되되 식각저지층(11S)의 상면 중 일부를 커버하는 형태일 수 있다. 또한, 상술한 바와 같이 수동부품(125, 126)과 배선층(112) 사이에서 프레임 절연층(133)을 관통하는 영역에는 솔더(185)가 배치될 수 있다. 프레임 절연층(133)은 전기 절연성을 갖는 물질이라면 어떤 것이나 사용될 수 있으며, 다만, 공정 효율성 등을 고려하여 제1 봉합재(131)는 동일한 재질로 구현될 수 있다.
패시베이션층(150)은 연결구조체(140)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 연결구조체(140)의 재배선층(142)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 패시베이션층(150)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(150)은 절연수지 및 무기필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예를 들면, 패시베이션층(150)은 ABF일 수 있으나, 이에 한정되는 것은 아니다.
언더범프금속층(160)은 전기연결금속(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 패시베이션층(150)의 개구부를 통하여 노출된 연결구조체(140)의 제2 배선층(142b)과 연결된다. 언더범프금속층(160)은 패시베이션층(150)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결금속(170)은 반도체 패키지(100)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 반도체 패키지(100)는 전기연결금속(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결금속(170)은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결금속(170)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(170)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결금속(170)의 수는 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기연결금속(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
제2 봉합재(132)의 표면에 전자파 차폐층(190)이 배치될 수 있으며, 이에 의해 외부로부터의 EMI 간섭을 저감할 수 있다. 전자파 차폐층(190)은 금속 등의 자성 물질로 이루어질 수 있고, 제2 봉합재(132) 표면에 스퍼터링이나 도금 공정 등으로 구현될 수 있다. 이와 달리 전자파 차폐층(190)은 박막 형태로 미리 제조되어 제2 봉합재(132) 표면에 부착될 수도 있을 것이다. 다만, 전자파 차폐층(190)은 필수적인 구성 요소는 아니며 경우에 따라 제외될 수 있다. 도시된 형태와 같이, 전자파 차폐층(190)은 프레임(111) 및 연결구조체(140)의 측면을 커버하도록 제2 봉합재(132)의 표면으로부터 연장된 형태일 수 있으며 이에 의해 차폐 성능이 더욱 향상될 수 있다. 또한, 전자파 차폐층(190)은 연결구조체(140)의 재배선층(142) 중 일부, 예컨대 그라운드층과 연결될 수도 있다.
도 11 내지 도 20은 도 9의 반도체 패키지의 개략적인 제조 일례를 나타낸 공정도다.
우선, 도 11 및 도 12에 도시된 형태와 같이, 지지부재(200)와 프레임(111)을 마련한다. 지지부재(200)는 제2 봉합재(132)가 그 위에 형성되는 경우 이를 지지하는 기능 등을 수행하며 후속 공정에서 제거될 수 있도록 박리 가능한 금속층(201, 202)을 포함할 수 있다. 이러한 금속층(201, 202)에서 에지 영역과 반도체칩(120)이 배치될 중앙 영역은 적절히 제거할 수 있다. 프레임(111)은 배선층(112)과 배선 비아(113)를 구비할 수 있으며, 반도체칩(120)이 배치될 중앙 영역의 주변으로 식각저지층(112S)이 배치될 수 있다. 지지부재(200)와 프레임(111)은 예컨대 프리프레그 등과 같은 물질로 이루어질 수 있으며 서로 동일한 재질일 수 있다.
이어서, 도 13에 도시된 형태와 같이, 지지부재(200)와 프레임(111)을 결합시키며 이들 사이에 합지층(203)이 개재될 수 있다. 합지층(203)은 ABF 등과 같은 물질로 이루어질 수 있으며, 후속 공정에 의해 일부는 제1 봉합재(131)에 다른 일부는 프레임 절연층(133)에 잔존할 수 있다.
이어서, 도 14에 도시된 형태와 같이, 지지부재(200)와 프레임(111)에 관통 홀(H1)을 형성한다. 본 관통홀(H1) 형성 공정은 레이저 드릴 및/또는 기계적 드릴이나 샌드 블라스트 등을 이용할 수 있다. 하여 제1관통홀(110HA1, 110HA2)과 예비 제2관통홀(110HB')을 형성한 것일 수 있다. 다음으로, 코어부재(110)의 하측에 제1점착필름(210)을 부착하고, 제1관통홀(110HA1, 110HA2) 내에 각각 수동부품(125A1, 125A2) 을 배치한다.
다음으로, 도 15에 도시된 형태와 같이, 프레임(111)의 관통홀에 반도체칩(120)을 배치하며, 이후, 반도체칩(120)의 비활성면을 커버하도록 ABF 등의 절연층을 형성하여 제1 봉합재(131)를 구현한다. 본 공정을 위하여 프레임(111)의 하부에 접착 테이프를 배치하여 둘 수 있다.
이후, 도 16에 도시된 형태와 같이, 반도체칩(120)의 접속 패드(122) 측에 이와 연결되도록 연결구조체(140)를 형성한다. 절연층(141)은 감광성 절연물질(PID)의 라미네이션 등을 적층하는 방식으로, 재배선층(142)은 도금과 같은 공지의 패턴 형성 공정으로, 접속 비아(143)는 절연층(141)을 노광, 현상하여 홀을 형성한 후 이에 도전 물질을 채우는 방식으로 얻어질 수 있다. 다음으로, 공지의 라미네이션 방법이나 도포 방법으로 연결구조체(140)를 덮도록 패시베이션층(150)을 형성한다. 그리고 도금공정으로 언더범프금속층(160)을 형성하며, 언더범프금속층(160) 역시 시드층 및 도체층으로 구성될 수 있다. 한편, 상술한 연결구조체(140) 등의 형성을 위하여 제1 봉합재(131) 상부에 캐리어를 결합할 수 있다.
이어서, 반도체칩(120) 주변을 레이저 등의 장치로 가공하여 제1 봉합재(131), 지지부재(200), 합지층(203)을 일부 제거하여 홀(H2)을 형성한다. 이 경우, 식각저지층(112S)에 의해 프레임(111) 등은 레이저 등의 가공 수단으로부터 보호될 수 있다. 본 공정에 의하여, 제1 봉합재(131)가 완성될 수 있으며, 지지부재(200)로부터 분리되어 제1 봉합재(131)에 이종물질층(134)이 잔존할 수 있다. 이후, 도 18에 도시된 형태와 같이, 다이싱 라인(D)을 따라 단일 패키지 단위로 개별화 공정을 수행한다.
다음으로, 도 19에 도시된 형태와 같이, 지지부재(200)를 프레임(111) 등으로부터 분리하며 상술한 금속층(201, 202)을 이용해 지지부재(200)는 효과적으로 제거될 수 있다. 상술한 가공 공정과 지지부재(200) 제거 이후에는 프레임(111) 상부에는 합지층(203)으로부터 유래된 프레임 절연층(133)이 잔존하며, 프레임 절연층(133)은 제1 봉합재(131)와 소정 간격을 갖고 이격 되어 있다.
이후, 도 20에 도시된 형태와 같이, 프레임 절연층(133)을 일부 제거하여 배선층(112)을 노출시키며 그 위에 수동부품(125, 126)을 배치한다. 상술한 바와 같이, 수동부품(125, 126)은 솔더(185) 등을 이용하여 표면 실장될 수 있으며, 본 실장 공정 중에 수동부품(125, 126)의 용량 튜닝을 수행할 수 있다. 이후, 수동부품(125, 126)과 제1 봉합재(131) 등을 덮도록 제2 봉합재(132)를 형성하며, EMC 몰딩 공정 등을 이용할 수 있다.
도 21 내지 24는 변형된 예에 따른 반도체 패키지를 나타내며, 이하 상술한 실시 형태에서 변형된 부분을 중심으로 설명한다.
우선, 도 21의 실시 형태의 경우, 프레임(111)은 관통홀을 형성하는 금속층(115)이 형성된 구조이며, 반도체칩(120)의 전자파 차폐, 방열 기능 등을 수행할 수 있다. 이러한 금속층(115)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 금속층(115)은 배선층(112)과 연결될 수 있고, 또한 그라운드로 이용될 수도 있으며, 이 경우 연결구조체(140)의 재배선층(142) 중 그라운드와 전기적으로 연결될 수 있다.
도 22의 실시 형태에 따른 반도체 패키지는 프레임(111)의 하면 및 상면 상에 각각 배치된 제1 및 제2 배선층(112a, 112b) 및 프레임(111)을 관통하며 제1 및 제2 배선층(112a, 112b)을 전기적으로 연결하는 배선 비아(113)를 포함한다. 앞선 실시 형태와 달리 프레임(111) 하부의 배선층(112b)은 프레임(111) 하면으로부터 돌출되어 있다. 또한, 도시된 형태와 같이 배선 비아(113)는 모래시계 형상을 가질 수 있다.
도 23의 실시 형태에 따른 반도체 패키지 역시 프레임의 형태가 변형되었으며, 구체적으로, 연결구조체(140)와 접하는 제1 프레임(111a), 연결구조체(140)와 접하며 제1 프레임(111a)에 매립된 제1 배선층(112a), 제1 프레임(111a)의 제1 배선층(112a)이 매립된 측의 반대측에 배치된 제2 배선층(112b), 제1 프레임(111a) 상에 배치되며 제2 배선층(112b)의 적어도 일부를 덮는 제2 프레임(111b), 및 제2 프레임(111b) 상에 배치된 제3 배선층(112c)을 포함한다. 제1 내지 제3 배선층(112a, 112b, 112c)은 접속패드(122)와 전기적으로 연결된다. 제1 및 제2 배선층(112a, 112b)과 제2 및 제3 배선층(112b, 112c)은 각각 제1 및 제2 프레임(111a, 111b)을 관통하는 제1 및 제2 배선 비아(113a, 113b)를 통하여 전기적으로 연결된다.
제1 배선층(112a)은 제1 프레임(111a)의 내부로 리세스될 수 있다. 이와 같이, 제1 배선층(112a)이 제1프레임(111a) 내부로 리세스되어 제1 프레임(111a)의 하면과 제1 배선층(112a)의 하면이 단차를 가지는 경우, 제1 봉합재(131) 형성 물질이 블리딩되어 제1 배선층(112a)을 오염시키는 것을 방지할 수도 있다. 배선층(112a, 112b, 112c)의 두께는 연결구조체(140)의 재배선층(142)의 두께보다 두꺼울 수 있다.
프레임(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1 배선 비아(113a)를 위한 홀을 형성할 때 제1 배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1 배선 비아(113a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1 배선 비아(113a)는 제2 배선층(112b)의 패드 패턴과 일체화될 수 있다. 또한, 제2 배선 비아(113b)를 위한 홀을 형성할 때 제2 배선층(112b)의 일부 패드가 스토퍼 역할을 수행할 수 있는바, 제2배선 비아(113b)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2 배선 비아(113b)는 제 3배선층(112c)의 패드 패턴과 일체화될 수 있다.
도 24의 실시 형태의 경우, 반도체 패키지는 제1 프레임(111a), 제1 프레임(111a)의 하면 및 상면에 각각 배치된 제1 배선층(112a) 및 제2 배선층(112b), 제1프레임(112a)의 하면에 배치되며 제1 배선층(112a)의 적어도 일부를 덮는 제2 프레임(111b), 제2 프레임(111b)의 하면에 배치된 배선층(111c), 제1 프레임(111a)의 상면에 배치되어 제2 배선층(112b)의 적어도 일부를 덮는 제3 프레임(111c), 및 제 3프레임(111c)의 상면에 배치된 제4 배선층(112d)을 포함한다. 제1 내지 제4 배선층(112a, 112b, 112c, 112d)는 접속패드(122)와 전기적으로 연결된다. 프레임에 더 많은 수의 배선층(112a, 112b, 112c, 112d)을 포함하는바, 연결구조체(140)를 더욱 간소화할 수 있다. 따라서, 연결구조체(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 프레임(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3 배선 비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1 프레임(111a)은 제2 프레임(111b) 및 제3 프레임(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1 프레임(111a)은 심재, 필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2 프레임(111c) 및 제3 프레임(111c)은 필러 및 절연수지를 포함하는 ABF 또는 PID 일 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 제1 프레임(111a)을 관통하는 제1 배선 비아(113a)는 제2 및 제3 프레임(111b, 111c)을 관통하는 제2 및 제3 배선 비아(113b, 113c)보다 직경이 클 수 있다. 마찬가지로, 코어부재(110)의 배선층(112a, 112b, 112c, 112d)의 두께는 연결구조체(140)의 재배선층(142)의 두께보다 두꺼울 수 있다.
도 25는 본 발명의 실시 형태들에 따른 반도체 패키지를 전자기기에 적용하는 경우의 일 효과를 개략적으로 나타낸 평면도다.
도면을 참조하면, 최근 모바일(1100A, 1100B)을 위한 디스플레이의 대형화에 따라서 배터리 용량의 증가 필요성이 대두되고 있다. 배터리 용량의 증가에 따라 배터리(1180)가 차지하는 면적이 커지기 때문에, 이를 위해서 메인보드와 같은 인쇄회로기판(1101)의 사이즈 축소가 요구되고 있으며, 이에 따른 부품의 실장 면적 감소로, PMIC 및 이에 따른 수동부품들을 포함하는 모듈(1150)이 차지할 수 있는 면적이 지속적으로 작아지고 있다. 이때, 상술한 실시 형태들에 따른 반도체 패키지를 모듈(1150)로 적용하는 경우, 사이즈 최소화가 가능하기 때문에, 이와 같이 좁아진 면적도 효과적으로 이용할 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기
1010: 메인보드
1020: 칩 관련 부품
1030: 네트워크 관련 부품
1040: 기타부품
1050: 카메라
1060: 안테나
1070: 디스플레이
1080: 배터리
1090: 신호라인
1100: 스마트 폰
1101: 바디
1110: 인쇄회로기판
1120: 부품
1130: 카메라
1121: 반도체 패키지
2200: 팬-인 반도체 패키지
2220: 반도체칩
2221: 바디
2222: 접속패드
2223: 패시베이션막
2240: 연결구조체
2241: 절연층
2242: 배선패턴
2243: 비아
2243h: 비아홀
2250: 패시베이션층
2251: 개구부
2260: 언더범프금속층
2270: 솔더볼
2280: 언더필 수지
2302: 인쇄회로기판
2500: 메인보드
2100: 팬-아웃 반도체 패키지
2120: 반도체칩
2121: 바디
2122: 접속패드
2130: 봉합재
2140: 연결구조체
2141: 절연층
2142: 배선층
2143: 비아
2150: 패시베이션층
2160: 언더범프금속층
2170: 솔더볼
100A: 반도체 패키지
105: 코어구조체
110HA1, 110HA2, 110HB: 관통홀
110: 코어부재
111, 111a, 111b, 111c: 프레임
112a, 112b, 112c, 112d: 배선층
113, 113a, 113b, 113c: 배선 비아
115a, 115b, 115c, 115d, 115e: 금속층
120: 반도체칩
121: 바디
122: 접속패드
123: 패시베이션막
125, 126: 수동부품
131, 132: 봉합재
140: 연결구조체
141: 절연층
142: 배선층
143: 접속비아
150: 패시베이션층
160: 언더범프금속층
170: 전기연결구조체
185: 솔더
190: 전자파 차폐층
1100A, 1100B: 모바일
1101: 인쇄회로기판
1150: 모듈
1180: 배터리

Claims (17)

  1. 절연층, 상기 절연층 상에 배치된 재배선층 및 상기 절연층을 관통하여 상기 재배선층과 접속된 접속 비아를 포함하는 연결구조체;
    상기 연결구조체 상에 배치되며 관통홀을 갖는 프레임;
    상기 연결구조체 상에서 상기 관통홀에 배치되며 접속 패드가 상기 연결구조체와 마주하도록 배치된 반도체칩; 및
    상기 프레임 상에 배치된 수동부품;
    를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 반도체칩의 적어도 일부를 덮는 제1 봉합재 및 상기 수동부품의 적어도 일부를 덮는 제2 봉합재를 더 포함하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 제2 봉합재는 상기 제1 봉합재를 덮는 형태인 반도체 패키지.
  4. 제2항에 있어서,
    상기 제1 및 제2 봉합재는 불연속한 계면을 형성하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 제1 봉합재는 ABF층이며, 상기 제2 봉합재는 몰딩층인 반도체 패키지.
  6. 제2항에 있어서,
    상기 제1 봉합재는 측면으로 노출된 이종물질층을 포함하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 이종물질층은 상기 프레임과 동일한 재질인 반도체 패키지.
  8. 제2항에 있어서,
    상기 제1 봉합재는 상기 관통홀을 채우면서 상기 반도체칩의 상면을 덮으며, 상기 프레임의 상면 중 일부를 덮도록 연장된 형태인 반도체 패키지.
  9. 제2항에 있어서,
    상기 프레임의 상면에는 배선층이 형성되며, 상기 수동부품은 상기 배선층에 표면 실장된 반도체 패키지.
  10. 제9항에 있어서,
    상기 수동부품의 외부전극은 최외층이 Sn 성분을 포함하는 반도체 패키지.
  11. 제9항에 있어서,
    상기 배선층 중 일부는 상기 반도체칩 주변에 배치된 식각저지층이며, 상기 제1 봉합재는 상기 식각저지층의 상면 중 일부를 덮는 형태인 반도체 패키지.
  12. 제11항에 있어서,
    상기 프레임의 상면에는 상기 배선층을 노출시키는 형태의 프레임 절연층이 배치되며, 상기 프레임 절연층은 상기 제1 봉합재와 분리되되 상기 식각저지층의 상면 중 일부를 덮는 형태인 반도체 패키지.
  13. 제12항에 있어서,
    상기 프레임 절연층과 상기 제1 봉합재는 동일한 재질인 반도체 패키지.
  14. 제12항에 있어서,
    상기 수동부품과 상기 배선층 사이에서 상기 프레임 절연층을 관통하는 영역에는 솔더가 배치되는 반도체 패키지.
  15. 제2항에 있어서,
    상기 제2 봉합재의 표면에 배치된 전자파 차폐층을 더 포함하는 반도체 패키지.
  16. 제15항에 있어서,
    상기 전자파 차폐층은 상기 프레임 및 상기 연결구조체의 측면을 커버하도록 상기 제2 봉합재의 표면으로부터 연장된 형태인 반도체 패키지.
  17. 제16항에 있어서,
    상기 전자파 차폐층은 상기 연결구조체의 재배선층 중 일부와 연결된 반도체 패키지.
KR1020180135186A 2018-11-06 2018-11-06 반도체 패키지 KR102524812B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180135186A KR102524812B1 (ko) 2018-11-06 2018-11-06 반도체 패키지
TW108117338A TWI765155B (zh) 2018-11-06 2019-05-20 半導體封裝
US16/418,885 US11075193B2 (en) 2018-11-06 2019-05-21 Semiconductor package
CN201910843672.1A CN111146177A (zh) 2018-11-06 2019-09-06 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180135186A KR102524812B1 (ko) 2018-11-06 2018-11-06 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200052067A true KR20200052067A (ko) 2020-05-14
KR102524812B1 KR102524812B1 (ko) 2023-04-24

Family

ID=70457895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180135186A KR102524812B1 (ko) 2018-11-06 2018-11-06 반도체 패키지

Country Status (4)

Country Link
US (1) US11075193B2 (ko)
KR (1) KR102524812B1 (ko)
CN (1) CN111146177A (ko)
TW (1) TWI765155B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245037B2 (ja) * 2018-11-30 2023-03-23 ローム株式会社 半導体装置
US20210273036A1 (en) * 2020-02-28 2021-09-02 Intel Corporation In-plane inductors in ic packages
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut
US11393698B2 (en) * 2020-12-18 2022-07-19 STATS ChipPAC Pte. Ltd. Mask design for improved attach position
US20230014450A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
TWI827335B (zh) * 2022-11-03 2023-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101656269B1 (ko) * 2014-12-30 2016-09-12 주식회사 네패스 반도체 패키지 및 그 제조방법
US20160372446A1 (en) * 2015-06-18 2016-12-22 Qualcomm Incorporated Low profile integrated circuit (ic) package comprising a plurality of dies
KR20180011445A (ko) * 2016-07-21 2018-02-01 삼성전자주식회사 솔리드 스테이트 드라이브 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI239080B (en) * 2002-12-31 2005-09-01 Advanced Semiconductor Eng Semiconductor chip package and method for the same
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
JP5607692B2 (ja) * 2012-08-22 2014-10-15 ルネサスエレクトロニクス株式会社 電子装置
US10121768B2 (en) * 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
US9865566B1 (en) 2016-06-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10109617B2 (en) * 2016-07-21 2018-10-23 Samsung Electronics Co., Ltd. Solid state drive package
US11049734B2 (en) * 2016-11-29 2021-06-29 Pep Innovation Pte. Ltd. Method of packaging chip and chip package structure
CN110140433B (zh) * 2016-12-15 2021-10-12 株式会社村田制作所 电子模块以及电子模块的制造方法
US11264337B2 (en) * 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
KR102596759B1 (ko) * 2019-03-18 2023-11-02 삼성전자주식회사 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101656269B1 (ko) * 2014-12-30 2016-09-12 주식회사 네패스 반도체 패키지 및 그 제조방법
US20160372446A1 (en) * 2015-06-18 2016-12-22 Qualcomm Incorporated Low profile integrated circuit (ic) package comprising a plurality of dies
KR20180011445A (ko) * 2016-07-21 2018-02-01 삼성전자주식회사 솔리드 스테이트 드라이브 패키지

Also Published As

Publication number Publication date
CN111146177A (zh) 2020-05-12
US11075193B2 (en) 2021-07-27
TW202018882A (zh) 2020-05-16
US20200144235A1 (en) 2020-05-07
KR102524812B1 (ko) 2023-04-24
TWI765155B (zh) 2022-05-21

Similar Documents

Publication Publication Date Title
JP6694931B2 (ja) 半導体パッケージ
KR102609138B1 (ko) 인쇄회로기판 어셈블리
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR102039711B1 (ko) 팬-아웃 부품 패키지
KR102524812B1 (ko) 반도체 패키지
KR102596759B1 (ko) 반도체 패키지
US10930593B2 (en) Package on package and package connection system comprising the same
KR102632367B1 (ko) 반도체 패키지
KR102621099B1 (ko) 반도체 패키지
KR20200114084A (ko) 반도체 패키지
KR20200008886A (ko) 안테나 모듈
CN111146188B (zh) 半导体封装件
KR20190105378A (ko) 팬-아웃 반도체 패키지 모듈
KR102109570B1 (ko) 반도체 패키지 실장 기판
KR20200057358A (ko) 팬-아웃 반도체 패키지
CN111341733A (zh) 扇出型半导体封装件
KR102653212B1 (ko) 반도체 패키지
KR20200062668A (ko) 반도체 패키지
KR20200058773A (ko) 패키지 모듈
KR102099748B1 (ko) 전자부품 패키지
KR102555814B1 (ko) 반도체 패키지
KR102484395B1 (ko) 반도체 패키지
CN112151460A (zh) 半导体封装件
KR20200134012A (ko) 기판 구조체 및 이를 포함하는 반도체 패키지
KR20200104087A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant