JP7245037B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7245037B2
JP7245037B2 JP2018224608A JP2018224608A JP7245037B2 JP 7245037 B2 JP7245037 B2 JP 7245037B2 JP 2018224608 A JP2018224608 A JP 2018224608A JP 2018224608 A JP2018224608 A JP 2018224608A JP 7245037 B2 JP7245037 B2 JP 7245037B2
Authority
JP
Japan
Prior art keywords
thickness direction
semiconductor device
wirings
embedded
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018224608A
Other languages
English (en)
Other versions
JP2020088306A (ja
Inventor
勇 西村
守 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018224608A priority Critical patent/JP7245037B2/ja
Priority to US16/695,549 priority patent/US11211368B2/en
Publication of JP2020088306A publication Critical patent/JP2020088306A/ja
Priority to US17/454,897 priority patent/US11817439B2/en
Priority to JP2023037611A priority patent/JP2023060343A/ja
Application granted granted Critical
Publication of JP7245037B2 publication Critical patent/JP7245037B2/ja
Priority to US18/466,207 priority patent/US20240021592A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Description

本発明は、半導体素子および受動素子が搭載された半導体装置に関する。
特許文献１には、半導体素子および受動素子（特許文献１ではチップ部品）が搭載された半導体装置の一例が開示されている。これらの素子は、リードフレームから形成された導電パターンの上に搭載されている。厚さ方向に沿って視て、受動素子は、半導体素子よりも外方に位置する。半導体素子は、厚さ方向に沿って視て受動素子よりもさらに外方に位置する複数の導電パターンに、複数のワイヤを介して導通している。
このため、特許文献１に開示されている半導体装置は、厚さ方向に沿って視た寸法が拡大するため、装置の大型化を招く。したがって、当該半導体装置の大型化を抑制する対策が望まれる。
特開２００３－３７２３９号公報
本発明は上述の事情に鑑み、半導体素子および受動素子が搭載された場合であっても、装置の大型化を抑制することが可能な半導体装置を提供することをその課題とする。
本発明によれば、厚さ方向において互いに反対側を向く主面および裏面を有する基板と、前記基板に埋め込まれ、かつ前記主面および前記裏面の双方から露出する第１埋込部、および前記主面に接し、かつ前記第１埋込部につながる搭載部を有する複数の第１配線と、前記主面に対向する素子裏面、および前記素子裏面に設けられた複数の電極を有し、前記複数の電極が前記複数の搭載部に接合された半導体素子と、前記基板に埋め込まれ、かつ前記主面および前記裏面の双方から露出する第２埋込部、および前記第２埋込部から前記厚さ方向において前記主面が向く側に突出する柱状部を有するとともに、前記厚さ方向に沿って視て前記半導体素子よりも外方に位置する複数の第２配線と、前記半導体素子よりも前記厚さ方向において前記主面が向く側に位置し、かつ前記複数の第２配線に導通する受動素子と、を備え、前記厚さ方向に沿って視て、前記受動素子の一部が前記半導体素子に重なり、前記受動素子は、前記複数の柱状部に支持されていることを特徴とする半導体装置が提供される。
本発明の実施において好ましくは、前記受動素子は、インダクタである。
本発明の実施において好ましくは、前記基板は、真性半導体材料からなる。
本発明の実施において好ましくは、前記複数の第２配線は、前記半導体素子の前記厚さ方向に対して直交する第１方向の両側に位置する。
本発明の実施において好ましくは、前記複数の第２配線は、前記厚さ方向および前記第１方向の双方に対して直交する第２方向に沿って配列されている。
本発明の実施において好ましくは、前記厚さ方向において前記主面と同じ側を向く外面を有し、かつ前記基板、前記複数の第１配線、前記半導体素子、および前記複数の第２配線のそれぞれ一部を覆う第１封止樹脂をさらに備え、前記複数の柱状部の各々は、前記厚さ方向において前記主面と同じ側を向く頂面を有し、前記複数の頂面は、前記外面と面一である。
本発明の実施において好ましくは、前記第１方向において互いに離間し、かつ前記外面および前記複数の頂面に接する一対の再配線をさらに備え、前記受動素子は、前記一対の再配線に接合されている。
本発明の実施において好ましくは、前記半導体素子は、前記素子裏面とは反対側を向く素子表面を有し、前記素子表面は、前記外面と面一である。
本発明の実施において好ましくは、前記受動素子を覆う第２封止樹脂をさらに備え、前記第２封止樹脂は、前記外面に接している。
本発明の実施において好ましくは、前記第２封止樹脂の一部が前記半導体素子と前記受動素子との間に介在している。
本発明の実施において好ましくは、前記基板は、前記主面および前記裏面の双方につながり、かつ前記厚さ方向に対して直交する方向を向く複数の端面を有し、前記厚さ方向に沿って視て、前記複数の端面は、前記第２封止樹脂よりも外方に位置する。
本発明の実施において好ましくは、前記第１封止樹脂は、前記外面につながり、かつ前記厚さ方向に対して直交する方向を向く複数の側面を有し、前記側面は、前記端面と面一である。
本発明の実施において好ましくは、前記複数の第１埋込部の各々は、前記厚さ方向において前記裏面と同じ側を向く第１底面を有し、前記複数の第２埋込部の各々は、前記厚さ方向において前記裏面と同じ側を向く第２底面を有し、前記複数の第１底面、および前記複数の第２底面は、前記裏面と面一である。
本発明の実施において好ましくは、前記裏面を覆う保護膜をさらに備える。
本発明の実施において好ましくは、前記複数の第１底面、および前記複数の第２底面に個別に接する複数の端子をさらに備える。
本発明の実施において好ましくは、前記複数の端子の各々は、前記第１底面および前記第２底面のいずれかに接する基部と、前記基部から前記厚さ方向において前記裏面が向く側に突出するバンプ部と、を有し、前記基部は、金を含み、前記バンプ部は、錫を含む。
本発明にかかる半導体装置によれば、半導体素子および受動素子が搭載された場合であっても、装置の大型化を抑制することが可能である。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態にかかる半導体装置の平面図（第２封止樹脂を透過）である。 図１に対して、一対の第２接合層、および受動素子を透過した平面図である。 図２に対して、半導体素子、第１封止樹脂および一対の再配線を透過した平面図である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の右側面図である。 図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図７の部分拡大図である。 図８の部分拡大図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 本発明の第２実施形態にかかる半導体装置の底面図である。 図２８に示す半導体装置の断面図である。 図２８に示す半導体装置の断面図である。 図２９の部分拡大図である。 図２９の部分拡大図である。
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
〔第１実施形態〕
図１～図１０に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、基板１１、複数の第１配線１２、複数の第２配線１３および受動素子４１を備える。これらに加え、半導体装置Ａ１０は、複数の第１接合層１４、保護膜１５、複数の端子１６、第１封止樹脂３１、一対の再配線３２、一対の第２接合層３３および第２封止樹脂４２をさらに備える。これらの図が示す半導体装置Ａ１０は、様々な電子機器の配線基板に表面実装される樹脂パッケージ形式によるものである。半導体装置Ａ１０が示す例においては、半導体装置Ａ１０は、抵抗器およびコンデンサとともにＤＣ／ＤＣコンバータの回路を構成する。ここで、図１は、理解の便宜上、第２封止樹脂４２を透過し、かつ透過した第２封止樹脂４２を想像線（二点鎖線）で示している。図２は、理解の便宜上、図１に対して一対の第２接合層３３、および受動素子４１を透過している。図３は、理解の便宜上、半導体素子２０、第１封止樹脂３１および一対の再配線３２を透過し、かつ透過した半導体素子２０を想像線で示している。
半導体装置Ａ１０の説明においては、基板１１の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。第１方向ｘは、半導体装置Ａ１０の長手方向に対応する。第２方向ｙは、半導体装置Ａ１０の短手方向に対応する。
基板１１は、図７および図８に示すように、複数の第１配線１２、複数の第２配線１３および保護膜１５を搭載している。半導体素子２０は、複数の第１配線１２および複数の第１接合層１４を介して基板１１に支持されている。基板１１は、真性半導体材料からなる。半導体装置Ａ１０が示す例においては、当該真性半導体材料は、Ｓｉ（シリコン）である。基板１１は、主面１１Ａ、裏面１１Ｂおよび複数の端面１１Ｃを有する。主面１１Ａおよび裏面１１Ｂは、厚さ方向ｚにおいて互いに反対側を向く。このうち、主面１１Ａは、半導体素子２０に対向している。複数の端面１１Ｃの各々は、主面１１Ａおよび裏面１１Ｂの双方につながり、かつ第１方向ｘおよび第２方向ｙのいずれかを向く。複数の端面１１Ｃは、第１封止樹脂３１から露出している。
複数の第１配線１２は、図３、図７および図８に示すように、基板１１に配置されている。複数の第１配線１２は、半導体素子２０に電力供給をするため、かつ信号を入出力するための導電経路を構成している。複数の第１配線１２の各々は、第１埋込部１２１および搭載部１２２を有する。第１埋込部１２１は、基板１１に埋め込まれている。第１埋込部１２１は、基板１１の主面１１Ａおよび裏面１１Ｂの双方から露出している。図１０に示すように、第１埋込部１２１は、第１底面１２１Ａを有する。第１底面１２１Ａは、厚さ方向ｚにおいて裏面１１Ｂと同じ側を向き、かつ裏面１１Ｂから露出している。搭載部１２２は、主面１１Ａに接している。搭載部１２２は、第１埋込部１２１につながっている。
図１０に示すように、複数の第１配線１２の各々は、下地層１２Ａおよびめっき層１２Ｂにより構成されている。下地層１２Ａは、バリア層と、当該バリア層に積層されたシード層からなる金属薄膜である。当該バリア層は、たとえばチタン（Ｔｉ）からなる。当該シード層は、たとえば銅（Ｃｕ）からなる。めっき層１２Ｂは、たとえば銅からなる。第１配線１２の第１埋込部１２１においては、下地層１２Ａは、厚さ方向ｚに沿って視て第１埋込部１２１の周縁に形成され、かつ基板１１に接している。めっき層１２Ｂは、下地層１２Ａに囲まれている。第１配線１２の搭載部１２２においては、下地層１２Ａは、基板１１の主面１１Ａに接している。めっき層１２Ｂは、下地層１２Ａに積層されている。
複数の第２配線１３は、図３、図７および図８に示すように、基板１１に配置されている。複数の第２配線１３は、受動素子４１に電力を供給するための導電経路を構成している。図２および図３に示すように、厚さ方向ｚに沿って視て、複数の第２配線１３は、半導体素子２０よりも外方に位置する。複数の第２配線１３は、半導体素子２０の第１方向ｘの両側に位置する。半導体装置Ａ１０が示す例においては、複数の第２配線１３は、第１方向ｘの一方側に４つ、かつ第１方向ｘの他方側に４つ位置する。複数の第２配線１３は、第２方向ｙに沿って配列されている。複数の第２配線１３の各々は、第２埋込部１３１および柱状部１３２を有する。第２埋込部１３１は、基板１１に埋め込まれている。第２埋込部１３１は、基板１１の主面１１Ａおよび裏面１１Ｂの双方から露出している。図９に示すように、第２埋込部１３１は、第２底面１３１Ａを有する。第２底面１３１Ａは、厚さ方向ｚにおいて裏面１１Ｂと同じ側を向き、かつ裏面１１Ｂから露出している。柱状部１３２は、第２埋込部１３１から厚さ方向ｚにおいて主面１１Ａが向く側に突出している。柱状部１３２は、頂面１３２Ａを有する。頂面１３２Ａは、第１封止樹脂３１から露出している。
図９に示すように、複数の第２配線１３の各々は、下地層１３Ａおよびめっき層１３Ｂにより構成されている。下地層１３Ａは、バリア層と、当該バリア層に積層されたシード層からなる金属薄膜である。当該バリア層は、たとえばチタンからなる。当該シード層は、たとえば銅からなる。めっき層１３Ｂは、たとえば銅からなる。第２配線１３の第２埋込部１３１においては、下地層１３Ａは、厚さ方向ｚに沿って視て第２埋込部１３１の周縁に形成され、かつ基板１１に接している。めっき層１３Ｂは、下地層１３Ａに囲まれている。第２配線１３の柱状部１３２においては、下地層１３Ａは、厚さ方向ｚに沿って視て第２埋込部１３１につながる柱状部１３２の端部の周縁に形成されている。めっき層１３Ｂは、下地層１３Ａに囲まれた領域と、当該領域よりも上方に位置する領域とに形成されている。
複数の第１接合層１４は、図７、図８および図１０に示すように、複数の第１配線１２の搭載部１２２に配置されている。第１接合層１４は、たとえば錫（Ｓｎ）および銀（Ａｇ）を含む合金である。複数の第１接合層１４により、半導体素子２０の複数の電極２１（説明は後述）は、複数の搭載部１２２に接合されている。これにより、半導体素子２０は、複数の第１配線１２に導通している。
保護膜１５は、図４、図７および図８に示すように、基板１１の裏面１１Ｂを覆っている。保護膜１５は、電気絶縁性を有する。保護膜１５は、たとえばポリイミドを含む絶縁材料からなる。図９および図１０に示すように、保護膜１５は、複数の開口１５１を有する。複数の開口１５１は、保護膜１５を厚さ方向ｚに貫通している。図４に示すように、厚さ方向ｚに沿って視て、複数の開口１５１は、複数の第１埋込部１２１（第１配線１２）の第１底面１２１Ａ、および複数の第２埋込部１３１（第２配線１３）の第２底面１３１Ａに重なっている。
複数の端子１６は、図４、図９および図１０に示すように、複数の第１埋込部１２１（第１配線１２）の第１底面１２１Ａ、および複数の第２埋込部１３１（第２配線１３）の第２底面１３１Ａに個別に接している。複数の端子１６は、半導体装置Ａ１０を配線基板に実装するために利用される。半導体装置Ａ１０においては、複数の端子１６は、保護膜１５の複数の開口１５１に収容されている。また、半導体装置Ａ１０においては、端子１６は、金属層からなる。半導体装置Ａ１０が示す例においては、端子１６は、第１底面１２１Ａおよび第２底面１３１Ａのいずれかに接するニッケル（Ｎｉ）層と、当該ニッケル層に積層されたパラジウム（Ｐｄ）層と、当該パラジウム層に積層された金（Ａｕ）層とからなる。なお、端子１６は、当該パラジウム層を設けず、当該ニッケル層に直接、当該金層が積層された構成でもよい。
半導体素子２０は、図７および図８に示すように、複数の第１配線１２の搭載部１２２に接合されている。半導体装置Ａ１０が示す例においては、半導体素子２０には、スイッチング回路と、当該スイッチング回路を駆動させるためのゲートドライバと、当該スイッチング回路に流れる電流や温度を検出する各種検出回路となどが構成されたＬＳＩである。当該スイッチング回路は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）および還流ダイオードにより構成される。
図７、図８および図１０に示すように、半導体素子２０は、素子表面２０Ａ、素子裏面２０Ｂおよび複数の電極２１を有する。素子表面２０Ａは、素子裏面２０Ｂとは反対側を向く。素子表面２０Ａは、第１封止樹脂３１から露出している。素子裏面２０Ｂは、基板１１の主面１１Ａに対向している。複数の電極２１は、素子裏面２０Ｂに設けられている。複数の電極２１は、半導体素子２０に構成されたスイッチング回路などに導通している。電極２１は、たとえばアルミニウム（Ａｌ）を含む導電材料からなる。
第１封止樹脂３１は、図７および図８に示すように、基板１１、複数の第１配線１２、複数の第２配線１３、および半導体素子２０のそれぞれ一部を覆っている。第１封止樹脂３１は、電気絶縁性を有する。第１封止樹脂３１は、たとえば黒色のエポキシ樹脂を含む絶縁材料からなる。第１封止樹脂３１は、外面３１Ａ、内面３１Ｂおよび複数の側面３１Ｃを有する。
図５～図８に示すように、外面３１Ａは、厚さ方向ｚにおいて基板１１の主面１１Ａと同じ側を向く。外面３１Ａは、受動素子４１に対向している。複数の柱状部１３２（第２配線１３）の頂面１３２Ａと、半導体素子２０の素子表面２０Ａとは、外面３１Ａと面一である。内面３１Ｂは、外面３１Ａとは反対側を向く。内面３１Ｂは、主面１１Ａに接している。複数の側面３１Ｃの各々は、外面３１Ａおよび内面３１Ｂの双方につながり、かつ第１方向ｘおよび第２方向ｙのいずれかを向く。図１に示すように、厚さ方向ｚに沿って視て、複数の側面３１Ｃは、第２封止樹脂４２よりも外方に位置する。基板１１の端面１１Ｃは、側面３１Ｃと面一である。
一対の再配線３２は、図２および図７に示すように、第１封止樹脂３１の上に配置されている。一対の再配線３２は、複数の第２配線１３とともに、受動素子４１に電力を供給するための導電経路を構成している。一対の再配線３２は、第１方向ｘにおいて互いに離間している。一対の再配線３２は、複数の柱状部１３２（第２配線１３）の頂面１３２Ａ、および第１封止樹脂３１の外面３１Ａの双方に接している。一対の再配線３２は、第２方向ｙに延びる帯状である。
図９に示すように、一対の再配線３２の各々は、下地層３２Ａおよびめっき層３２Ｂにより構成されている。下地層３２Ａは、複数の頂面１３２Ａ、および外面３１Ａの双方に接している。下地層３２Ａは、バリア層と、当該バリア層に積層されたシード層からなる金属薄膜である。当該バリア層は、たとえばチタンからなる。当該シード層は、たとえば銅からなる。めっき層３２Ｂは、下地層３２Ａに積層されている。めっき層３２Ｂは、たとえば銅からなる。
一対の第２接合層３３は、図７および図９に示すように、一対の再配線３２に配置されている。第２接合層３３は、たとえば鉛フリーハンダである。一対の第２接合層３３により、受動素子４１の一対の電極４１１（説明は後述）は、一対の再配線３２に接合されている。これにより、受動素子４１は、一対の再配線３２を介して複数の第２配線１３の柱状部１３２に支持され、かつ複数の第２配線１３に導通している。
受動素子４１は、図７および図９に示すように、一対の再配線３２に接合されている。受動素子４１は、半導体素子２０よりも厚さ方向ｚにおいて基板１１の主面１１Ａが向く側に位置する。図１および図２に示すように、厚さ方向ｚに沿って視て、受動素子４１の少なくとも一部が半導体素子２０に重なっている。半導体装置Ａ１０においては、受動素子４１は、半導体素子２０を跨いでいる。受動素子４１は、一対の再配線３２を介して複数の第２配線１３の柱状部１３２に支持されている。受動素子４１は、インダクタである。なお、受動素子４１は、インダクタに限定されず、たとえばコンデンサでもよい。受動素子４１は、一対の電極４１１を有する。一対の電極４１１は、第１方向ｘにおいて互いに離間している。
第２封止樹脂４２は、図７および図８に示すように、一対の再配線３２、および受動素子４１を覆っている。第２封止樹脂４２は、第１封止樹脂３１の外面３１Ａに接している。第２封止樹脂４２の一部は、半導体素子２０と受動素子４１との間に介在している。半導体装置Ａ１０においては、当該一部は、半導体素子２０の素子表面２０Ａ、および受動素子４１の双方に接している。第２封止樹脂４２は、電気絶縁性を有する。第２封止樹脂４２は、たとえばエポキシ樹脂を含む絶縁材料からなる。
次に、図１１～図２７に基づき、半導体装置Ａ１０の製造方法の一例について説明する。なお、図１１～図２７の断面位置は、図７の断面位置と同一である。
最初に、図１１に示すように、基材８１の厚さ方向ｚを向く片面にマスク層８９を形成する。マスク層８９は、厚さ方向ｚに貫通する複数の開口８９１を有する。基材８１は、シリコンウエハである。マスク層８９は、厚さが０．５μｍ～１．０μｍの酸化膜（ＳｉＯ2）からなる。まず、熱酸化法により基材８１の厚さ方向を向く両面に酸化膜を成膜する。次いで、リソグラフィパターニングと、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）とにより、成膜された酸化膜を部分的に除去する。この工程で除去された箇所が、複数の開口８９１となる。最後に、リソグラフィパターニングで用いたレジストを除去する。これにより、複数の開口８９１を有するマスク層８９が形成される。
次いで、図１２に示すように、基材８１に複数の穴８１１を形成し、かつマスク層８９を全て除去する。複数の穴８１１は、基材８１の厚さ方向ｚを向く片面から凹んでいる。まず、複数の穴８１１を深掘りＲＩＥ（Reactive Ion Etching）、または水酸化カリウム（ＫＯＨ）水溶液を用いたウエットエッチングにより形成する。当該深堀ＲＩＥとして、ボッシュプロセス（Bosch process）が挙げられる。最後に、マスク層８９を除去する。マスク層８９は、フッ化水素酸（ＨＦ）を用いたウエットエッチングにより除去される。
次いで、図１３に示すように、基材８１の厚さ方向ｚを向く片面と、複数の穴８１１に接する基材８１の表面とを覆う酸化膜（図示略）を熱酸化法により形成する。当該酸化膜の厚さは、１．０μｍ～２．０μｍである。次いで、当該酸化膜を覆う第１下地層８２１を形成する。第１下地層８２１は、スパッタリング法により基材８１を覆うバリア層を成膜させた後、スパッタリング法により当該バリア層にシード層を積層させることにより形成される。なお、当該バリア層は、厚さが１００ｎｍ～３００ｎｍのチタンからなる。当該シード層は、厚さが２００ｎｍ～６００ｎｍの銅からなる。
次いで、図１４に示すように、基材８１の複数の穴８１１を埋める複数の第１配線層８３１を形成する。同時に、複数の第１配線層８３１の一部に対し、これらにつながる複数の第２配線層８３２を形成する。複数の第１配線層８３１、および複数の第２配線層８３２は、第１下地層８２１を導電経路とした電解めっきにより形成される。なお、複数の第１配線層８３１は、銅からなる。複数の第２配線層８３２は、厚さが１０μｍ～３０μｍの銅からなる。
次いで、図１５に示すように、複数の第２配線層８３２の上に複数の第１接合層１４を形成する。複数の第１接合層１４は、第１下地層８２１および複数の第２配線層８３２を導電経路とした電解めっきにより形成される。
次いで、図１６に示すように、複数の第２配線層８３２がつながっていない複数の第１配線層８３１に対し、これらにつながる複数の第３配線層８３３を形成する。複数の第３配線層８３３は、第１下地層８２１、および複数の第３配線層８３３がつながる複数の第１配線層８３１を導電経路とした電解めっきにより柱状に形成される。なお、第３配線層８３３は、銅からなる。
次いで、図１７に示すように、第１下地層８２１の一部を除去する。除去対象は、複数の第２配線層８３２および複数の第３配線層８３３のいずれにも覆われていない部分である。第１下地層８２１は、硫酸（Ｈ2ＳＯ4）および過酸化水素（Ｈ2Ｏ2）の混合溶液を用いたウエットエッチングにより除去される。本工程を経ることにより、複数の第２配線層８３２と、それらに接する複数の第１下地層８２１とが、複数の第１配線１２の搭載部１２２となる。
次いで、図１８に示すように、複数の第１配線１２の搭載部１２２に半導体素子２０を接合する。本工程では、フリップチップボンディングにより半導体素子２０を搭載する。まず、フリップチップボンダを用いて、半導体素子２０の複数の電極２１を複数の第１接合層１４に仮付けする。次いで、リフローにより複数の第１接合層１４を溶融させる。最後に、複数の第１接合層１４を冷却により固化させることにより、半導体素子２０の接合が完了する。
次いで、図１９に示すように、複数の第１配線１２の搭載部１２２、半導体素子２０および複数の第３配線層８３３を覆う封止樹脂８４を、基材８１の厚さ方向ｚの片側の上に形成する。封止樹脂８４は、コンプレッション成型により形成される。なお、封止樹脂８４は、黒色のエポキシ樹脂を含む絶縁材料からなる。
次いで、図２０に示すように、封止樹脂８４の厚さ方向ｚの片側を機械研削により部分除去する。本工程においては、複数の第３配線層８３３も部分除去される。本工程を経ることにより、複数の第３配線層８３３が、複数の第２配線１３の柱状部１３２となる。あわせて、複数の柱状部１３２の頂面１３２Ａと、半導体素子２０の素子表面２０Ａとが、封止樹脂８４から露出する。このとき、半導体素子２０厚さは、４０μｍ～１００μｍとなる。
次いで、図２１に示すように、複数の柱状部１３２（第２配線１３）の頂面１３２Ａと、封止樹脂８４との双方に接する一対の再配線３２を形成する。まず、複数の頂面１３２Ａ、半導体素子２０の素子表面２０Ａ、および封止樹脂８４を覆う第２下地層８２２を形成する。第２下地層８２２の構成および形成方法は、第１下地層８２１の場合と同一である。次いで、第２下地層８２２の一部を覆う一対の第４配線層８３４を形成する。一対の第４配線層８３４は、第２下地層８２２を導電経路とした電解めっきにより形成される。なお、第４配線層８３４は、銅からなる。最後に、第２下地層８２２の一部を除去する。除去対象は、一対の第４配線層８３４に覆われていない部分である。除去方法は、図１８に示す工程における第１下地層８２１の除去方法と同一である。本工程を経て、残存した一対の第２下地層８２２と、それらを覆う一対の第４配線層８３４とが、一対の再配線３２となる。
次いで、図２２に示すように、一対の再配線３２に受動素子４１を接合する。まず、一対の再配線３２の上に、一対の第２接合層３３を形成する。一対の第２接合層３３は、マスクを用いた印刷により形成される。次いで、受動素子４１の一対の電極４１１を一対の第２接合層３３に接触させた上で、一対の第２接合層３３をリフローにより溶融させる。最後に、一対の第２接合層３３を冷却により固化させることにより、受動素子４１の接合が完了する。
次いで、図２３に示すように、一対の再配線３２、および受動素子４１を覆う第２封止樹脂４２を形成する。第２封止樹脂４２は、トランスファモールド成型により形成される。本工程を経て、半導体素子２０の素子表面２０Ａと、封止樹脂８４の表面の一部とが第２封止樹脂４２に覆われる。
次いで、図２４に示すように、基材８１の厚さ方向ｚの片側を機械研削により部分除去する。本工程においては、複数の第１配線層８３１と、それらに接する複数の第１下地層８２１とも部分除去される。本工程を経て、複数の第１配線１２の搭載部１２２につながる複数の第１配線層８３１と、それらに接する複数の第１下地層８２１とが、複数の第１配線１２の第１埋込部１２１となる。複数の第２配線１３の柱状部１３２につながる複数の第１配線層８３１と、それらに接する第１下地層８２１とが、複数の第２配線１３の第２埋込部１３１となる。あわせて、複数の第１埋込部１２１の第１底面１２１Ａと、複数の第２埋込部１３１の第２底面１３１Ａとが、基材８１から露出する。このとき、基材８１の厚さは、２０μｍ～１００μｍとなる。
次いで、図２５に示すように、基材８１の厚さ方向ｚの片面を覆う保護膜８５を形成する。保護膜８５は、厚さ方向ｚに貫通する複数の開口８５１を有する。まず、スピンコータを用いて基材８１の厚さ方向ｚの片面に感光性ポリイミドを塗布する。この際、複数の第１埋込部１２１（第１配線１２）の第１底面１２１Ａと、複数の第２埋込部１３１（第２配線１３）の第２底面１３１Ａとが、当該感光性ポリイミドに覆われる。次いで、リソグラフィパターニングにより、複数の開口８５１を当該感光性ポリイミドに形成する。この際、複数の第１埋込部１２１の第１底面１２１Ａと、複数の第２埋込部１３１の第２底面１３１Ａとが、複数の開口８５１から露出する。これにより、保護膜８５の形成が完了する。
次いで、図２６に示すように、複数の第１埋込部１２１（第１配線１２）の第１底面１２１Ａと、複数の第２埋込部１３１（第２配線１３）の第２底面１３１Ａとに個別に接する複数の端子１６を形成する。複数の端子１６は、無電解めっきにより形成される。
最後に、図２７に示すように、基材８１、封止樹脂８４および保護膜８５を切断線ＣＬに沿ってダイシングブレードなどで切断することにより、複数の個片に分割する。当該個片は、１つの半導体素子２０と、１つの受動素子４１とが含まれるようにする。本工程を経て、個片となった基材８１、封止樹脂８４および保護膜８５が、基板１１、第１封止樹脂３１および保護膜１５となる。以上の工程を経ることにより、半導体装置Ａ１０が製造される。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０は、厚さ方向ｚに沿って視て半導体素子２０よりも外方に位置する複数の第２配線１３を備える。複数の第２配線１３の各々は、柱状部１３２を有する。柱状部１３２は、第２埋込部１３１から厚さ方向ｚにおいて基板１１の主面１１Ａが向く側に突出している。半導体装置Ａ１０は、半導体素子２０よりも厚さ方向ｚにおいて主面１１Ａが向く側に位置し、かつ複数の第２配線１３に導通する受動素子４１を備える。厚さ方向ｚに沿って視て、受動素子４１の一部が半導体素子２０に重なっている。受動素子４１は、複数の柱状部１３２に支持されている。これにより、半導体装置Ａ１０において、半導体素子２０および受動素子４１は、厚さ方向ｚに沿って二段配置されるため、厚さ方向ｚに沿って視た半導体装置Ａ１０の寸法の拡大が抑制される。したがって、半導体装置Ａ１０によれば、半導体素子２０および受動素子４１が搭載された場合であっても、装置の大型化を抑制することが可能である。
半導体素子２０は、素子裏面２０Ｂに設けられた複数の電極２１を有する。複数の電極２１は、複数の第１配線１２の搭載部１２２に接合されている。このため、半導体装置Ａ１０においては、半導体素子２０と複数の第１配線１２との導電経路において、複数のワイヤが不要である。このことは、厚さ方向ｚに沿って視た半導体装置Ａ１０の寸法の拡大の抑制に効果的である。
基板１１は、シリコンウエハなどの真性半導体材料からなる。これにより、半導体素子２０の製造と同様の手法を用いて、複数の第１配線１２の第１埋込部１２１、および複数の第２配線１３の第２埋込部１３１を形成することができる。このため、リードフレームを用いた場合と比較して、厚さ方向ｚに沿って視た半導体装置Ａ１０の寸法を縮小することができる。さらに、ガラスエポキシ基板を用いた場合と比較して、基板１１の厚さを小とすることができる。
複数の第１配線１２の第１埋込部１２１の各々は、厚さ方向ｚにおいて基板１１の裏面１１Ｂと同じ側を向く第１底面１２１Ａを有する。複数の第２配線１３の第２埋込部１３１の各々は、厚さ方向ｚにおいて裏面１１Ｂと同じ側を向く第２底面１３１Ａを有する。複数の第１底面１２１Ａ、および複数の第２底面１３１Ａは、裏面１１Ｂと面一である。これにより、基板１１の厚さがさらに小となる。
複数の第２配線１３は、半導体素子２０の第１方向ｘの両側に位置する。これにより、受動素子４１が半導体素子２０を跨ぐ構成となり、かつ厚さ方向ｚに沿って視て半導体素子２０に重なる受動素子４１の部分が増加するため、厚さ方向ｚに沿って視た半導体装置Ａ１０の寸法の拡大を効果的に抑制できる。
半導体装置Ａ１０は、基板１１、複数の第１配線１２、半導体素子２０、および複数の第２配線１３のそれぞれ一部を覆う第１封止樹脂３１をさらに備える。第１封止樹脂３１は、厚さ方向ｚにおいて基板１１の主面１１Ａと同じ側を向く外面３１Ａを有する。複数の柱状部１３２（第２配線１３）の頂面１３２Ａと、半導体素子２０の素子表面２０Ａとは、外面３１Ａと面一である。これにより、複数の柱状部１３２の高さ（厚さ方向ｚの寸法）を、半導体素子２０に干渉しない範囲内で極力小とできる。したがって、半導体装置Ａ１０の厚さ方向ｚの寸法の拡大を抑制できる。
半導体装置Ａ１０は、第１方向ｘにおいて互いに離間する一対の再配線３２をさらに備える。一対の再配線３２は、第１封止樹脂３１の外面３１Ａと、複数の柱状部１３２（第２配線１３）の頂面１３２Ａとに接する。受動素子４１は、一対の再配線３２に接合されている。これにより、受動素子４１の一対の電極４１１の接合面積が増加するため、受動素子４１を複数の頂面１３２Ａに直接接合させた場合よりも、接合強度を向上させることができる。
半導体装置Ａ１０は、受動素子４１を覆う第２封止樹脂４２をさらに備える。第２封止樹脂４２の一部は、半導体素子２０と受動素子４１との間に介在している。受動素子４１がインダクタである場合、半導体装置Ａ１０の使用時において、受動素子４１からノイズが発生する。これにより、受動素子４１から半導体素子２０に伝播するノイズが低減されるため、半導体素子２０のスイッチング遅れなどを抑制することができる。
基板１１は、主面１１Ａおよび裏面１１Ｂの双方につながり、かつ厚さ方向ｚに対して直交する方向を向く複数の端面１１Ｃを有する。厚さ方向ｚに沿って視て、複数の端面１１Ｃは、第２封止樹脂４２よりも外方に位置する。これにより、図２８に示す半導体装置Ａ１０の製造工程において、基材８１、封止樹脂８４および保護膜８５を切断する際、ダイシングブレードなどが第２封止樹脂４２に接触することを防止できる。
半導体装置Ａ１０は、複数の第１埋込部１２１（第１配線１２）の第１底面１２１Ａと、複数の第２埋込部１３１（第２配線１３）の第２底面１３１Ａとに個別に接する複数の端子１６を備える。これにより、半導体装置Ａ１０を配線基板に実装する際、ハンダ接合に起因した熱衝撃から複数の第１埋込部１２１および複数の第２埋込部１３１を保護することができる。
〔第２実施形態〕
図２８～図３２に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２９の断面位置は、先述した半導体装置Ａ１０の図７の断面位置と同一である。図３０の断面位置は、先述した半導体装置Ａ１０の図８の断面位置と同一である。
半導体装置Ａ２０においては、複数の端子１６の構成が、先述した半導体装置Ａ１０における構成と異なる。
図２８、図３１および図３２に示すように、複数の端子１６の各々は、基部１６１およびバンプ部１６２を有する。基部１６１は、複数の第１埋込部１２１（第１配線１２）の第１底面１２１Ａと、複数の第２埋込部１３１（第２配線１３）の第２底面１３１Ａとのいずれかに接する。基部１６１の構成は、第１底面１２１Ａおよび第２底面１３１Ａのいずれかに接するニッケル層と、当該ニッケル層に積層されたパラジウム層と、当該パラジウム層に積層された金層とからなる。なお、基部１６１は、当該パラジウム層を設けず、当該ニッケル層に直接、当該金層が積層された構成でもよい。このため、基部１６１は、金を含む。バンプ部１６２は、基部１６１から厚さ方向ｚにおいて基板１１の裏面１１Ｂが向く側に突出している。バンプ部１６２は、半球体状である。バンプ部１６２は、錫を含む。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、半導体装置Ａ１０と同じく、厚さ方向ｚに沿って視て半導体素子２０よりも外方に位置する複数の第２配線１３を備える。複数の第２配線１３の各々は、柱状部１３２を有する。柱状部１３２は、第２埋込部１３１から厚さ方向ｚにおいて基板１１の主面１１Ａが向く側に突出している。半導体装置Ａ２０は、半導体素子２０よりも厚さ方向ｚにおいて主面１１Ａが向く側に位置し、かつ複数の第２配線１３に導通する受動素子４１を備える。厚さ方向ｚに沿って視て、受動素子４１の一部が半導体素子２０に重なっている。受動素子４１は、複数の柱状部１３２に支持されている。したがって、半導体装置Ａ２０によっても、半導体素子２０および受動素子４１が搭載された場合であっても、装置の大型化を抑制することが可能である。
半導体装置Ａ２０においては、複数の端子１６の各々は、基部１６１およびバンプ部１６２を有する。基部１６１は、複数の第１埋込部１２１（第１配線１２）の第１底面１２１Ａと、複数の第２埋込部１３１（第２配線１３）の第２底面１３１Ａとのいずれかに接する。基部１６１は、金を含む。バンプ部１６２は、基部１６１から厚さ方向ｚにおいて基板１１の裏面１１Ｂが向く側に突出している。バンプ部１６２は、錫を含む。これにより、ハンダを用いずに半導体装置Ａ２０を配線基板に実装することができる。また、半導体装置Ａ２０の実装の際、基部１６１により、バンプ部１６２に作用する熱衝撃から複数の第１埋込部１２１および複数の第２埋込部１３１を保護することができる。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
Ａ１０，Ａ２０：半導体装置
１１：基板
１１Ａ：主面
１１Ｂ：裏面
１１Ｃ：端面
１２：第１配線
１２Ａ：下地層
１２Ｂ：めっき層
１２１：第１埋込部
１２１Ａ：第１底面
１２２：搭載部
１３：第２配線
１３Ａ：下地層
１３Ｂ：めっき層
１３１：第２埋込部
１３１Ａ：第２底面
１３２：柱状部
１３２Ａ：頂面
１４：第１接合層
１５：保護膜
１５１：開口
１６：端子
１６１：基部
１６２：バンプ部
２０：半導体素子
２０Ａ：素子表面
２０Ｂ：素子裏面
２１：電極
３１：第１封止樹脂
３１Ａ：外面
３１Ｂ：内面
３１Ｃ：側面
３２：再配線
３２Ａ：下地層
３２Ｂ：めっき層
３３：第２接合層
４１：受動素子
４１１：電極
４２：第２封止樹脂
８１：基材
８１１：穴
８２１：第１下地層
８２２：第２下地層
８３１：第１配線層
８３２：第２配線層
８３３：第３配線層
８３４：第４配線層
８４：封止樹脂
８５：保護膜
８５１：開口
８９：マスク層
８９１：開口
ＣＬ：切断線
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向

Claims (11)

  1. 厚さ方向において互いに反対側を向く主面および裏面を有する基板と、
    前記基板に埋め込まれ、かつ前記主面および前記裏面の双方から露出する第１埋込部、および前記主面に接し、かつ前記第１埋込部につながる搭載部を各々が有する複数の第１配線と、
    前記主面に対向する素子裏面、および前記素子裏面に設けられた複数の電極を有するとともに、前記複数の電極の各々が前記複数の第１配線の各々の前記搭載部のいずれかに接合された半導体素子と、
    前記基板に埋め込まれ、かつ前記主面および前記裏面の双方から露出する第２埋込部、および前記第２埋込部から前記厚さ方向において前記主面が向く側に突出する柱状部を各々が有するとともに、前記厚さ方向に視て前記半導体素子よりも外方に位置する複数の第２配線と、
    前記半導体素子よりも前記厚さ方向において前記主面が向く側に位置し、かつ前記複数の第２配線に導通する受動素子と、
    前記基板、前記複数の第１配線、前記半導体素子、および前記複数の第２配線のそれぞれ一部ずつを覆う第１封止樹脂と、
    前記受動素子を覆う第２封止樹脂と、を備え、
    前記厚さ方向に視て、前記受動素子が前記半導体素子に重なっており、
    前記受動素子は、前記複数の第２配線の各々の前記柱状部に支持されており、
    前記半導体素子は、前記素子裏面とは反対側を向く素子表面を有し、
    前記複数の第２配線の各々の前記柱状部は、前記厚さ方向において前記主面と同じ側を向く頂面を有し、
    前記第１封止樹脂は、前記厚さ方向において前記主面と同じ側を向く外面と、前記厚さ方向に対して直交する方向を向く第１側面と、を有し
    前記第２封止樹脂は、前記厚さ方向に対して直交する方向において前記第１側面と同じ側を向き、かつ前記厚さ方向を面内方向とする第２側面を有し、
    前記素子表面および前記頂面の各々は、前記外面と面一であり、
    前記第２封止樹脂は、前記外面に接し、かつ前記素子表面を覆っており、
    前記厚さ方向に視て、前記第２側面は、前記第１側面よりも前記受動素子が位置する側に離れている、半導体装置。
  2. 前記受動素子は、インダクタである、請求項１に記載の半導体装置。
  3. 前記基板は、真性半導体材料からなる、請求項１または２に記載の半導体装置。
  4. 前記複数の第２配線は、前記厚さ方向に対して直交する第１方向の両側に位置する、請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記複数の第２配線は、前記厚さ方向および前記第１方向の双方に対して直交する第２方向に沿って配列されている、請求項４に記載の半導体装置。
  6. 前記第１方向において互いに離れた一対の再配線をさらに備え、
    前記一対の再配線の各々は、前記外面と、前記複数の第２配線の各々の前記頂面のいずれかと、に接しており、
    前記受動素子は、前記一対の再配線に接合されている、請求項４または５に記載の半導体装置。
  7. 前記基板は、前記主面および前記裏面につながり、かつ前記厚さ方向に対して直交する方向において前記第１側面と同じ側を向く端面を有し、
    前記端面は、前記第１側面と面一である、請求項１ないし６のいずれかに記載の半導体装置。
  8. 前記複数の第１埋込部の各々は、前記厚さ方向において前記裏面と同じ側を向く第１底面を有し、
    前記複数の第２埋込部の各々は、前記厚さ方向において前記裏面と同じ側を向く第２底面を有し、
    前記第１底面および前記第２底面の各々は、前記裏面と面一である、請求項１ないし７のいずれかに記載の半導体装置。
  9. 前記裏面を覆う保護膜をさらに備える、請求項８に記載の半導体装置。
  10. 複数の端子をさらに備え、
    前記複数の端子の各々は、前記第１底面および前記第２底面のいずれかに接している、請求項８または９に記載の半導体装置。
  11. 前記複数の端子の各々は、前記第１底面および前記第２底面のいずれかに接する基部と、前記基部から前記厚さ方向に突出するバンプ部と、を有し、
    前記基部は、金を含み、
    前記バンプ部は、錫を含む、請求項１０に記載の半導体装置。
JP2018224608A 2018-11-30 2018-11-30 半導体装置 Active JP7245037B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018224608A JP7245037B2 (ja) 2018-11-30 2018-11-30 半導体装置
US16/695,549 US11211368B2 (en) 2018-11-30 2019-11-26 Semiconductor device
US17/454,897 US11817439B2 (en) 2018-11-30 2021-11-15 Semiconductor device having distinguishable electrodes
JP2023037611A JP2023060343A (ja) 2018-11-30 2023-03-10 半導体モジュール
US18/466,207 US20240021592A1 (en) 2018-11-30 2023-09-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018224608A JP7245037B2 (ja) 2018-11-30 2018-11-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023037611A Division JP2023060343A (ja) 2018-11-30 2023-03-10 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2020088306A JP2020088306A (ja) 2020-06-04
JP7245037B2 true JP7245037B2 (ja) 2023-03-23

Family

ID=70849391

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018224608A Active JP7245037B2 (ja) 2018-11-30 2018-11-30 半導体装置
JP2023037611A Pending JP2023060343A (ja) 2018-11-30 2023-03-10 半導体モジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023037611A Pending JP2023060343A (ja) 2018-11-30 2023-03-10 半導体モジュール

Country Status (2)

Country Link
US (3) US11211368B2 (ja)
JP (2) JP7245037B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063676A (ja) 2002-07-26 2004-02-26 Fdk Corp マイクロコンバータ
JP2005026311A (ja) 2003-06-30 2005-01-27 Sony Corp ダイシングフィルム、フリップチップ実装方法、及び半導体装置
JP2007067215A (ja) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 回路基板、回路基板の製造方法および回路装置
JP2008016729A (ja) 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法
US20120181673A1 (en) 2009-08-21 2012-07-19 Stats Chippac, Ltd. Semiconductor Device and Method of Stacking Die on Leadframe Electrically Connected by Conductive Pillars
US20150279819A1 (en) 2014-03-28 2015-10-01 SK Hynix Inc. Thin stack packages
WO2016203804A1 (ja) 2015-06-19 2016-12-22 株式会社村田製作所 Ｄｃ－ｄｃコンバータ
CN106601631A (zh) 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
JP2017195267A (ja) 2016-04-20 2017-10-26 富士通株式会社 電子装置、及び電子装置の製造方法
WO2018135349A1 (ja) 2017-01-18 2018-07-26 Tdk株式会社 電子部品搭載パッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4618941B2 (ja) 2001-07-24 2011-01-26 三洋電機株式会社 半導体装置
JP4736451B2 (ja) * 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
KR102192569B1 (ko) * 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
KR20200048971A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
KR102524812B1 (ko) * 2018-11-06 2023-04-24 삼성전자주식회사 반도체 패키지
KR102621099B1 (ko) * 2018-11-07 2024-01-04 삼성전자주식회사 반도체 패키지

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063676A (ja) 2002-07-26 2004-02-26 Fdk Corp マイクロコンバータ
JP2005026311A (ja) 2003-06-30 2005-01-27 Sony Corp ダイシングフィルム、フリップチップ実装方法、及び半導体装置
JP2007067215A (ja) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 回路基板、回路基板の製造方法および回路装置
JP2008016729A (ja) 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法
US20120181673A1 (en) 2009-08-21 2012-07-19 Stats Chippac, Ltd. Semiconductor Device and Method of Stacking Die on Leadframe Electrically Connected by Conductive Pillars
US20150279819A1 (en) 2014-03-28 2015-10-01 SK Hynix Inc. Thin stack packages
WO2016203804A1 (ja) 2015-06-19 2016-12-22 株式会社村田製作所 Ｄｃ－ｄｃコンバータ
JP2017195267A (ja) 2016-04-20 2017-10-26 富士通株式会社 電子装置、及び電子装置の製造方法
CN106601631A (zh) 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
WO2018135349A1 (ja) 2017-01-18 2018-07-26 Tdk株式会社 電子部品搭載パッケージ

Also Published As

Publication number Publication date
US20220077124A1 (en) 2022-03-10
JP2020088306A (ja) 2020-06-04
US20240021592A1 (en) 2024-01-18
US11211368B2 (en) 2021-12-28
US11817439B2 (en) 2023-11-14
JP2023060343A (ja) 2023-04-27
US20200176428A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
JP3526548B2 (ja) 半導体装置及びその製造方法
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP2017152646A (ja) 電子部品、電子装置及び電子機器
JP4379413B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
US10410944B2 (en) Semiconductor device
JP2014022505A (ja) 半導体装置およびその製造方法
JP2019161149A (ja) 半導体装置および半導体装置の製造方法
JP7012489B2 (ja) 半導体装置
JP2020136507A (ja) 半導体装置および半導体装置の製造方法
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
US10985083B2 (en) Semiconductor device and method for manufacturing the same
US20220344300A1 (en) Electronic device and manufacturing method thereof
US11764130B2 (en) Semiconductor device
JP7245037B2 (ja) 半導体装置
JP4084737B2 (ja) 半導体装置
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7339000B2 (ja) 半導体装置および半導体パッケージ
JP7430988B2 (ja) 電子装置
JP7290960B2 (ja) 半導体装置
JP2018093074A (ja) 半導体装置およびその製造方法
JP7416607B2 (ja) 半導体装置
JP7254602B2 (ja) 半導体装置、および半導体装置の製造方法
JP7326115B2 (ja) 端子、半導体装置、およびこれらの製造方法
US20230083920A1 (en) Semiconductor device
JP2021034573A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230310

R150 Certificate of patent or registration of utility model

Ref document number: 7245037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150