KR102192569B1 - 전자 부품 패키지 및 그 제조방법 - Google Patents

전자 부품 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR102192569B1
KR102192569B1 KR1020150155545A KR20150155545A KR102192569B1 KR 102192569 B1 KR102192569 B1 KR 102192569B1 KR 1020150155545 A KR1020150155545 A KR 1020150155545A KR 20150155545 A KR20150155545 A KR 20150155545A KR 102192569 B1 KR102192569 B1 KR 102192569B1
Authority
KR
South Korea
Prior art keywords
wiring
electronic component
conductive pattern
conductive
electrical
Prior art date
Application number
KR1020150155545A
Other languages
English (en)
Other versions
KR20170053268A (ko
Inventor
백용호
조정현
최재훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150155545A priority Critical patent/KR102192569B1/ko
Priority to JP2016122752A priority patent/JP2017092443A/ja
Priority to TW105120237A priority patent/TWI701786B/zh
Priority to US15/200,838 priority patent/US9831142B2/en
Publication of KR20170053268A publication Critical patent/KR20170053268A/ko
Priority to US15/796,411 priority patent/US10109541B2/en
Priority to US16/000,200 priority patent/US20180286770A1/en
Application granted granted Critical
Publication of KR102192569B1 publication Critical patent/KR102192569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명의 일 실시 형태의 경우, 전자 부품이 배치되는 배선부를 포함하는 전자 부품 패키지용 기판에 있어서, 상기 배선부는 절연층, 상기 전자 부품과 전기적으로 연결되는 신호 전달용 배선 및 상기 전자 부품과 전기적으로 분리된 전기 검사용 배선을 포함하고, 상기 전기 검사용 배선은 상기 배선부의 양면에 형성된 도전성 패턴과 상기 도전성 패턴을 전기적으로 연결하는 도전성 비아를 포함하는 구조를 제공한다.

Description

전자 부품 패키지 및 그 제조방법 {ELECTRONIC COMPONENT PACKAGE AND MANUFACTRUING METHOD OF THE SAME}
본 발명은 전자 부품 패키지 및 그 제조방법에 관한 것이다.
전자 부품 패키지란 전자 부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자 기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자 부품을 보호하기 위한 패키지 기술을 의미한다. 한편, 최근 전자 부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자 부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자 부품의 전극 패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
본 발명의 일 목적은 컴팩트한 구조를 제공할 수 있으며, 나아가, 전자 부품을 실장 하기 전에 배선부에 대한 전기 검사가 가능하도록 함으로써 제조 효율이 현저히 향상될 수 있는 전자 부품 패키지를 제공하는 것이다.
본 발명의 다른 목적은 상술한 전자 부품 패키지를 효율적으로 제조할 수 있는 제조방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 형태를 통하여 전자 부품 패키지용 기판의 신규한 구조를 제안하고자 하며, 구체적으로, 전자 부품이 배치되는 배선부를 포함하는 전자 부품 패키지용 기판에 있어서, 상기 배선부는 절연층, 상기 전자 부품과 전기적으로 연결되는 신호 전달용 배선 및 상기 전자 부품과 전기적으로 분리된 전기 검사용 배선을 포함하고, 상기 전기 검사용 배선은 상기 배선부의 양면에 형성된 도전성 패턴과 상기 도전성 패턴을 전기적으로 연결하는 도전성 비아를 포함하는 구조이다. 이러한 전기 검사용 배선을 통하여 상기 배선부에 대한 전기 검사를 상기 배선부의 상측을 통하여 실행할 수 있다.
또한, 본 발명의 다른 형태를 통하여 전자 부품 패키지를 다음과 같이 제안하고자 하며, 구체적으로, 배선부와 상기 배선부 상에 배치되는 전자 부품 및 상기 전자 부품을 보호하는 봉합재를 포함하며, 상기 배선부는 절연층, 상기 전자 부품과 전기적으로 연결되는 신호 전달용 배선 및 상기 전자 부품과 전기적으로 분리된 전기 검사용 배선을 포함하고, 상기 전기 검사용 배선은 상기 배선부의 양면에 형성된 도전성 패턴과 상기 도전성 패턴을 전기적으로 연결하는 도전성 비아를 포함하는 구조이다.
또한, 본 발명의 또 다른 형태를 통하여 전자 부품 패키지용 기판의 제조방법을 다음과 같이 제안하고자 하며, 구체적으로, 서포트 상에 전자 부품이 배치되는 배선부를 형성하는 단계를 포함하는 전자 부품 패키지용 기판의 제조방법에 있어서, 상기 배선부는 절연층, 상기 전자 부품과 전기적으로 연결되는 신호 전달용 배선 및 상기 전자 부품과 전기적으로 분리된 전기 검사용 배선을 포함하고, 상기 전기 검사용 배선은 상기 배선부의 양면에 형성된 도전성 패턴과 상기 도전성 패턴을 전기적으로 연결하는 도전성 비아를 포함하며, 상기 배선부의 상면에 형성된 도전성 패턴에 전기 신호를 인가하여 상기 배선부에 대한 전기 검사를 수행하는 단계 및 상기 신호 전달용 배선과 상기 전기 검사용 배선의 전기적 연결을 분리하는 단계를 포함한다.
본 발명의 일 실시 형태에서 제안하는 전자 부품 패키지를 사용함으로써 패키지의 사이즈를 컴팩트하게 할 수 있으며 다수의 전자 부품을 사용하는 경우에도 높은 활용성을 갖는다. 또한, 전자 부품을 실장 하기 전에 전기 검사가 가능하도록 함으로써 제조 효율을 현저히 향상시킬 수 있다. 나아가, 본 발명의 일 실시 형태의 제조방법을 사용함으로써 상술한 전자 부품 패키지를 효율적으로 제조할 수 있다.
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자 기기에 적용된 전자 부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자 부품 패키지의 일례를 개략적으로 나타내는 단면도이다.
도 4 내지 12는 본 발명의 일 실시 형태에 따른 전자 부품 패키지의 제조방법을 개략적으로 나타낸 것이다.
도 13 내지 18은 본 발명의 다른 실시 형태에 따른 전자 부품 패키지의 제조방법을 개략적으로 나타낸 것이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
전자 기기
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다. 도면을 참조하면, 전자 기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자 기기(1000)의 종류에 따라, 전자 기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자 기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자 기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자 기기일 수 있음은 물론이다.
도 2는 전자 기기에 적용된 전자 부품 패키지의 예를 개략적으로 도시한다. 전자 부품 패키지는 상술한 바와 같은 다양한 전자 기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자 부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자 부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자 부품 패키지 및 그 제조방법
도 3은 전자 부품 패키지의 일례를 개략적으로 나타내는 단면도이다. 본 실시 형태에 따른 전자 부품 패키지(100)는 전자 부품 패키지용 기판 상에 전자 부품(120)이 배치되어 이와 전기적으로 연결되며, 전자 부품(120)을 보호하는 봉합재(130)를 포함한다. 이 경우, 전자 부품 패키지용 기판은 배선부(110)를 주요 구성으로 포함한다.
배선부(110)는 절연층(111), 도전성 패턴(112) 및 도전성 비아(113)를 포함하여 구성되며, 기능적으로는 전자 부품(120)과 전기적으로 연결되는 신호 전달용 배선 및 전자 부품과 전기적으로 분리된 전기 검사용 배선(S)을 포함한다. 이 경우, 신호 전달용 배선 및 전기 검사용 배선(S)은 모두 배선부(110)의 도전성 패턴(112) 및 도전성 비아(113)를 포함하는데, 이 중에서 전기 검사용 배선(S)에 포함된 것들을 도전성 패턴(112S) 및 도전성 비아(113S)로 표기하였다.
이러한 전기 검사용 배선(S)는 배선부(110)의 양면에 형성된 도전성 패턴(112S)과 이를 전기적으로 연결하는 도전성 비아(113S)를 포함하며, 후술할 바와 같이 배선부(110)의 전기 검사를 위하여 제공되는 것이다. 일례에 따른 전자 부품 패키지(100)에서는 배선부(110)가 다층 구조를 갖는 것으로 표현되어 있지만, 필요에 따라 단층의 배선부로 구성될 수도 있다. 또한, 설계 사항에 따라서 더 많은 층을 가질 수도 있을 것이다.
절연층(111)에 포함될 수 있는 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. 또한, 절연 물질로서 광 경화성 물질(PID)을 사용하는 경우 절연층(111)을 보다 얇게 형성할 수 있고, 미세 패턴을 보다 용이하게 구현할 수 있다. 배선부(110)에서 각 층을 이루는 절연층(111)은 서로 동일한 물질로 이루어질 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(111)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각 층은 도전성 패턴(112)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 도전성 패턴(112)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
도전성 패턴(112, 112S)은 배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전기 전도성 물질을 사용할 수 있다. 도전성 패턴(112)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(Ground: GND) 패턴, 파워(Power: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 외부 접속 단자 패드 등의 역할을 수행할 수 있다. 도전성 패턴(112)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
한편, 도전성 패턴(112, 112S) 중 절연층(111)의 외부로 노출된 것, 예컨대, 전자 부품(120)이 접속되는 것에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 상기 표면처리 층은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
도전성 비아(113, 113S)는 서로 다른 층에 형성된 도전성 패턴(112, 112S), 전극 패드(120P) 등을 전기적으로 연결시키며, 그 결과 패키지(100) 내에 전기적 경로를 형성시킨다. 도전성 비아(113, 113S) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 도전성 비아(113, 113S) 역시 전도성 물질로 완전히 충전될 수 있으며, 또는 전도성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
상술한 바와 같이, 전기 검사용 배선(S)은 배선부(110)의 일부 도전성 패턴(112S)과 도전성 비아(113S)로 구성되며 전자 부품(120)과 전기적으로 분리된 상태, 즉, 전자 부품(120)과 전기적으로 연결되지 아니한 상태로 기판에 포함되어 있다. 또한, 전기 검사용 배선(S)에 속한 도전성 패턴(112S)은 신호 전달용 배선에 속한 도전성 패턴(112)과도 전기적으로 분리되어 있다. 전기 검사용 배선(S)에 포함된 도전성 패턴(112S)은 배선부(110)의 양면, 즉, 도 3을 기준으로 상면 및 하면에 형성되며, 이는 배선부(110) 하부에 서포트가 결합된 상태에서 배선부(110)의 상부를 통하여 전기 검사를 하기 위한 형태이다. 이에 대해서는 후술하는 제조 공정과 관련하여 상세히 설명한다.
배선부(110)의 전기 검사를 위하여 제공되는 전기 검사용 배선(S) 중 일부의 도전성 패턴(112S)은 도 3에서 볼 수 있듯이, 배선부(110)의 하면에 형성되며 전기 검사용 배선(S)에 속하지 않는, 즉, 신호 전달용 배선에 속한 도전성 패턴(112)과 서로 끊어져서 연결되지 않는 형태이다. 이러한 전기적 분리 구조를 도 4에 보다 상세히 나타내었다. 도 4는 도 3의 실시 형태에서 전기 검사용 배선의 형상을 개략적으로 나타낸 평면도이다. 전기 검사용 배선(S)은 전기 검사를 위하여 소위, 데이지 체인(Daisy Chain) 형태의 도전성 패턴(112S)을 갖는데 이러한 데이지 체인은 패키지의 사용을 위한 것이 아닌 전기 검사를 위하여 채용된 것이므로 전기 검사 후에는 제거할 필요가 있다. 도 4에 도시된 것과 같이, 전기 검사용 배선(S)와 인접한 다른 도전성 패턴(112)을 연결하는 연결부(C)는 배선부(110)의 최하면에 형성된 도전성 패턴 중 하나로서 적어도 2개의 도전성 비아(113)를 연결하는 검사용 연결 패턴에 해당한다. 이러한 연결부(C)는 전기 검사 후 끊어짐으로써 단선된 영역(R)을 형성하며, 이에 의하여 전자 부품(120)과 연결되지 아니한 전기 검사용 배선(S)을 얻을 수 있다.
본 실시 형태와 같이, 배선부(110)가 전기 검사용 배선(S)을 별도로 구비함으로써 전자 부품(120) 실장 전에 배선부(110)의 상부를 통하여 전기 검사가 가능하도록 하였으며, 상대적으로 가격이 비싼 전자 부품(120)의 불필요한 소모를 줄일 수 있다. 즉, 전자 부품(120)을 배치한 후 전기 검사를 수행하는 종래 방식에서는 전자 부품이 아닌 배선부에 불량이 발생하더라도 전자 부품을 사용하지 못하는 문제가 있었으며, 본 발명자들은 이를 해결하고자 하였다. 나아가, 전자 부품을 배치하기 전에 전기 검사를 하는 경우라도 배선부(110)를 제조하는 과정에서 필요한 서포트로 인하여 배선부(110)의 상하부에 전기 신호를 인가하기 어렵기 때문에 본 발명자들은 상술한 전기 검사용 배선(S)을 채용하여 서포트가 배치된 상태에서도 배선부(110) 상부를 통하여 전기 검사가 가능하도록 하였다.
전자 부품(120)은 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC) 칩일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지 된 전자 부품일 수도 있다. 집적회로 칩은, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 이 경우, 도 3에서는 하나의 전자 부품(120)을 나타내고 있지만 2개 이상의 부품이 사용될 수도 있을 것이다.
전자 부품(120)은 배선부(110)와 전기적으로 연결되는 전극 패드(121)를 포함한다. 전극 패드(121)는 전자 부품(120)을 외부와 전기적으로 연결시키기 위한 구성으로, 형성 물질로는 전도성 물질을 특별한 제한 없이 사용할 수 있다. 전도성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극 패드(121)는 배선부(110)에 의하여 재배선 될 수 있으며, 후술할 실시 예와 같이 재배선 목적을 위하여 배선부(110)를 제1 및 제2 배선부로 구분할 수 있다. 전극 패드(121)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다. 또한, 전자 부품(120)과 접속되는 배선부(110)의 최상부에 위치한 도전성 패턴(112)은 도 3에 도시된 형태와 같이 절연층(111)의 상면에 형성된 형태이거나 절연층(111)에 매립된 형태, 즉, 절연층(111)으로부터 돌출되지 아니한 형태로 제공될 수 있다.
전자 부품(120)이 집적회로 칩인 경우에는 바디(부호 미도시), 패시베이션 층(부호 미도시) 및 전극 패드(121)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션 층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극 패드(120P)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 전극 패드(121)가 형성된 면은 액티브 면(active layer)이 된다.
전자 부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자 부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자 부품이 집적회로 칩인 경우에는 100㎛ 내지 480㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
한편, 도 3에 도시된 형태와 같이, 배선부(110) 상에는 적어도 하나의 도전성 포스트(130)가 배치될 수 있으며, 본 실시 형태에서는 복수 개가 구비된 구조를 사용하였다. 도전성 포스트(130)는 패키지(100)의 상부에 인가된 전기 신호를 배선부(110)에 전달하는 등의 기능을 수행하며, 본 실시 형태에서 반드시 필요한 구성은 아니다. 도 3에 도시된 예와 같이, 복수의 도전성 포스트(130)는 전자 부품(120)을 둘러싸도록 배선부(110)의 외곽에 배치될 수 있다. 도전성 포스트(130)는 전자 부품(120) 상부에 다른 전자 부품이 배치되거나 상부를 통하여 외부 전기 신호를 인가 시 전기 연결 통로로서 기능할 수 있으며, 구리, 은 등의 전기 전도성이 높은 물질을 포함할 수 있다. 이 경우, 도 3에 도시된 것과 같이, 상부에 배치된 다른 전자 부품 등과의 연결을 위하여 도전성 포스트(130) 상부에 도전성 비아(132)나 도전성 패턴(133)이 형성될 수 있다.
봉합재(130)는 전자 부품(120) 및 도전성 포스트(130)를 보호하며, 예를 들어 이들을 밀봉할 수 있다. 밀봉하는 형태는 특별히 제한되지 않으며, 전자 부품(120)과 도전성 포스트(131)의 적어도 일부를 감싸는 형태이면 무방하다. 여기서, 감싸는 형태라 함은 대상 구성요소를 봉합재(130)가 직접 덮는 경우뿐만 아니라, 대상 구성요소와 봉합재(130) 사이에 별도의 구성요소가 있어 대상 구성요소에 직접적으로는 접촉하지 않는 경우도 포함하는 개념이다.
상술한 보호 기능을 수행할 수 있다면 봉합재(130)를 이루는 물질은 특별히 한정될 필요는 없다. 예를 들면, 봉합재(130)는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, 후술할 바와 같이, 봉합재(130)는 미경화 상태의 수지 필름을 배선부(110) 상에 적층한 후 경화함으로써 얻어질 수 있으며, 이러한 방법 외에도 EMC 등의 공지의 몰딩 방식을 사용할 수 있음은 물론이다.
한편, 봉합재(130)에는 전자파 차단을 위하여 필요에 따라 전도성 입자가 포함될 수 있다. 전도성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
배선부(110)의 하부에는 외부의 물리적, 화학적 영향 등으로부터 보호할 수 있는 외부층(114)이 더 포함될 수 있으며, 이 경우, 외부층(114)은 배선부(110)의 도전성 패턴(112) 중 적어도 일부를 노출시키는 개구부를 가질 수 있다. 외부층(114)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 배선부(110)의 절연층(111)과 동일한 물질을 사용할 수 있으며, 또한, 외부층(114)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다.
전자 부품 패키지(100)의 최하부에는 접속 단자(115)가 구비될 수 있다. 접속 단자(115)는 전자 부품 패키지(100)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성으로서, 예를 들면, 전자 부품 패키지(100)는 접속 단자(115)를 통하여 전자 기기의 메인 보드에 실장 된다. 접속 단자(115)는 외부층(114)에 형성된 개구부를 통하여 도전성 패턴(112)과 연결되며, 이를 통하여 전자 부품(120)과도 전기적으로 연결된다. 접속 단자(115)는 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속 단자(115)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속 단자(115)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
한편, 외부 접속 단자(115) 중 일부는 팬-아웃(fan-out) 영역에 배치될 수 있다. 팬-아웃(fan-out) 영역이란 전자 부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자 부품 패키지(100)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 접속 (3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자 기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
접속 단자(115)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속 단자(115)의 수는 전자 부품(120)의 전극 패드(121)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
이하, 본 발명의 일 실시 형태에 따른 전자 부품 패키지용 기판 및 전자 부품 패키지의 제조방법을 설명한다. 제조방법에 대한 설명을 통하여 상술한 실시 예 또는 변형된 예에 따른 패키지 구조가 더욱 명확히 이해될 수 있을 것이다.
도 5 내지 12는 본 발명의 일 실시 형태에 따른 전자 부품 패키지용 기판 및 이를 이용한 전자 부품 패키지의 제조방법을 개략적으로 나타낸 것이다.
우선, 도 5에 도시된 예와 같이, 서포트(160) 상에 배선부(110)를 형성한다. 서포트(160)는 두께가 상대적으로 얇은 배선부(110)를 핸들링하기 위한 것이며 배선부(110)를 지지할 수 있는 기능을 한다면 특별히 채용될 수 있는 물질이 제한되는 것은 아니다. 서포트(160)는 다층 구조일 수 있으며, 후속 공정에서 배선부(110)와 용이하게 제거될 수 있도록 이형층, 금속층 등을 포함할 수 있다. 본 실시 형태의 경우, 서포트(160)가 배선부(110)와 결합된 상태로 배선부(110)에 대한 전기 검사가 수행되며, 이를 위하여 서포트(160)의 최상부는 전기 절연성을 갖는 물질로 이루어질 수 있다.
배선부(110)는 절연층(111), 도전성 패턴(112), 도전성 비아(113)를 의도하는 형상에 맞게 형성하며, 이를 필요한 횟수만큼 반복할 수 있다. 구체적으로, 절연층(111)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
도전성 패턴(112) 및 도전성 비아(113)를 형성하는 방법 역시 공지의 방법을 이용할 수 있다. 먼저, 비아 홀(미도시)은 상술한 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 절연층(111)이 광 경화성 물질 등을 포함하는 경우에는, 비아 홀은 포토 리소그래피 공법으로도 형성할 수 있다. 도전성 패턴(112) 및 도전성 비아(113)는 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
상술한 바와 같이, 본 실시 형태에서는 일부의 도전성 패턴(112S) 및 도전성 비아(113S)가 전기 검사용 배선(S)을 이루며, 다만, 최종 구조와 달리 전기 검사용 배선(S)는 배선부(110)의 전기 검사를 위하여 다른 도전성 패턴(112) 및 도전성 비아(113)와 연결된 상태이다. 전기 검사용 배선(S)과의 이러한 연결부(C)는 도 5에 도시된 바와 같이, 배선부(110)의 하부에 형성될 수 있으며, 연결부(C)가 하부에 형성될 경우 후속 공정에서 전기 검사용 배선(S)을 전자 부품(120)과 전기적으로 분리하기 위한 단락 공정을 용이하게 실행할 수 있을 것이다.
다음으로, 도 6에 도시된 예와 같이, 배선부(110)가 전기 연결 측면에서 불량이 있는지 여부를 확인하며, 이를 위하여 배선부(110) 상부의 도전성 패턴(112)에 검사용 지그(161)를 연결할 수 있다. 이 경우, 검사용 지그(161)는 복수의 팁(162)을 구비하며, 복수의 팁(162)은 배선부(110) 상부의 도전성 패턴(112) 중 적어도 일부에 대응하는 위치에 배치되어 있을 수 있다.
상술한 바와 같이, 전기 검사를 위하여 제공되는 전기 검사용 배선(S)는 전자 부품과 연결될 도전성 패턴(112), 도전성 비아(113)와 전기적으로 연결되어 있는 상태이며 이 중 일부의 도전성 패턴(112S)은 배선부(110)의 상부에 형성되어 있다. 이러한 구조에 의하여, 배선부(110)의 상부와 하부에 전기 신호를 인가하지 않더라도, 즉, 서포트(160)가 배선부(110)와 결합된 상태에서도 배선부(110)의 상면에 배치된 도전성 패턴(112)만을 통하여 전기 검사가 가능하며 전자 부품의 실장 전에 본 검사 과정이 실행될 수 있다. 본 검사 과정에서 불량인 것으로 판정된 배선부(110)는 폐기 또는 다른 목적으로 재활용될 수 있으며, 후속 공정을 진행하지 아니함으로써 공정 비용을 절감할 수 있다.
다음으로, 도 7에 도시된 예와 같이, 배선부(110) 상에 기둥 형상의 도전성 포스트(131)를 형성하며, 도전성 포스트(131)는 배선부(110)의 도전성 패턴(112) 및 도전성 비아(113)와 전기적으로 연결된다. 상술한 바와 같이, 도전성 포스트(131)는 구리, 은 등의 물질을 이용하여 얻어질 수 있으며, 적절한 도금 공정으로 형성될 수 있을 것이다. 도금 공정 외에도 다른 방법도 사용 가능하며, 예컨대, 기둥 형상의 구조물을 배선부(110)에 접합하는 방법도 고려될 수 있을 것이다.
한편, 상술한 전기 검사 단계는 도전성 포스트(131)를 형성한 후에 실행될 수도 있다. 즉, 전자 부품(120)을 배선부(110)에 실장하기 전에 배선부(110)와 도전성 포스트(131) 전기 검사를 수행하여 배선부(110)와 도전성 포스트(131)의 불량 여부를 한번에 체크할 수도 있을 것이다.
다음으로, 도 8에 도시된 예와 같이, 배선부(110) 상에 전자 부품(120)을 배치하고 배선부(110)와 전기적으로 연결한다. 이 경우, 전자 부품(120)이 배치되는 위치는 특별히 제한되는 것은 아니며, 다만, 전기 검사용 배선(S)과는 연결되지 아니한 상태로 실장되는 것이 바람직할 것이다. 또한, 전자 부품(120)의 직하부에 전기 검사용 배선(S)가 위치하는 경우 전기 검사용 배선(S)와 전자 부품(120)이 의도하지 않게 연결될 수 있기 때문에 전기 검사용 배선(S)가 그 주변에 위치하도록 전자 부품(120)의 실장 위치를 조절하는 것이 바람직하다. 한편, 상술한 바와 같이, 전자 부품(120)은 복수의 도전성 포스트(131)에 둘러싸인 형태로 배치될 수 있다. 안정적인 실장 구조를 제공하기 위하여 전자 부품(120)의 전극 패드(121)와 배선부(110)의 도전성 패턴(112) 사이에 도전성 접합 물질을 적용할 수도 있을 것이다.
다음으로, 도 9에 도시된 예와 같이, 전자 부품(120) 및 도전성 포스트(131)를 봉지하는 봉합재(130)를 형성한다. 봉합재(130)를 형성하는 일 예로서, 미경화 상태의 수지 필름을 배선부(110) 상에 적층한 후 이를 경화하는 방법을 사용할 수 있다. 이 경우, 상기 수지 필름의 표면, 즉, 도 8을 기준으로 상면에는 금속 박막이 형성되어 있을 수 있으며, 이러한 금속 박막은 후속되는 배선 패턴 형성에 이용될 수 있다. 구체적으로, 상기 수지 필름의 예로서 레진코팅동박(Resin Coated Copper)을 사용할 수 있다. 봉합재(130)를 형성한 후에는 도전성 포스트(131)와 연결되도록 도전성 비아(132)와 도전성 패턴(133)을 형성할 수 있으며 이에 대한 상세한 내용은 후술한다.
다음으로, 도 10에 도시된 예와 같이, 배선부(110)로부터 서포트(160)를 분리하며, 당 업계에서 사용되는 에칭과 디스미어(desmear) 공정 등을 적절히 활용할 수 있다. 또한, 상술한 바와 같이 전기 검사용 배선(S)을 전기적으로 고립하기 위하여 검사용 연결 패턴, 즉, 연결부(C)를 단선시킨다. 이러한 단선 과정을 도 11을 참조하여 구체적으로 설명한다.
도 11에 도시된 예와 같이, 상술한 에칭, 디스미어 공정 등으로 도전성 패턴(112)을 노출시킨 후 DFR 필름과 같은 마스크층(170)을 형성하며, 마스크층(170)은 단선될 영역이 오픈된 형태이다. 이러한 오픈 영역을 통하여 도전성 패턴(112)을 에칭하여 연결부를 끊어줌으로써 전기 검사용 배선(S)을 전기적으로 고립시킬 수 있는 단선 영역을 형성하며, 이에 의하여 본래 의도한 배선 형태를 얻을 수 있다.
이후, 도전성 패턴(112)을 덮는 외부층(114)을 형성한다. 외부층(114)은 전기 검사용 배선(S)에 포함된 도전성 패턴(112S)은 외부로 노출되지 않도록 덮을 수 있으며, 전자 부품(120)과 연결된 도전성 패턴(112)의 적어도 일부를 노출하도록 개구부를 가질 수 있다.
외부층(114)은 전구체를 라미네이션 한 후 경화시키는 방법, 원료 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 그 후, 외부층(114)에 개구부를 형성하고 이를 채우도록 도 3에서 설명한 접속 단자(115)를 형성한다. 접속 단자(115)의 형성 방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 접속 단자(115)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 접속 단자(115)의 일부는 외부층(114)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다.
한편, 변형된 예로서 도 12에 도시된 예와 같이, 봉합재(130) 상에 추가적인 전자 부품(140)을 배치하고 이를 덮도록 추가적인 봉합재(150)를 형성함으로써 소위 POP (Package On Package) 구조를 얻을 수 있다. 이하에서는 양자를 구별하기 위하여 필요할 경우 전자 부품(120)을 제1 전자 부품으로, 추가적인 전자 부품(140)을 제2 전자 부품으로 칭하며, 봉지(130)는 제1 봉합재로, 추가적인 봉합재(150)는 제2 봉합재로 칭하기로 한다.
제2 전자 부품(140)은 제1 전자 부품(120)과 마찬가지로 다양한 능동 부품 또는 수동 부품일 수 있으며, 예컨대, 메모리 소자 등을 사용할 수 있다. 앞서 설명한 바와 같이, 제2 전자 부품(140)은 도전성 포스트(131)와 전기적으로 접속되며, 도 12에서는 와이어(151)를 통한 연결이 도시되어 있지만 와이어(151)는 일 예일 뿐 다른 접속 방식, 예컨대, 플립칩 본딩 방식 등을 이용할 수 있다. 또한, 도 3에서는 하나의 제2 전자 부품(120)을 나타내고 있지만 2개 이상의 부품이 사용될 수도 있을 것이다.
제2 봉합재(150)는 제1 봉합재(130)와 유사하게 제2 전자 부품(140)을 보호하도록 이를 봉지하며, 이 경우, 도 12에 도시된 형태로부터 알 수 있듯이, 제1 봉합재(130) 및 제2 봉합재(150)는 서로 접촉된 구조를 가질 수 있다. 구체적으로, 제1 봉합재(130)의 상면과 제2 봉합재(150)의 하면은 적어도 일부 영역에서 서로 접촉된 구조일 수 있으며, 이러한 구조에 의하여 다수의 전자 부품을 사용한 경우에도 컴팩트한 패키지 구조를 얻을 수 있다. 이러한 기능을 수행할 수 있다면 제2 봉합재(150)는 특별한 물질로 제한될 필요는 없으며, 예컨대, 절연수지를 이용하여 EMC 몰딩으로 형성될 수 있다. 또한, 제2 봉합재(150)는 제1 봉합재(130)와 동일한 물질로 형성될 수도 있으며, 나아가, 동일한 공정, 예컨대, 미경화 수지 필름을 적층하는 방식으로 얻어질 수도 있을 것이다.
한편, 추가적인 전자 부품(140)을 실장하는 본 단계는 도 12에 도시된 형태처럼 서포트(160)가 배선부(110)와 결합된 상태로 실행될 수 있으며, 이와 달리, 서포트(160)가 배선부(110)로부터 분리된 상태로 실행될 수도 있다. 또한, 제2 전자 부품(140)을 실장 하기 전에 봉합재(130) 상부의 도전성 패턴(133)을 통하여 전기 검사를 한번 더 수행할 수도 있으며, 서포트(160)가 분리된 상태라면 봉합재(130) 상부의 도전성 패턴(133)과 배선부(110) 하부의 도전성 패턴(112)을 모두 이용하여 전기 검사를 수행할 수도 있을 것이다. 이후의 공정은 앞서 설명한 단계들을 채용하여 적절히 POP 구조를 완성할 수 있다.
이하, 본 발명에서 제안하는 제조방법의 다른 예를 설명한다. 도 13 내지 18은 본 발명의 다른 실시 형태에 따른 전자 부품 패키지의 제조방법을 개략적으로 나타낸 것이다. 본 실시 형태의 경우, 앞선 실시 형태와 가장 큰 차이는 서로 다른 특성의 2개의 배선부를 사용한 것이다. 다만, 이하의 제조방법과 관련하여 설명하는 내용 중 앞선 실시 형태와 배치되지 않는 기술적 사상은 앞선 실시 형태에서도 채용 가능하다 할 것이다.
우선, 도 13에 도시된 예와 같이, 서포트(260) 상에 제1 배선부(210a)를 형성하며, 제1 배선부(210a)는 절연층(211a), 도전성 패턴(212a) 및 도전성 비아(212b)를 포함하는 구조이다. 이 경우, 제1 배선부(210a)는 전기 검사를 위한 전기 검사용 배선(S)을 포함한다. 제1 배선부(210a)는 앞선 실시 형태에서 설명한 방식으로 얻어질 수 있으며, 중복된 설명은 생략한다.
다음으로, 도 14에 도시된 예와 같이, 제1 배선부(210a) 상에 제2 배선부(210b)를 형성한다. 제1 배선부(210a)와 마찬가지로 제2 배선부(210b)는 절연층(211b), 도전성 패턴(212b) 및 도전성 비아(212b)를 포함하는 구조이며, 전기 검사를 위한 전기 검사용 배선(S)가 제1 배선부(210a)와 연결된 상태로 형성될 수 있다. 제2 배선부(210b)는 제1 배선부(210a)보다 전자 부품에 가깝게 배치되는 것으로서 재배선층으로 활용될 수 있다. 이를 위하여 제2 배선부(210b)에 포함된 도전성 패턴(212b)은 그 간격이 제1 배선부(210a)에 포함된 도전성 패턴(212a)의 간격보다 작게 형성될 수 있다. 이를 위하여, 제1 및 제2 배선부(210a, 210b)는 이에 포함된 절연층(211a, 211b)을 이루는 물질이 서로 다를 수 있는데, 미세 패턴을 형성해야 하는 제2 배선부(210b)의 경우, 포트 리소그래피 공정을 이용할 수 있도록 절연층(211b)은 광 경화성 물질로 이루어질 수 있다. 제1 배선부(210a)에 포함된 절연층(211a)은 제2 배선부(210b)의 절연층(211b)과 동일한 물질로 형성할 수도 있을 것이지만, 패키지의 다른 특성을 고려하여 다른 물질을 선택할 수 있다. 예컨대, 제1 배선부(210a)에 포함된 절연층(211a)은 휨 강성 특성 등을 고려하여 프리프레그 또는 ABF(Ajinomoto Build up Film)를 포함하는 물질로 형성할 수 있다.
한편, 앞선 실시 형태와 달리 본 실시 형태에서는 돌출된 형태의 전극 패드(214b)를 사용하였으며, 돌출된 형태의 패드(214b)를 얻기 위하여 절연층(211b)을 적절한 두께로 에칭할 수 있다. 매립된 패드를 사용할 경우에는 미세한 패턴을 형성하기에 적합하며, 돌출된 패드를 사용할 경우에는 전자 부품과의 밀착성이 향상될 수 있으므로 필요에 따라 적절한 형태의 패드를 사용할 수 있을 것이다.
다음으로, 따로 도시하지는 아니하였지만, 도 6에서 설명한 바와 같이, 본 실시 형태에서도 제2 배선부(210b)의 상부를 통하여 전기 검사를 수행할 수 있다. 본 검사 과정에서 제1 및 제2 배선부(210a, 210b) 중 적어도 하나에 불량이 있는 것으로 판정되면 후속 공정을 진행하지 아니함으로써 공정 효율성을 제고할 수 있을 것이다.
도 15에 도시된 예와 같이, 도전성 포스트(231)를 형성하며, 그 과정을 앞선 예보다 상세히 설명하면, 우선, DFR 필름과 같은 마스크층(280)을 배선부(210a, 210b) 상에 형성한 후 도전성 포스트를 형성할 영역을 제거한다. 이후, 상기 제거된 영역을 도금, 스퍼터링, 페이스트 도포 등의 공정으로 충진함으로써 도전성 포스트(231)를 형성한다. 이후 마스크층(280)을 제거하며, 이에 따라 전자 부품의 실장 영역이 제공된다. 또한, 앞선 실시 예와 유사하게 필요한 경우 도전성 포스트(231)를 형성한 후 이를 통하여 배선부(210a, 210b) 등에 대한 전기 검사를 수행할 수 있다.
이어서, 도 16에 도시된 예와 같이, 배선부(210a, 210b) 상에 전자 부품(220)을 실장하며, 전극 패드들(221, 214b) 사이에 도전성 접착제(222)를 적용하여 접합시킬 수 있다.
다음으로, 도 17에 도시된 예와 같이, 봉합재(230)를 형성하며, 앞서 설명한 것과 같이 미경화 상태의 레진코팅동박(RCC)을 사용할 수 있을 것이다. 제1 봉합재(230)을 형성한 후에는 뒤에 실장되는 추가적인 전자 부품 등과의 전기 연결을 위한 도통 구조를 형성한다. 이를 위하여, 봉합재(230)를 일부 제거하여 도전성 포스트(231)를 노출시키는 홀(H)을 형성한 후 도전성 패턴(233)과 도전성 포스트(231)를 연결하는 도전성 비아(232)를 형성하는 방법을 이용할 수 있다.
다음으로, 도 18에 도시된 예와 같이, 봉합재(230) 상에 추가적인 또는 제2 전자 부품(240)을 배치하고 이를 덮도록 추가적인 또는 제2 봉합재(250)를 형성할 수 있는데 본 공정은 생략될 수 있다. 즉, 추가적인 전자 부품(240)과 봉합재(250)를 형성하지 아니한 상태로 후속 공정을 진행할 수 있다. 이후, 앞선 실시 형태와 마찬가지로 서포트(260)를 제거한 후 전기 검사용 배선(S)을 전기적으로 고립시키도록 다른 도전성 패턴(212a)과 연결된 검사용 패턴인 연결부를 제거한다. 이후, 상술한 실시 예와 마찬가지로 외부층과 접속 단자를 형성함으로써 패키지 구조를 얻을 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 전자 부품 패키지
110: 배선부
210a, 210b: 제1 및 제2 배선부
111, 211a, 211b: 절연층
112, 112S, 133, 212a, 212b: 도전성 패턴
113, 113S, 132, 213a, 213b: 도전성 비아
114: 외부층
214b: 전극 패드
115: 접속 단자
120, 140, 220, 240: 전자 부품
121, 221: 전극 패드
130, 150, 230, 250: 봉합재
131, 231: 도전성 포스트
151: 도전성 와이어
160: 서포트
161: 검사용 지그
162: 팁
170, 280: 마스크층
S: 전기 검사용 배선

Claims (25)

  1. 전자 부품이 배치되는 배선부를 포함하는 전자 부품 패키지용 기판에 있어서,
    상기 배선부는 절연층, 상기 전자 부품과 전기적으로 연결되는 신호 전달용 배선 및 상기 전자 부품과 전기적으로 분리된 전기 검사용 배선을 포함하고,
    상기 전기 검사용 배선은 상기 배선부의 양면에 형성된 도전성 패턴과 상기 도전성 패턴을 전기적으로 연결하는 도전성 비아를 포함하며,
    상기 배선부의 상기 전자 부품이 배치되는 면의 반대 면에서, 상기 도전성 패턴은 상기 절연층과 공면을 이루는 전자 부품 패키지용 기판.
  2. 제1항에 있어서,
    상기 배선부는 상기 절연층이 복수 개 구비되어 적층된 구조를 갖는 것을 특징으로 하는 전자 부품 패키지용 기판.
  3. 제1항에 있어서,
    상기 전기 검사용 배선에 속한 도전성 패턴은 상기 신호 전달용 배선에 속한 도전성 패턴과 전기적으로 분리된 것을 특징으로 하는 전자 부품 패키지용 기판.
  4. 제3항에 있어서,
    상기 신호 전달용 배선 및 상기 전기 검사용 배선에 각각 속한 도전성 패턴들 중 상기 배선부의 하면에 형성된 것들은 서로 끊어진 형태인 것을 특징으로 하는 전자 부품 패키지용 기판.
  5. 제1항에 있어서,
    상기 배선부는 제1 및 제2 배선부를 포함하며, 상기 전자 부품에 가깝게 배치된 제2 배선부에 포함된 도전성 패턴의 간격이 제1 배선부에 포함된 도전성 패턴의 간격보다 작은 것을 특징으로 하는 전자 부품 패키지용 기판.
  6. 제5항에 있어서,
    상기 제1 및 제2 배선부는 이에 포함된 절연층을 이루는 물질이 서로 다른 것을 특징으로 하는 전자 부품 패키지용 기판.
  7. 삭제
  8. 제1항에 있어서,
    상기 배선부 상에 배치되어 상기 배선부의 도전성 패턴과 연결된 적어도 하나의 도전성 포스트를 더 포함하는 전자 부품 패키지용 기판.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 서포트 상에 전자 부품이 배치되는 배선부를 형성하는 단계를 포함하는 전자 부품 패키지용 기판의 제조방법에 있어서,
    상기 배선부는 절연층, 상기 전자 부품과 전기적으로 연결되는 신호 전달용 배선 및 상기 전자 부품과 전기적으로 분리된 전기 검사용 배선을 포함하고,
    상기 전기 검사용 배선은 상기 배선부의 양면에 형성된 도전성 패턴과 상기 도전성 패턴을 전기적으로 연결하는 도전성 비아를 포함하며,
    상기 배선부의 상면에 형성된 도전성 패턴에 전기 신호를 인가하여 상기 배선부에 대한 전기 검사를 수행하는 단계; 및
    상기 신호 전달용 배선과 상기 전기 검사용 배선의 전기적 연결을 분리하는 단계;
    를 포함하고,
    상기 신호 전달용 배선과 상기 전기 검사용 배선의 전기적 연결을 분리하는 단계; 는 상기 배선부의 상면에 형성된 도전성 패턴에 전기 신호를 인가하여 상기 배선부에 대한 전기 검사를 수행하는 단계; 이후에 수행되는 전자 부품 패키지용 기판 제조방법.
  23. 제22항에 있어서,
    상기 전기 검사를 수행하는 단계는 상기 서포트가 상기 배선부의 하면과 결합된 상태로 실행되는 것을 특징으로 하는 전자 부품 패키지용 기판 제조방법.
  24. 삭제
  25. 제22항에 있어서,
    상기 신호 전달용 배선과 상기 전 검사용 배선의 전기적 연결을 분리하는 단계는 상기 전기 검사용 배선 중 상기 배선부의 하면에 형성된 도전성 패턴을 단선하는 단계를 포함하는 전자 부품 패키지용 기판 제조방법.
KR1020150155545A 2015-11-06 2015-11-06 전자 부품 패키지 및 그 제조방법 KR102192569B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150155545A KR102192569B1 (ko) 2015-11-06 2015-11-06 전자 부품 패키지 및 그 제조방법
JP2016122752A JP2017092443A (ja) 2015-11-06 2016-06-21 電子部品パッケージ用基板、電子部品パッケージ及び電子部品パッケージ用基板の製造方法
TW105120237A TWI701786B (zh) 2015-11-06 2016-06-28 用於電子元件封裝的板、電子元件封裝和用於電子元件封裝的板的製造方法
US15/200,838 US9831142B2 (en) 2015-11-06 2016-07-01 Board for electronic component package, electronic component package, and method of manufacturing board for electronic component package
US15/796,411 US10109541B2 (en) 2015-11-06 2017-10-27 Board for electronic component package, electronic component package, and method of manufacturing board for electronic component package
US16/000,200 US20180286770A1 (en) 2015-11-06 2018-06-05 Board for electronic component package, electronic component package, and method of manufacturing board for electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150155545A KR102192569B1 (ko) 2015-11-06 2015-11-06 전자 부품 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170053268A KR20170053268A (ko) 2017-05-16
KR102192569B1 true KR102192569B1 (ko) 2020-12-17

Family

ID=58664242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150155545A KR102192569B1 (ko) 2015-11-06 2015-11-06 전자 부품 패키지 및 그 제조방법

Country Status (4)

Country Link
US (3) US9831142B2 (ko)
JP (1) JP2017092443A (ko)
KR (1) KR102192569B1 (ko)
TW (1) TWI701786B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7195082B2 (ja) * 2017-08-22 2022-12-23 株式会社 大昌電子 静電駆動アクチュエータ組み込みプリント配線板装置およびその製造方法
KR102029535B1 (ko) * 2017-08-28 2019-10-07 삼성전기주식회사 팬-아웃 반도체 패키지
KR101942742B1 (ko) * 2017-10-26 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10566253B2 (en) * 2017-11-30 2020-02-18 Nanya Technology Corporation Electronic device and electrical testing method thereof
WO2019111874A1 (ja) 2017-12-05 2019-06-13 株式会社村田製作所 モジュール
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
KR102536269B1 (ko) * 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102094460B1 (ko) * 2018-11-12 2020-03-30 태봉바이오영농조합법인 숯분말, 풀빅산 및 미생물제제를 포함하는 염류장해 방지용 뿌리작물 영양제 및 그 제조방법
JP7245037B2 (ja) 2018-11-30 2023-03-23 ローム株式会社 半導体装置
KR102530319B1 (ko) 2018-12-07 2023-05-09 삼성전자주식회사 전도성 필라를 갖는 반도체 패키지 및 그 제조 방법
KR20200109521A (ko) * 2019-03-13 2020-09-23 삼성전자주식회사 패키지 온 패키지 및 이를 포함하는 패키지 연결 시스템
CN112310615B (zh) * 2019-07-31 2023-03-28 庆鼎精密电子（淮安）有限公司 天线模组及其制备方法
JP7249907B2 (ja) * 2019-08-08 2023-03-31 新光電気工業株式会社 配線基板の製造方法及び積層構造
US11251119B2 (en) * 2019-09-25 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same
US20220352105A1 (en) * 2019-10-03 2022-11-03 Rohm Co., Ltd. Semiconductor device, electronic component, and electronic component production method
CN114975418B (zh) * 2022-04-29 2024-02-27 盛合晶微半导体(江阴)有限公司 三维扇出型内存的pop封装结构及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165776A (ja) * 2005-12-16 2007-06-28 Shinko Electric Ind Co Ltd 実装基板の製造方法
JP2009147165A (ja) * 2007-12-14 2009-07-02 Shinko Electric Ind Co Ltd 半導体装置
JP2013182909A (ja) * 2012-02-29 2013-09-12 Kyocera Corp 電子部品搭載用多数個取り基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126974A (ja) * 1997-10-24 1999-05-11 Asahi Chem Res Lab Ltd 多層配線板の製造方法
JP2004152915A (ja) * 2002-10-29 2004-05-27 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
US6753600B1 (en) * 2003-01-28 2004-06-22 Thin Film Module, Inc. Structure of a substrate for a high density semiconductor package
JP4444088B2 (ja) * 2004-12-10 2010-03-31 新光電気工業株式会社 半導体装置
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2007142131A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 基板および半導体装置
KR100909322B1 (ko) 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
US7872483B2 (en) * 2007-12-12 2011-01-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
JP2011018782A (ja) * 2009-07-09 2011-01-27 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR102016419B1 (ko) * 2010-08-24 2019-09-02 삼성전자주식회사 인터포저 칩 및 인터포저 칩의 테스트 방법
KR20130015393A (ko) * 2011-08-03 2013-02-14 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
US9523715B2 (en) * 2012-04-13 2016-12-20 Formfactor, Inc. Wiring substrate with filled vias to accommodate custom terminals
KR101494417B1 (ko) 2013-04-22 2015-02-17 주식회사 네패스 반도체 패키지 및 그 제조방법
KR20150033937A (ko) 2013-09-25 2015-04-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165776A (ja) * 2005-12-16 2007-06-28 Shinko Electric Ind Co Ltd 実装基板の製造方法
JP2009147165A (ja) * 2007-12-14 2009-07-02 Shinko Electric Ind Co Ltd 半導体装置
JP2013182909A (ja) * 2012-02-29 2013-09-12 Kyocera Corp 電子部品搭載用多数個取り基板

Also Published As

Publication number Publication date
US10109541B2 (en) 2018-10-23
TWI701786B (zh) 2020-08-11
TW201717341A (zh) 2017-05-16
US20180068911A1 (en) 2018-03-08
US20170133288A1 (en) 2017-05-11
US9831142B2 (en) 2017-11-28
KR20170053268A (ko) 2017-05-16
US20180286770A1 (en) 2018-10-04
JP2017092443A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
KR102192569B1 (ko) 전자 부품 패키지 및 그 제조방법
US10388614B2 (en) Fan-out semiconductor package and method of manufacturing same
KR102077455B1 (ko) 반도체 장치
JP6712610B2 (ja) 連結部材、半導体パッケージ、及びそれらの製造方法
KR102450576B1 (ko) 전자 부품 패키지 및 그 제조방법
JP6738401B2 (ja) ファン−アウト半導体パッケージ
US10446478B2 (en) Semiconductor package
US10833041B2 (en) Fan-out semiconductor package
KR101912278B1 (ko) 전자 부품 패키지 및 그 제조방법
JP2017076790A (ja) ファンアウト半導体パッケージ及びその製造方法
KR102018616B1 (ko) 반도체 장치
KR102513086B1 (ko) 반도체 패키지
KR102026132B1 (ko) 팬-아웃 반도체 패키지 모듈
KR102073956B1 (ko) 팬-아웃 반도체 패키지
KR102538178B1 (ko) 유기 인터포저를 포함하는 반도체 패키지
KR102008343B1 (ko) 팬-아웃 반도체 패키지
KR102524812B1 (ko) 반도체 패키지
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR102019350B1 (ko) 전자부품 패키지 및 그 제조방법
KR102443028B1 (ko) 반도체 패키지
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
TW201926593A (zh) 扇出型半導體封裝
CN111785695A (zh) 半导体封装件
KR20170085833A (ko) 전자 부품 패키지 및 그 제조방법
KR102543188B1 (ko) 유기 인터포저를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)