CN111785695A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111785695A
CN111785695A CN201910992922.8A CN201910992922A CN111785695A CN 111785695 A CN111785695 A CN 111785695A CN 201910992922 A CN201910992922 A CN 201910992922A CN 111785695 A CN111785695 A CN 111785695A
Authority
CN
China
Prior art keywords
layer
semiconductor package
semiconductor chip
insulating layer
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910992922.8A
Other languages
English (en)
Inventor
姜明杉
金汶日
高永宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN111785695A publication Critical patent/CN111785695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件可包括：框架，包括绝缘层、第一柱和第二柱、布线层以及金属板，所述绝缘层具有形成在所述绝缘层的下表面中的腔，所述第一柱和所述第二柱与所述腔间隔开，所述布线层设置在所述绝缘层的上表面上，所述金属板设置在所述腔的上侧上；半导体芯片，具有设置有连接焊盘的第一表面和与所述第一表面相对的第二表面；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，设置在所述框架和所述半导体芯片的所述第一表面上，并包括一个或更多个重新分布层。所述第一柱电连接到所述框架的所述布线层和所述连接结构的所述重新分布层，并且所述第二柱与所述第一柱间隔开。

Description

半导体封装件
本申请要求于2019年4月3日在韩国知识产权局提交的第10-2019-0039027号韩国专利申请的优先权的权益，该韩国专利申请的公开内容可通过引用全部包含于此。
技术领域
本公开涉及一种半导体封装件，例如，一种扇出型半导体封装件。
背景技术
近年来，与半导体芯片相关的技术发展中的主要趋势之一是减小组件的尺寸。因此，在封装的领域中，需要根据对小的半导体芯片等的需求的激增来实现大量的具有小尺寸的引脚。
为了满足该需求，一种提出的半导体封装技术是扇出型半导体封装件。扇出型半导体封装件可将电连接结构重新分布在设置有半导体芯片的区域之外，从而在保持小尺寸的同时能够实现大量的引脚。
发明内容
本公开的一方面在于提供一种具有改善的散热性能和相对高的设计自由度的半导体封装件。
本公开中提出的一种方案在于通过使用金属板作为蚀刻屏障来形成设置半导体芯片的腔并引入绝缘的金属柱。
根据本公开的一方面，一种半导体封装件包括：框架，包括绝缘层、第一柱和第二柱、布线层以及金属板，所述绝缘层具有位于所述绝缘层的下表面中的腔，所述第一柱和所述第二柱嵌在所述绝缘层中并与所述腔间隔开，所述布线层设置在所述绝缘层的上表面上，所述金属板设置在所述腔的上侧上；半导体芯片，具有设置有连接焊盘的第一表面和与所述第一表面相对的第二表面，并包括设置在所述连接焊盘上的凸块，所述半导体芯片设置在所述腔中并且所述第二表面面对所述金属板；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，设置在所述框架和所述半导体芯片的所述第一表面上，并包括电连接到所述半导体芯片的所述凸块的一个或更多个重新分布层。所述第一柱电连接到所述框架的所述布线层和所述连接结构的所述重新分布层，并且所述第二柱与所述第一柱间隔开。
根据本公开的一方面，一种半导体封装件包括：连接结构，包括重新分布层；绝缘层，设置在所述连接结构上并具有腔；第一柱和第二柱，嵌在所述绝缘层中并从所述连接结构延伸；半导体芯片，具有设置有连接焊盘的第一表面和与所述第一表面相对的第二表面，并包括将所述连接焊盘和所述连接结构彼此连接的凸块；包封剂，填充所述腔并将所述半导体芯片的侧表面和所述绝缘层彼此分开；金属板，设置在所述绝缘层和所述半导体芯片的所述第二表面之间；以及布线层，设置在所述绝缘层上。所述第一柱电连接到所述布线层、所述重新分布层以及所述连接焊盘。
附图说明
通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在中介基板中并最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据示例的半导体封装件的示意性截面图；
图10A至图10C是示出沿着图9的线I-I′截取的截面的示意性平面图；
图11和图12是示出根据其他示例的半导体封装件的示意性截面图；以及
图13至图18是示出根据图12示出的半导体封装件的制造工艺的示意性示图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。为了清楚起见，可夸大或缩小附图中的元件的形状和尺寸。
电子装置
图1是示意性示出电子装置系统的示例的框图。
参照附图，电子装置1000可包括主板1010。主板1010可物理连接和/或电连接到芯片相关组件1020、网络相关组件1030以及其他组件1040。它们也可通过各种信号线1090与稍后将描述的其他组件组合。
芯片相关组件1020可包括以下等芯片：存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等；应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等；逻辑芯片，诸如模拟数字转换器、专用集成电路(ASIC)等，但不限于此，而是可包括其他类型的芯片相关组件。这些芯片相关组件1020可彼此组合。
网络相关组件1030可包括根据诸如以下的协议操作的组件：Wi-Fi(IEEE 802.11族等)、WiMAX(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPS、GPRS、CDMA、TDMA、DECT、Bluetooth、3G、4G、5G以及被指定为之后的协议的任意其他无线协议和有线协议，但网络相关组件1030不限于此，而是还可包括根据其他各种无线标准或协议或者有线标准或协议操作的组件。网络相关组件1030也可与芯片相关组件1020组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等，但其他组件1040不限于此，而是可包括用于各种其他目的的其他无源组件。其他组件1040可与芯片相关组件1020和/或网络相关组件1030彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储装置(例如，硬盘驱动器)(未示出)、光盘(CD)(未示出)以及数字通用光盘(DVD)(未示出)等，但不限于此，而是可根据电子装置1000的类型而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理、数字摄像机、数码相机、网络系统、计算机、监视器、平板电脑、膝上型计算机、上网本、电视机、视频游戏机、智能手表、汽车组件等，但电子装置1000不限于此，而可以是处理数据的任意其他的电子装置。
图2是示意性示出电子装置的示例的透视图。
参照附图，半导体封装件可应用到如上所述用于各种目的的各种电子装置。例如，印刷电路板1110(诸如主板)可包括在智能电话1100的主体1101中。此外，各种组件1120可物理连接和/或电连接到印刷电路板1110。此外，可物理连接和/或电连接到印刷电路板1110或者可不物理连接和/或电连接到印刷电路板1110的其他组件(诸如相机1130)可容纳在主体1101内。组件1120的一部分可以是芯片相关组件，例如但不限于半导体封装件1121。电子装置不必然限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中可具有许多集成的微电子电路，但半导体芯片本身不必然用作半导体的成品产品，并且半导体芯片可能会由于外部的物理冲击或化学冲击而损坏。因此，半导体芯片本身可能不会按照原样使用，而可被封装并在这样的封装状态下用在电子装置等中。
就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此半导体封装可能是必需的。具体地，对于半导体芯片，连接焊盘的尺寸以及连接焊盘之间的间距非常小且窄，而组件安装焊盘的尺寸以及组件安装焊盘之间的间距分别比半导体芯片的规格大得多且宽得多。因此，由于难以将半导体芯片直接安装在这样的主板上，因此需要用于可缓解半导体芯片和电子装置的主板之间的电路宽度的差异的封装技术。
通过这样的封装技术制造的半导体封装件可根据其结构和用途而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示意性示出扇入型半导体封装件在封装之前和封装之后的截面图。
图4是示意性示出扇入型半导体封装件的封装工艺的截面图。
参照附图，半导体芯片2220可以是处于裸态的集成电路(IC)。主体2221可包含硅(Si)、锗(Ge)、砷化镓(GaAs)等。连接焊盘2222可包括导电材料(诸如铝(Al)等)并形成在主体2221的一个表面上。钝化膜2223(诸如氧化物膜、氮化物膜等)可形成在主体2221的一个表面上并可覆盖连接焊盘2222的至少一部分。在这种情况下，由于连接焊盘2222非常小，因此甚至可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板上。
依照半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接焊盘2222重新分布。连接结构2240可通过以下方式制备：利用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241；形成用于使连接焊盘2222敞开的通路孔2243h；以及形成布线图案2242和过孔2243。然后，可形成用于保护连接结构2240的钝化层2250，可形成开口2251，并可形成凸块下金属层2260等。例如，可通过一系列工艺形成包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可以是半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)布置在元件的内部的封装件类型。扇入型半导体封装件可具有良好的电特性，并且可按照相对低的成本生产。因此，智能电话中的许多元件可按照扇入型半导体封装件的形式来制造。具体地，扇入型半导体封装件正朝着实现小尺寸的形式并同时实现快速信号传输的方向发展。
由于在扇入型半导体封装件中，所有的I/O端子应设置在半导体芯片的内部，因此可能在空间上存在许多限制。因此，这样的结构可能难以应用到具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。此外，由于该问题，可能无法将扇入型半导体封装件直接安装在电子装置的主板上并在电子装置的主板中使用扇入型半导体封装件。即使当半导体芯片的I/O端子的尺寸和间距在重新分布工艺中被放大，它们也不具有足以被直接安装在电子装置的主板上的尺寸和间距。
图5是示意性示出扇入型半导体封装件安装在最终被安装于电子装置的主板上的中介基板上的截面图。
图6是示意性示出扇入型半导体封装件嵌在最终被安装于电子装置的主板上的中介基板中的截面图。
参照附图，扇入型半导体封装件2200可被构造为使得半导体芯片2220的连接焊盘2222(即，I/O端子)通过中介基板2301再一次重新分布，并且安装在中介基板2301上的扇入型半导体封装件2200安装在电子装置的主板2500上。在这种情况下，焊球2270等可利用底部填充树脂2280固定，并且焊球2270的外侧可利用模制材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌在单独的中介基板2302中，并且半导体芯片2220的连接焊盘2222(即，I/O端子)可按照嵌入的形式通过中介基板2302再一次重新分布，并最终安装在电子装置的主板2500上。
如上，可能难以将扇入型半导体封装件直接安装在电子装置的主板上。因此，扇入型半导体封装件可被安装在单独的中介基板上，然后可通过封装工艺安装在电子装置的主板上，或者可按照嵌在中介基板中的形式安装在电子装置的主板上。
扇出型半导体封装件
图7是示意性示出扇出型半导体封装件的截面图。
参照附图，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外部。钝化层2150可进一步形成在连接结构2140上。凸块下金属层2160可进一步形成在钝化层2150的开口中。焊球2170可进一步形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，用于使连接焊盘2122和布线层2142电连接。
扇出型半导体封装件可通过以下方式形成：通过形成在半导体芯片上的连接结构使I/O端子重新分布到半导体芯片的外部。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子应设置在半导体芯片的内部。当元件的尺寸减小时，应减小球的尺寸和节距。因此，可能无法使用标准化的球布局。另一方面，在扇出型半导体封装件中，I/O端子可通过形成在半导体芯片上的连接结构从半导体芯片向外重新分布。虽然半导体芯片的尺寸减小，但仍可按照原样使用标准化的球布局。因此，扇出型半导体封装件可在没有单独的印刷电路板的情况下安装在电子装置的主板上，如稍后所述。
图8是示意性示出扇出型半导体封装件安装在电子装置的主板上的截面图。
参照附图，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。例如，如上所述，扇出型半导体封装件2100可包括位于半导体芯片2120上的可使连接焊盘2122重新分布到半导体芯片2120的尺寸之外的扇出区域的连接结构2140。可按照原样使用标准化的球布局，结果，扇出型半导体封装件2100可在没有单独的印刷电路板等的情况下安装在电子装置的主板2500上。
由于扇出型半导体封装件可在没有单独的中介基板的情况下安装在电子装置的主板上(如上)，因此扇出型半导体封装件可比使用中介基板的扇入型半导体封装件制造得纤薄。因此，可做到扇出型半导体封装件的小尺寸化和纤薄化。因为扇出型半导体封装件的优异的热性能和电性能，所以它也可适合于移动产品。此外，扇出型半导体封装件可实现为比使用印刷电路板(PCB)的普通的层叠封装(POP)类型紧凑，并且可防止由于弯曲现象引起的问题。
扇出型半导体封装可指的是用于将半导体芯片安装在电子装置的主板等上并用于保护半导体芯片免受外部冲击的影响的封装技术，并且可具有与扇入型半导体封装件嵌在其中的诸如中介基板的印刷电路板(PCB)不同的概念(两者在规格、用途等方面彼此不同)。
在下文中，可参照附图描述本公开的各种实施例。
图9是示出根据示例的半导体封装件的示意性截面图。
参照图9，根据示例实施例的半导体封装件100A可包括：框架110，包括绝缘层111、第一柱114和第二柱115、布线层112以及金属板116，绝缘层111具有形成在绝缘层111的下表面上的腔110H，第一柱114和第二柱115嵌在绝缘层111中并与腔110H间隔开，布线层112设置在绝缘层111的上表面上，金属板116设置在腔110H的上侧上；半导体芯片120，具有设置有连接焊盘120P的第一表面和与第一表面相对的第二表面，并包括设置在连接焊盘120P上的凸块120B，半导体芯片的第二表面设置在腔110H中并面对金属板116；包封剂130，覆盖半导体芯片120的至少一部分；以及连接结构140，设置在框架110以及半导体芯片120的第一表面上，并包括电连接到半导体芯片120的凸块120B的一个或更多个重新分布层142。第一柱114可电连接到框架110的布线层112和连接结构140的重新分布层142，并且第二柱115可与第一柱114间隔开预定距离。
腔110H可以是从绝缘层111的一个表面凹入到绝缘层111中而不贯穿框架110的槽结构，并且可用作用于防止使设置在腔110H的一侧上的金属板116贯穿绝缘层111的屏障。如稍后所述，由于可通过蚀刻腔金属来形成腔110H，因此腔110H的形状可通过以特定形式设计腔金属而自由地设计。
第一柱114可电连接到布线层112和重新分布层142，以在框架110的内部形成电路径。第二柱115可与第一柱114间隔开预定距离，而不与框架110内的第一柱114物理地接触。例如，第二柱115可与第一柱114物理地分离，并可形成在没有设置第一柱114的空间中，以增大围绕半导体芯片120的金属的体积。因此，可改善封装件的散热性能。此外，第二柱115可电连接到布线层112和重新分布层142的接地图案，以用作接地。可选地，第二柱115可与第一柱114、布线层112、重新分布层142以及连接焊盘120P电绝缘。
此外，由于框架110上的除了填充腔110H的包封剂130之外的包封剂130通过研磨工艺被去除，因此可减小封装件的厚度，同时可使由于包封剂130引起的翘曲最小化。
图10A至图10C是示出沿着图9的线I-I′截取的截面的示意性平面图。
参照图10A至图10C，根据示例的半导体封装件100A可包括金属材料的围绕设置有半导体芯片120的腔的第一柱114和第二柱115。多个第一柱114可按照任意间隔围绕半导体芯片120布置，并且多个第二柱115可布置为不与第一柱114重叠，具体地，多个第二柱115可集中地设置在第一柱114以相对少的数量分布的区域中。图10A至图10C中所示的第二柱115的形状可仅用于说明的目的，并不限于此。
在下文中，将更详细地描述根据示例的半导体封装件100A中包括的每种构造。
框架110可根据特定材料来改善半导体封装件100A的刚性，并且可起到确保包封剂130的厚度的均匀性的作用。框架110可具有至少一个腔110H。腔110H可从框架110的一侧凹入，并且半导体芯片120可设置在腔110H中。半导体芯片120可与腔110H的壁表面间隔开预定距离，并且可被腔110H的壁表面围绕。可理解的是，本公开不限于上述实施例，并且在不脱离本公开的范围和精神的情况下，可进行各种改变和修改。
由于框架110可包括布线层112，因此可进一步简化连接结构140。因此，可改善由于在形成连接结构140的工艺中产生的缺陷而导致的良率的降低。具体地，由于布线层112可设置在半导体芯片120的无效表面上，因此可在不形成单独的背侧布线层的情况下提供用于半导体芯片120的背侧布线层，并可减少用于形成单独的背侧布线层的工艺成本。
金属板116可设置在腔110H的上表面上。半导体芯片120可设置在金属板116上。另外，金属板116可用作用于形成腔110H的蚀刻停止层。
形成腔110H的工艺没有特别限制，并且腔110H可通过蚀刻操作形成。如稍后所述，可去除腔金属以将之前由腔金属占据的空间用作腔，并且腔的形状可取决于腔金属的形状。例如，腔的壁表面的形状可对应于腔金属的侧壁的形状，腔110H的宽度可对应于金属板116的宽度。在这种情况下，半导体芯片120与腔110H的侧壁之间的间隔可保持恒定，以增大通过框架110的热辐射效率。
绝缘层111的材料没有特别限制。例如，可使用包含诸如无机填料(诸如二氧化硅、氧化铝等)的增强材料以及诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂的树脂(具体地，ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)、感光介电(PID)树脂等)。可选地，可使用浸有诸如玻璃纤维、玻璃布、玻璃织物等的芯材料和无机填料(例如，半固化片等)的热固性树脂或热塑性树脂的材料。在这种情况下，可保持优异的刚性，并且框架110可用作一种支撑构件。
布线层112可执行使半导体芯片120的连接焊盘120P重新分布的作用。可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为用于形成布线层的材料。布线层112可根据层的期望设计而执行各种功能。例如，可包括地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(例如，数据信号图案等)。还可包括过孔焊盘、连接端子焊盘等。作为非限制性示例，所有的布线层112可包括接地图案。在这种情况下，由于接地图案可被最小化并且可形成在连接结构140的重新分布层142中，因此可提高布线设计自由度。
根据需要，表面处理层(未示出)可进一步形成在通过形成在布线层112上的第二钝化层150-2中的开口151暴露的布线层112上。表面处理层(未示出)没有特别限制，只要它是本领域中已知的即可，例如，表面处理层可通过电镀金工艺、无电镀金工艺、OSP或无电镀锡工艺、无电镀银工艺、无电镀镍/置换镀金工艺、DIG镀覆工艺、HASL工艺等形成。框架110的布线层112的厚度可比连接结构140的重新分布层142的厚度厚。这是因为框架110的厚度可与半导体芯片120的厚度相等，而连接结构140需要纤薄，并且它们的工序也可彼此不同。
连接过孔113可将布线层112电连接到第一柱114。因此，可形成框架110中的电路径。连接过孔113也可利用导电材料形成。连接过孔113可利用导电材料完全填充，或者导电材料可沿着通路孔的壁表面形成。此外，可应用所有已知的形状，诸如不仅可应用锥形形状，也可应用圆柱形形状。当形成用于连接过孔113的孔时，第一柱114的上表面可用作止挡件。就工艺而言，具有锥形形状(例如，上表面的宽度比下表面的宽度宽)的连接过孔113可能是有利的。在这种情况下，连接过孔113可与布线层112的一部分一体化。
第一柱114可通过连接过孔113将形成在框架110的第二表面上的布线层112电连接到形成在框架110的第一表面上的重新分布层142。因此，可形成框架110中的电路径。也可使用导电材料作为第一柱114的材料。第一柱114可利用导电材料完全填充，并且可具有诸如圆柱形形状、多边形柱形状等的各种形状。
第二柱115可在不与第一柱114重叠的区域中与第一柱114物理地间隔开。因此，可增大框架110内的导电材料的分布度。第二柱115也可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为用于形成第二柱115的材料。第一柱114可按照特定间隔围绕半导体芯片120设置，并且第二柱115可设置为不与第一柱114重叠，具体地，第二柱115可集中地设置在第一柱114以相对小的数量分布的区域中。因此，第二柱115可以是具有各种类型的扁平截面的柱的形式。
上述第一柱114和第二柱115可包括导电材料，以提供散发半导体芯片120中产生的热的路径。具体地，第二柱115可集中地设置在第一柱114以相对少的数量分布的区域中，有助于改善封装件的散热性能。
半导体芯片120可以是数百至数百万个器件集成到一个芯片中的集成电路(IC)。半导体芯片120可以是：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器等；逻辑芯片，诸如模拟数字转换器、专用集成电路(ASIC)等，但不必然限于此。
半导体芯片120可基于有效晶圆形成。在这种情况下，可使用硅(Si)、锗(Ge)、砷化镓(GaAs)等作为构成主体的基体材料。各种电路可形成在主体中。连接焊盘120P可用于将半导体芯片120电连接到其他组件。诸如铝(Al)的导电材料可用作连接焊盘120P的形成材料，而没有任何特别限制。连接焊盘120P设置在其上的表面可成为有效表面，并且与其相对的表面可成为无效表面。根据需要，覆盖连接焊盘120P的至少一部分的钝化膜可形成在主体上。钝化膜可以是氧化物膜或氮化物膜，或者可以是氧化物膜和氮化物膜的双层。绝缘膜(未示出)等可进一步设置在其他的需要的位置。
半导体芯片120可包括设置在连接焊盘120P上并连接到连接焊盘120P的凸块120B。凸块120B可利用诸如铜(Cu)的金属制成，或者也可以是焊料材料。如从稍后将描述的工序可看出的，根据示例的半导体封装件100A可利用研磨工艺处理。在这种情况下，框架110的第一柱114的连接到重新分布层142的表面可位于与半导体芯片120的凸块120B的连接到重新分布层142的表面相同的高度上。相同的高度可以是包括由于工艺误差引起的微小偏差的概念。用于将凸块120B连接到重新分布层142的过孔143的高度和用于将第一柱114连接到重新分布层142的过孔143的高度可彼此相同。相同的高度也可以是包括由于工艺误差引起的微小偏差的概念。当如上所述形成有连接结构140的表面是平坦的时，绝缘层141可形成为是平坦的。因此，重新分布层142和过孔143可形成得更加精细。此外，尽管根据示例的半导体封装件100A示出了包括一个半导体芯片120的结构，但是可根据需要使用多个半导体芯片120。
包封剂130可填充在腔110H中以保护半导体芯片120等。包封剂130的形状没有特别限制，可以是覆盖半导体芯片120的至少一部分的形状。例如，包封剂130可覆盖半导体芯片120的有效表面，并且可填充腔110H的壁表面和半导体芯片120的侧表面之间的空间。腔110H可填充有包封剂130，以根据特定材料充当粘合剂，并且可同时减少屈曲现象。
包封剂130的材料没有特别限制。例如，可使用绝缘材料。在这种情况下，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者热固性树脂或热塑性树脂与无机填料的混合物、或者浸有诸如玻璃纤维、玻璃布或玻璃织物的芯材料的树脂(诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-4，双马来酰亚胺三嗪(BT)等)作为绝缘材料。根据需要，可使用感光材料(例如，感光包封剂(PIE))。
在根据示例的半导体封装件100A中，包封剂130可不形成在框架110的除了腔110H的内部空间之外的第一表面上。在稍后将描述的研磨工艺中，可去除覆盖框架110的第一表面(例如，第一柱114和第二柱115的下表面)的包封剂130，以仅留下填充腔110H的包封剂130。因此，可去除形成在半导体芯片120上的包封剂130和形成在框架110上的包封剂130之间的台阶差，以实现平坦的表面。例如，连接结构140和半导体芯片的凸块120B之间的边界表面可位于与连接结构140和包封剂130之间的边界表面相同的高度上，并且连接结构140和第一柱114之间的边界表面可位于与连接结构140和半导体芯片的凸块120B之间的边界表面相同的高度上。在这种情况下，相同的高度可以是包括由于工艺误差引起的微小偏差的概念。
连接结构140可包括设置在框架110的一侧上并电连接到半导体芯片120的重新分布层142。例如，连接结构140可使半导体芯片120的连接焊盘120P重新分布，并且可将框架110的布线层112电连接到半导体芯片120的连接焊盘120P。半导体芯片的具有各种功能的数十至数百万的连接焊盘可通过连接结构140重新分布，并且可根据它们的功能通过电连接金属170物理连接和/或电连接到外部。连接结构140可包括设置在半导体芯片120的有效表面和框架110上的绝缘层141、设置在绝缘层141上的重新分布层142以及贯穿绝缘层141并使连接焊盘120P和第一柱114中的任意一者连接到各层的重新分布层142的过孔143。连接结构140的绝缘层、重新分布层和过孔可设计为具有比附图中所示的层数少或多的层数。
可使用绝缘材料作为绝缘层141的材料。在这种情况下，除了上述绝缘材料之外，可使用诸如PID树脂的感光绝缘材料作为绝缘材料。例如，多个绝缘层141可分别是感光绝缘层。当绝缘层141具有感光性时，绝缘层141可制作得更薄并且可更容易地实现过孔143的精细节距。绝缘层141可以是包含绝缘树脂和无机填料的感光绝缘层。当绝缘层141具有多层时，根据需要，这些材料可彼此相同并且可彼此不同。当绝缘层141为多层的形式时，由于根据工艺它们是统一的，因此它们中的边界可能不清楚。此外，可形成比附图中所示的绝缘层的数量多的绝缘层。
重新分布层142可使连接焊盘120P大体上重新分布，并且可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为重新分布层142的形成材料。重新分布层142可根据期望的层的设计而执行各种功能。例如，可包括接地(GND)图案(未示出)，还可包括电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(例如，数据信号图案等)。另外，重新分布层142可包括过孔焊盘图案。尽管未在附图中示出，但是重新分布层142可形成为具有比附图中所示的重新分布层142的数量少或多的重新分布层142。
过孔143可使形成在不同层上的重新分布层142、连接焊盘120P、布线层112等电连接。因此，可形成半导体封装件100A中的电路径。过孔143可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为其形成材料。过孔143可利用导电材料完全填充，或者导电材料可沿着通路孔的壁表面形成。另外，可应用本领域中已知的所有的形状，诸如不仅可应用锥形形状，也可应用圆柱形形状。
第一钝化层150-1可保护连接结构140免受外部物理损坏或化学损坏等。第一钝化层150-1可具有使连接结构140的重新分布层142的至少一部分暴露的开口。这些开口可在第一钝化层150-1中以数十至数百万的范围形成。第一钝化层150-1的材料没有特别限制。例如，可使用绝缘材料。在这种情况下，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者热固性树脂或热塑性树脂与无机填料的混合物、或者浸有诸如玻璃纤维、玻璃布或玻璃织物的芯材料的树脂(诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-4，双马来酰亚胺三嗪(BT)等)作为绝缘材料。可选地，可使用阻焊剂。
第二钝化层150-2可保护框架110(具体地，保护布线层112)免受外部物理损坏或化学损坏等。第二钝化层150-2可具有使框架110的布线层112的至少一部分暴露的开口151。开口151可在第二钝化层150-2中以数十至数百万的范围形成。第二钝化层150-2的材料没有特别限制。例如，可使用绝缘材料。在这种情况下，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者热固性树脂或热塑性树脂与无机填料的混合物、或者浸有诸如玻璃纤维、玻璃布或玻璃织物的芯材料的树脂(诸如半固化片、ABF(AjinomotoBuild-up Film)、FR-4，双马来酰亚胺三嗪(BT)等)作为绝缘材料。可选地，可使用阻焊剂。
凸块下金属160可改善电连接金属170的连接可靠性，从而改善封装件的板级可靠性。凸块下金属160可连接到连接结构140的通过第一钝化层150-1的开口暴露的重新分布层142。凸块下金属160可使用已知的导电材料(例如，金属)通过已知的金属化法形成在第一钝化层150-1的开口中，但不限于此。
电连接金属170可使半导体封装件100A物理连接和/或电连接到外部。例如，半导体封装件100A可通过电连接金属170安装在电子装置的主板上。电连接金属170可利用诸如低熔点金属的焊料(例如，包含锡(Sn)的合金，更具体地，锡(Sn)-铝(Al)-铜(Cu)合金等)形成，但这可能仅是示例，并不特别限于此。电连接金属170可以是焊盘、焊球、引脚等。电连接金属170可利用多层或单层形成。在多层的情况下，可包括铜柱和焊料。在单层的情况下，可包括锡-银焊料或铜，但这可能仅是示例，并不限于此。
电连接金属170的数量、间距、布置类型等没有特别限制，本领域中的技术人员可根据设计规格进行充分地修改。例如，电连接金属170的数量可从数十到数千，并且可具有更多或更少的数量。当电连接金属170是焊球时，电连接金属170可覆盖凸块下金属160的沿着第一钝化层150-1的一侧延伸而形成的侧面。在这种情况下，可进一步改善可靠性。
电连接金属170中的至少一个可设置在半导体芯片120的扇出区域中。扇出区域指的是除了设置有半导体芯片120的区域之外的区域。扇出型封装件可比扇入型封装件更可靠，可具有许多的I/O端子，并且可便于3D互连。另外，可制造比球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等薄的封装件，并且可具有优异的价格竞争力。
图11和图12是示出根据其他示例的半导体封装件的示意性截面图。
参照图11，根据另一示例的半导体封装件100B还可包括设置在半导体芯片120的第二表面和金属板116之间的附着构件125。附着构件125可以是现有技术中已知的诸如芯片粘结膜(DAF，die attach film)的附着构件。
参照图12，根据另一示例的半导体封装件100C还可包括堆积结构180，堆积结构180包括形成在框架110的布线层112上的堆积布线层182以及将堆积布线层182电连接到框架110的布线层112的堆积连接过孔183。还可包括设置在堆积结构180上并具有使堆积布线层182的至少一部分暴露的多个开口151的第二钝化层150-2。通过在半导体芯片120的无效表面上进一步形成堆积布线层182，可提高框架110的布线层112的设计自由度。可不同地设计外部装置通过半导体芯片120的背侧的电路径。
其他构造可与上述半导体封装件100A等中描述的构造基本相同，并将省略其详细描述。
图13至图18是示出根据图12示出的半导体封装件的制造工艺的示意图。通过制造工艺的描述，将更清楚地理解具有上述结构的半导体封装件的结构特征。
参照图13，可使用干膜等在诸如覆铜层压板(CCL)的第一载体膜C1的一个表面或两个表面上形成图案化的腔金属110HM、第一柱114和第二柱115。在这种情况下，第一柱114和第二柱115可在腔金属110HM的高度方向上一起形成，使得腔金属110HM、第一柱114和第二柱115可按照相同的高度形成。另外，腔金属110HM可以是半导体芯片的形式，并且第一柱114可以是圆柱形的。第二柱115可不具有固定的形状，可与腔金属110HM和第一柱114分开，并且可主要分布在没有形成第一柱114的区域中，但不限于此。第一柱114的下表面和第二柱115的下表面可位于与稍后将形成的框架的下表面相同的高度上。在这种情况下，相同的高度可以是包括由于工艺误差引起的微小偏差的概念。
接下来，可在腔金属110HM的上表面上形成金属板116。金属板116可形成为具有与腔金属110HM的宽度相同的宽度，并且金属板116的下表面可位于与第一柱114的上表面和第二柱115的上表面相同的高度上。由于形成框架110的绝缘层111形成为覆盖腔金属110HM、第一柱114和第二柱115，因此金属板116的上表面可与框架110的第二表面间隔开预定距离。在这种情况下，相同的高度可以是包括由于工艺误差引起的微小偏差的概念。
可在第一载体膜C1的一个表面或两个表面上形成金属膜(未示出)。可对金属膜之间的结合表面进行表面处理，以便于在随后的分离操作中的分离。可选地，可在金属膜之间设置释放层，以便于在随后的操作中的分离。第一载体膜C1可以是已知的绝缘基板，并且可使用任意的材料。金属膜可以是铜箔，但不限于此，可以是利用其他导电材料制成的薄膜。
参照图14，可形成填充腔金属110HM、第一柱114和第二柱115之间的空间并覆盖腔金属110HM、第一柱114和第二柱115的上表面的绝缘层111，形成在绝缘层111上的布线层112以及贯穿绝缘层111以将布线层112电连接到金属板116和第一柱114中的任意一者的连接过孔113。绝缘层111可通过以下方法形成：通过已知的层压法层压并固化前体的方法，或者通过已知的涂层法涂覆并固化前体材料的方法。可使用已知的镀覆工艺形成布线层112，可使用机械钻孔和/或激光钻孔形成连接过孔113。因此，连接过孔113可具有这样的形状：内壁是锥形的，使得与第一柱114或金属板116接触的表面的直径是窄的。第一柱114和连接过孔113之间的边界表面可位于比金属板116和连接过孔113之间的边界表面低的高度处。
接下来，可在框架110上形成堆积绝缘层181、堆积布线层182和堆积连接过孔183。堆积绝缘层181可通过层压并固化ABF等的方法形成。接下来，可形成覆盖堆积结构180的第二钝化层150-2。
参照图15，可去除第一载体膜C1，并且可将设置有第二钝化层150-2的表面附着到第二载体膜C2。接下来，可在腔金属110HM的表面、第一柱114的表面和第二柱115的表面上掩盖干膜M，并通过蚀刻操作仅使腔金属110HM暴露。腔110H的通过去除腔金属110HM形成的内壁可形成为平行于第一柱114的侧表面和第二柱115的侧表面。这意味着第一柱114、第二柱115和腔金属110HM中的每者的沿着相同的方向形成的侧表面彼此平行。在这种情况下，“平行”的表述指的是包括微小工艺误差的概念。
参照图16，在去除干膜M之后，可将半导体芯片120放置在腔110H中，使得半导体芯片120的无效表面可附着到金属板116。在该附着操作中，可使用现有技术中已知的诸如芯片粘结膜(DAF)的附着构件125。半导体芯片120可附着有连接焊盘120P及形成在连接焊盘120P上的诸如铜柱的凸块120B。然后，可使用包封剂130包封半导体芯片120和框架110的至少一部分。包封剂130可通过层压并固化ABF等形成。
参照图17，然后可研磨包封剂130，使得凸块120B的表面可暴露。可通过研磨操作使包封剂130的表面平坦化，从而可使凸块120B的表面以及第一柱114的表面和第二柱115的表面暴露。覆盖框架110的上表面的包封剂130可形成为使得框架110的研磨表面、包封剂130的覆盖半导体芯片120的研磨表面以及半导体芯片的凸块120B的研磨表面可彼此共面。因此，可减小封装件的厚度，同时可使翘曲最小化。同样地，“共面”的表述指的是涉及由于工艺误差引起的微小偏差的概念。
接下来，可在框架110的通过研磨操作而平坦化的第一表面上形成连接结构140。连接结构140可包括绝缘层141，并可使用镀覆操作和光刻操作在绝缘层141上形成重新分布层142和过孔143。根据需要，可在连接结构140上形成第一钝化层150-1。第一钝化层150-1可通过层压并固化第一钝化层150-1的前体的方法，通过涂覆并固化第一钝化层150-1的形成材料的方法等形成。可在第一钝化层150-1中形成开口(未示出其标记)以使连接结构140的重新分布层142的至少一部分暴露，并且可使用已知的金属化方法在第一钝化层150-1的开口中形成凸块下金属160。
参照图18，然后可在凸块下金属160上形成电连接金属170。形成电连接金属170的方法没有特别限制，可根据其结构和形式通过本领域中已知的方法形成电连接金属170。电连接金属170可通过回流焊操作固定，并且电连接金属170的一部分可具有覆盖凸块下金属160的朝向第一钝化层150-1的上部突出的侧表面的构造，以加强固定力。根据需要，可在去除了第二载体膜C2的第二钝化层150-2中形成开口151以使堆积布线层182的一部分暴露。
在本公开中，为了方便起见，词语“下”、“下部”、“下表面”等用于指示朝向扇出型半导体封装件的相对于附图的截面的安装表面的方向，而词语“上”、“上部”、“上表面”等用于指示与之相反的方向。应理解的是，定义指的是为了方便解释的方向，权利要求的范围不受限于这样的方向的描述。
本公开中的术语“使……连接”或“连接”不仅可以是直接连接，而且可以是包括通过粘合层等的间接连接的概念。此外，术语“电连接的”或“电连接”意味着包括物理连接和物理断开两者的概念。此外，“第一”、“第二”等的表述用于将一个组件与其他组件区分开，并不限制组件的顺序和/或重要性。在一些情况下，在不脱离发明的精神的情况下，第一组件可被称为第二组件，类似地，第二组件可被称为第一组件。
本公开中使用的表述“示例实施例”不都指的是相同的实施例，而是可提供用于强调和解释不同的独特特征。然而，上述示例实施例不排除以它们与其他示例实施例的特征组合来实现。例如，尽管在具体示例实施例中的描述没有在其他示例实施例中描述，但除非由其他的示例实施例另外描述或与其他的示例实施例矛盾，否则可理解为与其他的示例实施例相关的解释。
本公开中使用的术语仅用于说明示例实施例，不意图限制本公开。此时，除非上下文另有明确说明，否则单数表述也包括复数表述。
作为本公开的各种效果之一，可提供一种具有改善的散热性能并具有相对高的设计自由度的半导体封装件。
虽然以上已经示出并描述了示例实施例，但是对于本领域中的技术人员来说将显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可做出修改和变形。

Claims (20)

1.一种半导体封装件，包括：
框架，包括绝缘层、第一柱和第二柱、布线层以及金属板，所述绝缘层具有位于所述绝缘层的下表面中的腔，所述第一柱和所述第二柱嵌在所述绝缘层中并与所述腔间隔开，所述布线层设置在所述绝缘层的上表面上，所述金属板设置在所述腔的上侧上；
半导体芯片，具有设置有连接焊盘的第一表面和与所述第一表面相对的第二表面，并包括设置在所述连接焊盘上的凸块，所述半导体芯片设置在所述腔中并且所述第二表面面对所述金属板；
包封剂，覆盖所述半导体芯片的至少一部分；以及
连接结构，设置在所述框架和所述半导体芯片的所述第一表面上，并包括电连接到所述半导体芯片的所述凸块的一个或更多个重新分布层，
其中，所述第一柱电连接到所述框架的所述布线层和所述连接结构的所述重新分布层，并且
所述第二柱与所述第一柱间隔开。
2.根据权利要求1所述的半导体封装件，其中，所述第一柱和所述第二柱在所述腔的高度方向上延伸。
3.根据权利要求1所述的半导体封装件，其中，所述金属板的上表面与所述绝缘层的上表面间隔开。
4.根据权利要求1所述的半导体封装件，其中，所述第一柱的上表面和所述第二柱的上表面位于与所述框架的所述金属板的下表面相同的高度上。
5.根据权利要求1所述的半导体封装件，其中，所述第一柱的下表面和所述第二柱的下表面位于与所述框架的所述绝缘层的下表面相同的高度上。
6.根据权利要求1所述的半导体封装件，其中，所述腔的内壁平行于所述第一柱的侧表面和所述第二柱的侧表面。
7.根据权利要求1所述的半导体封装件，其中，所述框架还包括连接过孔，所述连接过孔贯穿所述绝缘层的至少一部分以将所述布线层连接到所述第一柱和所述金属板。
8.根据权利要求7所述的半导体封装件，其中，所述连接过孔具有锥形的内壁。
9.根据权利要求7所述的半导体封装件，其中，所述第一柱和所述连接过孔之间的边界表面位于比所述金属板和所述连接过孔之间的边界表面低的高度上。
10.根据权利要求1所述的半导体封装件，其中，所述连接结构和所述半导体芯片的所述凸块之间的边界表面位于与所述连接结构和所述包封剂之间的边界表面相同的高度上。
11.根据权利要求1所述的半导体封装件，其中，所述连接结构和所述第一柱之间的边界表面位于与所述连接结构和所述半导体芯片的所述凸块之间的边界表面相同的高度上。
12.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
第一钝化层，设置在所述连接结构上并具有使所述重新分布层的至少一部分暴露的多个第一开口；以及
第二钝化层，设置在所述框架的上表面上并具有使所述布线层的至少一部分暴露的多个第二开口。
13.根据权利要求12所述的半导体封装件，所述半导体封装件还包括：
多个凸块下金属，分别设置在所述第一钝化层的所述多个第一开口中并电连接到暴露的重新分布层；并且
多个电连接金属，分别设置在所述多个凸块下金属上并通过所述凸块下金属电连接到所述暴露的重新分布层。
14.根据权利要求1所述的半导体封装件，所述半导体封装件还包括附着构件，所述附着构件设置在所述半导体芯片的所述第二表面和所述金属板之间。
15.根据权利要求1所述的半导体封装件，所述半导体封装件还包括堆积结构，所述堆积结构包括形成在所述框架的所述布线层上的堆积布线层以及将所述堆积布线层和所述框架的所述布线层电连接的堆积连接过孔。
16.根据权利要求15所述的半导体封装件，所述半导体封装件还包括第二钝化层，所述第二钝化层设置在所述堆积结构上并具有使所述堆积布线层的至少一部分暴露的多个第三开口。
17.一种半导体封装件，包括：
连接结构，包括重新分布层；
绝缘层，设置在所述连接结构上并具有腔；
第一柱和第二柱，嵌在所述绝缘层中并从所述连接结构延伸；
半导体芯片，具有设置有连接焊盘的第一表面和与所述第一表面相对的第二表面，并包括将所述连接焊盘和所述连接结构彼此连接的凸块；
包封剂，填充所述腔并将所述半导体芯片的侧表面和所述绝缘层彼此分开；
金属板，设置在所述绝缘层和所述半导体芯片的所述第二表面之间；以及
布线层，设置在所述绝缘层上，
其中，所述第一柱电连接到所述布线层、所述重新分布层以及所述连接焊盘。
18.根据权利要求17所述的半导体封装件，其中，所述第二柱与所述第一柱、所述布线层、所述重新分布层以及所述连接焊盘电绝缘。
19.根据权利要求17所述的半导体封装件，其中，所述第二柱围绕所述第一柱并通过所述绝缘层与所述第一柱间隔开。
20.根据权利要求17所述的半导体封装件，其中，所述连接结构包括将所述重新分布层分别连接到所述第一柱和所述凸块的过孔的层。
CN201910992922.8A 2019-04-03 2019-10-18 半导体封装件 Pending CN111785695A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190039027A KR102586890B1 (ko) 2019-04-03 2019-04-03 반도체 패키지
KR10-2019-0039027 2019-04-03

Publications (1)

Publication Number Publication Date
CN111785695A true CN111785695A (zh) 2020-10-16

Family

ID=72663184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910992922.8A Pending CN111785695A (zh) 2019-04-03 2019-10-18 半导体封装件

Country Status (4)

Country Link
US (1) US10811328B1 (zh)
KR (1) KR102586890B1 (zh)
CN (1) CN111785695A (zh)
TW (1) TWI781334B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282772B2 (en) * 2019-11-06 2022-03-22 Advanced Semiconductor Engineering, Inc. Package structure, assembly structure and method for manufacturing the same
CN111554641A (zh) * 2020-05-11 2020-08-18 上海天马微电子有限公司 半导体封装件及其制作方法
TWI720921B (zh) * 2020-07-14 2021-03-01 欣興電子股份有限公司 內埋式元件結構及其製造方法
CN117393516A (zh) * 2023-12-08 2024-01-12 荣耀终端有限公司 一种芯片封装结构、层叠封装结构及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
US20080136002A1 (en) * 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20080197469A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
TWI453877B (zh) 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US9165793B1 (en) * 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9281284B2 (en) * 2014-06-20 2016-03-08 Freescale Semiconductor Inc. System-in-packages having vertically-interconnected leaded components and methods for the fabrication thereof
KR101994748B1 (ko) * 2016-09-12 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
KR102059403B1 (ko) * 2016-10-04 2019-12-26 삼성전자주식회사 팬-아웃 반도체 패키지
KR102052900B1 (ko) * 2016-10-04 2019-12-06 삼성전자주식회사 팬-아웃 반도체 패키지
KR101963278B1 (ko) * 2016-10-28 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조방법
KR101942742B1 (ko) 2017-10-26 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101939046B1 (ko) * 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
KR102586890B1 (ko) 2023-10-06
TWI781334B (zh) 2022-10-21
KR20200117224A (ko) 2020-10-14
US20200321257A1 (en) 2020-10-08
TW202038392A (zh) 2020-10-16
US10811328B1 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
KR101963292B1 (ko) 팬-아웃 반도체 패키지
KR102041661B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
TWI758571B (zh) 扇出型半導體封裝
CN110707416B (zh) 天线基板和包括天线基板的天线模块
CN110137149B (zh) 扇出型半导体封装件
TW201919176A (zh) 扇出型半導體封裝
KR101963282B1 (ko) 팬-아웃 반도체 패키지
KR102081086B1 (ko) 팬-아웃 반도체 패키지 모듈
KR102039711B1 (ko) 팬-아웃 부품 패키지
KR102028713B1 (ko) 반도체 패키지
TW201917831A (zh) 扇出型半導體封裝
KR102513078B1 (ko) 반도체 패키지
CN109727958B (zh) 扇出型半导体封装件
CN109390314B (zh) 半导体封装件的连接系统
KR102586890B1 (ko) 반도체 패키지
TW201911505A (zh) 扇出型半導體封裝
JP2019087731A (ja) ファン−アウト半導体パッケージ
CN111199937A (zh) 半导体封装件
KR20200009623A (ko) 팬-아웃 반도체 패키지
CN111341733B (zh) 扇出型半导体封装件
CN111223835A (zh) 半导体封装件
TWI685934B (zh) 扇出型半導體封裝
KR102509644B1 (ko) 패키지 모듈
KR102570270B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination