CN117393516A - 一种芯片封装结构、层叠封装结构及电子设备 - Google Patents
一种芯片封装结构、层叠封装结构及电子设备 Download PDFInfo
- Publication number
- CN117393516A CN117393516A CN202311674470.1A CN202311674470A CN117393516A CN 117393516 A CN117393516 A CN 117393516A CN 202311674470 A CN202311674470 A CN 202311674470A CN 117393516 A CN117393516 A CN 117393516A
- Authority
- CN
- China
- Prior art keywords
- side plate
- hollowed
- sub
- package structure
- out area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 206
- 229910052751 metal Inorganic materials 0.000 claims abstract description 206
- 239000013078 crystal Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 120
- 238000005538 encapsulation Methods 0.000 claims description 49
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 15
- 230000000694 effects Effects 0.000 abstract description 20
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 description 30
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004519 grease Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
Abstract
本申请涉及半导体技术领域，具体涉及一种芯片封装结构、层叠封装结构及电子设备。芯片封装结构包括：晶粒；绝缘封装层，绝缘封装层包覆于晶粒的外周，绝缘封装层用于将晶粒的热量传导至外部；第一金属件，第一金属件设置于绝缘封装层，第一金属件用于提高晶粒的热量经由绝缘封装层传导至外部的速度；第二金属件，第二金属件设置于绝缘封装层，第二金属件与第一金属件间隔设置，第二金属件用于实现晶粒与其他结构的电连接。本申请提供的芯片封装结构、层叠封装结构及电子设备，能够降低封装结构的热阻，提高封装体的导热性能，以改善对芯片的散热效果。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种芯片封装结构、层叠封装结构及电子设备。
背景技术
随着电子设备的轻薄化、小体积的发展，电子设备内部的半导体器件也逐渐趋近于小型化，以减小对电子设备的体积的影响。对于具有多个芯片的电子设备，多个芯片可以采用堆叠的方式进行连接，从而能够减小多个芯片在电子设备内占用的面积。
但是随着芯片高功率、高速度的发展，导致芯片在工作过程中会产生更多的热量。而堆叠结构中难以设置额外的散热结构，导致封装在堆叠封装结构中的芯片散热困难，并使得芯片由于过热而带来更严重的功耗问题。
发明内容
为了解决上述问题，本申请提供了一种芯片封装结构、层叠封装结构及电子设备，能够降低封装结构的热阻，提高封装体的导热性能，以改善对芯片的散热效果。
为了实现上述目的，第一方面，本申请提供了一种芯片封装结构，包括：晶粒；绝缘封装层，绝缘封装层包覆于晶粒的外周，绝缘封装层用于将晶粒的热量传导至外部；第一金属件，第一金属件设置于绝缘封装层，第一金属件用于提高晶粒的热量经由绝缘封装层传导至外部的速度；第二金属件，第二金属件设置于绝缘封装层，第二金属件与第一金属件间隔设置，第二金属件用于实现晶粒与其他结构的电连接。
本申请实施例提供的芯片封装结构，在绝缘封装层中设置第一金属件，以利用第一金属件的低热阻提高晶粒外部封装结构的导热性能，从而提高晶粒经由绝缘封装层向外部传导热量的速度。这样，能够改善晶粒的散热效果，减小晶粒由于高温运行而产生的功耗问题和安全问题，提高晶粒的运行可靠性。
一种可选的实施方式中，第一金属件环设于晶粒的外周。这样，能够将晶粒产生的热量从各个方向快速导出，从而提高导热能力，改善对晶粒的散热效果。
一种可选的实施方式中，第一金属件设置有镂空区；第二金属件位于镂空区内；绝缘封装层填充于第二金属件和镂空区的间隔。这样，能够利用镂空区为第二金属件的设置提供空间，以使得第一金属件的设置能够不影响芯片封装结构的正常电连接设置，还能够提高导热性能，改善对晶粒的散热效果。
一种可选的实施方式中，镂空区包括多个第一子镂空区；每一第一子镂空区内设置有一个第二金属件。这样，能够在尽可能小的减小第一金属件的整体体积的情况下，实现对多个第二金属件的避让，以避免影响第二金属件的设置。
一种可选的实施方式中，第一金属件包括沿第一方向位于晶粒的相对两侧的第一侧板和第二侧板；第一侧板阵列设置有多个第一子镂空区；第二侧板阵列设置有多个第一子镂空区。这样，能够便于实现第二金属件的布置。
一种可选的实施方式中，第一金属件还包括沿第二方向位于晶粒的相对两侧的第三侧板和第四侧板；第三侧板的两端分别连接于第一侧板和第二侧板；第四侧板的两端分别连接于第一侧板和第二侧板；其中，第二方向垂直于第一方向；第三侧板的靠近第一侧板和第二侧板的两端分别设置有多个第一子镂空区；第四侧板的靠近第一侧板和第二侧板的两端分别设置有多个第一子镂空区。这样，能够在晶粒另一方向的两侧设置第二金属件。
一种可选的实施方式中，镂空区包括第一子镂空区和第二子镂空区；第一子镂空区有多个，每一第一子镂空区内设置有一个第二金属件；第二子镂空区有多个，每一第二子镂空区内间隔设置有多个第二金属件。这样，能够便于设置更多数量的第二金属件。
一种可选的实施方式中，第一金属件包括沿第一方向位于晶粒的相对两侧的第一侧板和第二侧板，以及沿第二方向位于晶粒的相对两侧的第三侧板和第四侧板；第三侧板的两端分别连接于第一侧板和第二侧板；第四侧板的两端分别连接于第一侧板和第二侧板；其中，第二方向垂直于第一方向；第一侧板和第二侧板分别设置有第二子镂空区；第三侧板的靠近第一侧板和第二侧板的两端分别设置有多个第一子镂空区；第四侧板的靠近第一侧板和第二侧板的两端分别设置有多个第一子镂空区。这样，能够便于在晶粒的四周设置第二金属件。
一种可选的实施方式中，第一侧板设置有一个第二子镂空区；第二子镂空区在第一侧板上的两端分别延伸至第三侧板和第四侧板；第二侧板上的第二子镂空区与第一侧板上的第二子镂空区对称设置。这样，能够便于实现第一金属件的加工制造。
一种可选的实施方式中，镂空区包括多个第二子镂空区和多个第三子镂空区；每一第二子镂空区内设置有多个第二金属件；每一第三子镂空区内设置有多个第二金属件；第二子镂空区的面积大于第三子镂空区的面积。这样，能够利用第二子镂空区和第三子镂空区容纳更多的第二金属件，以满足电路连接的需求。
一种可选的实施方式中，第一金属件包括沿第一方向位于晶粒的相对两侧的第一侧板和第二侧板，以及沿第二方向位于晶粒的相对两侧的第三侧板和第四侧板；第三侧板的两端分别连接于第一侧板和第二侧板；第四侧板的两端分别连接于第一侧板和第二侧板；其中，第二方向垂直于第一方向；第一侧板和第二侧板分别设置有一个第二子镂空区；第三侧板的靠近第一侧板和第二侧板的两端分别设置有一个第三子镂空区；第四侧板的靠近第一侧板和第二侧板的两端分别设置有一个第三子镂空区。这样，能够便于实现第二子镂空区和第三子镂空区的设置。
一种可选的实施方式中，第二子镂空区在第一侧板上的两端分别延伸至第三侧板和第四侧板；第二侧板上的第二子镂空区与第一侧板上的第二子镂空区对称设置。这样，能够便于实现第一金属件的加工制造。
一种可选的实施方式中，绝缘封装层还填充于相邻两个第二金属件的间隔。这样，能够利用绝缘封装层实现对第二金属件的绝缘隔离。
一种可选的实施方式中，第一金属件还用于电连接于接地端。这样，能够利用第一金属件形成屏蔽结构，实现对晶粒的屏蔽保护。
一种可选的实施方式中，第一金属件的材质为铜。这样，能够利用铜的低热阻提高封装结构的导热速度。
一种可选的实施方式中，第二金属件包括铜球或铜柱。这样，能够便于实现晶粒两侧结构的电连接。
为了实现上述目的，第二方面，本申请提供了一种层叠封装结构，包括：第一基板、第二基板和如上述第一方面的芯片封装结构；第一基板和第二基板层叠间隔设置；晶粒连接于第一基板，并位于第一基板和第二基板之间；第二金属件电连接于第一基板和第二基板；绝缘封装层填充于第二基板与晶粒之间。
本实施例提供的层叠封装结构，能够利用第一金属件提高对设置于第一基板和第二基板之间的晶粒的导热性能，从而改善晶粒的散热效果，以减小由于第一基板和第二基板的阻挡导致晶粒散热困难。
一种可选的实施方式中，第一金属件电连接于第一基板或第二基板的接地端。这样，第一金属件在提高导热性能的同时，还可以形成屏蔽结构，从而实现对晶粒的屏蔽保护。
一种可选的实施方式中，层叠封装结构通过贴片工艺或重分布层工艺制造形成。这样，能够便于层叠封装结构的形成和制造。
为了实现上述目的，第三方面，本申请提供了一种电子设备，包括：壳体和显示屏，显示屏连接于壳体，并与壳体围合形成容纳腔；容纳腔中设置有如上述第一方面的芯片封装结构，或如上述第二方面的层叠封装结构。
本实施例提供的电子设备，不仅能够便于实现轻薄化的设计需求，还能够提高对芯片的散热性能，提高电子设备的运行可靠性。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本实施例提供的一种芯片堆叠结构示意图；
图2是本实施例提供的另一种芯片堆叠结构示意图；
图3是本实施例提供的第一种芯片封装结构的立体结构示意图；
图4是图3中的沿A-A方向的剖面图；
图5是图3中省略绝缘封装层的结构示意图；
图6是本实施例提供的第二种第一金属件的俯视图；
图7是沿图6中的B-B方向剖切的立体结构示意图；
图8是本实施例提供的第三种第一金属件的俯视图；
图9是沿图8中的C-C方向剖切的立体结构示意图；
图10是本实施例提供的第四种第一金属件的俯视图；
图11是沿图10中的D-D方向剖切的立体结构示意图；
图12是本实施例提供的第五种第一金属件的俯视图；
图13是沿图12中的E-E方向剖切的立体结构示意图；
图14是本实施例提供的一种层叠封装结构的剖面结构示意图；
图15是本实施例提供的第一种层叠封装结构第一部分的形成过程图；
图16是本实施例提供的第一种层叠封装结构第二部分的形成过程图；
图17是本实施例提供的第二种层叠封装结构第一部分的形成过程图；
图18是本实施例提供的第二种层叠封装结构第二部分的形成过程图；
图19是本实施例提供的一种电子设备的结构示意图。
图示标记：
100-芯片堆叠结构；110-上层芯片封装结构；11a-上层基板；11b-上层芯片；11c-上层封装层；120-下层芯片封装结构；12a-下层基板；12b-下层芯片；12c-下层封装层；130-空气间隙；200-芯片封装结构；210-晶粒；220-绝缘封装层；230-第一金属件；23a-金属片；23b-金属条；231-第一侧板；232-第二侧板；233-第三侧板；234-第四侧板；235-镂空区；2351-第一子镂空区；2352-第二子镂空区；2353-第三子镂空区；240-第二金属件；300-层叠封装结构；310-第一基板；320-第二基板；330-芯片结构；340-芯片粘贴膜；350-底胶；360-电连接结构；370-玻璃载板；400-电子设备；410-壳体；420-显示屏。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述。显然，所描述的实施例是本申请的一部分实施例，而不是全部实施例。基于本申请的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的其他实施例，都属于本申请的保护范围。
以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本申请中，“上”、“下”、“内”、“外”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。
随着电子设备的轻薄化、小体积的发展，电子设备内部的半导体器件也逐渐趋近于小型化，以减小对电子设备的体积的影响。对于具有多个芯片的电子设备，多个芯片可以采用堆叠的方式进行连接，从而能够避免多个芯片占用较大的面积。
图1是本实施例提供的一种芯片堆叠结构示意图。
如图1所示，具体地，芯片堆叠结构100可以包括上层芯片封装结构110和下层芯片封装结构120。
上层芯片封装结构110包括上层基板11a、上层芯片11b和上层封装层11c，上层封装层11c用于将上层芯片11b封装于上层基板11a上。
上层芯片封装结构110内封装的上层芯片11b可以是处理器芯片、存储器芯片、通信芯片或传感器芯片中的一种或多种集成芯片，如系统级芯片（System-on-Chip，SoC）、双倍数据率存储器（Double Data Rate，DDR）芯片、串行通信接口（Serial PeripheralInterface，SPI）芯片等。
当上层芯片封装结构110工作时，上层芯片11b产生的热量能够通过上层封装层11c传导至外部，以实现对上层芯片11b散热的作用。
下层芯片封装结构120包括下层基板12a、下层芯片12b和下层封装层12c，下层基板12a为两个，且两个下层基板12a层叠且间隔设置，下层芯片12b位于两个下层基板12a中部，下层封装层12c填充于两个下层基板12a之间，并包覆于下层芯片12b。
下层芯片封装结构120内封装的下层芯片12b可以是处理器芯片、存储器芯片、通信芯片或传感器芯片中的一种或多种集成芯片，如系统级芯片（System-on-Chip，SoC）、双倍数据率存储器（Double Data Rate，DDR）芯片、串行通信接口（Serial PeripheralInterface，SPI）芯片等。
示例性的，上层芯片封装结构110内封装的上层芯片11b可以是DDR芯片、下层芯片封装结构120内封装的下层芯片12b可以是SoC芯片。
可以理解的是，上层芯片封装结构110和下层芯片封装结构120内封装的芯片可以是相同的芯片，也可以是不同的芯片，在本实施例中不作限定。
上层芯片封装结构110可以通过焊球直接层叠设置于下层芯片封装结构120，以便于实现上层芯片封装结构110与下层芯片封装结构120的电连接。
当下层芯片封装结构120进行工作时，位于两个下层基板12a之间的下层芯片12b通过下层封装层12c将热量传导至外部或下层基板12a，以实现对下层芯片12b散热的作用。但是在上层芯片封装结构110和下层芯片封装结构120之间存在空气间隙130，空气间隙130的热阻较大，使得下层芯片12b的热量经由下层基板12a传导至该间隙中后，难以通过上层芯片封装结构110继续向外部传导，导致在空气间隙130的位置产生热量的聚集。同时由于下层芯片封装结构120中具有双层的下层基板12a结构，下层基板12a的热阻较大，进一步增大了下层芯片封装结构120的散热难度。
图2是本实施例提供的另一种芯片堆叠结构示意图。
结合图1和图2，为了提高芯片堆叠结构100的散热效果，可以减少一个下层芯片封装结构120中的下层基板12a，使得上层芯片封装结构110直接封装于下层芯片封装结构120上。这样，不仅能够减少基板结构的使用，还能够消除上层芯片封装结构110和下层芯片封装结构120之间的空气间隙130，以便于上层芯片封装结构110和下层芯片封装结构120之间的热量传递，从而能够提高对下层芯片封装结构120的散热效果。
随着芯片高功率、高速度的发展，导致芯片在工作过程中会产生更多的热量。堆叠结构中的下层芯片封装结构120中的下层封装层12c通常为绝缘材质，如环氧树脂、硅脂等，以避免封装在其内部的其他导电件发生短路的情况。同时下层基板12a的主要材质也是绝缘材质，绝缘材质的热阻通常较大，导热性能较差，导致下层芯片封装结构120中的下层芯片12b散热困难，从而影响下层芯片封装结构120以及整体结构的散热能力。
此外，由于下层芯片封装结构120中的下层芯片12b封装空间有限，导致无法在下层芯片封装结构120设置额外的散热风扇、液冷板、散热鳍片等结构，难以提高下层芯片封装结构120的散热性能，进一步导致下层芯片12b由于过热而产生的功耗问题日益凸出。
为了解决堆叠结构中的芯片散热问题，本实施例提供了一种芯片封装结构、层叠封装结构及电子设备。
图3是本实施例提供的第一种芯片封装结构的立体结构示意图。
图4是图3中的沿A-A方向的剖面图。
图5是图3中省略绝缘封装层的结构示意图。
为便于说明芯片封装结构200，定义芯片封装结构200的长度方向为x轴，芯片封装结构200的宽度方向为y轴，芯片封装结构200的厚度方向为z轴。图3中示出的芯片封装结构200的长度和宽度相同，在其他实施例中，芯片封装结构200的长度和宽度可以不同，在本实施例中不作限定。
结合图3、图4和图5，第一方面，本实施例提供了一种芯片封装结构200，包括晶粒210、绝缘封装层220、第一金属件230和第二金属件240。
晶粒210的内部设置有集成电路，以用于实现芯片的电路功能。
绝缘封装层220包覆于晶粒210的外周，以用于将晶粒210在运行过程中给产生的热量传递至外部。同时绝缘封装层220还能够实现对晶粒210的封装保护，以吸收来自外界的冲击，提高晶粒210的可靠性。
为了便于晶粒210与其他基板结构的连接，绝缘封装层220在包覆晶粒210时，可以将晶粒210用于连接其他基板结构的连接端子露出，以便于实现晶粒210与其他结构的电连接。
示例性的，沿z轴方向，绝缘封装层220可以只覆盖晶粒210的一侧表面，以便于晶粒210另一表面的连接端子连接其他结构。沿x轴和y轴方向，绝缘封装层220可以向外延伸一段距离，以便于将晶粒210的热量传递至外部，同时也能提高对晶粒210的保护效果。
绝缘封装层220通常采用环氧树脂或硅脂等绝缘材质，以避免影响晶粒210内部的电路结构。
第一金属件230设置于绝缘封装层220。
当绝缘封装层220包覆于晶粒210时，晶粒210产生的热量能够经由绝缘封装层220传导至外部。由于绝缘封装层220的热阻较大，导致绝缘封装层220的导热能力较弱、导热速度较低。这会使得晶粒210产生的热量无法快速散发，从而导致晶粒210过热，影响晶粒210的正常功耗。
由于第一金属件230为金属材质，金属材质的热阻要小于绝缘封装层220的热阻。将第一金属件230设置于绝缘封装层220，能够降低晶粒210外部结构的整体热阻，提高热传导能力，从而能够提高晶粒210的热量经由绝缘封装层220传导至外部的速度，以改善对晶粒210的散热效果。
可选地，第一金属件230的材质可以为铜、银、锡、金等导热性较好的金属材质。
其中，第一金属件230的材质可以优选为铜材质，铜的热传导率高，且容易加工制造，生产成本低。
示例性的，第一金属件230还能够用于电连接于接地端，当芯片封装结构200需要和其他芯片进行层叠封装时，第一金属件230可以电连接于基板的接地端，这样，第一金属件230在一定程度上还能够实现对晶粒210的电磁屏蔽，以提高对晶粒210的屏蔽保护。
第二金属件240设置于绝缘封装层220，第二金属件240用于实现晶粒210两侧结构的电连接。
示例性的，第二金属件240的延伸方向可以沿z轴方向，以便于实现晶粒210与其他结构的电连接，如沿z轴方向两侧的结构的电连接，从而便于实现芯片封装结构200的层叠封装。由于第一金属件230也具有导电能力，为了避免第一金属件230与第二金属件240接触造成第二金属件240的短接，可以使得第二金属件240与第一金属件230间隔设置。
可选地，第二金属件240的形状可以是柱体、球体等，其材质可以为铜、银、锡、金等金属材质。比如，第二金属件240可以是铜球或铜柱。在本实施例中对第二金属件240不作具体限定。
本申请实施例提供的芯片封装结构200，通过绝缘封装层220实现对晶粒210的封装保护，并通过绝缘封装层220向外导热。第二金属件240用于实现晶粒210与其他结构的电连接，以便于实现芯片封装结构200与其他电路结构的层叠封装。在绝缘封装层220中设置第一金属件230，以利用第一金属件230的低热阻提高晶粒210外部封装结构的导热性能，从而提高晶粒210经由绝缘封装层220向外部传导热量的速度。这样，能够改善晶粒210的散热效果，减小晶粒210由于高温运行而产生的功耗问题和安全问题，提高晶粒210的运行可靠性。第一金属件230与第二金属件240间隔设置，还能够避免发生短接现象，进一步提高芯片封装结构200的可靠性。
如图4和图5所示，一些实施例中，第一金属件230可以是分体式结构，第一金属件230可以包括多个金属片23a，多个金属片23a可以沿x轴方向间隔设置，第二金属件240设置于相邻两第一金属件230的间隔中，并与第一金属件230间隔设置。这样，能够尽可能地提高绝缘封装层220内部的第一金属件230的体积总和，以有效降低晶粒210外部封装结构的热阻，提高导热速度，改善散热效果。
进一步地，第一金属件230还可以包括金属条23b，在晶粒210外周未设置第二金属件240的位置，可以设置金属条23b，以进一步提高绝缘封装层220内第一金属件230的体积，从而改善散热效果。
图6是本实施例提供的第二种第一金属件的俯视图。
图7是沿图6中的B-B方向剖切的立体结构示意图。
结合图4、图6和图7所示，一些实施例中，第一金属件230可以是一体结构。可以看出，第一金属件230可以是环状结构，以环设于晶粒210的外周。这样，能够将晶粒210产生的热量从各个方向快速导出，从而提高导热能力，改善对晶粒210的散热效果。同时，第一金属件230为一体式结构更有利于加工和组装，可操作性更强。此外，第一金属件230为一体的环状结构时，其能够实现的屏蔽效果更好，更便于实现对晶粒210的屏蔽保护。
可选地，第一金属件230可以为方环，第一金属件230可以包括沿第一方向位于晶粒210的相对两侧的第一侧板231和第二侧板232。其中，第一方向可以为x轴方向。
第一侧板231和第二侧板232的形状结构和尺寸可以均相同，如均为矩形，且沿x轴方向的尺寸相同。
或者，第一侧板231和第二侧板232的形状结构相同、尺寸不同，如第一侧板231和第二侧板232均为矩形，第一侧板231沿x轴的尺寸大于第二侧板232沿x轴的尺寸。
再或者，第一侧板231和第二侧板232的形状结构和尺寸可以均不相同，如第一侧板231为矩形，第二侧板232朝向晶粒210一侧的边缘为弧形，且第一侧板231沿x轴的尺寸大于第二侧板232沿x轴的尺寸。
可以理解的是，第一侧板231和第二侧板232的具体结构设置可以根据晶粒210的形状、绝缘封装层220能够提供的空间以及第二金属件240的分布方式进行调整，本实施例中仅给出相关示例，不作限定。
可选地，第一金属件230还可以包括沿第二方向位于晶粒210的相对两侧的第三侧板233和第四侧板234。其中，第二方向垂直于第一方向，第二方向可以为y轴方向。
第三侧板233的两端分别连接于第一侧板231和第二侧板232，可以看出，第三侧板233位于第一侧板231和第二侧板232之间。
第四侧板234的两端分别连接于第一侧板231和第二侧板232，可以看出，第四侧板234位于第一侧板231和第二侧板232之间，并与第三侧板233相对设置于第一侧板231的另一端。
第三侧板233和第四侧板234的形状结构和尺寸设置可以参照第一侧板231和第二侧板232的说明，此处不再赘述。
一些实施例中，第一金属件230设置有镂空区235，第二金属件240位于镂空区235内，且绝缘封装层220填充于第二金属件240和镂空区235的间隔。这样，能够利用镂空区235为第二金属件240的设置提供空间，以使得第一金属件230的设置能够不影响芯片封装结构200的正常电连接设置，还能够提高导热性能，改善对晶粒210的散热效果。同时利用绝缘封装层220实现第一金属件230和第二金属件240的隔离，以避免影响第二金属件240的电路结构，从而避免发生短接现象等，以实现电路保护。
示例性的，镂空区235包括多个第一子镂空区2351，且每一个第一子镂空区2351内均设置有一个第二金属件240。由于第一金属件230在绝缘封装层220中占有的空间越大，芯片封装结构200的散热效果越好。当每一个第一子镂空区2351内均设置有一个第二金属件240时，能够在尽可能小的减小第一金属件230的整体体积的情况下，实现对多个第二金属件240的避让，以避免影响第二金属件240的设置。
可选地，第一子镂空区2351的分布方式可以与第二金属件240的排布方式相同，且每一个第一子镂空区2351与第二金属件240均为一一对应设置，以满足芯片封装结构200所需的电路需求，便于芯片封装结构200与其他芯片实现层叠封装。
具体地，多个第一子镂空区2351可以阵列分布设置于第一侧板231和第二侧板232。这样，在第一侧板231和第二侧板232上均对应设置有多个用于设置第二金属件240的第一子镂空区2351，以满足芯片封装结构200的电路设置。
多个第一子镂空区2351在第一侧板231上的设置数量和排布形式可以与多个第一子镂空区2351在第二侧板232上的设置数量和排布形式相同或者不同，可以根据实际情况进行调整，本实施例中不作限定。
此外，若沿第二方向，晶粒210的外周也需要设置第二金属件240，在第三侧板233靠近第一侧板231和第二侧板232的两端可以设置多个第一子镂空区2351，同时在第四侧板234靠近第一侧板231和第二侧板232的两端可以设置多个第一子镂空区2351。这样，在第三侧板233和第四侧板234上也可以设置用于容纳第二金属件240的位置，以满足芯片封装结构200的电路设置。
多个第一子镂空区2351在第三侧板233上的设置数量和排布形式可以与多个第一子镂空区2351在第四侧板234上的设置数量和排布形式相同或者不同，可以根据实际情况进行调整，本实施例中不作限定。
示例性的，第一子镂空区2351可以为设置于第一金属件230上的圆孔，且该圆孔的孔径大于第二金属件240沿第一方向的最大尺寸，以实现对第二金属件240的容纳，同时还需要在第二金属件240与第一子镂空区2351之间预留间隔，避免短接。
或者，第一子镂空区2351还可以是方孔、三角形孔等，在本实施例中对第一子镂空区2351的具体形状不作限定。
图8是本实施例提供的第三种第一金属件的俯视图。
图9是沿图8中的C-C方向剖切的立体结构示意图。
结合图4、图8和图9所示，一些实施例中，镂空区235包括第一子镂空区2351和第二子镂空区2352。
第一子镂空区2351有多个，且每一第一子镂空区2351内设置有一个第二金属件240。第二子镂空区2352有多个，每一第二子镂空区2352内间隔设置有多个第二金属件240。当第二金属件240在部分位置的设置密度较高时，能够利用第二子镂空区2352实现预留开窗，以利用开窗实现对密度较高的第二金属件240的避让。这样，能够避免利用第一子镂空区2351避让第二金属件240时导致的空间不足，难以在第一子镂空区2351与第二金属件240之间预留绝缘封装层220的位置，影响电路结构，还便于实现第一金属件230的加工和制造。
具体地，第一侧板231和第二侧板232可以分别设置有第二子镂空区2352，且在第三侧板233靠近第一侧板231和第二侧板232的两端分别设置有多个第一子镂空区2351，第四侧板234靠近第一侧板231和第二侧板232的两端分别设置有多个第一子镂空区2351。这样，能够使得多个第二金属件240集中设置于晶粒210沿第一方向的两侧，以便于实现对第二金属件240的电路规划。当晶粒210沿第一方向的两侧的空间不足以设置全部的第二金属件240时，还可以将其余的第二金属件240设置在晶粒210沿第二方向的两侧，并利用第三侧板233和第四侧板234上的第一子镂空区2351实现对第二金属件240的避让。
可选地，第一侧板231可以设置有一个第二子镂空区2352，且第二子镂空区2352在第一侧板231上的两端分别延伸至第三侧板233和第四侧板234，以使得第二子镂空区2352的面积能够尽可能的大，从而实现对更多的第二金属件240的容纳。
或者，第一侧板231上也可以设置两个或三个第二子镂空区2352。这时，两个或三个第二子镂空区2352可以尽量占满第一侧板231，以实现对多个第二金属件240的容纳。
示例性的，第二子镂空区2352可以是矩形孔，第二子镂空区2352的形状可以和第一侧板231的形状相同。
或者，第二子镂空区2352还可以是椭圆形孔、三角形孔等，在本实施例中不作限定。
可选地，第二侧板232上的第二子镂空区2352的设置可以与第一侧板231上的第二子镂空区2352对称设置。比如，当第一侧板231上的第二子镂空区2352为一个时，第二侧板232上的第二子镂空区2352也可以为一个，且第二侧板232上的第二子镂空区2352的形状尺寸和第一侧板231上的第二子镂空区2352的形状和尺寸相同。
或者，第二侧板232上的第二子镂空区2352的设置可以与第一侧板231上的第二子镂空区2352的设置不同。比如，当第一侧板231上的第二子镂空区2352为一个时，第二侧板232上的第二子镂空区2352可以为两个，或第二侧板232上的第二子镂空区2352的形状尺寸和第一侧板231上的第二子镂空区2352的形状尺寸不相同。
图10是本实施例提供的第四种第一金属件的俯视图。
图11是沿图10中的D-D方向剖切的立体结构示意图。
结合图4、图10和图11所示，一些实施例中，镂空区235包括多个第二子镂空区2352和多个第三子镂空区2353。
每一第二子镂空区2352内间隔设置有多个第二金属件240，每一第三子镂空区2353内间隔设置有多个第二金属件240，当第二金属件240在部分位置的设置密度较高时，能够利用第二子镂空区2352和第三子镂空区2353实现预留开窗，以利用开窗实现对密度较高的第二金属件240的避让。这样，能够减小对第二金属件240的设置影响，还便于实现第一金属件230的加工和制造。
可选地，第二子镂空区2352的面积可以大于第三子镂空区2353的面积。这样，第二子镂空区2352内可以容纳更多的第二金属件240。
一种示例中，第一侧板231和第二侧板232可以分别设置有一个第二子镂空区2352，且在第三侧板233靠近第一侧板231和第二侧板232的两端分别设置有一个第三子镂空区2353，第四侧板234靠近第一侧板231和第二侧板232的两端分别设置有一个第三子镂空区2353。这样，能够使得多个第二金属件240集中设置于晶粒210沿第一方向的两侧，以便于实现对第二金属件240的电路规划。当晶粒210沿第一方向的两侧的空间不足以设置全部的第二金属件240时，还可以将其余的第二金属件240设置在晶粒210沿第二方向的两侧，并利用第三侧板233和第四侧板234上的第三子镂空区2353实现对第二金属件240的避让。
可以理解的是，第二子镂空区2352的形状可以参照前述说明，此处不再赘述。
可选地，第二侧板232上的第二子镂空区2352的设置可以与第一侧板231上的第二子镂空区2352对称设置。比如，当第一侧板231上的第二子镂空区2352为一个时，第二侧板232上的第二子镂空区2352也可以为一个，且第二侧板232上的第二子镂空区2352的形状尺寸和第一侧板231上的第二子镂空区2352的形状和尺寸相同。
或者，第二侧板232上的第二子镂空区2352的设置可以与第一侧板231上的第二子镂空区2352的设置不同。比如，当第一侧板231上的第二子镂空区2352为一个时，第二侧板232上的第二子镂空区2352可以为两个，或第二侧板232上的第二子镂空区2352的形状尺寸和第一侧板231上的第二子镂空区2352的形状尺寸不相同。
示例性的，第三子镂空区2353可以是矩形孔，第三子镂空区2353的形状可以和第一侧板231的形状相同。
或者，第三子镂空区2353还可以是椭圆形孔、三角形孔等，在本实施例中不作限定。
示例性的，当第二金属件240需要设置的数量较多时，第三侧板233上除了靠近第一侧板231和第二侧板232的两端的位置，在中间位置也可以设置第三子镂空区2353。第三侧板233可以设置三个或四个第三子镂空区2353，在本实施例中不作限定。
可选地，第四侧板234上的第三子镂空区2353的设置可以与第三侧板233上的第三子镂空区2353对称设置。比如，当第三侧板233上的第三子镂空区2353为两个时，第四侧板234上的第三子镂空区2353也可以为两个，且第四侧板234上的第三子镂空区2353的形状尺寸和第三侧板233上的第三子镂空区2353的形状和尺寸相同。
或者，第四侧板234上的第三子镂空区2353的设置可以与第三侧板233上的第三子镂空区2353的设置不同。比如，当第三侧板233上的第三子镂空区2353为两个时，第四侧板234上的第三子镂空区2353可以为三个，或第四侧板234上的第三子镂空区2353的形状尺寸和第三侧板233上的第三子镂空区2353的形状尺寸不相同。
图12是本实施例提供的第五种第一金属件的俯视图。
图13是沿图12中的E-E方向剖切的立体结构示意图。
另一种示例中，第一侧板231和第二侧板232可以分别设置有一个第二子镂空区2352，且在第三侧板233和第四侧板234分别设置有一个第三子镂空区2353。这样，能够容纳更多的第二金属件240，以便于实现对第二金属件240的电路规划。当晶粒210沿第一方向的两侧的空间不足以设置全部的第二金属件240时，还可以将其余的第二金属件240设置在晶粒210沿第二方向的两侧，并利用第三侧板233和第四侧板234上的第三子镂空区2353实现对第二金属件240的避让。
可以理解的是，第二子镂空区2352的形状可以参照前述说明，此处不再赘述。
可选地，第二侧板232上的第二子镂空区2352的设置可以与第一侧板231上的第二子镂空区2352对称设置。比如，当第一侧板231上的第二子镂空区2352为一个时，第二侧板232上的第二子镂空区2352也可以为一个，且第二侧板232上的第二子镂空区2352的形状尺寸和第一侧板231上的第二子镂空区2352的形状和尺寸相同。
或者，第二侧板232上的第二子镂空区2352的设置可以与第一侧板231上的第二子镂空区2352的设置不同。比如，当第一侧板231上的第二子镂空区2352为一个时，第二侧板232上的第二子镂空区2352可以为两个，或第二侧板232上的第二子镂空区2352的形状尺寸和第一侧板231上的第二子镂空区2352的形状尺寸不相同。
可以理解的是，第三子镂空区2353的形状可以参照前述说明，此处不再赘述。
示例性的，第三侧板233上的第三子镂空区2353的两端可以分别延伸至第一侧板231和第二侧板232；从而使得第三侧板233能够提供更多的用于设置第二金属件240的空间。
可选地，第四侧板234上的第三子镂空区2353的设置可以与第三侧板233上的第三子镂空区2353对称设置。比如，第四侧板234上的第三子镂空区2353的形状尺寸和第三侧板233上的第三子镂空区2353的形状尺寸相同。
或者，第四侧板234上的第三子镂空区2353的设置可以与第三侧板233上的第三子镂空区2353的设置不同。比如，第四侧板234上的第三子镂空区2353的形状尺寸和第三侧板233上的第三子镂空区2353的形状尺寸不相同。
一些实施例中，绝缘封装层220还填充于相邻两个第二金属件240的间隔。当上述的第二镂空区235和第三镂空区235内设置多个第二金属件240时，以避免相邻两个第二金属件240发生短接。
图14是本实施例提供的一种层叠封装结构的剖面结构示意图。
如图14所示，第二方面，本实施例还提供了一种层叠封装结构300，包括第一基板310、第二基板320和如上述所述的芯片封装结构200。
第一基板310和第二基板320层叠间隔设置。
晶粒210连接于第一基板310并位于第一基板310和第二基板320之间。
第二金属件240电连接于第一基板310和第二基板320，以实现对第一基板310和第二基板320的电连接。绝缘封装层220填充于第二基板320和晶粒210之间，以实现对晶粒210的绝缘封装保护，还能够实现对第二基板320的支撑。
其中，第一基板310和第二基板320可以均是树脂材料的基板，也可以是硅脂材料。
第一基板310和第二基板320内可以设置导电线路，且导电线路可以通过印刷形成于第一基板310和第二基板320表面，也可以通过重分布层（Re-Distribution Layer，RDL）形成于第一基板310和第二基板320。
本实施例提供的层叠封装结构300，能够利用第一金属件230提高对设置于第一基板310和第二基板320之间的晶粒210的导热性能，从而改善晶粒210的散热效果，以减小由于第一基板310和第二基板320的阻挡导致晶粒210散热困难。此外，第一基板310和第二基板320的层叠设置导致设置散热风扇等散热结构的空间不足，而第一金属件230能够更好地解决小空间的散热问题，便于实施和操作。
一些实施例中，第一金属件230电连接于第一基板310或第二基板320的接地端。这样，第一金属件230在提高导热性能的同时，还可以形成屏蔽结构，从而实现对晶粒210的屏蔽保护。
示例性的，层叠封装结构300还可以包括设置于第二基板320上的芯片结构330，且设置于第二基板320上的芯片结构330可以与设置于第一基板310上的芯片封装结构200相同或不同，在本实施例中不作限定。
可选地，层叠封装结构300还可以包括设置于第一基板310背离第二基板320一侧的电连接结构360。电连接结构360用于将层叠封装结构300连接于指定的电路主板、系统板等位置。电连接结构360可以为铜球、锡球等结构。
一些实施例中，层叠封装结构300可以通过贴片工艺或重分布层工艺制造形成。
图15是本实施例提供的第一种层叠封装结构第一部分的形成过程图。
图16是本实施例提供的第一种层叠封装结构第二部分的形成过程图。
结合图15和图16所示，图15和图16展示了层叠封装结构300通过贴片工艺形成的过程。
具体步骤可以包括：
如图15中的（a）所示，首先提供第一基板310，并对第一基板310进行处理，如打磨、除胶、清洗等。
如图15中的（b）、（c）所示，在第一基板310对应位置贴设芯片粘贴膜（die attachfilm，DAF）340，并将第一金属件230连接于DAF，以实现对第一金属件230的连接和固定。
如图15中的（d）所示，在第一基板310的中部连接晶粒210，使晶粒210的连接端子与第一基板310形成电连接。
如图15中的（e）所示，在晶粒210与第一基板310之间填充底胶（Underfill，UF）350，以提高第一基板310与晶粒210的连接强度，同时由于UF的热膨胀系数较小，其在受热后变形较小，能够减小连接端子所受的应力，提高晶粒210与第一基板310的连接可靠性。
如图16中的（f）所示，将与第二基板320连接封装好的上层芯片结构330以及第二金属件240连接于第一基板310，第二金属件240与第一基板310之间可以采用回流焊接进行连接。
值得说明的是，封装于第二基板320的芯片结构330的制作过程可以参照晶粒210在第一基板310上的封装过程，此处不再赘述。
如图16中的（g）所示，在第一基板310和第二基板320之间注入绝缘封装材料，如环氧树脂或硅脂，以形成绝缘封装层220，以实现对第二基板320的支撑以及对第一基板310和第二基板320之间的晶粒210、第一金属件230以及第二金属件240的保护，同时还能够将晶粒210的热量传导至外部。
如图16中的（h）所示，在第一基板310背离晶粒210的一侧焊接电连接结构360，如铜球或锡球，以便于实现层叠封装结构300与其他结构的电连接。
图17是本实施例提供的第二种层叠封装结构第一部分的形成过程图。
图18是本实施例提供的第二种层叠封装结构第二部分的形成过程图。
结合图17和图18所示，图17和图18展示了层叠封装结构300通过重分布层工艺形成的过程。
具体步骤可以包括：
如图17中的（a）所示，首先在玻璃载板370上制造RDL层，以形成第一基板310。
如图17中的（b）所示，在第一基板310对应位置上继续生长第一金属件230和第二金属件240。其中，第一金属件230和第二金属件240可以均为铜结构。
如图17中的（c）所示，在第一基板310的中部连接晶粒210，使晶粒210的连接端子与第一基板310形成电连接。
如图17中的（d）所示，在晶粒210与第一基板310之间填充底胶（Underfill，UF）350，以提高第一基板310与晶粒210的连接强度，同时由于UF的热膨胀系数较小，其在受热后变形较小，能够减小连接端子所受的应力，提高晶粒210与第一基板310的连接可靠性。
如图18中的（e）所示，将与第二基板320连接封装好的上层芯片结构330连接于第二金属件240，第二金属件240与第二基板320之间可以采用回流焊接进行连接。
值得说明的是，封装于第二基板320的芯片结构330的制作过程可以参照晶粒210在第一基板310上的封装过程，此处不再赘述。
如图18中的（f）所示，在第一基板310和第二基板320之间注入绝缘封装材料，如环氧树脂或硅脂，以形成绝缘封装层220，以实现对第二基板320的支撑以及对第一基板310和第二基板320之间的的晶粒210、第一金属件230以及第二金属件240的保护，同时还能够将晶粒210的热量传导至外部。
如图18中的（g）所示，去除第一基板310上的玻璃载板370。在第一基板310背离晶粒210的一侧焊接电连接结构360，如铜球或锡球，以便于实现层叠封装结构300与其他结构的电连接。
示例性的，层叠封装结构300可以为系统级芯片（System-on-Chip，SoC），SoC芯片可以包括层叠设置的处理器和存储器。
其中，处理器作为主要的计算引擎，能够执行指令并处理各种任务。晶粒210可以包括一个或处理器，如图像信号处理器（Image Signal Processor，ISP）、中央处理器（Central Processing Unit，CPU）、神经网络处理器（Neural Processing Unit，NPU）、图形处理器（Graphics Processing Unit，GPU）、调制解调器（Modem）、数字信号处理器（DigitalSignal Processor，DSP）等中的一种或多种。
同时，存储器电连接于第二基板320，并通过第一基板310电连接于处理器，以用于存储程序代码、数据和临时变量。上层芯片结构可以包括一个或多个存储器，如随机存取存储器（Random Access Memory，RAM）和只读存储器（Read-Only Memory，ROM）等中的一种或多种。在SoC芯片中，存储器还可以为双倍数据率（Double Data Rate，DDR）存储器芯片。
图19是本实施例提供的一种电子设备的结构示意图。
如图19所示，第三方面，本实施例还提供了一种电子设备400，该电子设备400包括壳体410、显示屏420和安装于壳体内部的芯片封装结构200或层叠封装结构300。
显示屏420连接于壳体410，并与壳体410围合形成容纳腔，容纳腔内设置有芯片封装结构200或层叠封装结构300。
可选地，芯片封装结构200或层叠封装结构300可以与显示屏420电连接，以实现对显示屏420的控制。
具有本实施例提供的芯片封装结构或层叠封装结构的电子设备，不仅能够便于实现轻薄化的设计需求，还能够提高对芯片的散热性能，提高电子设备的运行可靠性。
可以理解的是，电子设备还可以包括设置于容纳腔的电池、摄像模组、扬声器模组等器件，芯片封装结构或层叠封装结构也可以电连接于电池、摄像模组、扬声器模组等器件，在本实施例中不作具体说明。
需要说明的是，本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围由权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (20)
1.一种芯片封装结构，其特征在于，包括：
晶粒（210）；
绝缘封装层（220），所述绝缘封装层（220）包覆于所述晶粒（210）的外周，所述绝缘封装层（220）用于将所述晶粒（210）的热量传导至外部；
第一金属件（230），所述第一金属件（230）设置于所述绝缘封装层（220），所述第一金属件（230）用于提高所述晶粒（210）的热量经由所述绝缘封装层（220）传导至外部的速度；
第二金属件（240），所述第二金属件（240）设置于所述绝缘封装层（220），所述第二金属件（240）与所述第一金属件（230）间隔设置，所述第二金属件（240）用于实现所述晶粒（210）与其他结构的电连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，
所述第一金属件（230）环设于所述晶粒（210）的外周。
3.根据权利要求2所述的芯片封装结构，其特征在于，
所述第一金属件（230）设置有镂空区（235）；
所述第二金属件（240）位于所述镂空区（235）内；
所述绝缘封装层（220）填充于所述第二金属件（240）和所述镂空区（235）的间隔。
4.根据权利要求3所述的芯片封装结构，其特征在于，
所述镂空区（235）包括多个第一子镂空区（2351）；
每一所述第一子镂空区（2351）内设置有一个所述第二金属件（240）。
5.根据权利要求4所述的芯片封装结构，其特征在于，
所述第一金属件（230）包括沿第一方向位于所述晶粒（210）的相对两侧的第一侧板（231）和第二侧板（232）；
所述第一侧板（231）阵列设置有多个所述第一子镂空区（2351）；
所述第二侧板（232）阵列设置有多个所述第一子镂空区（2351）。
6.根据权利要求5所述的芯片封装结构，其特征在于，
所述第一金属件（230）还包括沿第二方向位于所述晶粒（210）的相对两侧的第三侧板（233）和第四侧板（234）；
所述第三侧板（233）的两端分别连接于所述第一侧板（231）和所述第二侧板（232）；
所述第四侧板（234）的两端分别连接于所述第一侧板（231）和所述第二侧板（232）；
其中，所述第二方向垂直于所述第一方向；
所述第三侧板（233）的靠近所述第一侧板（231）和所述第二侧板（232）的两端分别设置有多个所述第一子镂空区（2351）；
所述第四侧板（234）的靠近所述第一侧板（231）和所述第二侧板（232）的两端分别设置有多个所述第一子镂空区（2351）。
7.根据权利要求3所述的芯片封装结构，其特征在于，
所述镂空区（235）包括第一子镂空区（2351）和第二子镂空区（2352）；
所述第一子镂空区（2351）有多个，每一所述第一子镂空区（2351）内设置有一个所述第二金属件（240）；
所述第二子镂空区（2352）有多个，每一所述第二子镂空区（2352）内间隔设置有多个所述第二金属件（240）。
8. 根据权利要求7所述的芯片封装结构，其特征在于，
所述第一金属件（230）包括沿第一方向位于所述晶粒（210）的相对两侧的第一侧板（231）和第二侧板（232），以及
沿第二方向位于所述晶粒（210）的相对两侧的第三侧板（233）和第四侧板（234）；
所述第三侧板（233）的两端分别连接于所述第一侧板（231）和所述第二侧板（232）；
所述第四侧板（234）的两端分别连接于所述第一侧板（231）和所述第二侧板（232）；
其中，所述第二方向垂直于所述第一方向；
所述第一侧板（231）和所述第二侧板（232）分别设置有所述第二子镂空区（2352）；
所述第三侧板（233）的靠近所述第一侧板（231）和所述第二侧板（232）的两端分别设置有多个所述第一子镂空区（2351）；
所述第四侧板（234）的靠近所述第一侧板（231）和所述第二侧板（232）的两端分别设置有多个所述第一子镂空区（2351）。
9.根据权利要求8所述的芯片封装结构，其特征在于，
所述第一侧板（231）设置有一个所述第二子镂空区（2352）；
所述第二子镂空区（2352）在所述第一侧板（231）上的两端分别延伸至所述第三侧板（233）和所述第四侧板（234）；
所述第二侧板（232）上的所述第二子镂空区（2352）与所述第一侧板（231）上的所述第二子镂空区（2352）对称设置。
10.根据权利要求3所述的芯片封装结构，其特征在于，
所述镂空区（235）包括多个第二子镂空区（2352）和多个第三子镂空区（2353）；
每一所述第二子镂空区（2352）内设置有多个所述第二金属件（240）；
每一所述第三子镂空区（2353）内设置有多个所述第二金属件（240）；
所述第二子镂空区（2352）的面积大于所述第三子镂空区（2353）的面积。
11. 根据权利要求10所述的芯片封装结构，其特征在于，
所述第一金属件（230）包括沿第一方向位于所述晶粒（210）的相对两侧的第一侧板（231）和第二侧板（232），以及
沿第二方向位于所述晶粒（210）的相对两侧的第三侧板（233）和第四侧板（234）；
所述第三侧板（233）的两端分别连接于所述第一侧板（231）和所述第二侧板（232）；
所述第四侧板（234）的两端分别连接于所述第一侧板（231）和所述第二侧板（232）；
其中，所述第二方向垂直于所述第一方向；
所述第一侧板（231）和所述第二侧板（232）分别设置有一个所述第二子镂空区（2352）；
所述第三侧板（233）的靠近所述第一侧板（231）和所述第二侧板（232）的两端分别设置有一个所述第三子镂空区（2353）；
所述第四侧板（234）的靠近所述第一侧板（231）和所述第二侧板（232）的两端分别设置有一个所述第三子镂空区（2353）。
12.根据权利要求11所述的芯片封装结构，其特征在于，
所述第二子镂空区（2352）在所述第一侧板（231）上的两端分别延伸至所述第三侧板（233）和所述第四侧板（234）；
所述第二侧板（232）上的所述第二子镂空区（2352）与所述第一侧板（231）上的所述第二子镂空区（2352）对称设置。
13.根据权利要求7-12任一项所述的芯片封装结构，其特征在于，
所述绝缘封装层（220）还填充于相邻两个所述第二金属件（240）的间隔。
14.根据权利要求1-12任一项所述的芯片封装结构，其特征在于，
所述第一金属件（230）还用于电连接于接地端。
15.根据权利要求1-12任一项所述的芯片封装结构，其特征在于，
所述第一金属件（230）的材质为铜。
16.根据权利要求1-12任一项所述的芯片封装结构，其特征在于，
所述第二金属件（240）包括铜球或铜柱。
17.一种层叠封装结构，其特征在于，包括：第一基板（310）、第二基板（320）和如权利要求1-16任一项所述的芯片封装结构；
所述第一基板（310）和所述第二基板（320）层叠间隔设置；
所述晶粒（210）连接于所述第一基板（310），并位于所述第一基板（310）和所述第二基板（320）之间；
所述第二金属件（240）电连接于所述第一基板（310）和所述第二基板（320）；
所述绝缘封装层（220）填充于所述第二基板（320）与所述晶粒（210）之间。
18.根据权利要求17所述的层叠封装结构，其特征在于，
所述第一金属件（230）电连接于所述第一基板（310）或所述第二基板（320）的接地端。
19.根据权利要求17或18所述的层叠封装结构，其特征在于，
所述层叠封装结构通过贴片工艺或重分布层工艺制造形成。
20.一种电子设备，其特征在于，包括：壳体（410）和显示屏（420）；
所述显示屏（420）连接于所述壳体（410），并与所述壳体（410）围合形成容纳腔；
所述容纳腔中设置有如权利要求1-16任一项所述的芯片封装结构，或如权利要求17-19任一项所述的层叠封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311674470.1A CN117393516A (zh) | 2023-12-08 | 2023-12-08 | 一种芯片封装结构、层叠封装结构及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311674470.1A CN117393516A (zh) | 2023-12-08 | 2023-12-08 | 一种芯片封装结构、层叠封装结构及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117393516A true CN117393516A (zh) | 2024-01-12 |
Family
ID=89465111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311674470.1A Pending CN117393516A (zh) | 2023-12-08 | 2023-12-08 | 一种芯片封装结构、层叠封装结构及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117393516A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170345764A1 (en) * | 2016-05-24 | 2017-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method of fabricating the same |
| US20200321257A1 (en) * | 2019-04-03 | 2020-10-08 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package |
| CN115708200A (zh) * | 2021-08-18 | 2023-02-21 | 三星电子株式会社 | 半导体封装件 |
| CN116314560A (zh) * | 2023-02-28 | 2023-06-23 | 佛山华智新材料有限公司 | Led芯片封装结构、发光产品 |
-
2023
- 2023-12-08 CN CN202311674470.1A patent/CN117393516A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170345764A1 (en) * | 2016-05-24 | 2017-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method of fabricating the same |
| US20200321257A1 (en) * | 2019-04-03 | 2020-10-08 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package |
| CN115708200A (zh) * | 2021-08-18 | 2023-02-21 | 三星电子株式会社 | 半导体封装件 |
| CN116314560A (zh) * | 2023-02-28 | 2023-06-23 | 佛山华智新材料有限公司 | Led芯片封装结构、发光产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108573936B (zh) | 半导体封装 | |
| JP4422323B2 (ja) | 半導体装置 | |
| KR102115874B1 (ko) | 패키징 구조, 전자 장치, 및 패키징 방법 | |
| US8624370B2 (en) | Integrated circuit packaging system with an interposer and method of manufacture thereof | |
| US6982488B2 (en) | Semiconductor package and method for fabricating the same | |
| US8643163B2 (en) | Integrated circuit package-on-package stacking system and method of manufacture thereof | |
| JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
| US8492888B2 (en) | Integrated circuit packaging system with stiffener and method of manufacture thereof | |
| US8299595B2 (en) | Integrated circuit package system with package stacking and method of manufacture thereof | |
| JP2006522478A (ja) | プロセッサ及びメモリパッケージアッセンブリを含む半導体マルチパッケージモジュール | |
| US8241955B2 (en) | Integrated circuit packaging system with mountable inward and outward interconnects and method of manufacture thereof | |
| JP2002158326A (ja) | 半導体装置、及び製造方法 | |
| JP4449258B2 (ja) | 電子回路装置およびその製造方法 | |
| KR102108087B1 (ko) | 반도체 패키지 | |
| US11776866B2 (en) | Semiconductor module heatspreading lid having integrated separators for multiple chips | |
| US6410977B1 (en) | Semiconductor device, circuit board electronic instrument and method of making a semiconductor device | |
| CN117393516A (zh) | 一种芯片封装结构、层叠封装结构及电子设备 | |
| JP4919689B2 (ja) | モジュール基板 | |
| TWI832050B (zh) | 半導體裝置及其製造方法 | |
| US7227258B2 (en) | Mounting structure in integrated circuit module | |
| CN114582851A (zh) | 半导体封装 | |
| CN117457600B (zh) | 一种芯片组件、层叠封装结构及电子设备 | |
| WO2022068467A1 (zh) | 封装结构、装置、板卡及布局集成电路的方法 | |
| TWI781863B (zh) | 平面式多晶片裝置 | |
| US20240063078A1 (en) | Semiconductor package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |