CN112310615B - 天线模组及其制备方法 - Google Patents

天线模组及其制备方法 Download PDF

Info

Publication number
CN112310615B
CN112310615B CN201910698354.0A CN201910698354A CN112310615B CN 112310615 B CN112310615 B CN 112310615B CN 201910698354 A CN201910698354 A CN 201910698354A CN 112310615 B CN112310615 B CN 112310615B
Authority
CN
China
Prior art keywords
layer
antenna
circuit substrate
inner layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910698354.0A
Other languages
English (en)
Other versions
CN112310615A (zh
Inventor
杨永泉
叶伟韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201910698354.0A priority Critical patent/CN112310615B/zh
Priority to US16/556,622 priority patent/US11563265B2/en
Publication of CN112310615A publication Critical patent/CN112310615A/zh
Application granted granted Critical
Publication of CN112310615B publication Critical patent/CN112310615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/42—Housings not intimately mechanically associated with radiating elements, e.g. radome
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Aerials (AREA)

Abstract

一种天线模组包括：内层线路基板，内层线路基板包括内层介质层及形成在内层介质层上的内层导电线路层；内层线路基板最外侧的内层导电线路层包括内层焊垫；形成在内层线路基板上的外层线路基板，外层线路基板包括贯穿外层线路基板的收容槽；形成在内层线路基板上的天线线路基板，天线线路基板包括天线结构；芯片，芯片收容在收容槽内，芯片与内层焊垫电连接，天线结构与芯片相对于内层线路基板相背设置，天线结构与远离内层焊垫的内层导电线路层电连接且通过内层导电线路层与芯片电连接。本发明还涉及一种天线模组的制备方法。本发明提供的天线模组及其制备方法能够满足高频传输信号及紧凑型尺寸要求。

Description

天线模组及其制备方法
技术领域
本发明涉及天线领域，尤其涉及一种天线模组及其制备方法。
背景技术
由于现如今对通信产品轻型化、薄型化、小型化的要求越来越高，尤其是随着5G时代的来临，单个通讯设备中往往需要集成更多的元件，其中，对集成天线的要求也是明显提高，需要极紧凑的封装尺寸，一部智能手机被要求集成多个天线模组，以满足今后智能手机对于设备尺寸的要求。然而，传统的4G天线模组无论是尺寸还是数量都已无法满足5G通讯对于天线的要求。
发明内容
有鉴于此，本发明提供一种能够满足高频传输信号及紧凑型尺寸要求的天线模组。
还有必要提供一种能够满足高频传输信号及紧凑型尺寸要求的天线模组的制备方法。
一种天线模组，包括：一内层线路基板，所述内层线路基板包括至少一内层介质层及至少一形成在所述内层介质层上的内层导电线路层；所述内层线路基板最外侧的一所述内层导电线路层包括至少一内层焊垫；形成在所述内层线路基板上的外层线路基板，所述外层线路基板包括至少一贯穿所述外层线路基板的收容槽；形成在所述内层线路基板上的天线线路基板，所述天线线路基板包括至少一天线结构；至少一芯片，所述芯片收容在所述收容槽内，所述芯片与其中一所述内层焊垫电连接，所述天线结构与所述芯片相对于所述内层线路基板相背设置，所述天线结构与远离所述内层焊垫的所述内层导电线路层电连接且通过所述内层导电线路层与所述芯片电连接。
进一步地，所述外层线路基板包括：一形成在所述内层线路基板的一内层导电线路层上的外层介质层；一形成在所述外层介质层上的外层导电线路层；所述外层导电线路层与一所述内层导电线路层电连接；及一形成在所述外层导电线路层的第一防焊层；所述收容槽贯穿所述外层介质层、外层导电线路层及第一防焊层，所述芯片的高度低于或等于所述外层介质层、外层导电线路层及第一防焊层的厚度之和。
进一步地，所述第一防焊层上还形成有至少一第一开口，最外侧的所述外层导电线路层包括至少一第一焊垫，所述第一焊垫从所述第一开口内裸露出来；所述第一焊垫的尺寸大于所述内层焊垫的尺寸。
进一步地，所述天线线路基板还包括一形成在所述内层线路基板的其中一内层导电线路层上的天线介质层及一形成在所述天线介质层上的第二防焊层，所述天线形成在所述天线介质层上，所述第二防焊层形成至少一第二开口，所述天线从所述第二开口内裸露出来。
进一步地，所述内层焊垫内埋于与之相邻的内层介质层内，仅表面裸露于所述内层介质层外。
一种天线模组的制备方法，包括：提供一承载基板；在所述承载基板上形成至少一内层介质层及至少两个内层导电线路层，其中一所述内层导电线路层形成在所述承载基板上，所述内层介质层形成在所述内层导电线路层上，另一个所述内层导电线路层形成在所述内层介质层上，与所述承载基板相贴的一所述内层导电线路层包括至少一内层焊垫；移除所述承载基板，以得到一内层线路基板；在所述内层线路基板的内层焊垫上贴附至少一保护膜；在所述内层线路基板的两相背表面上分别形成一天线线路基板及一外层线路基板；其中，所述天线线路基板包括至少一天线结构所述天线结构与远离所述内层焊垫的所述内层导电线路层电连接；在对应所述保护膜的位置开设至少一收容槽；及将一芯片安装在所述收容槽内，所述芯片与所述内层焊垫电连接，所述天线结构与所述芯片相对于所述内层线路基板相背设置，所述天线结构通过所述内层导电线路层与所述芯片电连接。
进一步地，所述外层线路基板包括：一形成在所述内层线路基板的一内层导电线路层上的外层介质层；一形成在所述外层介质层上的外层导电线路层；所述外层导电线路层与一所述内层导电线路层电连接；及一形成在所述外层导电线路层的第一防焊层；所述收容槽贯穿所述外层介质层、外层导电线路层及第一防焊层，所述芯片的高度低于或等于所述外层介质层、外层导电线路层及第一防焊层的厚度之和。
进一步地，所述第一防焊层上还形成有至少一第一开口，最外侧的所述外层导电线路层包括至少一第一焊垫，所述第一焊垫从所述第一开口内裸露出来；所述第一焊垫的尺寸大于所述内层焊垫的尺寸。
进一步地，所述天线线路基板还包括一形成在所述内层线路基板的其中一内层导电线路层上的天线介质层及一形成在所述天线介质层上的第二防焊层，所述天线形成在所述天线介质层上，所述第二防焊层形成至少一第二开口，所述天线从所述第二开口内裸露出来。
进一步地，通过加成法在所述承载基板上形成所述内层介质层及所述内层导电线路层；通过加成法在所述内层线路基板的两相背表面上分别形成所述天线线路基板及所述外层线路基板。
本发明提供的天线模组及其制备方法，1)采用加成法形成导电线路层，适合细线路的密集布局；2)将芯片安装在所述天线模组(外层线路基板)内，将天线设置在所述天线模组的顶部，并通过所述内层电路基板的内层导电线路层间接电连接所述芯片，不仅可以降低所述天线模组的整体厚度，还可以保护芯片，避免芯片与外界发生碰撞；3)采用介电常数Dk低于3且介质损耗Df低于0.2的材料制作天线模组的介质层，能够降低介质损耗，从而保证了高频信号传输的品质。
附图说明
图1为本发明较佳实施例提供的一种天线模组的剖视图。
图2是本发明提供的承载基板的剖视图。
图3是在图2所示的承载基板的表面形成一第一干膜层并图案化所述第一干膜层，形成第一线路沟槽后的剖视图。
图4是在图3所示的第一线路沟槽内进行电镀，去除所述第一干膜层，以在图2所示承载基板上形成一第一内层导电线路层后的剖视图。
图5是图4所示的形成有所述第一内层导电线路层的所述承载基板的表面形成一第一内层介质层并在所述第一内层介质层上形成至少一第一盲孔后的剖视图。
图6是在图5所示的第一盲孔内及所述第一内层介质层的远离所述承载基板的表面进行电镀，形成第一内层导电块及第一电镀铜层后的剖视图。
图7是在所述第一电镀铜层上形成一第二干膜层并图案化所述第二干膜层，形成第二线路沟槽后的剖视图。
图8是在图7所示的第二线路沟槽内进行电镀，去除所述第二干膜层，以在图7所示的第一电镀铜层的表面上形成一第二内层导电线路层后的剖视图。
图9是在图8所示的第二内层导电线路层上一次形成一第二内层介质层、第三内层导电线路层、第三内层介质层及第四内层导电线路层后的剖视图。
图10是去除图9所示的承载基板，形成一内层电路基板后并在所述内层电路基板的所述第一内层导电线路层上预安装芯片的区域贴附一保护膜后的剖视图。
图11是分别在图10所示的所述第一内层导电线路层及所述第四内层导电线路层上形成一天线介质层及一外层介质层，并分别在所述天线介质层及所述外层介质层上开设至少一第二开口及至少一第一开口后的剖视图。
图12为分别在图11所示的第二开口及第一开口内通过电镀形成天线导电块及外层导电块后的剖视图。
图13是分别在图12所示的天线介质层及外层介质层上形成一图案化的第三干膜层及第四干膜层，分别形成第三线路沟槽及第四线路沟槽后的剖视图。
图14是在图13所示的第三线路沟槽及第四线路沟槽内进行电镀分别形成天线及外层导电线路层后的剖视图。
图15是在所述天线介质层上形成一天线防焊层，在所述外层介质层上形成一第一防焊层，开设一贯穿所述第一防焊层、外层介质层及外层导电线路层的并正对所述保护膜的收容槽，并去除所述保护膜后的剖视图。
主要元件符号说明
Figure BDA0002149880090000051
/>
Figure BDA0002149880090000061
/>
Figure BDA0002149880090000071
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为能进一步阐述本发明达成预定发明目的所采取的技术手段及功效，以下结合附图1-15及较佳实施方式，对本发明提供的天线模组及其制备方法的具体实施方式、结构、特征及其功效，作出如下详细说明。
请参阅图1，本发明较佳实施例提供一种天线模组100，所述天线模组100包括一内层线路基板110、形成在所述内层线路基板110上的天线线路基板120、形成在所述内层线路基板110上且与所述天线线路基板120相背的外层线路基板130及至少一芯片140。所述芯片140收容在所述外层线路基板130内。所述内层线路基板110包括至少一内层介质层及至少一形成在所述内层介质层上的内层导电线路层。所述天线线路基板120包括至少一天线结构48，所述天线结构48通过所述内层线路基板110的所述内层导电线路层与所述芯片140电连接。
其中，所述天线结构48的形状可以为圈状、片状等。具体地，所述天线结构48可以为贴片天线、振子天线、缝隙天线、F型天线、偶极天线、八木天线等常见天线中的至少一种，以对应不同的频带和频带组合。
具体地，在本实施方式中，所述内层线路基板110包括一第一内层导电线路层14、一形成在所述第一内层导电线路层14上的第一内层介质层15、一形成在所述第一内层介质层15的第二内层导电线路层18、一形成在所述第二内层导电线路层18及所述第一内层介质层15上的第二内层介质层25、一形成在所述第二内层介质层25上的第三内层导电线路层28、一形成在所述第三内层导电线路层28及所述第二内层介质层25上的第三内层介质层35及形成在所述第三内层介质层35上的第四内层导电线路层38。所述第一内层导电线路层14包括至少一内层焊垫141，所述内层焊垫141内埋在所述第一内层介质层15内，仅远离所述第二内层导电线路层18的表面裸露于所述第一内层介质层15外。其中，所述第一内层导电线路层14通过至少一第一内层导电块161电连接所述第二内层导电线路层18。所述第二内层导电线路层18通过至少一第二内层导电块261电连接所述第三内层导电线路层28。所述第三内层导电线路层28通过至少一第三内层导电块361电连接所述第四内层导电线路层38。
具体地，所述第一内层导电块161位于所述第一内层介质层15内且其一端电连接所述第一内层导电线路层14，另一端电连接所述第二内层导电线路层18。所述第二内层导电块261位于所述第二内层介质层25内且其一端电连接所述第二内层导电线路层18，另一端电连接所述第三内层导电线路层28。所述第三内层导电块361位于所述第三内层介质层35内且其一端电连接所述第三内层导电线路层28，另一端电连接所述第四内层导电线路层38。
具体地，所述第一内层介质层15与所述第二内层介质层25相接触，所述第二内层介质层25与所述第三内层介质层35相接触。所述第一内层介质层15包覆所述第一内层导电线路层14的侧边，所述第二内层介质层25包覆所述第二内层导电线路层18的侧边，所述第三内层介质层35包覆所述第三内层导电线路层28的侧边。
其中，所述天线结构48与所述第四内层导电线路层38电连接，所述芯片140与所述第一内层导电线路层14电连接。所述天线结构48通过所述第一内层导电线路层14、所述第二内层导电线路层18、所述第三内层导电线路层28及所述第四内层导电线路层38与所述芯片140电连接。
具体地，所述天线线路基板120还包括一形成在所述第四内层导电线路层38及所述第三内层介质层35上的天线介质层41。所述天线结构48形成在所述天线介质层41上。所述天线介质层41与所述第三内层介质层35相接触且包覆所述第四内层导电线路层38的侧边。具体地，所述天线结构48通过至少一天线导电块461电连接所述第四内层导电线路层38。具体地，所述天线导电块461位于所述天线介质层41内且其一端电连接所述第四内层导电线路层38，另一端电连接所述天线结构48。
其中，所述天线线路基板120还包括一形成在所述天线介质层41上的第二防焊层72。所述第二防焊层72上开设有至少一第二开口721，所述天线结构48从所述第二开口721内裸露出来。
其中，所述天线线路基板120还包括一形成在所述天线结构48上的第二抗氧化层74，所述第二抗氧化层74用于保护所述天线结构48。具体地，在本实施方式中，所述第二抗氧化层74为镍金层。
其中，所述外层线路基板130还包括一形成在所述第一内层介质层15及所述第一内层导电线路层14上的外层介质层42、一形成在所述外层介质层42上的外层导电线路层58及一形成在所述外层介质层42上的第一防焊层71，所述外层导电线路层58与所述第一内层导电线路层14电连接，所述外层导电线路层58包括至少一第一焊垫581，所述第一焊垫581用于与一电路板(图未示)电连接。所述第一防焊层71上形成有至少一第一开口711，所述第一焊垫581从所述第一开口711内裸露出来。
具体地，所述外层介质层42与所述第一内层介质层15相接触。
其中，所述外层导电线路层58通过至少一外层导电块561与所述第一内层导电线路层14电连接。具体地，所述外层导电块561位于所述外层介质层42内且其一端电连接所述第一内层导电线路层14，另一端电连接所述外层导电线路层58。
具体地，所述外层线路基板130还包括至少一第一抗氧化层73，所述第一抗氧化层73形成在所述第一焊垫581上。所述第一抗氧化层73用于保护所述第一焊垫581。在本实施方式中，所述第一抗氧化层73为一镍金层。
其中，所述芯片140包括至少一引脚1401，所述引脚1401用于连接所述天线模组100。所述芯片140通过所述引脚1401与所述第一内层导电线路层14电连接。其中，所述第一焊垫581的尺寸大于所述内层焊垫141的尺寸，以保证所述芯片140后续与所述电路板焊接的可靠性。
其中，所述第一内层介质层15、第二内层介质层25、第三内层介质层35、外层介质层42及天线介质层41的介电常数Dk低于3，介质损耗Df低于0.2，以降低所述天线模组100的介质损耗，从而保证高频信号传输的品质。
请参阅图1-15，本发明还提供一种天线模组100的制备方法，包括如下步骤：
步骤S1，请参阅图2，提供一承载基板10。
在本实施方式中，所述承载基板10包括一承载板11及一沉积在所述承载板11一表面上的晶种层12。其中，所述晶种层12可以是导电金属或其他导电材料。
在其他实施方式中，所述承载基板10还可以不包括一晶种层，此时，所述承载基板10仅包括一承载板11，所述承载板11为一导电基材。
步骤S2，请参阅图3-10，在所述承载基板10上形成至少一内层介质层及至少两个内层导电线路层，其中一所述内层导电线路层形成在所述承载基板10上，所述内层介质层形成在所述内层导电线路层上，另一个所述内层导电线路层形成在所述内层介质层上；并移除所述承载基板10，以得到一内层线路基板110。
在本实施方式中，通过加成法在所述承载基板10上形成所述内层介质层及所述内层导电线路层。
具体地，以包括四个内层导电线路层与三个内层介质层的内层线路基板为例，来叙明制作所述内层线路基板110的具体步骤：
步骤S21，请参阅图3，在所述承载基板10的一表面上贴附一第一干膜层13，并图案化所述第一干膜层13，以在所述第一干膜层13上形成第一线路沟槽131。其中，可以通过曝光、显影及蚀刻制程图案化所述第一干膜层13。
步骤S22，请参阅图4，在所述第一线路沟槽131内进行电镀，并去除所述第一干膜层13，以形成第一内层导电线路层14。其中，可以通过蚀刻去除所述第一干膜层13。所述第一内层导电线路层14包括至少一内层焊垫141。
步骤S23，请参阅图5-6，在所述第一内层导电线路层14上形成一第一内层介质层15，并在所述第一内层介质层15上形成至少一第一盲孔151，并在所述第一盲孔151内进行电镀，以形成至少一第一内层导电块161。所述内层焊垫141内埋在所述第一内层介质层15内。
在本实施方式中，在电镀形成第一内层导电块161时，在所述第一内层介质层15的远离所述第一内层导电线路层14的表面上还电镀形成有一第一镀铜层162。
步骤S24，请参阅图7-8，在第一镀铜层162上贴附一第二干膜层17，并图案化所述第二干膜层17，以在所述第二干膜层17上形成第二线路沟槽171，并在所述第二线路沟槽171内进行电镀，之后去除所述第二干膜层17，以形成第二内层导电线路层18。
其中，可以通过曝光、显影及蚀刻制程图案化所述第二干膜层17，可以通过蚀刻去除所述第二干膜层17。
步骤S25，请参阅图9，重复步骤S23～步骤S24，以在所述第二内层导电线路层18上形成一第二内层介质层25、在所述第二内层介质层25上形成一第三内层导电线路层28、在所述第三内层导电线路层28上形成一第三内层介质层35及在所述第三内层介质层35上形成一第四内层导电线路层38，并通过至少一第二内层导电块261电连接所述第二内层导电线路层18与所述第三内层导电线路层28，通过至少一第三内层导电块361电连接所述第三内层导电线路层28与所述第四内层导电线路层38。
具体地，所述第一内层导电块161位于所述第一内层介质层15内且其一端电连接所述第一内层导电线路层14，另一端电连接所述第二内层导电线路层18。所述第二内层导电块261位于所述第二内层介质层25内且其一端电连接所述第二内层导电线路层18，另一端电连接所述第三内层导电线路层28。所述第三内层导电块361位于所述第三内层介质层35内且其一端电连接所述第三内层导电线路层28，另一端电连接所述第四内层导电线路层38。
具体地，所述第一内层介质层15与所述第二内层介质层25相接触，所述第二内层介质层25与所述第三内层介质层35相接触。所述第一内层介质层15包覆所述第一内层导电线路层14的侧边，所述第二内层介质层25包覆所述第二内层导电线路层18的侧边，所述第三内层介质层35包覆所述第三内层导电线路层28的侧边。
步骤S26，请参阅图10，移除所述承载基板10，以得到一内层线路基板110。
其中，所述内层焊垫141仅远离所述第二内层导电线路层18的表面裸露于所述第一内层介质层15外。
步骤S3，请参阅图10，在所述内层线路基板110的所述内层焊垫141上贴附至少一保护膜40。
其中，所述保护膜40可以是离型膜，也可以是其他保护膜材料。在本实施方式中，所述保护膜40为离型膜。
步骤S4，请参阅图11-14，在所述内层线路基板110的两相背表面上分别形成一天线线路基板120及一外层线路基板130。
在本实施方式中，通过加成法在所述内层线路基板110的两相背表面上分别形成所述天线线路基板120及所述外层线路基板130。
其中，所述天线线路基板120包括一形成在所述内层线路基板110一表面上的天线介质层41、至少一形成在所述天线介质层41上的天线结构48及一形成在所述天线介质层41上的第二防焊层72。所述天线结构48与所述内层线路基板110的其中一内层导电线路层(所述第四内层导电线路层38)电连接。其中，所述天线结构48通过至少一天线导电块461与所述第四内层导电线路层38电连接。所述第二防焊层72上开设有至少一第二开口721，所述天线结构48从所述第二开口721内裸露出来。
其中，所述外层线路基板130包括一形成在所述内层线路基板110另一表面(所述第一内层介质层15及所述第一内层导电线路层14)上的外层介质层42、一形成在所述外层介质层42上的外层导电线路层58及一形成在所述外层介质层42上的第一防焊层71。所述外层导电线路层58与所述内层线路基板110的其中一内层导电线路层(所述第一内层导电线路层14)电连接。具体地，所述外层导电线路层58通过至少一外层导电块561与所述第一内层导电线路层14电连接。所述第一防焊层71上形成有至少一第一开口711，部分所述外层导电线路层58从所述第一开口711内裸露出来。定义从所述第一开口711内裸露出来的所述外层导电线路层58为第一焊垫581，所述第一焊垫581用于与一电路板(图未示)电连接。
其中，通过加成法形成所述天线线路基板120及所述外层线路基板130的具体步骤为：
步骤S41，请参阅图11，在所述第四内层导电线路层38及所述第三内层介质层35的表面上形成一天线介质层41，在所述第一内层导电线路层14及所述第一内层介质层15的表面上形成一外层介质层42，并分别在所述天线介质层41及所述外层介质层42上制作形成至少一第二盲孔411及第三盲孔421。其中，部分所述第四内层导电线路层38从所述第二盲孔411内裸露出来，部分所述第一内层导电线路层14从所述第三盲孔421内裸露出来。
步骤S42，请参阅图12，在所述第二盲孔411内进行电镀，以形成至少一天线导电块461；并在所述第三盲孔421内进行电镀，以形成至少一外层导电块561。
在本实施方式中，在电镀形成天线导电块461时，在所述天线介质层41的远离所述第四内层导电线路层38的表面上还电镀形成有一第二镀铜层462。在电镀形成外层导电块561时，在所述外层介质层42的远离所述第一内层导电线路层14的表面上还电镀形成有一第三镀铜层562。
步骤S43，请参阅图13，在所述第二镀铜层462的表面上贴附一第三干膜层61，图案化所述第三干膜层61，以在所述第三干膜层61上形成第三线路沟槽611；并在所述第三镀铜层562的表面上贴附一第四干膜层62，图案化所述第四干膜层62，以在所述第四干膜层62上形成第四线路沟槽621。
步骤S44，请参阅图14，分别在所述第三线路沟槽611及所述第四线路沟槽621内进行电镀，并去除所述第三干膜层61及所述第四干膜层62，以分别形成天线结构48及外层导电线路层58。
步骤S5，请参阅图15，在所述天线介质层41的表面上贴附一第二防焊层72，以形成一天线线路基板120；在所述外层介质层42及所述外层导电线路层58的表面上贴附一第一防焊层71，并在对应所述保护膜40的位置开设至少一收容槽80，以形成一外层线路基板130。
其中，所述第二防焊层72上开设有至少一第二开口721，所述天线结构48从所述第二开口721内裸露出来。
所述第一防焊层71上形成有至少一第一开口711，部分所述外层导电线路层58从所述第一开口711内裸露出来。定义从所述第一开口711内裸露出来的所述外层导电线路层58为第一焊垫581，所述第一焊垫581用于与一电路板(图未示)电连接。
步骤S6，请参阅图1，对所述天线结构48及第一焊垫581进行表面处理，在所述天线结构48的裸露表面上形成一第二抗氧化层74，在所述第一焊垫581上形成一第一抗氧化层73，并将一芯片140安装在所述收容槽80内，使得所述芯片140与所述第一内层导电线路层14电连接，以形成所述天线模组100。
其中，所述芯片140的高度低于或等于所述外层介质层42、外层导电线路层58及第一防焊层71的厚度之和。
在本实施方式中，所述第一抗氧化层73及所述第二抗氧化层74均为镍金层。
所述芯片140通过至少一引脚1401与所述第一内层导电线路层14的内层焊垫141电连接。其中，所述第一焊垫581的尺寸大于所述内层焊垫的尺寸，以保证所述芯片140后续与所述电路板焊接的可靠性。
本发明提供的天线模组及其制备方法，1)采用加成法形成导电线路层，适合细线路的密集布局；2)将芯片安装在所述天线模组(外层线路基板)内，将天线设置在所述天线模组的顶部，并通过所述内层电路基板的内层导电线路层间接电连接所述芯片，不仅可以降低所述天线模组的整体厚度，还可以保护芯片，避免芯片与外界发生碰撞；3)采用介电常数Dk低于3，介质损耗Df低于0.2的材料制作天线模组的介质层，能够降低介质损耗，从而保证了高频信号传输的品质；4)所述天线模组100可应用于电路板上，且直接与所述电路板电连接，以减少制作流程。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种天线模组，包括：
一内层线路基板，所述内层线路基板包括至少一内层介质层及至少一形成在所述内层介质层上的内层导电线路层；所述内层线路基板最外侧的一所述内层导电线路层包括至少一内层焊垫；
形成在所述内层线路基板上的外层线路基板，所述外层线路基板包括至少一贯穿所述外层线路基板的收容槽；
形成在所述内层线路基板上的天线线路基板，所述天线线路基板包括至少一天线结构和形成在所述内层线路基板上的天线介质层，所述天线结构形成在所述天线介质层上；
至少一芯片，所述芯片收容在所述收容槽内，所述芯片与其中一所述内层焊垫电连接，所述天线结构与所述芯片相对于所述内层线路基板相背设置，所述天线结构与远离所述内层焊垫的所述内层导电线路层电连接且通过所述内层导电线路层与所述芯片电连接；
其中，所述内层介质层和所述天线介质层的介电常数低于3，介质损耗低于0.2。
2.如权利要求1所述的天线模组，其特征在于，所述外层线路基板包括：
一形成在所述内层线路基板的一内层导电线路层上的外层介质层；
一形成在所述外层介质层上的外层导电线路层；所述外层导电线路层与一所述内层导电线路层电连接；及
一形成在所述外层导电线路层的第一防焊层；所述收容槽贯穿所述外层介质层、外层导电线路层及第一防焊层，所述芯片的高度低于或等于所述外层介质层、外层导电线路层及第一防焊层的厚度之和。
3.如权利要求2所述的天线模组，其特征在于，所述第一防焊层上还形成有至少一第一开口，最外侧的所述外层导电线路层包括至少一第一焊垫，所述第一焊垫从所述第一开口内裸露出来；所述第一焊垫的尺寸大于所述内层焊垫的尺寸。
4.如权利要求2所述的天线模组，其特征在于，所述天线线路基板还包括一形成在所述天线介质层上的第二防焊层，所述第二防焊层形成至少一第二开口，所述天线结构从所述第二开口内裸露出来。
5.如权利要求4所述的天线模组，其特征在于，所述内层焊垫内埋于与之相邻的内层介质层内，仅表面裸露于所述内层介质层外。
6.一种天线模组的制备方法，包括：
提供一承载基板；
在所述承载基板上形成至少一内层介质层及至少两个内层导电线路层，其中一所述内层导电线路层形成在所述承载基板上，所述内层介质层形成在所述内层导电线路层上，另一个所述内层导电线路层形成在所述内层介质层上，与所述承载基板相贴的一所述内层导电线路层包括至少一内层焊垫；
移除所述承载基板，以得到一内层线路基板；
在所述内层线路基板的内层焊垫上贴附至少一保护膜；
在所述内层线路基板的两相背表面上分别形成一天线线路基板及一外层线路基板；其中，所述天线线路基板包括至少一天线结构和形成在所述内层线路基板上的天线介质层，所述天线结构形成在所述天线介质层上，所述天线结构与远离所述内层焊垫的所述内层导电线路层电连接；
在对应所述保护膜的位置开设至少一收容槽；及
将一芯片安装在所述收容槽内，所述芯片与所述内层焊垫电连接，所述天线结构与所述芯片相对于所述内层线路基板相背设置，所述天线结构通过所述内层导电线路层与所述芯片电连接；
其中，所述内层介质层和所述天线介质层的介电常数低于3，介质损耗低于0.2。
7.如权利要求6所述的天线模组的制备方法，其特征在于，所述外层线路基板包括：
一形成在所述内层线路基板的一内层导电线路层上的外层介质层；
一形成在所述外层介质层上的外层导电线路层；所述外层导电线路层与一所述内层导电线路层电连接；及
一形成在所述外层导电线路层的第一防焊层；所述收容槽贯穿所述外层介质层、外层导电线路层及第一防焊层，所述芯片的高度低于或等于所述外层介质层、外层导电线路层及第一防焊层的厚度之和。
8.如权利要求7所述的天线模组的制备方法，其特征在于，所述第一防焊层上还形成有至少一第一开口，最外侧的所述外层导电线路层包括至少一第一焊垫，所述第一焊垫从所述第一开口内裸露出来；所述第一焊垫的尺寸大于所述内层焊垫的尺寸。
9.如权利要求7所述的天线模组的制备方法，其特征在于，所述天线线路基板还包括一形成在所述天线介质层上的第二防焊层，所述第二防焊层形成至少一第二开口，所述天线结构从所述第二开口内裸露出来。
10.如权利要求6所述的天线模组的制备方法，其特征在于，通过加成法在所述承载基板上形成所述内层介质层及所述内层导电线路层；通过加成法在所述内层线路基板的两相背表面上分别形成所述天线线路基板及所述外层线路基板。
CN201910698354.0A 2019-07-31 2019-07-31 天线模组及其制备方法 Active CN112310615B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910698354.0A CN112310615B (zh) 2019-07-31 2019-07-31 天线模组及其制备方法
US16/556,622 US11563265B2 (en) 2019-07-31 2019-08-30 Antenna module and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910698354.0A CN112310615B (zh) 2019-07-31 2019-07-31 天线模组及其制备方法

Publications (2)

Publication Number Publication Date
CN112310615A CN112310615A (zh) 2021-02-02
CN112310615B true CN112310615B (zh) 2023-03-28

Family

ID=74258447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910698354.0A Active CN112310615B (zh) 2019-07-31 2019-07-31 天线模组及其制备方法

Country Status (2)

Country Link
US (1) US11563265B2 (zh)
CN (1) CN112310615B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115250582A (zh) * 2021-04-26 2022-10-28 庆鼎精密电子（淮安）有限公司 电路板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102192569B1 (ko) * 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
KR102015335B1 (ko) * 2016-03-15 2019-08-28 삼성전자주식회사 전자부품 패키지 및 그 제조방법
CN107516764B (zh) * 2016-06-16 2020-05-19 庆鼎精密电子（淮安）有限公司 天线结构及其制作方法
US10061967B2 (en) * 2016-08-22 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6888343B2 (ja) * 2017-03-14 2021-06-16 セイコーエプソン株式会社 振動デバイス、発振器、電子機器および移動体
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device

Also Published As

Publication number Publication date
CN112310615A (zh) 2021-02-02
US11563265B2 (en) 2023-01-24
US20210036416A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
US7841076B2 (en) Manufacturing method of wiring substrate and manufacturing method of semiconductor device
US8772643B2 (en) Multilayer wiring substrate, and method of manufacturing the same
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
KR101610969B1 (ko) 배선기판 및 그 제조방법
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
KR100835277B1 (ko) 희생 양극을 갖는 전자 장치의 제조방법 및 그에 의해제조된 전자 장치
US8847082B2 (en) Multilayer wiring substrate
KR20060061227A (ko) 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TW202207414A (zh) 半導體元件
CN112310615B (zh) 天线模组及其制备方法
EP4161222A1 (en) Package substrate
US8658905B2 (en) Multilayer wiring substrate
US20220346236A1 (en) Printed circuit board
US20220369458A1 (en) Printed circuit board
CN112448152B (zh) 集成化天线叠构及其制作方法
KR102612304B1 (ko) 인쇄회로기판 및 이를 포함하는 안테나 모듈
US20230113302A1 (en) Circuit board
US20230199959A1 (en) Circuit board
US20230189431A1 (en) Circuit board
US20230403790A1 (en) Circuit board
KR20180000996A (ko) 연성 회로 기판 및 그 제조 방법
CN116137969A (zh) 电路板
CN112701105A (zh) 具有嵌入式柔性电路的半导体设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant