JP4473935B1 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP4473935B1
JP4473935B1 JP2009160134A JP2009160134A JP4473935B1 JP 4473935 B1 JP4473935 B1 JP 4473935B1 JP 2009160134 A JP2009160134 A JP 2009160134A JP 2009160134 A JP2009160134 A JP 2009160134A JP 4473935 B1 JP4473935 B1 JP 4473935B1
Authority
JP
Japan
Prior art keywords
layer
wiring layer
central
layers
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009160134A
Other languages
English (en)
Other versions
JP2011014847A (ja
Inventor
友宏 庄村
新一 今坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009160134A priority Critical patent/JP4473935B1/ja
Priority to US12/647,859 priority patent/US8609997B2/en
Application granted granted Critical
Publication of JP4473935B1 publication Critical patent/JP4473935B1/ja
Publication of JP2011014847A publication Critical patent/JP2011014847A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

【課題】基板の反りを抑え、薄型化が可能なコア基板を備えない多層配線基板を提供する。
【解決手段】基板の厚さ方向の中央に配置された中央配線層20と、中央配線層20を挟む一方の側と他方の側とに、絶縁層31、32、33、34を介して積層された配線層21、22、23、24とを備え、中央配線層20の一方の側の配線層21、23と、他方の側の配線層22、24とが、同一の層数に設けられ、中央配線層20の一方の側の絶縁層31、33と、他方の側の絶縁層32、34とが、同一の層数に設けられている。
【選択図】図1

Description

本発明は、反りの防止構造を備える多層配線基板に関する。
半導体素子を搭載する配線基板には、コア基板の両面に配線層を形成した多層配線基板が広く用いられている。近年、多層配線基板の薄型化、配線パターンの高密度化とともに、コア基板を備えない多層配線基板が提供されるようになってきた。このコア基板を備えない多層配線基板は、薄型化が容易であり、高密度に配線パターンを形成することができるという利点を有する。
しかしながら、コア基板を備えない多層配線基板は、基板自体の強度がコア基板を備える多層配線基板にくらべて劣るために反りやすくなる。このため、エポキシ等の樹脂材にガラスクロス等の強化材を混入させた絶縁材料を用いて絶縁層を形成し、基板の強度を高めることによって基板の反りを抑える方法、あるいは、コア層を挟んで配置される配線層(ビアを含む)のパターンを対称配置として基板の反りを抑える方法(特許文献4参照)等が提案されている。
特開2000−323613号公報 特開2004−356219号公報 特開2005−236067号公報 特開2007−81157号公報
実際の多層配線基板においては、配線層に形成される配線パターンや、ビア等の導体部の配置は、各層においてまちまちとなる。このように、各層における導体部の配置が不均一であることにより、基板の反り方向(上に凸、下に凸等)や反り量が微妙に異なるようになる。とくにコア基板を備えない多層配線基板においては、基板自体の強度が不足しているために、絶縁層等の収縮度等のバランスの相違によって基板が反るという問題が生じやすくなる。
本出願は、これらの課題を解決する構造を備える、コア基板を備えない多層配線基板を提供するものである。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、本発明に係る多層配線基板は、基板の厚さ方向の中央に配置された中央配線層と、該中央配線層を挟む一方の側と他方の側とに、絶縁層を介して積層された配線層とを備え、前記中央配線層の前記一方の側の配線層と、前記他方の側の配線層とが、同一の層数に設けられ、前記中央配線層の前記一方の側の絶縁層と、前記他方の側の絶縁層とが、同一の層数に設けられ、前記中央配線層の前記一方の側に半導体素子搭載面が形成され、前記中央配線層を含む配線層は、ビアを介して電気的に接続され、前記中央配線層の前記一方の側の絶縁層では前記他方の側の絶縁層よりビア数が多く、前記中央配線層の一方の側のビアと、他方の側のビアとが、前記中央配線層に向かう側が幅狭の台形状の断面形状となる、対称向きに形成され、前記中央配線層の前記一方の側の絶縁層および前記他方の側の絶縁層のうち、いずれかの絶縁層が他の絶縁層に対して応力の異なるアンバランス層となって、前記中央配線層を挟む一方の側と他方の側の、前記中央配線層を挟む対称位置にある絶縁層は、前記中央配線層の一方の側と他方の側における絶縁層に起因する応力が前記中央配線層を挟む一方の側と他方の側の配線層およびビアを構成する導体が不均等に分布することによって生じる応力を打ち消すように形成されて、基板が平坦化されていることを特徴とする。
ここで、前記一方の側の絶縁層をアンバランス層とすることができる。また、前記他方の側の絶縁層をアンバランス層とすることができる。
また、前記アンバランス層は、他の絶縁層に比べて厚く形成されている。また、前記アンバランス層は、他の絶縁層と異なる材料で形成されている。また、前記アンバランス層には強化材が混入されている。
また、前記中央配線層を挟む対称位置にある絶縁層が、強化材が混入された樹脂材によって形成されている。また、前記中央配線層は、前記配線層に形成される配線パターンよりも肉厚に形成されている。
また、前記中央配線層を含む前記配線層は、ビアを介して電気的に接続され、前記中央配線層の一方の側のビアと、他方の側のビアとが、前記中央配線層に向かう側が幅狭の台形状の断面形状となる、対称向きに形成されていることにより、ビア配置に起因する基板の反りを低減することができる。
また、前記中央配線層を挟む一方の側と他方の側の、前記中央配線層を挟む対称位置にある絶縁層が、前記中央配線層の一方の側と他方の側における絶縁層に起因する応力が不均等となるように形成され、前記中央配線層を挟む一方の側と他方の側の配線層において導体が不均等に分布することによって生じる応力が、前記絶縁層により打ち消され、基板が平坦化されていることを特徴とする。中央配線層を挟む一方の側と他方の側における配線層の導体が不均等に分布している場合には、前記中央配線層を挟む対称位置にある絶縁層が、前記中央配線層の一方の側と他方の側における絶縁層に起因する応力が不均等となるように形成することにより、基板の反りを抑制し、基板を平坦化することができる。
また、前記中央配線層を挟む一方の側と他方の側の、前記中央配線層を挟む対称位置にある絶縁層の厚さを不均等に形成することにより、前記中央配線層の一方の側と他方の側における絶縁層に起因する応力を不均等とすることができる。
また、前記中央配線層を挟む一方の側と他方の側の、前記中央配線層を挟む対称位置にある絶縁層を異種の絶縁材によって形成することにより、前記中央配線層の一方の側と他方の側における絶縁層に起因する応力を不均等とすることができる。
また、前記中央配線層を挟む一方の側の絶縁層が強化材が混入された樹脂材によって形成され、他方の側の絶縁層が強化材が混入されていない樹脂材によって形成されていることによっても、前記中央配線層の一方の側と他方の側における絶縁層に起因する応力を不均等とすることができる。
また、前記中央配線層を挟む一方の側と他方の側の、前記中央配線層を挟む対称位置にある絶縁層の厚さが、均等の厚さに形成されていることにより、前記絶縁層に起因する前記中央配線層を挟む一方の側と他方の側の絶縁層による応力が均等化されて、基板の反りが抑制される。なお、基板の一方の側と他方の側の絶縁層は、それぞれ単層の場合、複数層の場合を概念として含むものである。
また、前記中央配線層を挟む対称位置にある絶縁層が、強化材が混入された樹脂材によって形成されていることにより、前記中央配線層を挟む一方の側と他方の側の絶縁層に起因する応力が均等化されるとともに、基板が補強されて、基板の反りがさらに抑制される。
また、前記中央配線層に隣接する絶縁層が、強化材が混入された樹脂材によって形成され、前記絶縁層よりも外層にある絶縁層が、強化材が混入されていない樹脂材によって形成されていることにより、基板の反りを効果的に抑制するとともに、多層配線基板に形成する配線パターンを高精度にかつ高密度に形成することができる。
また、前記中央配線層は、前記配線層に形成される配線パターンよりも肉厚に形成されていることにより、中央配線層の保形作用によって基板の反りを抑えることができる。
本発明によれば、中央配線層を挟む一方の側と他方の側における応力を均等化させることができ、基板を薄型化し、基板の反りを抑制した多層配線基板を提供することができる。
多層配線基板の第1の実施の形態の構成を示す断面図である。 多層配線基板の平面図である。 多層配線基板の他の実施形態の構成を示す断面図である。 多層配線基板のさらに他の実施形態の構成を示す断面図である。 多層配線基板の第2の実施の形態の構成を示す断面図である。 多層配線基板の他の実施の形態の構成を示す断面図である。 多層配線基板の製造工程を示す説明図である。 多層配線基板の製造工程を示す説明図である。 多層配線基板の製造工程を示す説明図である。
(多層配線基板:第1の実施の形態)
以下、本発明に係る多層配線基板の第1の実施の形態について、図面とともに詳細に説明する。
図1は、多層配線基板についての第1の実施の形態の構成を示す断面図である。本実施形態の多層配線基板10は、基板の厚さ方向の中央に配置された中央配線層20の両側に第1、第2、第3、第4の配線層21、22、23、24を、配線層間に絶縁層31、32、33、34を介在させて積層して形成されている。多層配線基板10は、4層の絶縁層と5層の配線層を備える、コア基板を有しない多層配線基板である。
図1において、第3の配線層23には、多層配線基板10に搭載する半導体素子を接続するパッド23aが形成され、第4の配線層には、はんだボール等の外部接続端子を接合するパッド24aが形成されている。
絶縁層31〜34を介して隣接する配線層は、ビア25を介して電気的に接続される。配線層20〜24には、所定の設計に基づいて配線パターンが形成され、適宜位置にビア25が設けられて、配線パターンが層間で電気的接続される。
多層配線基板10の半導体素子搭載面と外部接続端子を接合する面は、パッド23a、24aを形成した部位を除いて、ソルダーレジスト等の保護膜36、38により被覆され保護されている。
図2に、多層配線基板10を半導体素子の搭載面側から見た平面図を示す。多層配線基板10の半導体素子搭載面には、中央部に半導体素子の搭載領域Aが設けられ、この半導体素子の搭載領域A内に格子状配列にパッド23aが設けられている。半導体素子の搭載領域Aの周縁部には、ワイヤボンディング接続に用いられるパッド16が設けられている。なお、多層配線基板10のパッド23a等の配置は製品によってさまざまであり、図2はパッド23a等の配置の一例を示す。
多層配線基板10において特徴とする点の一つは、中央配線層20の両側に、同一層数に配線層と絶縁層を設けたことにある。
本実施形態においては、中央配線層20の一方の側(半導体素子を搭載する側)に2層の配線層(第1の配線層21と第3の配線層23)を設け、他方の側(外部接続端子を接合する側)に同じく2層の配線層(第2の配線層22と第4の配線層24)を設けている。また、中央配線層20の一方の側に2層の絶縁層31、33を設け、他方の側に2層の絶縁層32、34を設けている。
絶縁層31〜34のうち、内層の絶縁層31、32の厚さは絶縁層31の方が絶縁層32よりも薄くなるように設定している。これは、製造工程上、中央配線層20が(下側の)絶縁層32中に埋没する配置となることから、絶縁層32の中央配線層20の厚さを除いた厚さ部分(図の厚さT)については、(上側の)絶縁層31の厚さに一致するようにするためである。
絶縁層31と絶縁層32は熱プレスによって一体化するから、中央配線層20の厚さを除いた部分について絶縁層31と絶縁層32の厚さを共通にすれば、中央配線層20は絶縁層31と絶縁層32からなる絶縁層の厚さ方向の中心位置(中央位置)に配されることになる。すなわち、中央配線層20は絶縁層31と絶縁層32とによってバランスされて挟まれる配置となる。
前述したように、コア基板を備えない多層配線基板においては、基板が反りやすいという問題がある。中央配線層20の厚さ方向の両側に配置する絶縁層31、32の厚さを共通に設定しているのは、基板の反りに関与する特性をなるべく均等化(バランス)させ、多層配線基板の反りに作用する影響を低減させるためである。
本実施形態においては、絶縁層31、32に積層される絶縁層33、34についても、各々の厚さを同一とし、中央配線層20を挟んで配置される一方側の絶縁層31、33と他方側の絶縁層32、34の厚さを全体として共通とし、絶縁層31〜34についての厚さをバランスさせている。
絶縁層31〜34には、ビルドアップ用の樹脂材や、ガラスクロスなどの強化材を混入した樹脂材などを使用することができる。本実施形態においては、内層の絶縁層31、32を形成する樹脂材として、ガラスクロス入りのエポキシ樹脂を使用し、外層の絶縁層33、34には、ガラスクロスを含まないエポキシ樹脂を使用した。
内層の絶縁層31、32にガラスクロス入りのエポキシ樹脂を使用するのは、内層の絶縁層31、32の強度を高めることによって多層配線基板10全体の強度を確保し、基板に反りが生じることを抑えるようにするためである。絶縁層の強度を高める樹脂材には、強化材としてはガラスクロス(織布)、ガラス不織布、アラミド不織布、液晶ポリマー不織布等を混入させたものを使用することができる。樹脂成分としてはエポキシ樹脂の他に、BTレジン等が用いられる。
ガラスクロス入りの樹脂材は、ビルドアップ樹脂のような強化材が混入されていない樹脂材とくらべて大きな補強作用を備える一方、ビア穴を高密度に形成する場合や、配線を微細ピッチに形成する場合には適さない。多層配線基板10の内層の絶縁層31、32に形成される配線パターンは、多層配線基板10の外層(とくに半導体素子を搭載する面側)に形成される配線パターンにくらべると、配線間隔は広く、配線密度も低くなるから、内層の絶縁層にガラスクロス入りの樹脂材を利用することは、配線パターンを形成する製造工程における問題は少ないという利点がある。
一方、多層配線基板10の外層においては内層よりも配線パターンが高密度に配置されるから、とくに半導体素子を搭載する側の絶縁層33についてはガラスクロスを含まない樹脂材を使用して、高密度配線を可能にするのがよい。外部接続端子を形成する側の絶縁層34についても絶縁層のバランスから絶縁層33と同一の樹脂材によって形成する。
こうして、本実施形態の多層配線基板10によれば、高密度に配線パターンを形成することを可能とし、基板の強度を向上させて基板の反りを抑えることを可能にする。
なお、多層配線基板10の絶縁層31〜34のすべてを、ガラスクロス等の強化材を含む樹脂材によって形成する、あるいは絶縁層31〜34のすべてを強化材を含まない樹脂材によって形成するといったように、すべての絶縁層を同質の樹脂材を用いて形成することも可能である。また、強化材を含む樹脂材によって形成する絶縁層を基板の外層側の絶縁層に用いることも可能である。この場合も、強化材を含む絶縁層については、中央配線層20を挟む一方の側と他方の側において、中央配線層20を挟む対称位置にある絶縁層に適用し、基板全体としての絶縁層の配置をバランスさせるのがよい。
絶縁層、配線層が6層以上の多層構造の場合には、1種あるいは2種の樹脂材に限らず、強度等の材質が異なる3種以上の樹脂材を用いて層構成することが可能である。その場合であっても、基板全体として均等バランスとなるように樹脂材を選択して基板を構成するのがよい。
本実施形態の多層配線基板10において特徴とする他の点は、中央配線層20の両側の絶縁層31〜34に形成するビア25の断面形状を、中央配線層20を挟む一方の側の形状と他方の側の形状が対称となるように形成したことにある。図1に示すように、ビア25は断面形状が台形状となる。多層配線基板10においては、中央配線層20を挟んで上側(半導体素子を搭載する面側)のビア25については、上底が下底よりも長い、いわゆる逆台形状に形成されている。これに対して、中央配線層20を挟んで下側(外部接続端子を接合する面側)に形成されているビア25は、上底が下底よりも短い、いわゆる台形状となっている。
このように中央配線層20を挟んで一方側の絶縁層31、33に形成されるビア25と、他方側の絶縁層32、34に形成されるビア25の断面形状が対称となるようにビア25を形成することにより、中央配線層20を挟む一方の側と他方の側におけるビア25の形状(断面形状)が非対称となることによって起因する基板の反りを抑え、基板を平坦化することができる。
多層配線基板10に形成する配線層20〜24の配線パターンは、特殊な設計の場合は除いて、通常は、中央配線層20を挟んで完全に対称配置になるものではなく、絶縁層31〜34に形成されるビア25の配置位置も、層ごとに異なる配置となる。このように、多層配線基板10内における導体部分(配線パターン、ビア)は、中央配線層20を挟んで完全に均等となる配置からは外れた配置となるが、このような場合でも、ビア25の形状を中央配線層20を挟んで対称となるようにすることは、導体部分についてもバランスさせる作用として寄与し、多層配線基板10に生じる反りを抑制することができる。
なお、各配線層20〜24に形成される配線パターンの厚さは5〜15μm程度、ビア部分の高さは40μm程度である。本実施形態の絶縁層を4層構造とした多層配線基板10の全体厚は250μm程度となる。絶縁層の厚さや配線パターンの厚さも適宜設定可能であり、また、多層配線基板の配線層、絶縁層の積層数も任意に設定されるから、配線層、絶縁層の積層数が変わることによって多層配線基板の全体の厚さが変動することになる。
(他の多層配線基板の例)
図1に示す多層配線基板10においては、ビア25をフィルドビアとして形成した。図3は、ビアの上部(大径となる側)を開口させたビア26によって配線層間を電気的に接続する多層配線基板11の例を示す。
中央配線層20を挟む一方の側の配線層21、23及び絶縁層31、32の層数と、他方の側の配線層22、24及び絶縁層31、33の層数とを一致させること、一方の側の絶縁層31、33と他方の側の絶縁層32、34の厚さが、中央配線層20を基準として厚さ方向に均等に形成されていることは上記実施形態と同様である。また、図示例の多層配線基板11は、内層の絶縁層31、32をガラスクロス入りのエポキシ樹脂によって形成して、多層配線基板11が所要の強度を備えるように形成している。
多層配線基板10、11は、中央配線層20を除くと、中央配線層20の両側に配置した配線層と絶縁層はそれぞれ2層−2層、合わせて4層である。配線層と絶縁層をさらに多層に形成する場合も、中央配線層20の一方側に配する配線層及び絶縁層と他方側に配する配線層と絶縁層の層数が同一となるように設定する。たとえば、中央配線層20を挟む一方側と他方側の配線層と絶縁層をそれぞれ、3層−3層(合計6層)、4層−4層(合計8層)、5層−5層(合計10層)といったように形成する。
このように、中央配線層20を挟む一方側と他方側の配線層数と絶縁層数を一致させることにより、多層配線基板の一方側と他方側の応力をバランスさせることができ、多層配線基板の反りを抑制することができる。また、多層配線基板をより多層に形成することにより、多層配線基板全体としての強度を向上させることができるから、これによっても多層配線基板の反りを抑制することが可能となる。
図4は、中央配線層20の両側に1層ずつ絶縁層31、32を形成し、絶縁層31、32に配線層21、22を形成した多層配線基板12の例である。この多層配線基板12は、中央配線層20を含めて配線層が3層、絶縁層が2層からなるものであり、配線層と絶縁層の数を最小とした例である。
絶縁層31、32の厚さを中央配線層20を基準として共通(厚さT)とすること、ビア25を介して中央配線層20と配線層21、22とを電気的に接続する形態とすることは上述した各実施形態と同様である。
本実施形態の多層配線基板12においては、配線層と絶縁層の層数が少ないため、より多層に形成する多層配線基板にくらべて基板の強度が低下し、基板が反りやすくなる可能性がある。この問題に対しては、絶縁層31、32をガラスクロス入りのエポキシ樹脂等の一定の強度(保形性)を有する樹脂材によって形成し、所要の強度を確保するようにすることが有効である。
また、基板の厚さ方向の中央に配置される中央配線層20に、配線層21、22の中間に配する配線パターンとしての機能の他に、基板の反りを防止する補強作用(保形作用)の機能を付与することも、基板の反りを抑制する上で有効である。
中央配線層20を配線パターンとしての機能のみとして使用する場合は、導体層の厚さは10μm程度であれば十分である。中央配線層20を基板の補強用としても利用する場合は、中央配線層20の厚さを30μm程度にまで厚くして使用する。導体層の厚さを厚くすると配線パターンの配置間隔を狭くすることが規制されるから、中央配線層20に形成する配線パターンのパターン間隔を考慮してその厚さを設定する。
また、中央配線層20に配線パターンを形成する場合に、配線パターンが配置されない比較的広い空域部分が生じた場合には、空域部分にダミーのパターン20aを形成して、中央配線層20の平面領域内において、全体として均等に導体が配置される(分布する)ようにするのがよい。このように中央配線層20における導体の配置を設計することにより、中央配線層20自体の反りを抑制することができ、中央配線層20による基板の反りを抑える作用を有効に発揮させることができる。ダミーのパターン20aは接地パターン等として利用することができる。
中央配線層20に基板の反りを抑える保形機能をもたせる方法は、絶縁層を2層に形成する場合に限らず、より多層に絶縁層を形成する多層配線基板についても適用することができる。
(多層配線基板:第2の実施の形態)
図5は、多層配線基板の第2の実施の形態の構成を示す。本実施形態の多層配線基板13においても、中央配線層20を挟む一方の側に配線層21、23と絶縁層31、33を設け、他方の側に配線層22、24と絶縁層32、34を設けた構成は、図1に示した多層配線基板10と同様である。
また、内層の絶縁層31、32に同一の材質の樹脂材を使用することも第1の実施の形態と同様であるが、本実施形態の多層配線基板13において特徴的な構成は、内層の絶縁層31、32のうち、他方の側の絶縁層32の厚さを絶縁層31の厚さよりも厚くし、絶縁層の厚さを積極的に異なる厚さにしたことにある。図5において、中央配線層20の一方の側の絶縁層の厚さをT、他方の側の厚さをT1とすると、T1>Tとなるように絶縁層31と絶縁層32を形成する。
中央配線層20を挟んで配置されている他方の側の絶縁層32の厚さを一方の側の絶縁層31の厚さよりも厚くする理由は、中央配線層20の一方の側と他方の側における絶縁層31、33、絶縁層32、34に起因する応力のバランスを積極的に不均等(アンバランス)とし、絶縁層31〜34に起因する反り応力を利用して、多層配線基板13の全体としての反りを抑えることにある。
前述したように、多層配線基板の配線層に形成する配線パターンとビアの配置は、各層において完全に同一になることはなく、多層配線基板に形成されて基板に残っている導体部分は、すべての層について完全に均等に分布するものではない。このため、中央配線層の一方側と他方側の絶縁層を、厚さ及び材質をバランスさせて形成したとしても、基板の導体部分の分布が完全にバランスされていないことによって生じる応力に起因して、基板が反るという現象が生じる。
本実施形態において、絶縁層32の厚さを絶縁層31の厚さよりも厚く設定し、絶縁層31〜34に起因する応力バランスが不均等となるように設定しているのは、多層配線基板13の導体の分布のアンバランスに起因する応力を打ち消し、多層配線基板13全体としての反りを抑制させるためである。
一般に、半導体素子を搭載する側(中央配線層20の一方の側)の配線パターンは、外部接続端子を接合する側(中央配線層の他方の側)の配線パターンよりも高密度となる。この結果、多層配線基板は(絶縁層の厚さをバランスさせると)半導体素子を搭載する側が下に凸あるいは上に凸となるように反る。基板の反り方向は、導体の配置と絶縁層の特性によって一概には決まらない。
導体部分の分布を均等とすると、外部接続端子を接合する側の絶縁層の厚さを厚くする、あるいは半導体素子を搭載する側の絶縁層の厚さを厚くすることにより、絶縁層自体についてみれば、上に凸あるいは下に凸となるように反らせるようにすることができる。
したがって、多層配線基板13の導体部分の分布がアンバランスとなることに起因する反りを、絶縁層の厚さを不均等とさせることによって生じる応力を利用して相殺することにより、多層配線基板13の全体としての反りを抑制することができる。図5に示す多層配線基板13は、このような導体部分の分布を考慮して絶縁層の厚さを設定し、多層配線基板13の全体として反りを抑制し、基板を平坦化した例である。
多層配線基板における配線パターンとビアの配置は製品によってまちまちであり、多層配線基板の導体の分布に起因する反り量はまちまちとなるから、製品ごとに、絶縁層の厚さを調節して、多層配線基板全体としての反りが最小になるように設計する。
図6は、絶縁層31〜34に起因する応力をアンバランスさせる方法として、内層の絶縁層31、32の厚さは変えずに、絶縁層31に用いる樹脂材とは異種の樹脂材によって絶縁層32を備える多層配線基板14の例である。絶縁層31には、たとえばガラスクロスを含まないエポキシ樹脂を使用し、絶縁層32にはガラスクロス入りのエポキシ樹脂を使用するといった方法によって多層配線基板14を形成する。
このように、絶縁層31、32として異なる材質(弾性係数、熱膨張係数)の樹脂材を使用する方法によっても、絶縁層31〜34自体から生じる応力をアンバランスさせることができ、絶縁層31〜34による応力を利用して多層配線基板13全体の反りを抑制するように設計することができる。
多層配線基板13は4層の絶縁層31〜34を備える。絶縁層の厚さを変えたり、絶縁層の材質を変えたりして絶縁層31〜34自体による反りを積極的に生じさせる方法は、内層の絶縁層31、32について適用する場合に限るものではない。
たとえば、絶縁層31〜34のすべての層を、互いに他の層と異なる厚さになるようにしたり、互いに異なる材質とすることも可能である。また、特定の絶縁層について、その厚さと材質の双方を変えるようにすることもできるし、特定の絶縁層について他の絶縁層とは異なる厚さとし、他の特定の絶縁層については、他の絶縁層とは異なる材質によって形成するといったように、樹脂材と厚さを変えた組み合わせを設定して構成することもできる。
多層配線基板における絶縁層は、6層以上の多層に形成することができる。このような多層構造の基板の場合には、絶縁層の厚さや材質を選択して、絶縁層自体の反り応力を積極に用いる方法については、さらに多様な組み合わせによる設計が可能であり、多層配線基板の反りを抑制する方法として、適宜手段を講じることによって、基板の反りを抑制することが可能である。
(多層配線基板の製造方法)
図7は、図1に示した多層配線基板10の製造方法を示す。
図7(a)は、キャリア付金属箔41の金属箔41bが被着された面に絶縁層42を介して銅箔44が被着された積層体40を形成した状態を示す。キャリア付金属箔41の金属箔41b上に、半硬化状態の熱硬化性樹脂フィルムを介して銅箔44を加熱・加圧することによって積層体40が形成される。熱圧着により熱硬化性樹脂フィルムが熱硬化し絶縁層42となる。
銅箔44は、後工程において、所定パターンにパターニングされ多層配線基板の中央配線層となり、絶縁層42は中央配線層に隣接する絶縁層となる。
したがって、中央配線層に基板の反りを抑制するための一定の強度(保形性)を付与する場合には、所定の厚さ(20〜50μm程度)の銅箔を使用する。
絶縁層42として基板の反り防止のために所定の強度が求められる場合には、ガラスクロス入りのエポキシ樹脂等の強化材を含む樹脂フィルムを使用する。また、絶縁層42の厚さも基板の反りに影響を与えることになるから、適宜厚さの樹脂フィルムを選択して使用する。
キャリア付金属箔41は、キャリア板41aの一面側に剥離層を介して金属箔41bを被着形成したものである。キャリア板41aには厚さ14〜70μmの銅板を使用することができ、金属箔41bとしては厚さ1〜10μmの銅箔が使用できる。
金属箔41bは、後工程においてパターニングされ、多層配線基板の中央配線層以外の配線層の配線パターンとなる。
次に、一対の積層体40を対向配置して、半硬化状態の熱硬化性シートからなる接合層45によって接着する(図7(b))。積層体40のキャリア付金属箔41を接合層45に対向させ、接合層45を積層体40によって両側から加熱しながら挟圧することにより、積層体40が一体に接合される。接合体の両面には銅箔44が露出する。
次に、銅箔44をパターニングするために、銅箔44の表面をレジスト46により被覆し、レジスト46を露光及び現像し、配線層として残す銅箔44の部分を被覆するレジストパターンを形成する(図7(c))。レジストパターンは上面と下面の銅箔44の双方についてパターニングする。銅箔44は前述した多層配線基板10の中央配線層20となるものであり、中央配線層20における配線パターンにしたがってレジスト46をパターニングする。
図7(d)は、レジスト46をマスクとして接合体の両面の銅箔44をパターニングし、レジスト46を除去した状態を示す。この工程により、絶縁層42の表面に所定パターンに銅箔44がパターニングされる。このパターニングされた銅箔44が中央配線層20となる。絶縁層42は中央配線層20を支持する絶縁層31である。
なお、本実施形態においては、サブトラクト法によって中央配線層20をパターン形成しているが、セミアディティブ法によって中央配線層20をパターン形成することもできる。
図8(a)は、中央配線層20を形成した接合体の両面に、絶縁層47を介してキャリア付金属箔48を被着した接合体を形成した状態を示す。キャリア付金属箔48は、熱硬化性樹脂フィルムを介して加熱及び加圧することによって接合される。
キャリア付金属箔48を接合する熱硬化性樹脂フィルムは、前述した多層配線基板10の中央配線層20に被着される絶縁層32となる。熱硬化性樹脂フィルムには絶縁層32の設計に基づいた厚さ及び材質の樹脂フィルムを使用する。キャリア付金属箔48は金属箔48bとキャリア板48aとの間に剥離層が設けられたものである。
次に、図8(a)に示す接合体を、キャリア付金属箔41、48の金属箔41b、48aとキャリア板41a、48bとの境界面(剥離層)から分離する。
最外層にあるキャリア付金属箔48については、キャリア板48aが剥離され、絶縁層47に金属箔48bが被着された状態になる。絶縁層47は多層配線基板10の絶縁層32に相当する。
内側のキャリア付金属箔41については、キャリア板41aが接合層45に接合され、金属箔41bが絶縁層31に被着される。
こうして、絶縁層31、32によって中央配線層20が挟まれ、絶縁層31、32の外面に金属箔41b、48aが被着された2組の積層体50が得られる(図8(b))。
図9は、積層体50に配線層を形成する工程を示す。積層体50に配線層を形成するには、ビルドアップ法等の、配線基板の製造方法として従来行われている方法を適用すればよい。
以下では、セミアディティブ法によって配線層を形成する方法を例示する。
図9(a)は、レーザ加工により絶縁層31、32にビア穴31a、32aを形成した状態である。ビア穴31a、32aは、内底面に中央配線層20が露出するように形成する。ビア穴31a、32aを形成した後、必要に応じてデスミア処理を施す。
図9(b)は、積層体50の両表面に無電解銅めっき等を施し、めっきシード層52を形成し、さらに配線層21、22における配線パターンにしたがってレジストパターン54を形成した状態を示す。レジストパターン54は配線パターンとなる部位が露出するようにパターン形成する。
ビア穴31a、32aを形成する際には、絶縁層31、32に金属箔41b、48bが被着した状態でビア穴加工することもできるし、金属箔41b、48bをエッチングして除去した後にビア穴加工を施すこともできる。
図9(c)は、めっきシード層52をめっき給電層とする電解銅めっきを施し、レジストパターン54によって被覆されていないめっきシード層52上に、銅めっき55を盛り上げた状態を示す。めっき条件を設定することによって、ビア穴31a、32aを銅めっき55によって充填するように(フィルドビア)めっきすることができる。
次に、レジストパターン54を除去し、めっきシード層52の露出部分とその下層の金属箔41b、48aの部位を選択的にエッチングして除去し、配線パターンを独立パターンとして配線層21、22を形成する(図9(d))。めっきシード層52の露出部分とその下層の金属箔41b、41bの部分は、電解銅めっきによってめっき盛り上げされた銅めっき55の厚さにくらべてはるかに薄く、化学的なエッチング操作によって選択的に除去することができる。
図9(d)は、絶縁層31、32によって挟まれた中央配線層20に、銅めっき55からなるビア25を介して配線層21、22の配線パターンが電気的に接続された状態を示す。
配線層21、22の上に絶縁層33、34と配線層23、24を形成するには、図9(e)に示すように、絶縁層31、32の上に樹脂フィルムをラミネートして絶縁層33、34を形成し、絶縁層33、34にレーザ加工によりビア穴33a、34aを形成し、配線層21、22を形成する方法と同様にして形成すればよい。絶縁層33、34となる樹脂フィルムについても、基板の反り等を考慮して、所要の厚さ及び素材の樹脂フィルムを使用する。
こうして、図1に示す多層配線基板10を製造することができる。絶縁層31〜34に形成されるビア25は中央配線層20を基準として一方の側と他方の側で台形となる断面形状が対称となるように形成されている。
また、絶縁層31、32、33、34は絶縁層となる樹脂フィルムの厚さ及び材質を適宜選択することによって、基板の反りを考慮した絶縁層の設計に基づいて、その厚さ等を選択して形成される。
図9は、セミアディティブ法によって配線層を形成する例であるが、サブトラクト法等のセミアディティブ法以外の方法によって形成することもできる。また、上記例においては、キャリア付金属箔を利用することにより、一回の製造工程で一組の積層体50を製造することを可能とし、基板の反りを抑えて製造することを可能としているが、積層体50を形成する方法も、上記方法に限定されるものではない。
上述した多層配線基板の製造方法は、多層配線基板の中央配線層の厚さや多層配線基板の絶縁層の厚さを調節すること、絶縁層に用いる樹脂材を適宜選択して多層配線基板をすることを容易に可能にする方法であり、本発明に係る多層配線基板の製造方法として好適に利用することができる。
10、11、12、13、14 多層配線基板
20 中央配線層
21、22、23、24 配線層
23a、24a パッド
25、26 ビア
31、32、33、34 絶縁層
31a、32a、33a、34a ビア穴
36、38 保護膜
40 積層体
41、48 キャリア付金属箔
42 絶縁層
44 銅箔
45 接合層
46 レジスト
47 絶縁層
50 積層体

Claims (8)

  1. 基板の厚さ方向の中央に配置された中央配線層と、
    該中央配線層を挟む一方の側と他方の側とに、絶縁層を介して積層された配線層とを備え、
    前記中央配線層の前記一方の側の配線層と、前記他方の側の配線層とが、同一の層数に設けられ、前記中央配線層の前記一方の側の絶縁層と、前記他方の側の絶縁層とが、同一の層数に設けられ
    前記中央配線層の前記一方の側に半導体素子搭載面が形成され、
    前記中央配線層を含む配線層は、ビアを介して電気的に接続され、前記中央配線層の前記一方の側の絶縁層では前記他方の側の絶縁層よりビア数が多く、前記中央配線層の一方の側のビアと、他方の側のビアとが、前記中央配線層に向かう側が幅狭の台形状の断面形状となる、対称向きに形成され、
    前記中央配線層の前記一方の側の絶縁層および前記他方の側の絶縁層のうち、いずれかの絶縁層が他の絶縁層に対して応力の異なるアンバランス層となって、前記中央配線層を挟む一方の側と他方の側の、前記中央配線層を挟む対称位置にある絶縁層は、前記中央配線層の一方の側と他方の側における絶縁層に起因する応力が前記中央配線層を挟む一方の側と他方の側の配線層およびビアを構成する導体が不均等に分布することによって生じる応力を打ち消すように形成されて、基板が平坦化されていることを特徴とする多層配線基板。
  2. 前記一方の側の絶縁層をアンバランス層とすることを特徴とする請求項1記載の多層配線基板。
  3. 前記他方の側の絶縁層をアンバランス層とすることを特徴とする請求項1記載の多層配線基板。
  4. 前記アンバランス層は、他の絶縁層に比べて厚く形成されていることを特徴とする請求項1〜3のいずれか一項記載の多層配線基板。
  5. 前記アンバランス層は、他の絶縁層と異なる材料で形成されていることを特徴とする請求項1〜4のいずれか一項記載の多層配線基板。
  6. 前記アンバランス層には強化材が混入されていることを特徴とする請求項1〜5のいずれか一項記載の多層配線基板。
  7. 前記中央配線層を挟む対称位置にある絶縁層が、強化材が混入された樹脂材によって形成されていることを特徴とする請求項1〜6のいずれか一項記載の多層配線基板。
  8. 前記中央配線層は、前記配線層に形成される配線パターンよりも肉厚に形成されていることを特徴とする請求項1〜7のいずれか一項記載の多層配線基板。
JP2009160134A 2009-07-06 2009-07-06 多層配線基板 Active JP4473935B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009160134A JP4473935B1 (ja) 2009-07-06 2009-07-06 多層配線基板
US12/647,859 US8609997B2 (en) 2009-07-06 2009-12-28 Multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009160134A JP4473935B1 (ja) 2009-07-06 2009-07-06 多層配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010007855A Division JP4576480B1 (ja) 2010-01-18 2010-01-18 多層配線基板

Publications (2)

Publication Number Publication Date
JP4473935B1 true JP4473935B1 (ja) 2010-06-02
JP2011014847A JP2011014847A (ja) 2011-01-20

Family

ID=42330887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009160134A Active JP4473935B1 (ja) 2009-07-06 2009-07-06 多層配線基板

Country Status (2)

Country Link
US (1) US8609997B2 (ja)
JP (1) JP4473935B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347287A (zh) * 2010-08-02 2012-02-08 日本特殊陶业株式会社 多层布线基板
JP2012074743A (ja) * 2012-01-16 2012-04-12 Ngk Spark Plug Co Ltd 多層配線基板
JP2013541856A (ja) * 2010-11-05 2013-11-14 ドゥサン コーポレーション 新規なプリント回路基板及びその製造方法
TWI457063B (zh) * 2010-11-04 2014-10-11 Ngk Spark Plug Co 多層配線基板

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5992788B2 (ja) * 2012-05-24 2016-09-14 京セラ株式会社 配線基板の製造方法
JP5990421B2 (ja) * 2012-07-20 2016-09-14 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
WO2014050995A1 (ja) * 2012-09-26 2014-04-03 日立化成株式会社 多層配線板、及び、多層配線板の製造方法
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5874697B2 (ja) 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
JP6195514B2 (ja) * 2013-12-13 2017-09-13 日本特殊陶業株式会社 配線基板およびその製造方法
US9431370B2 (en) * 2013-12-19 2016-08-30 Broadcom Corporation Compliant dielectric layer for semiconductor device
JP6761224B2 (ja) * 2014-02-19 2020-09-23 味の素株式会社 プリント配線板、半導体装置及び樹脂シートセット
TWI539566B (zh) * 2014-05-19 2016-06-21 矽品精密工業股份有限公司 封裝基板及封裝結構
JP6358887B2 (ja) * 2014-07-31 2018-07-18 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
JP6739893B2 (ja) * 2014-09-25 2020-08-12 日立化成株式会社 半導体封止用部材、半導体装置の製造方法及び半導体装置
KR102192569B1 (ko) * 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
KR102493463B1 (ko) * 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
TWI801346B (zh) * 2016-08-05 2023-05-11 日商三菱瓦斯化學股份有限公司 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065335A (ja) * 1996-08-14 1998-03-06 Sumitomo Metal Ind Ltd 低温焼成ガラスセラミックス多層配線基板とその製造方法
JP2000349435A (ja) * 1999-06-02 2000-12-15 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
JP2003046249A (ja) * 2001-08-02 2003-02-14 Ibiden Co Ltd 積層配線板およびその製造方法
JP2004047545A (ja) * 2002-07-09 2004-02-12 Airex Inc 多層プリント配線板
JP2004095854A (ja) * 2002-08-30 2004-03-25 Ngk Spark Plug Co Ltd 多層配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283594A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 回路基板
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP4553466B2 (ja) 2000-09-05 2010-09-29 パナソニック株式会社 プリント回路基板
JP2004356219A (ja) 2003-05-27 2004-12-16 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2005236067A (ja) 2004-02-20 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
JP4452222B2 (ja) 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2007081157A (ja) * 2005-09-14 2007-03-29 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8240036B2 (en) * 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065335A (ja) * 1996-08-14 1998-03-06 Sumitomo Metal Ind Ltd 低温焼成ガラスセラミックス多層配線基板とその製造方法
JP2000349435A (ja) * 1999-06-02 2000-12-15 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
JP2003046249A (ja) * 2001-08-02 2003-02-14 Ibiden Co Ltd 積層配線板およびその製造方法
JP2004047545A (ja) * 2002-07-09 2004-02-12 Airex Inc 多層プリント配線板
JP2004095854A (ja) * 2002-08-30 2004-03-25 Ngk Spark Plug Co Ltd 多層配線基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347287A (zh) * 2010-08-02 2012-02-08 日本特殊陶业株式会社 多层布线基板
JP2012033790A (ja) * 2010-08-02 2012-02-16 Ngk Spark Plug Co Ltd 多層配線基板
US8530751B2 (en) 2010-08-02 2013-09-10 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate
KR101322126B1 (ko) 2010-08-02 2013-10-28 니혼도꾸슈도교 가부시키가이샤 다층 배선기판
TWI461117B (zh) * 2010-08-02 2014-11-11 Ngk Spark Plug Co 多層配線基板
CN102347287B (zh) * 2010-08-02 2015-01-28 日本特殊陶业株式会社 多层布线基板
TWI457063B (zh) * 2010-11-04 2014-10-11 Ngk Spark Plug Co 多層配線基板
JP2013541856A (ja) * 2010-11-05 2013-11-14 ドゥサン コーポレーション 新規なプリント回路基板及びその製造方法
JP2012074743A (ja) * 2012-01-16 2012-04-12 Ngk Spark Plug Co Ltd 多層配線基板

Also Published As

Publication number Publication date
US8609997B2 (en) 2013-12-17
JP2011014847A (ja) 2011-01-20
US20110000706A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
JP4473935B1 (ja) 多層配線基板
KR101643206B1 (ko) 배선 기판 및 전자 부품 장치
US7682972B2 (en) Advanced multilayer coreless support structures and method for their fabrication
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6081693B2 (ja) 配線基板及び配線基板の製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5295596B2 (ja) 多層配線基板およびその製造方法
US8138424B2 (en) Wiring substrate including a reinforcing structural body
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US10186486B2 (en) Wiring board
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
JP2009224415A (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP4576480B1 (ja) 多層配線基板
JP4669908B2 (ja) 多層配線基板
JP3856743B2 (ja) 多層配線基板
US11277910B2 (en) Wiring substrate
JP2017152448A (ja) 多数個取り配線基板
JP7288339B2 (ja) 配線基板および配線基板の製造方法
JP5430002B2 (ja) 配線基板およびその製造方法
JP2023170472A (ja) 配線基板
JP6386252B2 (ja) プリント配線板
JP2000252595A (ja) 多層配線構造及び半導体搭載用基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4473935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4