JP2013541856A - 新規なプリント回路基板及びその製造方法 - Google Patents
新規なプリント回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013541856A JP2013541856A JP2013537614A JP2013537614A JP2013541856A JP 2013541856 A JP2013541856 A JP 2013541856A JP 2013537614 A JP2013537614 A JP 2013537614A JP 2013537614 A JP2013537614 A JP 2013537614A JP 2013541856 A JP2013541856 A JP 2013541856A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- circuit board
- printed circuit
- conductive
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 238000000926 separation method Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 185
- 230000007261 regionalization Effects 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 17
- 238000010030 laminating Methods 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000002788 crimping Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 16
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 238000005452 bending Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000003365 glass fiber Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Abstract
本発明は、分離用絶縁部材の上下面のそれぞれに互いに分離可能な第１の導電層と第２の導電層とが順次設けられた分離部材、前記分離部材の上下面のそれぞれに順次積層される積層用絶縁部材、及び前記絶縁部材の上下面のぞれぞれに順次積層される導電層を含むプリント回路基板形成用積層体、前記積層体を含むプリント回路基板及びその製造方法に関する。
従来、片面プリント回路基板の構造における応用制限を克服し、両面又は非対称な構造などの種々の設計を適用し得る新規な多層プリント回路基板を提供することで、生産性及び経済性を向上することができる。
【選択図】図２
従来、片面プリント回路基板の構造における応用制限を克服し、両面又は非対称な構造などの種々の設計を適用し得る新規な多層プリント回路基板を提供することで、生産性及び経済性を向上することができる。
【選択図】図２
Description
本発明は、両面、多層、非対称な構造などのようなプリント回路基板の設計自由度が高く且つ生産性及び経済性を確保することができる、新規なプリント回路基板及びその製造方法に関する。
プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）とは、配線を集積して種々の素子を実装又は素子間の電気的な連結を行えるように構成される部品である。技術の発展に伴い、種々の形態及び機能を有するプリント回路基板が求められている。
従来、片面プリント回路基板を製造する方法としては、分離部材を使用する方法が挙げられる。例えば、図１を参照して説明すると、２つの絶縁部材１１１、１１２の間に分離部材１１０を配置した後、絶縁部材１１１、１１２の外面に導電層１１３、１１４をそれぞれ形成し、形成された導電層１１３、１１４に回路パターンを形成した後、分離部材１１０を基準として絶縁部材１１１、１１２を分離させる。
このような製造方法は、電磁素子が絶縁部材に実装され、絶縁部材に設けられたスルーホールを通過するワイヤにより接続端子に連結される片面構造のプリント回路基板の製造のみに限定されるという問題点がある。また、絶縁部材の樹脂の含有量によって、分離部材の面にしわが発生する可能性が高く、また、樹脂の含有量又は他の方法を用いても、撓み（ｗａｒｐａｇｅ）特性を制御することが困難であった。
それで、両面、多層、非対称な構造など、種々の設計を適用することができると共に、生産性及び経済性を確保することができる、新規な構造のプリント回路基板の開発が切実に要望されている。
従って、本発明の目的は、多層、両面、非対称な構造などのような種々の設計を適用することができると共に、製造工程の簡略化及び経済性を図ることができる新規な構造のプリント回路基板及びその製造方法を提供することにある。
なお、本発明が達成しようとする他の技術的な課題は、上述の技術的課題に制限されるのではなく、言及していない他の技術的な課題は、後述の記載内容から本発明が属する技術分野で通常の知識を有する者が明確に理解できる。
上述の技術的な課題を達成するための本発明の新規な構造を有するプリント回路基板は、（ａ）分離用絶縁部材の上下面のそれぞれに互いに分離可能な第１の導電層及び第２の導電層が順次設けられた分離部材を準備するステップ；（ｂ）前記分離部材の上下面のそれぞれに、第１の絶縁部材とパターン形成用の第１の導電層とを順次積層するステップ；（ｃ）積層された第１の導電層の一領域に第１の導電性回路パターンを形成するステップ；（ｄ）形成された第１の導電性回路パターンの上に、それぞれ第２の絶縁部材とパターン形成用の第２の導電層とを順次積層して圧着するステップ；（ｅ）前記ステップ（ｃ）〜（ｄ）を繰り返して導電性回路パターンがｎ層以上積層された積層体を形成するステップ（但し、ｎは１〜１０の自然数である）；及び（ｆ）前記分離部材から分離用絶縁部材と第１の導電層とを取り外して第２の導電層が設けられた積層体をそれぞれ分離するステップ；を含む方法で製造することができる。
前記分離部材の第２の導電層は、積層体に設けられて配線を形成し、第１の導電層は、第２の導電層と分離されるものであることができる。
前記ステップ（ｅ）において形成された積層体の最上下面のそれぞれに位置するパターン形成用の導電層は、単層または２層以上の多層構造であることができる。
この時、前記多層構造のパターン形成用導電層が、互いに分離可能な第２の導電層と第１の導電層であれば、前記ステップ（ｆ）に進むことができる。
前記ステップ（ｆ）において、分離部材を中心に上部及び下部においてそれぞれ分離された積層体の構造は、互いに同一であることができる。
前記分離された各積層体の垂直方向に貫通するスルーホールを少なくとも１つ以上形成するステップをさらに含むことができる。
また、前記分離された各積層体の上下面のそれぞれに設けられる第２の導電層をメッキし、回路パターンを形成するステップをさらに含むことができる。
本発明は、上述のような製造方法により製造されたプリント回路基板を提供する。
前記プリント回路基板は、絶縁基材部；前記基材部の上面に設けられ、所定の導電性回路パターンを備える単位層が少なくとも１つ以上積層された上部導電性回路パターン部；前記基材部の下面に設けられ、所定の導電性回路パターンを備える単位層が少なくとも１つ以上積層された下部導電性回路パターン部；及び前記絶縁基材部、上部導電性回路パターン部及び下部導電性回路パターン部が全体として貫通するように設けられ、これらを電気的に連結するための少なくとも１つ以上のスルーホールを含み、前記上部導電性回路パターン部及び下部導電性回路パターン部は、絶縁基材部を中心にしてそれぞれ上下方向に非対称な構造であることができる。
ここで、前記上部導電性回路パターン部と下部導電性回路パターン部とは、それぞれ独立して、単層又は２層以上の多層構造であることができる。
また、前記各単位層に含まれた導電性回路パターンは、その厚さ、形状、 構造又はこれら全てが互いに非対称な構造を取ることができる。
この時、前記絶縁基材部及び各単位層に含まれた絶縁層は、それぞれ独立して、構成樹脂の含有量、構成樹脂の材質、絶縁層の熱膨張係数、絶縁層の厚さ又はこれら全てが異なるように構成されることができる。
なお、本発明は、新規な構造を有するプリント回路基板を製造するための中間体として、分離用絶縁部材の上下面のそれぞれに互いに分離可能な第１の導電層と第２の導電層とが順次設けられた分離部材；前記分離部材の上下面のそれぞれに順次積層される積層用絶縁部材；前記絶縁部材の上下面のそれぞれに順次積層される導電層を含むプリント回路基板形成用の積層体を提供する。
この時、前記第１の導電層と第２の導電層とは、これらの界面上に粘着層が設けられており、０．０２ｋｇｆ／ｃｍ以上の力が加えられると、互いに分離されるようにすることができる。
本発明に係るプリント回路基板の新規な製造方法は、片面印刷回路基板の他に、両面や非対称、多層構造のプリント回路基板の構造に適用することができるため、プリント回路基板の設計自由度が高い。
また、分離部材を使用しているため、複数個のプリント回路基板を同時に製作するこができ、製造工程の生産性を向上することができる。
さらに、銅張積層板（ＣＣＬ）を適用しないコアレス（ｃｏｒｅｌｅｓｓ）構造を適用することができるため、プリント回路基板の厚さを格段に減少させることができる。
さらには、プリント回路基板の非対称な構造からもたらされる、製造工程中における撓みや最終物における構造的な撓みを最小に抑えることで、製造の容易さを確保することができる。
以下、添付の図面を参照して本発明の一実施例に係るプリント回路基板の詳細を説明する。
図２は、本発明の一実施例に係るプリント回路基板の構成を示す断面図である。
本発明のプリント回路基板２００は、絶縁基材部２０１と、前記基材部の上面に位置する上部導電性回路パターン部２１０と、前記基材部の下面に位置する下部導電性回路パターン部２２０と、前記絶縁基材部２１０、上部導電性回路パターン部２１０及び下部導電性回路パターン部２２０が全体的に貫通するように設けられ、これらを電気的に連結するための少なくとも１つ以上のスルーホール２６０とを含む。
なお、前記上部導電性回路パターン部２１０は、前記絶縁基材部２０１の上面に形成され、所定形状の導電性回路パターン２３２、２４２、２５１を備える単位層２３０、２４０、２５０が少なくとも１つ以上積層される形態であることができる。同様に、前記下部導電性回路パターン部２２０は、前記絶縁基材部２０１の下面に設けられ、所定形状の導電性回路パターン２５２を備える単位層２２０が少なくとも１つ以上積層される形態であることができる。
この時、前記上部導電性回路パターン部２１０及び下部導電性回路パターン部２２０は、絶縁基材部２１０を中心にして上下方向に互いに非対称な（ｕｎｂａｌａｎｃｅｄ）構造を有することができる。一例として、各単位層２２０、２３０、２４０、２５０の厚さや層数を異ならせ、又は、導電性回路パターン２３２、２４２、２５２の形状や厚さ或いは仕組みをそれぞれ異ならせることで非対称な構造とすることができる。
絶縁基材部２０１は、互いに連結された各層を電気的に絶縁させながら、プリント回路基板の外観を形成し、耐久力を提供する機能を果たす。
前記絶縁基材部２０１としては、粘着特性を有する熱硬化性樹脂を制限なく使用することができ、ポリイミド（ＰＩ）などの軟性素材、ガラス繊維、ＢＴ、エポキシ、フェノール樹脂などの混合材料を用いる剛性素材などが挙げられる。使用可能な絶縁部材としては、例えば、ガラス繊維入りの含まれたエポキシ樹脂、フェノール樹脂、カーボンにエポキシを積層して形成されたプレプレグ（ｐｒｅｐｒｅｇ）又はこれらの混合形態を取るものが挙げられるが、これらに制限されない。
前記絶縁基材部２０１の上下部の面には、それぞれ上部導電性回路パターン部２１０と下部導電性回路パターン部２２０とが設けられているが、この時、上部及び下部導電性回路パターン部２１０、２２０は、それぞれ独立して、単層（ｍｏｎｏ−ｌａｙｅｒ）又は前記単位層が２層以上積層された多層（ｍｕｌｔｉ−ｌａｙｅｒ）構造とすることができる。
本発明において、単位層２２０、２３０、２４０、２５０は、所定の形状を有する導電性回路パターンが積層された単層（ｍｏｎｏｌａｙｅｒ）を指す。なお、各単位層は、絶縁層を含む形態のもの２３０、２４０であるか、又は、含まない形態のもの２２０、２５０であることができる。また、各単位層２２０、２３０、２４０、２５０の厚さは、それぞれ独立して、互いに同一又は異なることができ、また、各単位層に含まれた導電性回路パターン２３２、２４２、２５１、２５２の厚さは互いに同一又は異なることができる。一例として、各単位層に含まれた導電性回路パターンの厚さは、８μｍ〜７０μｍの範囲で、各単位層に含まれる絶縁層の厚さは、１５μｍ〜１５０μｍの範囲であることができる。また、必要によって上下部の単位層の総厚さを適正に調整することができる。
前記上部導電性回路パターン部２１０が多層構造である場合、単位層の一部２３０、２４０は、その一面に前記導電性回路パターン２３２、２４２を有する絶縁層２３１、２４１を含み、最上部の単位層２５０は、絶縁基材部の上面に導電性回路パターン２５１が露出される形態とすることができる。
この時、導電性回路パターン部に含まれる絶縁層２３１、２４１としては、互いに連結された各層を電気的に絶縁させ得る高分子物質であれば、特に限定されない。例えば、エポキシ樹脂やフェノール樹脂などの材質で形成されることができ、前記絶縁基材部２０１の成分と同一であることができる。前記絶縁層に無機充填剤やガラス繊維などを全体として均一に分布させることで熱膨張係数を調節することができ、高分子物質とガラス繊維の熱膨張係数をそれぞれ調節して使用することもできる。
また、導電性回路パターン２３２、２４２、２５１、２５２は、導電性物質から形成される金属薄膜形態を有し、銅製であることもできる。また、下部導電性回路パターン部２２０は、上述の上部導電性回路パターン部と同じ構造及び／又は構成を有することができる。
本発明において、上部導電性回路パターン部２１０と下部導電性回路パターン部２２０とを構成する各単位層２２０、２３０、２４０、２５０の合計は、偶数又は奇数であることができる。特に、従来は、撓み問題を最小に抑制するため、銅張積層板（ＣＣＬ）を適用して対称構造を有するプリント回路基板のみを制限的に製作していた。これに対し、本発明では、銅箔及び絶縁層の厚さをそれぞれ異ならせて構成し、又は、層数に制約のない多層構造のプリント回路基板を自由に設計し、撓み問題を生じることなく製作することができるという利点がある。
さらに、図２は、複数個の単位層２３０、２４０、２５０を含む多層構造の上部導電性回路パターン部２１０を例示しているが、これらに限定されない。その他、下部導電性回路パターン部２２０が多層構造であるか、又は、上部導電性回路パターン２１０及び下部導電性回路パターン部２２０のいずれも多層構造であるものも本発明の範疇に属する。
本発明に係るプリント回路基板の製造方法は、後述のステップを含むことができる。
前記製造方法の好適な一実施例としては、（ａ）分離用絶縁部材の上下面のそれぞれに互いに分離可能な第１の導電層及び第２の導電層が順次設けられた分離部材を準備するステップ；（ｂ）前記分離部材の上下面のそれぞれに、第１の絶縁部材とパターン形成用の第１の導電層とを順次積層するステップ；（ｃ）積層された第１の導電層の一領域に第１の導電性回路パターンを形成するステップ；（ｄ）形成された第１の導電性回路パターンの上に、それぞれ第２の絶縁部材とパターン形成用の第２の導電層とを順次積層して圧着するステップ；（ｅ）前記ステップ（ｃ）〜（ｄ）を繰り返して導電性回路パターンがｎ層以上積層された積層体を形成するステップ（但し、ｎは１〜１０の自然数である）；及び（ｆ）前記分離部材から分離用絶縁部材と第１の導電層とを取り外して第２の導電層が設けられた積層体をそれぞれ分離するステップを含むことができる 。
なお、上述の製造方法は、分離部材を中心にして、分離部材の上部及び下部の双方にそれぞれステップ（ｂ）〜（ｅ）を同様に行うことが好ましい。
以下、添付の図３乃至図１０を参照して本発明の一実施例に係るプリント回路基板の製造工程の詳細を説明する。
１）分離部材３１０を準備する。
図３に示されるように、分離部材３１０は、分離用絶縁部材３２０の上下面のそれぞれに互いに分離可能な第１の導電層３３１及び第２の導電層３３２が順次設けられている。なお、分離部材用の第１の導電層３３１は、第２の導電層を保護し、分離ステップにおいて第２の導電層から分離される機能を果たす。第２の導電層３３２は、積層体を構成する上部絶縁部材３４１及び下部絶縁部材３４２にそれぞれ設けられ、シード層(seed)として作用し、配線を形成する機能を果たす。
図３に示されるように、分離部材３１０は、分離用絶縁部材３２０の上下面のそれぞれに互いに分離可能な第１の導電層３３１及び第２の導電層３３２が順次設けられている。なお、分離部材用の第１の導電層３３１は、第２の導電層を保護し、分離ステップにおいて第２の導電層から分離される機能を果たす。第２の導電層３３２は、積層体を構成する上部絶縁部材３４１及び下部絶縁部材３４２にそれぞれ設けられ、シード層(seed)として作用し、配線を形成する機能を果たす。
前記分離部材用の第１の導電層３３１と第２の導電層３３２とは、それぞれ導電性物質から構成される金属薄膜の形態であって、銅製であることができる。
この時、前記第１の導電層３３１と第２の導電層３３２とは、これらの層間に粘着層を含んでいるため、耐熱性及び防錆性を有する。また、前記粘着性に含まれた粘着成分により、普通の状態では、他の基材と安定的に付着されるが、０．０２ｋｇｆ／ｃｍ以上、好ましくは、０．０２〜０．０４５ｋｇｆ／ｃｍの範囲の力が加えられる場合は、物理的な損傷を受けることなく、第１の導電層と第２の導電層とが互いに分離される。
前記分離部材用の第１の導電層３３１と第２の導電層３３２の厚さは、それぞれ８μｍ〜７０μｍの範囲であることができ、第２の導電層を保護するため、第１の導電層３３１の厚さは、第２の導電層に比べて大きいことが好ましい。
分離用絶縁部材３２０は、第１の導電層及び第２の導電層３３２の支持体としての役割を果たす。また、分離ステップにおいて、第１の導電層と共に除去される。
２）前記分離部材の上下面のそれぞれに第１の絶縁部材とパターン形成用の第１の導電層とを順次積層して第１の積層体を形成する（図３参照）。
第１の積層体３００は、上述の分離部材の上下面のそれぞれに順次積層される積層用の第１の絶縁部材３４１、３４２、及び前記積層用の第１の絶縁部材の上下面のそれぞれに順次積層される第１の導電層３５１、３５２を含む。
なお、第１の絶縁部材とパターン形成用の第１の導電層とは、分離部材を中心にして上部及び下部にそれぞれ独立に配置されるため、前記第１の絶縁部材は、第１の上部絶縁部材３４１と第１の下部絶縁部材３４２とにそれぞれ区分される。同様に、パターン形成用の第１の導電層は、パターン形成用の第１の上部導電層３５１と第１の下部導電層３５２とにそれぞれ区分される。以下、分離部材を中心にして上部及び下部における本発明の他の構成においても、同じく区分することができる。
図３を参照して詳述すると、パターン形成用の第１の上部導電層３５１、第１の上部絶縁部材３４１、分離部材３１０、第１の下部絶縁部材３４２及びパターン形成用の第１の下部導電層３５２をそれぞれ順次積層する。
前記第１の上部絶縁部材３４１及び第１の下部絶縁部材３４２は、各層間の絶縁機能を果たすものであって、上述の分離用絶縁部材３２０と同様な構成を有することができる。これらのいずれも３２０、３４１、３４２が半硬化状態のプレプレグであることができる。
前記パターン形成用の第１の上部導電層３５１と第１の下部導電層３５２とは、内層における電気的な導通機能だけでなく、熱通路（ヒートパス）機能をさらに有する。前記導電層の厚さ範囲は、８μｍ〜３６μｍの範囲であることができ、１オンス（ｏｚ）以上で形成されることもできる。
本発明においては、パターン形成用の第１の上部導電層３５１、第１の上部絶縁部材３４１、分離部材３１０、第１の下部絶縁部材３４２及びパターン形成用の第１の下部導電層３５２が順次積層されるものを例示して説明しているが、必要によっては、これらの積層順を一部変更したり、選択的に混用することができ、これらも本発明の範疇に属する。
３）積層された第１の導電層の一領域に所定の形状を有する第１の導電性回路パターンを形成する（図４参照）。
分離部材を中心にして上部及び下部にそれぞれ対称的に形成される第１の導電性回路パターンは、第１の上部導電性回路パターン３５１と第１の下部導電性回路パターン３５２とに区分される。
なお、回路パターンの形成方法としては、特に制限されず、当業界における常法で形成することができる。
４）第１の積層体の最上部及び下部に位置する第１の導電性回路パターン上にそれぞれ第２の絶縁部材とパターン形成用の第２の導電層とを順次積層して圧着することで、第２の積層体を形成する（図４〜５参照）。
図４〜５を参照して上述の製造工程の具体例を挙げると、前記第１の上部絶縁部材３４１の上面に形成された第１の上部導電性回路パターン３５１上に、第２の上部絶縁部材３４３とパターン形成用の第２の上部導電層３６１とを順次積層する。同様に、第１の下部導電性回路パターン３５２上に第２の下部絶縁部材３４４とパターン形成用の第２の下部導電層３６２とを順次積層する。次に、これらに圧着を施すことで第２の上部積層体３９１と第２の下部積層体３９２とを形成する。
なお、前記パターン形成用の第２の上部導電層３６１と第２の下部導電層３６２とは、単層又は２層以上の多層構造であることができる。
形成された第２の上部積層体３９１は、第１の上部絶縁部材３４１上に第１の上部導電性回路パターン３５１、第２の上部絶縁部材３４３及びパターン形成用の第２の上部導電層３６１が順次積層された形態であり、前記第２の下部積層体３９２は、第１の下部絶縁部材３４２上に第１の下部導電性回路パターン３５２、第２の下部絶縁部材３４４及びパターン形成用の第２の下部導電層３６２が順次積層された形態であることができる。
５）前記第２の積層体の最上部及び最下部の面に積層された第２の上部導電層３６１及び第２の下部導電層３６２が単層（ｓｉｎｇｌｅ ｌａｙｅｒ）であれば、前記ステップ３）〜４）を順次ｎ回繰り返して行うことで、導電性回路パターンがｎ層以上積層された第ｎの積層体を形成する。なお、ｎは、１〜１０の自然数である。
例えば、第１の積層体から１回繰り返して行う場合、第２の上部積層体３９１と第２の下部積層体３９２とは、それぞれ少なくとも１層以上、好ましくは、２つの上部及び下部の導電性回路パターン３５１、３５２、３６１、３６２、並びに２つの上下部絶縁層３４３、３４４、３４１、３４２を含むことができる。
前記パターン形成用の第２の導電層３６１、３６２として、分離部材３１０を基準に互いに分離不可能な多層の導電層が適用される場合でも、前記ステップ３）〜４）を繰り返して行うことができる。この時、第２の積層体３９１、３９２上に形成される導電性回路パターンと絶縁部材の積層回数は、特に限定されず、必要によって適正に調節することができる。
また、図６〜７は、前記第２の積層体上に積層される導電層として、多層構造のパターン形成用導電層が導入され、前記ステップ３）〜４）を１回繰り返して行う過程を示すものである。
前記製造工程の一例としては、第２の上部導電性回路パターン３６１上に第３の上部絶縁部材３４５とパターン形成用の第３の上部導電層３７０とを、第２の下部導電性回路パターン３６２上に第３の絶縁部材３４６とパターン形成用の第３の下部導電層３８０とを、それぞれ積層した後、圧着して、第３の上部積層体３９３と第３の下部積層体３９４とを形成する。
ここで、前記パターン形成用の第３の上部導電層３７０と第３の下部導電層３８０が２層以上の多層構造（ｍｕｌｔｉ−ｌａｙｅｒ）であると共に、前記分離部材３１０と同様に互いに分離可能な第２の導電層３８１、３８２と第１の導電層３７１、３７２から構成される場合、次工程の分離ステップに進むことができる。なお、前記第３の導電層３７０、３８０として、薄膜状の単一の導電層が設けられる場合でも、必要によっては、分離ステップに進むことができる。
上述のように形成された第３の上部積層体３９３の上面と第３の下部積層体３９４の下面とは、それぞれ分離部材３１０の第１の導電層と類似した機能を果たす第１の導電層３７１、３７２が配置されるようになる。
６）前記分離部材から分離用絶縁部材と第１の導電層とを取り外して第２の導電層が設けられた積層体をそれぞれ分離する（図８参照）。
本発明の第３の上部積層体３９３、第３の下部積層体３９４及び分離部材３１０は、いずれも互いに分離可能な第１の導電層３３１、３７１、３７２と、第２の導電層３３２、３８１、３８２とをそれぞれ含む。
図８を参照すると、例えば、前記分離部材３１０から第１の導電層３３１と分離用絶縁部材３２０を取り外すと共に、第３の上部積層体３９３の上面と第３の下部積層体３９４の下面にそれぞれ位置する第１の導電層３７１、３７２のみを選択的に取り外すことにより、第２の導電層３８１、３８２，３３２が上下面の上に設けられた第４の上部積層体３９５、第４の下部積層体３９６をそれぞれ分離することができる。
本発明においては、分離部材３１０の上部及び下部においてそれぞれ同様な製造工程を行っているため、分離部材を中心にして分離された各積層体３９５、３９６の構造は、互いに同一である。例えば、分離された第４の上部積層体３９５と第４の下部積層体３９６との上下面には、それぞれ薄膜状の第２の導電層３３２、３８１、３８２が設けられ、前記第４の積層体の内部には、所定の形状を有する導電性回路パターン３５１、３５２、３６１、３６２と絶縁層３４３、３４４、３４５、３４６とが、少なくともｎ層以上交互に積層される構造であることができる。
この時、分離された第４の上部積層体３９５及び第４の下部積層体３９６のそれぞれに含まれる導電性回路パターン３３２、３５１、３５２、３６１、３６２、３８１、３８２が上下方向に非対称な構造を有する場合でも、上述の製造工程中において、それぞれ上部積層体と下部積層体との間の上下対称構造が維持されているため、製造工程中に発生する撓み特性を最小に抑えることができる。また、種々の構造を有するプリント回路基板を同時に製作することができる。
７）次に、分離された各積層体の垂直方向に貫通するスルーホールを少なくとも１つ以上形成する（図９参照）。
スルーホール３９０は、後にメッキ工程を通じて層間導通のために形成される。なお、スルーホールの位置や形状、個数は、特に制限されず、必要によって自由に調整することができる。
前記スルーホール３９０は、当業界における常法で形成することができ、例えば、機械的なドリル又はレーザーなどを用いることができる。レーザーを用いる場合は、図示していないが、ビアホールが形成されるべき部位にレーザーを照射してビアホールを形成する方法を用いることもできる。このようにスルーホール又はビアホールを形成した後、前記ホールを加工する過程において内壁に形成される不純物を除去する後処理工程をさらに含むことができる。これにより、後工程であるメッキ工程の効率が向上し、その結果、製品の信頼性を向上することができる。
８）スルーホールが形成された積層体の上下面のそれぞれに設けられた第２の導電層にメッキを施した後、回路パターンを形成する（図９参照）。
図９に示されるように、第４の上部積層体３９５の上下面のそれぞれに位置する第２の導電層３３２、３８１は、薄膜状であるため、シード（ｓｅｅｄ）３３２、３８１として使用することで、希望の厚さを有するメッキ層３８３、３８４をさらに形成することができる。一例として、前記第２の導電層は、微細回路（５０ピッチ）の配線形成が可能である。なお、スルーホール３９０においてもメッキが施されるので、電気的に導通される。
その後、図１０に示されるように、所定の形状を有する回路パターン３８５、３８６を形成し、分離された各積層体の上に、当業界における通常のプリント回路基板の製造工程、例えば、ソルダーレジスト形成工程、エッチング及び配線工程、電磁素子実装工程などをさらに行うことで、プリント回路基板の製作が完了する。
一方、上述のプリント回路基板の製造方法としては、上述の各ステップを順次行って製造する方法の他に、設計仕様に応じて各工程のステップを変更又は選択的に混用して行うことができる。
なお、プリント回路基板の撓み現象は、プリント回路基板の実装時において、工程性及び生産性に大きな影響を与え、しかも、パッケージ組み立て工程中における移送誤差又はプリント回路基板の電気的な導通不良をもたらすことがあり得るので、非常に重要なファクターであるといえる。プリント回路基板は、種々の材料が積層されてなる構造物であって、撓み現象の主な原因は、各積層材料の熱膨張係数（ＣＴＥ）の差であり、その他、影響を及ぼす原因として、各材料の弾性係数（ヤング率）、工程中における温度の変化、吸湿、機械的な荷重などが知られている。
前述のようにプリント回路基板の撓み特性は、主に積層材料間の熱膨張及び収縮の差と荷重により発生されているため、本発明は、その差を減らすため、多層に積層される積層材料の組成と厚さ（ｄｉｅｌｅｃｔｒｉｃ ｔｈｉｃｋｎｅｓｓ ｃｏｎｔｒｏｌ）、熱膨張係数（ＣＴＥ）などの物性を変化させて撓み特性を最小に抑えることに他の特徴がある。
このため、本発明においては、上述の製造工程における２）〜５）の積層ステップにおいて使用される少なくとも２つの絶縁部材として、前記絶縁部材を構成する樹脂の含有量（Ｒｅｓｉｎ ｃｏｎｔｅｎｔｓ）、構成樹脂の材質や組成、絶縁部材を構成する成分の熱膨張係数（ＣＴＥ）、絶縁部材の厚さ、又はこれらの全部を異ならせて構成されるものを使用することができる。
前記プリント回路基板の撓み度合いを制御するための本発明の一実施例は、下記の通りである。
まず、各製造工程におけるプリント回路基板形成用の積層体又は最後に得られるプリント回路基板の撓み度合いを予測又は実測する。
この後、予測または実測された撓み値が（＋）の値であれば、以後の積層工程では、絶縁部材として、（＋）値を補正できる構成を有する絶縁部材を使用する。例えば、i）樹脂の含有量がより少なく、ii）厚さがより小さく、又は、iii）熱膨張係数（ＣＴＥ）がより低くなるように調節された絶縁部材を使用することができる。
逆に、予測又は実測された撓み値が（−）の値であれば、以後の積層工程では、i）樹脂の含有量がより高く、ii）熱膨張係数がより高く、及び／又は、iii）厚さがより厚くなるように調節された絶縁部材を使用することで、撓み度合いを補正することができる。
本発明においては、多層に積層される２つ以上の絶縁部材のＣＴＥのマッチング、又は、樹脂の含有量、樹脂の厚さなどのような誘電体厚さの調節（ｄｉｅｌｅｃｔｒｉｃ ｔｈｉｃｋｎｅｓｓ ｃｏｎｔｒｏｌ）を通じての撓み制御を例示しているが、その他、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）コアを使用しないコアレス形態のプリント回路基板において多層に積層される導電層及び／又は導電性回路パターンの厚さを互いに異ならせて構成することで、撓み度合いを改善することも本発明の範疇に属する。
従って、本発明によれば、上述の製造工程中における撓み現象を最小に抑えると共に、分離工程で得られたプリント回路基板形成用の中間体又は最後に得られたプリント回路基板のいずれにおいても、撓み特性が画期的に改善されることがわかる。
以上、実施例を中心に説明してきたが、これらは本発明の例示に過ぎないもので、本発明が属する技術分野で通常の知識を有する者であれば、本実施例の本質的な特性から逸脱しない範囲内で、例示していない種々の変更又は応用を行うことができる。例えば、実施例において具体的に示された各構成要素は、変更して実施することができる。なお、このような変更及び応用による差異は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
Claims (13)
- （ａ）分離用絶縁部材の上下面のそれぞれに、互いに分離可能な第１の導電層及び第２の導電層が順次設けられた分離部材を準備するステップ；
（ｂ）前記分離部材の上下面のそれぞれに、第１の絶縁部材とパターン形成用の第１の導電層とを順次積層するステップ；
（ｃ）積層された第１の導電層の一領域に第１の導電性回路パターンを形成するステップ；
（ｄ）形成された第１の導電性回路パターンの上に、それぞれ第２の絶縁部材とパターン形成用の第２の導電層とを順次積層して圧着するステップ；
（ｅ）前記ステップ（ｃ）〜（ｄ）を繰り返して導電性回路パターンがｎ層以上積層された積層体を形成するステップ（但し、ｎは１〜１０の自然数である）；及び
（ｆ）前記分離部材から分離用絶縁部材と第１の導電層とを取り外して第２の導電層が設けられた積層体をそれぞれ分離するステップ；
を含むことを特徴とするプリント回路基板の製造方法。 - 前記分離部材の第２の導電層は、積層体に設けられて配線を形成し、第１の導電層は、第２の導電層と分離されることを特徴とする請求項１に記載のプリント回路基板の製造方法。
- 前記第１の導電層及び第２の導電層の厚さは、それぞれ８μｍ〜７０μｍの範囲であり、第１の導電層の厚さが、第２の導電層に比べて大きいことを特徴とする請求項１に記載のプリント回路基板の製造方法。
- 前記ステップ（ｅ）において形成された積層体の最上下面のそれぞれに位置するパターン形成用の導電層は、単層または２層以上の多層構造であることを特徴とする請求項１に記載のプリント回路基板の製造方法。
- 前記多層構造のパターン形成用導電層が互いに分離可能な第２の導電層と第１の導電層であれば、前記ステップ（ｆ）に進むことを特徴とする請求項４に記載のプリント回路基板の製造方法。
- 前記ステップ（ｆ）において、分離部材を中心に上部及び下部においてそれぞれ分離された積層体の構造は、互いに同一であることを特徴とする請求項１に記載のプリント回路基板の製造方法。
- 前記ステップ（ｆ）において分離された積層体は、上下部の面にそれぞれ第２の導電層が位置し、前記積層体の内部には、所定の形状を有する導電性回路パターンと絶縁層とがｎ層以上交互に積層されていることを特徴とする請求項６に記載のプリント回路基板の製造方法。
- 前記分離された各積層体の垂直方向に貫通するスルーホールを少なくとも１つ以上形成するステップをさらに含むことを特徴とする請求項７に記載のプリント回路基板の製造方法。
- 前記分離された各積層体の上下面のそれぞれに設けられる第２の導電層をメッキし、回路パターンを形成するステップをさらに含むことを特徴とする請求項８に記載のプリント回路基板の製造方法。
- 請求項１乃至９のうちのいずれか１項に記載の方法により製造されたプリント回路基板。
- 分離用絶縁部材の上下面のそれぞれに、互いに分離可能な第１の導電層と第２の導電層とが順次設けられた分離部材；
前記分離部材の上下面のそれぞれに順次積層される積層用絶縁部材；及び
前記絶縁部材の上下面のぞれぞれに順次積層される導電層；
を含むプリント回路基板形成用積層体。 - 前記第１の導電層と第２の導電層とは、これらの層間に粘着層が設けられ、０．０２ｋｇｆ／ｃｍ以上の力が加えられると、第１の導電層と第２の導電層とが分離されることを特徴とする請求項１１に記載のプリント回路基板形成用積層体。
- 請求項１１に記載のプリント回路基板形成用積層体を含むプリント回路基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2010-0110024 | 2010-11-05 | ||
| KR1020100110024A KR101282965B1 (ko) | 2010-11-05 | 2010-11-05 | 신규 인쇄회로기판 및 이의 제조방법 |
| PCT/KR2011/008369 WO2012060657A2 (ko) | 2010-11-05 | 2011-11-04 | 신규 인쇄회로기판 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013541856A true JP2013541856A (ja) | 2013-11-14 |
| JP5955331B2 JP5955331B2 (ja) | 2016-07-20 |
Family
ID=46024971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013537614A Active JP5955331B2 (ja) | 2010-11-05 | 2011-11-04 | 新規なプリント回路基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20130299227A1 (ja) |
| JP (1) | JP5955331B2 (ja) |
| KR (1) | KR101282965B1 (ja) |
| WO (1) | WO2012060657A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014150250A (ja) * | 2013-01-09 | 2014-08-21 | Hitachi Chemical Co Ltd | 配線基板の製造方法及び支持材付き積層体 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITMI20120194A1 (it) * | 2012-02-13 | 2013-08-14 | Cedal Equipment Srl | Miglioramenti nella fabbricazione di pile di laminati plastici multistrato per circuiti stampati |
| KR101514539B1 (ko) | 2013-08-29 | 2015-04-22 | 삼성전기주식회사 | 전자부품 내장기판 |
| KR101932326B1 (ko) * | 2016-12-20 | 2018-12-24 | 주식회사 두산 | 인쇄회로기판 및 이의 제조방법 |
| US11062985B2 (en) * | 2019-08-01 | 2021-07-13 | Advanced Semiconductor Engineering, Inc. | Wiring structure having an intermediate layer between an upper conductive structure and conductive structure |
| CN111629536B (zh) * | 2020-05-22 | 2023-10-27 | 东莞联桥电子有限公司 | 一种偶数多层电路板的压合制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353659A (ja) * | 2004-06-08 | 2005-12-22 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
| JP2006039231A (ja) * | 2004-07-27 | 2006-02-09 | Matsushita Electric Works Ltd | 光電気配線混載基板の製造方法 |
| JP2007158174A (ja) * | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
| JP2007165810A (ja) * | 2005-12-16 | 2007-06-28 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JP2007300147A (ja) * | 2007-08-21 | 2007-11-15 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
| JP2009032918A (ja) * | 2007-07-27 | 2009-02-12 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と電子部品装置及びその製造方法 |
| JP2010098086A (ja) * | 2008-10-16 | 2010-04-30 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP4473935B1 (ja) * | 2009-07-06 | 2010-06-02 | 新光電気工業株式会社 | 多層配線基板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332304B1 (ko) * | 1999-05-31 | 2002-04-12 | 정해원 | 다층 인쇄회로기판 제조방법 |
| JP4866268B2 (ja) * | 2007-02-28 | 2012-02-01 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品装置の製造方法 |
| JP5092662B2 (ja) * | 2007-10-03 | 2012-12-05 | 凸版印刷株式会社 | 印刷配線板の製造方法 |
| KR101025520B1 (ko) * | 2008-11-26 | 2011-04-04 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
-
2010
- 2010-11-05 KR KR1020100110024A patent/KR101282965B1/ko active IP Right Grant
-
2011
- 2011-11-04 WO PCT/KR2011/008369 patent/WO2012060657A2/ko active Application Filing
- 2011-11-04 US US13/883,424 patent/US20130299227A1/en not_active Abandoned
- 2011-11-04 JP JP2013537614A patent/JP5955331B2/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353659A (ja) * | 2004-06-08 | 2005-12-22 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
| JP2006039231A (ja) * | 2004-07-27 | 2006-02-09 | Matsushita Electric Works Ltd | 光電気配線混載基板の製造方法 |
| JP2007158174A (ja) * | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
| JP2007165810A (ja) * | 2005-12-16 | 2007-06-28 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JP2009032918A (ja) * | 2007-07-27 | 2009-02-12 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と電子部品装置及びその製造方法 |
| JP2007300147A (ja) * | 2007-08-21 | 2007-11-15 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
| JP2010098086A (ja) * | 2008-10-16 | 2010-04-30 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP4473935B1 (ja) * | 2009-07-06 | 2010-06-02 | 新光電気工業株式会社 | 多層配線基板 |
| JP2011014847A (ja) * | 2009-07-06 | 2011-01-20 | Shinko Electric Ind Co Ltd | 多層配線基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014150250A (ja) * | 2013-01-09 | 2014-08-21 | Hitachi Chemical Co Ltd | 配線基板の製造方法及び支持材付き積層体 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120048409A (ko) | 2012-05-15 |
| US20130299227A1 (en) | 2013-11-14 |
| KR101282965B1 (ko) | 2013-07-08 |
| WO2012060657A3 (ko) | 2012-09-07 |
| JP5955331B2 (ja) | 2016-07-20 |
| WO2012060657A2 (ko) | 2012-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8536460B2 (en) | Composite double-sided copper foil substrates and flexible printed circuit board structures using the same | |
| JP5955331B2 (ja) | 新規なプリント回路基板及びその製造方法 | |
| KR101884430B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| WO2006080073A1 (ja) | 多層回路基板の製造方法、多層回路基板 | |
| CN101257773B (zh) | 多层印刷电路板的制造方法 | |
| TWI466610B (zh) | 封裝結構及其製作方法 | |
| KR20160080855A (ko) | 다층 경연성 인쇄회로기판 및 그 제조방법 | |
| KR100957787B1 (ko) | 다층 기판 제조 방법 및 다층 기판 | |
| TW201448682A (zh) | 配線基板及其製造方法 | |
| US9338883B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| TWI519225B (zh) | 多層軟性線路結構的製作方法 | |
| WO2015010400A1 (zh) | 印制电路板子板及印制电路板的制造方法和印制电路板 | |
| KR101932326B1 (ko) | 인쇄회로기판 및 이의 제조방법 | |
| KR101537837B1 (ko) | 신규 인쇄회로기판 및 이의 제조방법 | |
| KR20110113980A (ko) | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 | |
| WO2018037434A1 (ja) | 回路基板の製造方法 | |
| JPH05315758A (ja) | 多層フレキシブル回路基板およびその製法 | |
| KR100975927B1 (ko) | 패키지 기판 제조방법 | |
| KR101097504B1 (ko) | 다층 인쇄 회로 기판의 제조방법 | |
| WO2015083216A1 (ja) | 多層基板、及び、その製造方法 | |
| TWI519224B (zh) | 多層軟性線路結構的製作方法 | |
| JP7479162B2 (ja) | 多層配線基板及びその製造方法 | |
| KR100807796B1 (ko) | 미세 패턴용 연성다층인쇄회로기판 | |
| CN102958293A (zh) | 具有断差结构的电路板的制作方法 | |
| JP2010205809A (ja) | 多層プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150926 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151030 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160614 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5955331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |