KR101537837B1 - 신규 인쇄회로기판 및 이의 제조방법 - Google Patents

신규 인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101537837B1
KR101537837B1 KR1020110003672A KR20110003672A KR101537837B1 KR 101537837 B1 KR101537837 B1 KR 101537837B1 KR 1020110003672 A KR1020110003672 A KR 1020110003672A KR 20110003672 A KR20110003672 A KR 20110003672A KR 101537837 B1 KR101537837 B1 KR 101537837B1
Authority
KR
South Korea
Prior art keywords
conductive layer
conductive
layer
separating member
circuit board
Prior art date
Application number
KR1020110003672A
Other languages
English (en)
Other versions
KR20120082276A (ko
Inventor
정은용
조경운
어태식
Original Assignee
주식회사 두산
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 두산 filed Critical 주식회사 두산
Priority to KR1020110003672A priority Critical patent/KR101537837B1/ko
Priority to PCT/KR2012/000315 priority patent/WO2012096537A2/ko
Publication of KR20120082276A publication Critical patent/KR20120082276A/ko
Application granted granted Critical
Publication of KR101537837B1 publication Critical patent/KR101537837B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/12Gas jars or cylinders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L9/00Supporting devices; Holding devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2200/00Solutions for specific problems relating to chemical or physical laboratory apparatus
    • B01L2200/02Adapting objects or devices to another
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2200/00Solutions for specific problems relating to chemical or physical laboratory apparatus
    • B01L2200/08Ergonomic or safety aspects of handling devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00Additional constructional details
    • B01L2300/02Identification, exchange or storage of information
    • B01L2300/025Displaying results or values with integrated means
    • B01L2300/028Graduation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00Additional constructional details
    • B01L2300/08Geometry, shape and general structure
    • B01L2300/0832Geometry, shape and general structure cylindrical, tube shaped
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Clinical Laboratory Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 도전성 분리부재; 상기 도전성 분리부재의 상하면 각각에 순차적으로 적층되는 적층용 절연부재; 및 상기 적층용 절연부재의 상하면 각각에 순차적으로 적층되는 도전층을 포함하며, 상기 도전성 분리부재는 제1도전층;과 상기 제1도전층의 상하면 각각에 마련되고 제1도전층과 서로 분리 가능한 제2도전층을 포함하는 것이 특징인 인쇄회로기판 형성용 적층체, 및 상기 적층체를 포함하는 인쇄회로기판 및 이의 제조방법에 관한 것이다.
본 발명에서는 종래 단면 구조 인쇄회로 기판 구조의 응용 제한성을 뛰어넘어, 양면 또는 비대칭 구조 등의 다양한 설계가 적용 가능한 신규 다층 인쇄회로기판을 제공하여 생산성 및 경제성을 높일 수 있다.

Description

신규 인쇄회로기판 및 이의 제조방법{NOVEL PRINTED CIRCUIT BOARD AND METHOD OF PRODUCING THE SAME}
본 발명은 양면, 다층, 비대칭 구조 등의 인쇄 회로기판의 설계 자유도가 높게 발휘되면서도, 생산성 및 경제성이 확보될 수 있는 신규 인쇄회로기판 및 이의 제조방법에 관한 것이다.
인쇄회로 기판 (Printed Circuit Board, PCB)은 배선이 집적되어 다양한 소자들이 실장되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 기능을 갖는 인쇄회로기판이 제조되고 있다.
종래 단면 인쇄회로기판을 제조하는 방법으로서 분리부재를 사용하는 것이 있다. 일례로 도 1을 참조하여 설명하면, 두 개의 절연부재들 (111, 112) 사이에 분리부재 (110)를 배치시킨 후 절연부재 (111, 112)의 외면에 도전층(113, 114)을 각각 형성하고, 형성된 도전층 (113, 114)에 회로패턴을 형성한 후 분리부재 (110)를 기준으로 하여 절연부재 (111, 112)를 분리시키는 것이다.
이러한 제조방법은, 전자소자가 절연부재에 실장되고, 절연부재에 형성된 관통홀을 통과하는 와이어에 의해 접속단자에 연결되는 단면 구조의 인쇄회로기판을 제조하는 것으로만 한정되는 문제점이 있다. 또한 절연부재의 수지 함량 (resin contents)에 따라 분리부재 면에 주름 발생 가능성이 높을 뿐만 아니라 수지 함량이나 다른 방법을 이용하여도 휘어짐 (warpage) 특성을 제어하기가 어려웠다.
따라서 양면, 다층, 비대칭 구조 등의 다양한 설계 적용이 가능할 뿐만 아니라, 생산성과 경제성이 확보되는 신규 구조의 인쇄회로기판의 개발이 절실히 요구되고 있는 실정이다.
이에, 본 발명은 다층, 양면, 비대칭 구조 등의 다양한 설계 적용이 가능할 뿐만 아니라 제조공정의 간편성, 경제성을 도모할 수 있는 신규 구조의 인쇄회로기판 및 이의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기한 기술적 과제를 달성하기 위해, 본 발명은 신규 구조의 인쇄회로 기판을 제조하기 위한 중간체로서, 도전성 분리부재; 상기 도전성 분리부재의 상하면 각각에 순차적으로 적층되는 적층용 절연부재; 및 상기 적층용 절연부재의 상하면 각각에 순차적으로 적층되는 도전층을 포함하며, 상기 도전성 분리부재는 제1도전층;과 상기 제1도전층의 상하면 각각에 마련되고 제1도전층과 서로 분리 가능한 제2도전층을 포함하는 것이 특징인 인쇄회로기판 형성용 적층체 및 상기 적층체를 포함하는 인쇄회로기판을 제공한다.
여기서, 상기 도전성 분리부재는 절연부재-프리형 (prepreg-free)인 것이 바람직하다.
상기 도전성 분리부재의 제2도전층은 적층체에 부착되어 배선을 형성하고, 제1도전층은 제2도전층과 분리되는 것이 바람직하다.
상기 제1도전층의 두께는 제2도전층 보다 큰 것이 바람직하며, 상기 제1도전층의 두께는 18 ㎛ 내지 400 ㎛ 범위이며, 제2도전층의 두께는 2 ㎛ 내지 70 ㎛ 범위일 수 있다.
이때 상기 제1도전층과 제2도전층은 이들의 계면상에 점착층이 포함되고, 0.02 kgf/cm 이상의 힘을 가하면 제1도전층과 제2도전층이 서로 분리되는 것이 바람직하다.
본 발명의 신규 구조의 인쇄회로기판은, (a) 제1도전층의 상하면 각각에, 상기 제1도전층과 서로 분리 가능한 제2도전층이 마련된 도전성 분리부재를 준비하는 단계; (b) 상기 도전성 분리부재의 상하면 각각에 제1절연부재와 패턴형성용 제1도전층을 순차적으로 적층하는 단계; (c) 적층된 제1도전층의 일 영역에 제1도전성 회로패턴을 형성하는 단계; (d) 형성된 제1도전성 회로패턴 상에 각각 제2절연부재와 패턴형성용 제2도전층을 순차적으로 적층하고 압착하는 단계; (e) 상기 (c)~(d) 단계를 반복하여 도전성 회로패턴이 n층 이상 적층된 적층체를 형성하는 단계 (여기서, n은 1 내지 10 사이의 자연수임); 및 (f) 상기 도전성 분리부재의 제1도전층을 탈착시켜, 도전성 분리부재의 제2도전층이 상하면에 각각 부착된 적층체를 분리하는 단계를 포함하여 제조될 수 있다.
상기 (e) 단계에서 형성된 적층체의 최상하면 각각에 위치하는 패턴형성용 도전층은 단일층 또는 2층 이상의 다층 구조일 수 있다.
이때, 상기 다층 구조의 패턴형성용 도전층이 서로 분리 가능한 제2도전층과 제1도전층이면 상기 (f) 단계로 이어질 수 있다.
상기 (f)단계에서 도전성 분리부재를 중심으로 상부 및 하부에서 각각 분리된 적층체의 구조는 서로 동일한 것일 수 있다.
상기 분리된 각 적층체의 수직 방향으로 관통하는 관통홀을 적어도 하나 이상 형성하는 단계를 더 포함할 수 있다.
또한 상기 분리된 각 적층체의 상하면 각각에 마련되는 제2도전층을 도금하고 회로패턴을 형성하는 단계를 더 포함할 수 있다.
본 발명은 전술한 제조방법에 의해 제조된 인쇄회로기판을 제공한다.
본 발명에서는 절연부재 (prepreg)-프리형 도전성 분리부재를 사용하므로, 절연부재 사용에 따른 도전층의 주름 발생이 근본적으로 방지되고, 공정성 및 경제성을 높일 수 있다. 또한 분리부재 사용으로 인해, 복수 개의 인쇄회로기판을 동시에 제작할 수 있어 제조공정의 생산성을 향상시킬 수 있다.
본 발명에 따른 인쇄회로기판의 제조방법은 단면 인쇄회로기판 이외에, 양면이나 비대칭, 다층 구조의 인쇄회로기판 구조에 적용 가능하므로 인쇄회로기판의 설계 자유도가 높다.
아울러, 동박 적층판 (CCL)을 적용하지 않는 코어리스(coreless) 구조를 적용할 수 있으므로, 인쇄회로기판의 두께를 현저히 감소시킬 수 있다.
나아가, 인쇄회로기판의 비대칭 구조로 초래되는 제조공정 중의 휘어짐 및 최종물로서의 구조적 휘어짐 특성을 최소화하여 제조 용이성을 확보할 수 있다.
도 1은 종래 기술에 따른 단면 인쇄회로기판의 구성을 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 구성을 나타내는 단면도이다.
도 3 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도들이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 이때 본 명세서에서 "제1", "제2" 등의 용어는 임의의 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 인쇄 회로기판에 대하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 구성을 나타내는 단면도이다.
본 발명의 일 실시예에 따른 인쇄회로기판 (200)은, 도 2에 도시된 바와 같이, 절연 기재부 (201); 상기 기재부의 상면에 위치하는 상부 도전성 회로패턴부 (210); 상기 기재부의 하면에 위치하는 하부 도전성 회로패턴부 (220)와 상기 절연기재부 (201), 상부 도전성 회로패턴부 (210) 및 하부 도전성 회로패턴부 (220)가 전체적으로 관통되도록 마련되며, 이들을 전기적으로 연결하기 위한 적어도 하나 이상의 관통홀 (260)을 포함하는 구조를 갖는다.
여기서, 상부 도전성 회로패턴부 (210)와 하부 도전성 회로패턴부 (220)는 각각 독립적으로 단일층 (mono-layer) 이거나 또는 단위층이 2층 이상 적층된 다층 구조 (multi-layer) 일 수 있다.
이때 상기 단위층 (220, 230, 240, 250)은 소정의 형상을 갖는 도전성 회로패턴이 포함된 단일층을 지칭하는 것으로서, 각 단위층은 절연층을 포함하는 형태 (230, 240)이거나 또는 포함하지 않는 형태 (220, 250) 일 수 있다.
또한, 상기 각 단위층 (220, 230, 240, 250)에 포함되는 각 도전성 회로패턴 (232, 242, 251, 252)은 이의 두께, 형상, 구조 또는 이들 모두가 상이하게 구성되어 서로 비대칭 구조를 가질 수 있다.
상기 절연 기재부 (201) 및 각 단위층에 포함되는 절연층 (231, 241)은 각각 독립적으로 구성수지의 함량, 구성수지의 재질, 절연층의 열팽창계수, 절연층의 두께 또는 이들 모두가 상이하게 구성될 수 있다. 이를 통해 제조 공정 중에 발생되는 인쇄회로기판 및 이의 중간체의 휘어짐(warpage) 현상을 본 발명의 인쇄회로기판 형성용 적층체를 사용하여 최소화할 수 있다.
도 2는 상부 도전성 회로 패턴부 (210)가 다층 구조인 경우를 예시한 것에 불과할 뿐이며, 그 외 하부 도전성 회로 패턴부 (220), 또는 이들 모두 (210, 220)가 각각 다층 구조인 경우 역시 본 발명의 범주에 속한다.
종래에는 휘어짐 (warpage) 문제점을 최소화하기 위해 동박적층판 (CCL)을 적용하여 대칭 구조를 갖는 인쇄회로기판 만을 제한적으로 제작할 수 밖에 없었다. 이에 비해, 본 발명에서는 동박 및 절연층의 두께가 각각 상이하게 구성되거나 또는 층수의 제약이 없는 다층구조의 인쇄 회로기판을 자유롭게 설계하고, 휘어짐 문제 없이 제작할 수 있다는 이점이 있다.
한편, 도 3 내지 도 10은 도 2에 도시된 인쇄회로기판의 제조방법을 공정 순서대로 도시한 공정 단면도이다.
이하, 첨부된 도 3 내지 도 10을 참조하여 본 발명의 일 실시예에 따른 인쇄 회로기판의 제조공정에 대하여 상세히 설명한다. 이때 하기에 설명되는 각 제조공정은 분리부재를 중심으로 하여 분리부재의 상부 및 하부 모두에 각각 동일하게 진행되는 것이 바람직하다.
1) 도전성 분리부재 (310)를 준비한다.
도 3을 참조하여 보면, 도전성 분리부재 (310)는 제1도전층 (321)의 상하면 각각에, 상기 제1도전층과 서로 분리 가능한 제2도전층 (331)이 마련된 형태이다.
종래 분리부재는 프리프레그 (prepreg) 등의 고분자계 절연부재를 주로 사용하였다. 이러한 고분자계 절연부재는 공정 중에 가해지는 온도변화, 흡습, 기계적 하중 등에 영향을 많이 받게 되므로, 절연부재 상에 형성되는 도전층의 성형성이 저하되어 최종 인쇄회로기판의 제품 신뢰성이 저하되는 문제점이 발생하게 된다. 또한 절연부재 상에 도전층을 형성한 후 상기 절연부재를 탈착하는 공정이 필수적으로 요구되므로, 제조공정의 복잡성 및 양산성 저하가 초래된다.
이에 비해, 본 발명에서는 절연부재-프리형 도전성 분리부재를 사용하는 것을 특징으로 한다.
본 발명의 도전성 분리부재는 고분자계 절연부재를 사용하지 않으므로, 공정 중 가해지는 조건 변화에도 안정적으로 사용될 수 있으며, 이로 인해 인쇄회로기판으로서 요구되는 기본 제품 물성을 충분히 확보할 수 있다. 또한 절연부재를 투입하고 제거하는 제조공정이 보다 단순화되고, 절연부재 사용에 따른 비용이 절감되어 공정성 및 경제성을 향상시킬 수 있다는 이점이 있다.
상기 도전성 분리부재 (310)에 포함되는 제1도전층 (321)은 제2도전층(331)을 보호하며, 이의 상부 및 하부에 각각 적층되는 적층체를 물리적으로 지지하는 역할을 한다. 또한 분리단계에서 제2도전층(331)으로부터 분리되는 기능을 한다. 반면, 제2도전층 (331)은 적층체를 구성하는 상부 절연부재 (341) 및 하부 절연부재 (342)에 각각 부착된 후 시드층(seed)으로 작용하여 배선을 형성하는 기능을 한다.
상기 도전성 분리부재용 제1도전층 (321)과 제2도전층 (331)은 각각 도전성 물질로 구성되는 금속 박막 형태를 가지며, 구리(copper) 재질일 수 있다.
또한 상기 제1도전층 (321)과 제2도전층 (331)은 이들 층 사이에 점착층을 포함하기 때문에, 내열성 및 방청성을 갖는다. 특히 상기 점착층에 포함된 점착성분으로 인해, 일반적인 상태에서는 다른 기재와 안정적으로 부착될 수 있는 반면, 0.02 kgf/cm 이상, 바람직하게는 0.02 내지 0.045 kgf/cm 범위의 힘을 가하는 경우 물리적 손상 없이 제1도전층과 제2도전층이 서로 분리될 수 있다.
제2도전층(331)을 보호하기 위해서, 상기 제1도전층 (321)의 두께는 제2도전층 (331) 보다 큰 것이 바람직하다. 일례로, 제1도전층의 두께는 18 ㎛ 내지 400 ㎛ 범위일 수 있으며, 제2도전층의 두께는 2 ㎛ 내지 70 ㎛ 범위일 수 있다. 그러나 이에 한정되는 것은 아니다.
2) 상기 도전성 분리부재의 상하면 각각에 제1절연부재와 패턴형성용 제1도전층을 순차적으로 적층하여 제1적층체를 형성한다 (도 3 참조).
제1적층체 (300)는 전술한 분리부재 (310)의 상하면 각각에 순차적으로 적층되는 적층용 제1절연부재 (341, 342); 및 상기 적층용 제1절연부재의 상하면 각각에 순차적으로 적층되는 제1도전층 (351, 352)을 포함하는 구조이다.
이때 제1절연부재와 패턴형성용 제1도전층은 도전성 분리부재 (310)를 중심으로 상부 및 하부에 각각 독립적으로 배치되기 때문에, 상기 제1절연부재와 패턴형성용 제1도전층은 각각 제1상부 절연부재 (341)와 제1하부 절연부재 (342); 패턴형성용 제1상부 도전층 (351)과 제1하부 도전층 (352)로 구분될 수 있다. 이하, 도전성 분리부재를 중심으로 상부 및 하부에 각각 사용되는 본 발명의 또 다른 구성 또한 동일하게 구분될 수 있다.
도 3을 참조하여 보다 상세히 설명하면, 패턴형성용 제1 상부 도전층 (351), 제1상부 절연부재 (341), 도전성 분리부재 (310), 제1하부 절연부재 (342) 및 패턴형성용 제1 하부 도전층 (352)을 각각 순차적으로 적층한다.
이때 상기 제1상부 절연부재 (341) 및 제1하부 절연부재 (342)는 서로 연결되는 각 층을 전기적으로 절연시키면서, 인쇄회로기판의 외관을 형성하고 내구력을 제공하는 기능을 한다.
상기 제1절연부재 (341, 342)는 점착 특성을 갖는 열경화성 수지를 제한 없이 사용할 수 있으며, 폴리이미드 (PI) 등의 연성소재; 유리섬유 (glass fabric), BT, 에폭시, 페놀수지 등의 혼합재료를 이용하는 강성 소재 등일 수 있다. 사용 가능한 절연부재의 비제한적인 예로는, 유리섬유가 포함된 에폭시 수지, 페놀 수지; 카본에 에폭시를 적층하여 형성된 반경화 상태의 프리프레그 (prepreg) 또는 이들의 혼합 형태 등이 있다.
상기 패턴형성용 제1 상부 도전층 (351)과 제1 하부 도전층 (352)은 내층에서의 전기적 도통 기능 뿐만 아니라 열 통로 (Heat path) 기능을 추가로 한다. 상기 도전층 (351, 352)의 두께 범위는 8 ㎛ 내지 70 ㎛ 범위일 수 있으며, 1 온스(Oz) 이상으로 형성될 수도 있다.
본 발명에서는 제1 상부 도전층 (351), 제1상부 절연부재 (341), 도전성 분리부재 (310), 제1하부 절연부재 (342) 및 제1 하부 도전층 (352)이 순차적으로 적층되는 것을 예시하여 설명하고 있으나, 필요에 따라 이들의 적층 순서가 일부 변형되거나 또는 선택적으로 혼용되는 것도 본 발명의 범주에 속한다.
3) 적층된 제1도전층의 일 영역에 소정의 형상을 갖는 제1도전성 회로패턴을 형성한다 (도 4 참조).
도전성 분리부재를 중심으로 상부 및 하부 각각에 대칭적으로 형성되는 제1도전성 회로패턴은 제1상부 도전성 회로패턴 (351)과 제1하부 도전성 회로패턴 (352)으로 구분된다.
상기 회로패턴을 형성하는 방법은 특별히 제한되지 아니하며, 당 업계에 알려진 통상적인 방법에 따라 수행될 수 있다.
4) 제1적층체의 최상부 및 하부에 위치하는 제1도전성 회로패턴 상에 각각 제2절연부재와 패턴형성용 제2도전층을 순차적으로 적층하고 압착하여 제2적층체를 형성한다 (도 4~5 참조).
도 4 - 도 5을 참조하여 상기 제조단계의 보다 구체적인 일 실시예를 들면, 제1상부 절연부재 (341)의 상면에 형성된 제1 상부 도전성 회로패턴 (351) 상에, 제2상부 절연부재 (343)와 패턴형성용 제2상부 도전층 (361)을 순차적으로 적층한다. 마찬가지로, 제1하부 절연부재 (342)의 하면에 형성된 제1하부 도전성 회로패턴 (352) 상에, 제2하부 절연부재 (344)와 패턴형성용 제2하부 도전층(362)을 순차적으로 적층한다. 이후 이들을 압착시켜 제2 상부 적층체 (391)와 제2하부 적층체 (392)를 형성한다. 이후 3) 단계에서와 같이 도전성 회로 패턴을 형성한다.
5) 상기 제2적층체 (391, 392)의 최상하부 면에 적층된 제2 상부 도전층 (361) 및 제2 하부 도전층 (362)이 단일 도전층 (single layer)이면, 상기 3)~4) 단계를 순차적으로 n회 반복 수행하여 도전성 회로패턴이 n층 이상 적층된 제n적층체를 형성한다. 이때 n은 1 내지 10 사이의 자연수이다.
일례로, 제1적층체로부터 1회 반복 수행할 경우, 제2 상부 적층체 (391)와 제2 하부 적층체 (392)는 각각 적어도 1층 이상, 바람직하게는 2개의 상부 및 하부 도전성 회로패턴 (351, 352, 361, 362)과 2개의 상하부 절연층 (343, 344, 341, 342)을 포함하는 구조일 수 있다.
이때 상기 패턴형성용 제2 도전층 (361, 362)으로서 서로 분리되지 않은 다층의 도전층이 적용되더라도, 필요에 따라 상기 3)~4) 단계를 반복 수행할 수 있다.
한편 도 6 ~ 도 7은 상기 제2적층체 상에 적층되는 도전층으로서 다층 구조의 패턴형성용 도전층이 도입되어 상기 3)~4) 단계를 1회 반복 수행하는 과정을 도시한 것이다.
상기 제조단계의 일 실시예를 들면, 제2 상부 도전성 회로패턴 (361) 상에 제3상부 절연부재 (345)와 패턴형성용 제3 상부 도전층 (370)을; 제2하부 도전성 회로패턴 (362) 상에 제3하부 절연부재 (346)와 패턴형성용 제3하부 도전층 (380)을 각각 적층한 후 압착시켜 제3상부 적층체 (393)와 제3하부 적층체 (394)를 형성한다.
여기서, 상기 패턴형성용 제3 상부 도전층 (370)과 제3 하부 도전층 (380)이 2층 이상의 다층 구조 (multi-layer)이면서, 상기 도전성 분리부재 (310)와 동일하게 서로 분리 가능한 제2도전층 (381, 382)과 제1도전층 (371, 372)로 구성되는 경우, 다음 공정인 분리단계로 이어질 수 있다. 이때 상기 제3 도전층 (370, 380)으로서 단일 도전층이 적층되더라도, 필요에 따라 분리단계로 이어질 수도 있다.
상기와 같이 형성된 제3상부 적층체 (393)의 상면과 제3 하부 적층체 (394)의 하면은 각각 도전성 분리부재 (310)의 제1도전층 (321)과 유사한 기능을 하는 제1도전층 (371, 372)이 배치된다.
6) 상기 도전성 분리부재 (310)에서 제1도전층 (321)을 탈착시켜, 도전성 분리부재의 제2도전층이 부착된 적층체를 각각 분리한다 (도 8 참조).
본 발명의 제3 상부 적층체 (393), 제3 하부 적층체 (394) 및 분리부재 (310)는, 공통적으로 서로 분리 가능한 제1도전층 (321, 371, 372)과 제2도전층 (331, 381, 382)을 각각 포함한다. 이러한 각 적층체와 도전성 분리부재로부터 특정 도전층만을 선택적으로 탈착하면, 동일한 구조의 적층체를 한번에 용이하게 분리할 수 있다.
도 8을 참조하여 상기 분리단계의 일 실시예를 들면, 상기 도전성 분리부재 (310)에서 제1도전층 (321)을 탈착시킴과 동시에, 제3 상부 적층체 (393)의 상면과 제3 하부 적층체 (394)의 하면에 각각 위치하는 제1도전층(371, 372) 만을 선택적으로 탈착시킴으로써, 제2도전층 (381, 382, 331)이 상하면 상에 부착된 제4 상부 적층체 (395), 제4 하부 적층체 (396)를 각각 분리할 수 있다.
본 발명에서는 도전성 분리부재 (310)의 상부 및 하부에 각각 동일한 제조단계를 수행하기 때문에, 도전성 분리부재 (310)를 중심으로 하여 분리된 각 상부 및 하부 적층체 (395, 396)의 구조는 서로 동일하다. 일례로, 분리된 제4 상부 적층체 (395)와 제4 하부 적층체 (396)는 이의 상하면에는 각각 제2도전층 (331, 381, 382)이 부착되고, 상기 제4적층체 내부에는 소정의 형상을 갖는 도전성 회로패턴 (351, 352, 361, 362)과 절연층 (343, 344, 345, 346)이 적어도 n층 이상 교번하여 적층되는 구조를 가질 수 있다.
이때 분리된 제4 상부 적층체 (395)와 제4 하부 적층체 (396) 각각에 포함되는 도전성 회로패턴 (331, 351, 352, 361, 362, 381, 382)이 상하 방향으로 비대칭 구조 (unbalanced structure)를 갖게 되더라도, 전술한 제조공정 중에서 각각 상부 적층체와 하부 적층체 간의 상하 대칭구조가 유지되기 때문에, 제조공정 중에 발생되는 휘어짐 (warpage) 특성을 최소화시킬 수 있다. 또한 다양한 구조를 갖는 인쇄회로기판이 동시에 제작될 수 있다.
7) 이후 분리된 각 적층체의 수직 방향으로 관통하는 관통홀을 적어도 하나 이상 형성한다 (도 9 참조).
관통홀 (390)은 추후 도금 공정을 통해 층간 도통을 위하여 형성된다. 이때 관통홀의 위치나 형상, 개수는 특별히 제한되지 않으며, 필요에 따라 자유롭게 조절될 수 있다.
상기 관통홀 (390)을 형성하기 위하여, 당 업계에 알려진 통상적인 방법을 사용할 수 있으며, 일례로 기계적인 드릴 또는 레이저 등을 이용할 수 있다. 레이저를 이용하는 경우 도면에 도시되지는 않았으나, 비아홀이 형성될 부위를 레이저로 조사하여 비아홀을 형성하는 방법을 이용할 수도 있다. 이와 같이 관통홀 또는 비아홀을 형성한 후, 상기 홀을 가공하는 과정에서 내벽에 형성되는 불순물을 제거하는 후처리 공정을 추가로 포함할 수 있다. 이를 통해 추후 진행되는 도금 공정의 효율을 향상시킬 수 있고, 그 결과 제품의 신뢰성을 향상시킬 수 있다.
8) 관통홀이 형성된 적층체의 상하면 각각에 마련된 제2도전층을 도금한 후 회로패턴을 형성한다 (도 9 참조).
도 9를 참조하면, 제4 상부 적층체 (395)의 상하면 각각에 위치하는 제2도전층 (331, 381)은 시드 (seed, 331, 381)로 사용되어 원하는 두께의 도금층 (383, 384)을 더 형성할 수 있다. 일례로, 상기 제2도전층은 미세회로 (50 pitch) 배선 형성이 가능하다. 이때 관통홀 (390)에도 도금되므로 전기적으로 도통하게 된다.
이후 도 10에 도시된 바와 같이, 소정의 형상을 갖는 회로패턴 (385, 386)을 형성하고 분리된 각 적층체들 상에 당 업계에 알려진 통상적인 인쇄회로기판의 제조 공정, 예컨대 솔더 레지스트 형성공정, 에칭 및 배선공정, 전자소자 실장 공정 등을 더 수행함으로써 인쇄회로기판 제작이 완료된다.
전술한 인쇄회로기판의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야 하는 것이 아니라, 설계 사양에 따라 각 공정의 단계가 변형되거나 선택적으로 혼용되어 수행될 수 있다.
한편, 인쇄회로기판의 휘어짐 (warpage) 현상은 인쇄회로기판의 실장시 공정율 및 생산성에 많은 영향을 주며, 나아가 패키지 조립 공정중에 이송오류나 인쇄회로기판이 전기적으로 도통되지 않는 불량까지도 야기할 수 있는 매우 중요한 인자이다. 인쇄회로기판은 여러 재료가 적층되어 이루어진 구조물로서, 휘어짐 현상의 주요원인은 각 적층재료의 열 팽창계수 (CTE)의 차이이며, 기타 영향을 미치는 원인으로 각 재료의 탄성계수(Young's modulus), 공정 중에 가해지는 온도변화, 흡습, 기계적 하중 등이 알려져 있다.
상기와 같이 인쇄회로기판의 휘어짐 특성은 주로 적층 재료간의 열팽창 및 수축의 차이와 하중에 의해 발생되는 것이기 때문에, 본 발명에서는 이 차이를 줄이기 위해서 다층으로 적층되는 적층 재료의 조성과 두께 (dielectric thickness control), 열팽창계수 (CTE) 등의 물성을 변화시켜 휘어짐 특성을 최소화하는 것을 또 다른 특징으로 한다.
이를 위해, 본 발명에서는 전술한 제조단계의 2~5) 적층공정에서 사용되는 적어도 2개 이상의 절연부재로서, 상기 절연부재를 구성하는 수지의 함량 (Resin contents), 구성수지의 재질이나 조성, 절연부재를 구성하는 성분의 열팽창계수 (CTE), 절연부재의 두께, 또는 이들 모두가 서로 상이하게 구성된 것을 사용할 수 있다.
상기 인쇄회로기판의 휘어짐 정도를 제어하기 위한 본 발명의 일 실시예는 하기와 같다.
우선, 각 제조단계별로 얻어지는 인쇄회로기판 형성용 적층체나 또는 최종 제조된 인쇄회로기판의 휘어짐 정도를 미리 예측하거나 또는 실측한다.
이후 예측되거나 또는 실측된 휘어짐 수치가 (+)값이면, 이후 적층 공정에 사용되는 절연부재는 (+)값을 보정할 수 있는 구성을 갖는 절연부재를 사용한다. 예컨대, i) 수지의 함량이 보다 더 적게 조절되거나, ii) 두께가 보다 더 작게 조절되거나, 또는 iii) 열팽창계수 (CTE)가 보다 더 낮게 조절된 절연부재 등을 사용할 수 있다.
반대로 예측되거나 또는 실측된 휘어짐 수치가 (-)값이면, 이후 적층 공정에는 i) 수지 함량이 보다 높게 조절되거나, ⅱ) 열팽창계수가 더 높거나 및/또는 ⅲ) 두께가 더 두껍게 조절된 절연부재를 사용함으로써 휘어짐 정도를 보정할 수 있다.
본 발명에서는 다층으로 적층되는 2개 이상의 절연부재의 CTE 매칭이나; 또는 수지 함량, 수지 두께 등과 같은 유전체 두께 조절 (dielectric thickness control)을 통해 휘어짐 제어를 예시하고 있으나, 그 외 CCL (copper clad laminate) 코어를 사용하지 않는 coreless 형태의 인쇄회로기판에서 다층으로 적층되는 도전층 및/또는 도전성 회로패턴의 두께를 서로 상이하도록 구성하여 휘어짐 특성을 개선하는 것도 본 발명의 범주에 속한다.
결과적으로, 본 발명에서는 전술한 제조공정 중에서 초래되는 휘어짐 현상을 최소화할 뿐만 아니라, 분리공정에서 얻어진 인쇄회로기판 형성용 중간체 또는 최종 제조된 인쇄회로기판의 휘어짐 특성을 모두 획기적으로 개선할 수 있다.
이상에서 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것은 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위 내에서 이상에 예시되지 않은 여러가지 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (14)

  1. 도전성 분리부재;
    상기 도전성 분리부재의 상하면 각각에 순차적으로 적층되는 적층용 절연부재; 및
    상기 적층용 절연부재의 상하면 각각에 순차적으로 적층되는 도전층을 포함하며, 상기 도전성 분리부재는
    구리(copper) 재질의 제1도전층;과
    상기 제1도전층의 상하면 각각에 마련되고 제1도전층과 서로 분리 가능한 구리 재질의 제2도전층을 포함하며,
    상기 제1도전층과 제2도전층의 층간에 점착층이 포함되고, 0.02 kgf/cm 이상의 힘을 가하면 제1도전층과 제2도전층이 분리되는 것이 특징인 인쇄회로기판 형성용 적층체.
  2. 제1항에 있어서,
    상기 도전성 분리부재는 절연부재-프리형인 것이 특징인 인쇄회로기판 형성용 적층체.
  3. 제1항에 있어서,
    상기 도전성 분리부재의 제2도전층은 적층체에 부착되어 배선을 형성하고, 제1도전층은 제2도전층과 분리되는 것이 특징인 인쇄회로기판 형성용 적층체.
  4. 제1항에 있어서,
    상기 제1도전층의 두께는 제2도전층 보다 큰 것이 특징인 인쇄회로기판 형성용 적층체.
  5. 제1항에 있어서,
    상기 제1도전층의 두께는 18 ㎛ 내지 400 ㎛ 범위이며, 제2도전층의 두께는 2 ㎛ 내지 70 ㎛ 범위인 것이 특징인 인쇄회로기판 형성용 적층체.
  6. 삭제
  7. 삭제
  8. (a) 제1도전층의 상하면 각각에, 상기 제1도전층과 서로 분리 가능한 제2도전층이 마련된 도전성 분리부재를 준비하는 단계;
    (b) 상기 도전성 분리부재의 상하면 각각에, 제1절연부재와 패턴형성용 제1도전층을 순차적으로 적층하는 단계;
    (c) 적층된 패턴형성용 제1도전층의 일 영역을 패터닝하여 제1도전성 회로패턴을 형성하는 단계;
    (d) 형성된 제1도전성 회로패턴 상에, 각각 제2절연부재와 패턴형성용 제2도전층을 순차적으로 적층하고 압착하는 단계;
    (e) 상기 (c)~(d) 단계를 반복하여 도전성 회로패턴이 n층 이상 적층되고, 그 상부에 패턴형성용 도전층이 배치된 적층체를 형성하는 단계 (여기서, n은 1 내지 10 사이의 자연수임);
    (f) 상기 (e) 단계에서 형성된 적층체의 최상하면 각각에 위치하는 패턴형성용 도전층은 단일층 또는 2층 이상의 다층 구조의 도전층으로서,
    상기 패턴형성용 도전층이 단일층인 경우 (e) 단계를 실시하거나, 또는
    상기 패턴형성용 도전층이 서로 분리 가능한 제2도전층과 제1도전층이 순차적으로 배치된 다층 구조의 도전층인 경우 (g) 단계를 실시하는 단계; 및
    (g) (i)형성된 적층체의 최상하면 각각에 위치하는 패턴형성용 제1도전층;과 (ii) 상기 적층체의 도전성 분리부재에서 제1도전층을 탈착시켜, 제2도전층이 상하면에 각각 부착된 2개의 적층체를 각각 분리하는 단계
    를 포함하며,
    상기 도전성 분리부재에 마련된 구리 재질의 제1도전층과 제2도전층은 이들의 층간에 점착층이 포함되고, 0.02 kgf/cm 이상의 힘을 가하는 경우 제1도전층과 제2도전층이 분리되는 것이 특징인 인쇄회로기판의 제조방법.
  9. 삭제
  10. 삭제
  11. 제8항에 있어서,
    상기 (g)단계에서 도전성 분리부재를 중심으로 상부 및 하부에서 각각 분리된 적층체의 구조는 서로 동일한 것이 특징인 인쇄회로기판의 제조방법.
  12. 제11항에 있어서,
    상기 (g)단계에서 분리된 각 적층체는 상하부면에 각각 제2도전층이 위치하고, 상기 적층체 내부에는 소정의 형상을 갖는 도전성 회로패턴과 절연층이 n층 이상 교번하여 적층되어 있는 것이 특징인 인쇄회로기판의 제조방법.
  13. 제8항에 있어서,
    상기 (g)단계에서 분리된 각 적층체의 수직 방향으로 관통하는 관통홀을 적어도 하나 이상 형성하는 단계를 더 포함하는 것이 특징인 인쇄회로기판의 제조방법.
  14. 제8항에 있어서,
    상기 (g)단계에서 분리된 각 적층체의 상하면 각각에 마련되는 패턴형성용 제2도전층과 도전성 분리부재의 제2도전층을 도금하고 회로패턴을 형성하는 단계를 더 포함하는 것이 특징인 인쇄회로기판의 제조방법.
KR1020110003672A 2011-01-13 2011-01-13 신규 인쇄회로기판 및 이의 제조방법 KR101537837B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110003672A KR101537837B1 (ko) 2011-01-13 2011-01-13 신규 인쇄회로기판 및 이의 제조방법
PCT/KR2012/000315 WO2012096537A2 (ko) 2011-01-13 2012-01-13 신규 인쇄회로기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110003672A KR101537837B1 (ko) 2011-01-13 2011-01-13 신규 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120082276A KR20120082276A (ko) 2012-07-23
KR101537837B1 true KR101537837B1 (ko) 2015-07-17

Family

ID=46507591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110003672A KR101537837B1 (ko) 2011-01-13 2011-01-13 신규 인쇄회로기판 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR101537837B1 (ko)
WO (1) WO2012096537A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102493463B1 (ko) 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
KR20090065642A (ko) * 2007-12-18 2009-06-23 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
KR20090065642A (ko) * 2007-12-18 2009-06-23 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법

Also Published As

Publication number Publication date
WO2012096537A3 (ko) 2012-11-22
WO2012096537A2 (ko) 2012-07-19
KR20120082276A (ko) 2012-07-23

Similar Documents

Publication Publication Date Title
KR100881303B1 (ko) 반도체 장치용 다층 프린트 배선판 및 그 제조 방법
KR101884430B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
US20130161073A1 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
KR101282965B1 (ko) 신규 인쇄회로기판 및 이의 제조방법
KR101420499B1 (ko) 적층형 코어리스 인쇄회로기판 및 그 제조 방법
CN106550554B (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
US8453322B2 (en) Manufacturing methods of multilayer printed circuit board having stacked via
US20180061555A1 (en) Inductor and method of manufacturing the same
KR20160080855A (ko) 다층 경연성 인쇄회로기판 및 그 제조방법
WO2015010400A1 (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
TW201406222A (zh) 多層線路板及其製作方法
KR101932326B1 (ko) 인쇄회로기판 및 이의 제조방법
KR101537837B1 (ko) 신규 인쇄회로기판 및 이의 제조방법
JP2007109697A (ja) 多層プリント配線板及びその製造方法
KR20110113980A (ko) 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
WO2018037434A1 (ja) 回路基板の製造方法
TW201328468A (zh) 製造多層電路板之方法以及使用此方法所製造的多層電路板
KR100975927B1 (ko) 패키지 기판 제조방법
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
JP2007335631A (ja) 積層配線板の製造方法
US11122674B1 (en) PCB with coin and dielectric layer
KR101395904B1 (ko) 다층연성회로기판 제조방법
KR100807796B1 (ko) 미세 패턴용 연성다층인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant