JP2009135184A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2009135184A
JP2009135184A JP2007308583A JP2007308583A JP2009135184A JP 2009135184 A JP2009135184 A JP 2009135184A JP 2007308583 A JP2007308583 A JP 2007308583A JP 2007308583 A JP2007308583 A JP 2007308583A JP 2009135184 A JP2009135184 A JP 2009135184A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
wiring board
layer
reinforcing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007308583A
Other languages
English (en)
Other versions
JP2009135184A5 (ja
Inventor
Masahiro Haruhara
昌宏 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007308583A priority Critical patent/JP2009135184A/ja
Priority to TW097144822A priority patent/TW200924595A/zh
Priority to US12/323,648 priority patent/US20090139751A1/en
Priority to KR1020080118746A priority patent/KR20090056860A/ko
Priority to EP08170158A priority patent/EP2066157A3/en
Publication of JP2009135184A publication Critical patent/JP2009135184A/ja
Publication of JP2009135184A5 publication Critical patent/JP2009135184A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

【課題】支持体上に配線層と絶縁層を積層した後に支持体を除去することにより形成される配線部材に補強部材を設けてなる配線基板及びその製造方法に関し、薄型化を図りつつ機械的強度の向上を図る。
【解決手段】絶縁層２０，２０ａ，２０ｂ，２０ｃと配線層１８，１８ａ，１８ｂ，１８ｃ，１８ｄとが積層されてなる配線部材３０Ｂと、この配線部材３０Ｂの前記絶縁層間に設けられた補強体５０Ａとを有する配線基板であって、この補強体５０Ａを複数の線状部材が交錯された構成とする。
【選択図】図７

Description

本発明は配線基板及びその製造方法に係り、支持体上に配線層と絶縁層を積層した後に支持体を除去することにより形成される配線部材に補強部材を設けてなる配線基板及びその製造方法に関する。
例えば、電子部品が実装される配線基板を製造する方法として、支持体の上に剥離できる状態で所要の配線層を形成した後に、配線層を支持体から分離して配線基板を得る方法がある。この種の配線基板の製造方法では、ビルドアップ配線層の形成時には支持体が存在するため、ビルドアップ配線層を確実に精度よく形成することができる。また、ビルドアップ配線層が形成された後は支持体は除去されるため、製造される配線基板の薄型化及び電気的特性の向上を図ることができる。
図１（Ａ）は、この製造方法により製造された配線基板の一例を示している。同図に示す配線基板１００は、配線層１０２と絶縁層１０３とを積層することにより配線部材１０１を形成し、その上部に上部電極パッド１０７を形成すると共に、下部に下部電極パッド１０８を形成した構成としている。また、上部電極パッド１０７にははんだバンプ１１０が形成され、また下部電極パッド１０８は配線部材１０１の下面に形成されたソルダーレジスト１０９から露出するよう構成されている。
しかしながら、支持体が完全に除去された配線基板１００は、基板自体の機械的な強度が小さい。よって、図１（Ｂ）に示すように外力が印加された場合には、容易に配線基板１００が変形してしまうという問題点があった。
このため特許文献１に開示されるように、配線部材１０１上に上部電極パッド１０７の形成領域を囲繞するように補強部材１０６を接着等により配設し、これにより配線基板１００の機械的強度を高めることが提案されている（補強部材１０６を図１（Ａ）に一点鎖線で示す）。
特開２０００−３２３６１３号公報
上記のように配線部材１０１の表面上に補強部材１０６を積み重ねるように固定する構成では、配線基板１００の全体としての厚さが大きくなり、薄型化の要求に対応することができない。また、配線基板１００の表面に形状の大きな金属材よりなる補強部材１０６が存在するため、当該配線基板１００に実装される半導体素子の形態によっては、補強部材１０６が実装の邪魔になる可能性があるという問題点もあった。
本発明は上記の点に鑑みてなされたものであり、薄型化を図りつつ機械的強度の向上を図りうる配線基板及びその製造方法を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、
絶縁層と配線層とが積層されてなる配線部材と、
該配線部材の前記絶縁層間に設けられた補強体とを有する配線基板であって、
該補強体が複数の線状部材を交錯させた構成である配線基板により解決することができる。
また上記発明において、前記補強体は前記配線部材の厚さ方向に対する中心位置に配設してもよい。
また上記発明において、前記補強体は前記配線部材の厚さ方向に対する中心位置を挟んでその上下に離間して配置してもよい。
また上記発明において、前記補強体は、平面視で、少なくとも十字形状、アスタリスク形状、メッシュ形状から選択される一の形状を有することが望ましい。
また上記の課題は、本発明の第２の観点からは、
複数の線状部材を交錯させた構成とされた補強体に保護部材を配設する工程と、
該保護部材上に金属膜により電極を形成する工程と、
該保護部材及び前記補強体を覆うよう第１の樹脂部材を形成することによりベース半体を形成する工程と、
該ベース半体から前記保護部材を除去すると共に、該保護部材が除去された面に第２の樹脂材を配設する工程と、
前記第１及び第２の樹脂部材に、前記電極を露出させる開口部を形成する工程と、
前記開口部内及び前記第１及び第２の樹脂部材の表面に配線金属層を形成することによりベース体を形成する工程と、
該ベース体上に配線層と絶縁層を積層して配線部材を形成する工程とを有する配線基板の製造方法により解決することができる。
また上記の課題は、本発明の第３の観点からは、
支持体上に配線層と絶縁層を積層して配線部材を形成する工程と、
前記配線部材から前記支持基板を除去する工程とを有する配線基板の製造方法において、
前記配線部材の形成途中に、前記絶縁層上に複数の線状部材を交錯させた構成の補強体を設ける工程を行う配線基板の製造方法により解決することができる。
また上記発明において、前記補強体を設ける工程は前記配線部材の形成途中に複数回実施することとしてもよい。
また上記発明において、前記補強体を設ける工程は、前記配線部材の形成途中において、前記配線部材が所定厚さの半分まで形成された際に１回実施することとしてもよい。
また上記発明において、前記補強体を設ける工程では、前記補強体を前記絶縁層上に搭載することとしてもよく、まためっき法を用いて前記絶縁層上に前記補強体を形成する処理を含むこととしてもよい。
本発明によれば、配線部材の前記絶縁層間に、複数の線状部材を交錯させた構成である補強体を設けたことにより、配線基板に対し種々の方向から応力や外力が印加されたとしても、この応力等を受ける線状部材は複数交錯された構成であるため、いずれの方向からの応力等に対してもこれを低減することがでる。また、従来のような平板状の補強体に比べ、配線基板の軽量化を図ることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
（第１実施形態）
図２及び図３は、本発明の第１実施形態である配線基板１Ａを示している。図２は配線基板１Ａの部分断面図であり、図３は配線基板１Ａを平面視した状態を示している。
本実施形態に係る配線基板１Ａは、大略すると配線部材３０Ａと補強体５０Ａとにより構成されている。この配線基板１Ａは、平面視で例えば一辺の長さＬ１（図３に矢印で示す）が30mm〜50mmの矩形状を有している。この配線基板１Ａには、例えば半導体チップ１１（図３に外形のみ示す）が実装される
配線部材３０Ａは、ベース体１７、第２配線層１８ａ、第３配線層１８ｂ、及びソルダーレジスト２１，２２等により構成されている。ベース体１７は配線部材３０Ａの略中央位置に設けられている。このベース体１７は、上部に位置するベース半体１７ａと、下部に位置するベース半体１７ｂとにより構成されている。
ベース半体１７ａは、エポキシ系樹脂或いはポリイミド系樹脂等の樹脂材により形成された絶縁層半体２０-1と、この絶縁層半体２０-1に形成された第１配線層１８及び第２配線層１８ａにより構成されている。第１配線層１８は、ベース半体１７ａとベース半体１７ｂとの接合位置に形成されている。また、第２配線層１８ａは配線部とビア部とにより構成されており、ビア部は第１配線層１８に接続された構成とされている。
一方、ベース半体１７ｂは、エポキシ系樹脂或いはポリイミド系樹脂等の樹脂材により形成された絶縁層半体２０-2と、この絶縁層半体２０-2に形成された第２配線層１８ａにより構成されている。この第２配線層１８ａは配線部とビア部とにより構成されており、ビア部は第１配線層１８に接続された構成とされている。従って、ベース半体１７ａに形成された第２配線層１８ａと、ベース半体１７ｂに形成された第２の配線層１８ａとは、第１配線層１８を介して電気的に接続された構成となっている。
上記構成とされたベース体１７の上部及び下部には、第２絶縁層２０ａ、第３配線層１８ｂ、及びソルダーレジスト２１，２２等が配設された構成とされている。第２絶縁層２０ａは例えばエポキシ系樹脂或いはポリイミド系樹脂等の樹脂材により形成されており、また第３配線層１８ｂはＣｕ（銅）により形成されている。この第２絶縁層２０ａ及び第３配線層１８ｂは、後述するようにビルドアップ法を用いてベース体１７の上下両面にそれぞれ形成される。
ソルダーレジスト２１，２２は、第３配線層１８ｂの外部接続端子となる部位を除き、配線部材３０Ａの正面を覆っている。また、第３配線層１８ｂのソルダーレジスト２２から露出した部分には、パッド表面めっき層２５，２６が形成されている。このパッド表面めっき層２５，２６は、Ｎｉ（ニッケル）とＡｕ（金）をめっきすることにより積層した構造とされている。
補強体５０Ａは、配線部材３０Ａの厚さ方向に対する略中心位置に配設されている。具体的には補強体５０Ａは、ベース体１７内のベース半体１７ａとベース半体１７ｂとの境界位置において、一対の絶縁層半体２０-1，２０-2間に挟まれた状態で配設されている。この補強体５０Ａは、図３に示すように、直線状の複数の線状部材５１Ａを交錯させ、全体としてメッシュ形状を有した構成とされている。
各線状部材５１Ａは、金属、ガラス、シリコン、セラミック、硬質樹脂、或いは銅張り積層板等を適用することができる。また、各線状部材５１Ａの幅Ｗ１及び高さＨ（高さＨについては、図４参照）は50μｍ〜400μｍの範囲で選定することができ、その中でも100μｍとすることが好ましい。また、隣接する線状部材５１Ａ間のピッチＰは、200μｍ〜800μｍの範囲で選定することができ、その中でも500μｍとすることが好ましい。尚、図３では補強体５０Ａを均一なメッシュ構造として示しているが、第１及び第２配線層１８，１８ａと干渉しないようメッシュ形状は適宜変形されている。
上記のように本実施形態に係る配線基板１Ａによれば、熱印加による内部応力が配線基板１Ａ内に発生した場合、また配線基板１Ａに対して外力が印加されたりしたたような場合においても、この応力や外力は補強体５０Ａにより受けられ、これらの力が絶縁層２０，２０ａ及び配線層１８，１８ａ，１８ｂに印加されることはない。
更に、本実施形態に係る補強体５０Ａは、繊維が織り込まれたようなメッシュとは異なり、複数の線状部材５１Ａが複数交錯された梁構造を有する。このため、種々の方向からの応力及び外力に対しても、これに対応することができ、よって配線基板１Ａに変形が発生することを有効に防止することができる。
また、本実施形態の補強体５０Ａは多数の空間部が内在するメッシュ形状であるため、従来の枠状の補強体に比べ、配線基板の軽量化を図ることもできる。
次に、上記した配線基板１Ａの製造方法について説明する。図４〜図６は、本発明の第１実施形態の配線基板１Ａの製造方法を説明するための図である。
配線基板１Ａを製造するには、先ず図４（Ａ）に示すように、補強体５０Ａを用意する。この補強体５０Ａは、前記のようにメッシュ形状を有しており、金属、ガラス、シリコン、セラミック等により形成されている。尚、本実施例で用いる補強体５０Ａは、配線基板１Ａの製造工程は別の製造工程において予め製造されたものである。
この補強体５０Ａには、図４（Ｂ）に示すように、保護テープ１３が配設される。この保護テープ１３は例えば接着剤が塗布された樹脂テープであり、その厚さは例えば100μｍである。
次に、図４（Ｃ）に示すように、保護テープ１３の表面にＣｕ箔１４（請求項に記載の金属膜）を配設する。このＣｕ箔１４は例えば18μｍを有し、真空ラミネート法を用いて保護テープ１３の上面及び補強体５０Ａの表面に貼着される。
次に、図４（Ｄ）に示すように、Ｃｕ箔１４の後述する第１配線層１８の形成位置上に、レジスト材１６を形成する。このレジスト材１６を形成するには、先ず保護テープ１３の上面にドライフィルムを配設し、これをパターニングすることにより形成する。尚、ドライフィルム状のレジスト膜に対し、予め第１配線層１８の形成位置を除き開口部を形成しておき、これを保護テープ１３上に配設することとしてもよい。
次に、図５（Ａ）に示すように、レジスト材１６をマスクとしてＣｕ箔１４に対してエッチング処理を行う。このエッチング処理が終了すると、レジスト材１６は除去され、これにより図５（Ｂ）に示すように第１配線層１８が形成される。
このように保護テープ１３上に第１配線層１８が形成されると、図５（Ｃ）に示すように、保護テープ１３上に第１配線層１８及び補強体５０Ａを覆うように絶縁層半体２０-1が形成される。
この絶縁層半体２０-1の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材が使用される。また、絶縁層半体２０-1の形成方法の一例としては、保護テープ１３に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより絶縁層半体２０-1を得ることができる。
上記のように絶縁層半体２０-1が形成されると、図５（Ｄ）に示すように、保護テープ１３が絶縁層半体２０-1から剥離される。この際、第１配線層１８及び補強体５０Ａは、絶縁層半体２０-1内に埋設された構成であるため、保護テープ１３を剥離しても、これと共に第１配線層１８及び補強体５０Ａが剥離するようなことはない。
続いて、図５（Ｅ）に示すように、絶縁層半体２０-1の下面に絶縁層半体２０-2が配設される。この絶縁層半体２０-2の材料は、前記の絶縁層半体２０-1と同様に、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。また、絶縁層半体２０-2は絶縁層半体２０-1と同一の形成方法により形成することができ、具体的には絶縁層半体２０-1に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより絶縁層半体２０-2を得ることができる。これにより、絶縁層半体２０-1と絶縁層半体２０-2とよりなる第１絶縁層２０が形成される。
上記のように第１絶縁層２０が形成されると、第１絶縁層２０に接続パッド１８が露出するようにレーザ加工法等を用いて第１ビアホール２０Ｗを形成する。このレーザ加工による第１ビアホール２０Ｗの形成は、絶縁層半体２０-1及び絶縁層半体２０-2の双方に対して実施される。このため、図６（Ａ）に示すように、第１配線層１８は上下両面において第１絶縁層２０から露出した状態となる。
続いて、第１絶縁層２０に対してセミアディティブ法を用いて第２配線層１８ａの形成処理を行う。具体的には、第１ビアホール２０Ｗに対してディスミア処理することにより洗浄した後、第１ビアホール２０Ｗの内面及び第１絶縁層２０の上面に無電解Ｃｕめっきを行うことによりシード層を形成する。続いてレジスト材を配設すると共に第１配線層１８ａの形成位置以外の部分が残るようパターニングを行う。
次に、シード層を給電層としてＣｕの電解めっきを行い、第２配線層１８ａの形成を行う。このようにして第２配線層１８ａが形成されると、レジスト材及びシード層の除去が行われ、これにより図６（Ｂ）に示すベース体１７が形成される。このようにして形成されたベース体１７は、絶縁層半体２０-1内に補強体５０Ａ，第１配線層１８，及び第２配線層１８ａが形成されたベース半体１７ａと、絶縁層半体２０-2に第２配線層１８ａが形成されたベース半体１７ｂとが接合された構造を有する。
上記のようにベース体１７が形成されると、このベース体１７の上面及び下面に第２絶縁層２０ａ及び第３配線層１８ｂが形成される。この第２絶縁層２０ａ及び第３配線層１８ｂの形成は、ビルドアップ法及びセミアディティブ法を用いて形成する。
具体的には、ベース体１７の両面に第２絶縁層２０ａを形成し、これに対してビアの形成位置にレーザ加工により第２ビアホール２０Ｘの形成を行う。次に、第２ビアホール２０Ｘに対してディスミア処理を行って後、第２ビアホール２０Ｘの内面及び第２絶縁層２０ａの表面に無電解Ｃｕめっきを行うことによりシード層を形成する。続いてレジスト材を配設すると共に第３配線層１８ｂの形成位置以外の部分が残るようパターニングを行う。
次に、シード層を給電層としてＣｕの電解めっきを行い、第３配線層１８ｂの形成を行う。このようにして第３配線層１８ｂが形成されると、レジスト材及びシード層の除去が行われ、これにより図６（Ｃ）に示す配線部材３０Ａが形成される。続いて、ソルダーレジスト２２及びパッド表面めっき層２５，２６の形成を行うことにより、図２に示す配線基板１Ａが製造される。尚、上記した例では、合計で４層のビルドアップ配線層を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
上記した製造方法によれば、補強体５０Ａの配設位置を中心として各絶縁層２０，２０ａ及び各配線層１８，１８ａ，１８ｂが形成されるため、補強体５０Ａを中心とした上下のバランスが良好となり、内部応力の発生を抑制することができる。また、補強体５０Ａは中心の一層のみで構成されているため、部材コストの低減を図ることができる。
（第２実施形態）
次に、本発明の第２実施形態について説明する。図７は第２実施形態である配線基板１Ｂを示す断面図であり、図８乃至図１０は配線基板１Ｂの製造方法を示している。尚、図８乃至図１０において、第１実施形態の説明に用いた図２乃至図６で示した構成と対応する構成については、同一符号を付してその説明は適宜省略することとする。
前記した第１実施形態に係る配線基板１Ａは、補強体５０Ａの配設位置を中心として各絶縁層２０，２０ａ及び各配線層１８，１８ａ，１８ｂを形成した構成であったため、各配線層１８，１８ａ，１８ｂに形成されるビア部の形状も補強体５０Ａの配設位置を中心として対象に積層する形状とされていた。
これに対して本実施形態に係る配線基板１Ｂは、後述するように各絶縁層２０，２０ａ，２０ｂ，２０ｃ及び配線層１８，１８ａ，１８ｂ，１８ｃ，１８ｄを第１絶縁層２０から第４絶縁層２０ｃに向けて順次積層して形成したことを特徴としている。このため、各配線層１８ａ，１８ｂ，１８ｃ，１８ｄに形成されるビア部の形状は同一の向きとなっている。
しかしながら、本実施形態に係る配線基板１Ｂも第１実施形態に係る１Ｂと同様に補強体５０Ａが配線部材３０Ｂの中心位置に配設されているため、配線部材３０Ｂを確実に補強することができ、種々の方向から応力が外力が印加されても、配線基板１Ｂに変形が発生することを有効に防止することができ、また配線基板１Ｂの軽量化を図ることができる。また、支持体１０の両面に同一構成の配線部材を形成できるため、生産性の向上を図ることができる。
次に、上記構成とされた配線基板１Ｂの製造方法について説明する。
配線基板１Ｂを製造するには、先ず図８（Ａ）に示すように、支持体１０を用意する。本実施例では支持体１０として銅箔を用いている。この銅箔の厚さは、例えば３５〜１００μｍである。
この支持体１０には、ソルダーレジスト２１及びパッド表面めっき層２５が形成されている。ソルダーレジスト２１は所定位置に開口部が形成されており、この開口部内にはパッド表面めっき層２５が形成されている。このパッド表面めっき層２５はＡｕ膜，Ｐｄ膜，Ｎｉ膜を積層した構造を有し、例えばめっき法やスパッタ法を用いて形成することができる。
この支持体１０上にはレジスト膜（図示せず）が形成されると共にこのレジスト膜に対してパターニング処理を行い、接続パッド１８の形成位置に対応する位置に開口部を形成する。次に、支持体１０をめっき給電層に利用するＣｕの電解めっきにより、支持体１０上に第１配線層１８を形成する。この際、第１配線層１８は、前記のパッド表面めっき層２５上にも形成される。続いて、レジスト膜が除去されることにより、図８（Ｂ）に示すように、支持体１０上に所定の形状の第１配線層１８が形成される。尚、この接続パッド１８は、配線基板１Ｂの外部接続端子として機能する。
続いて、支持体１０に接続パッド１８を被覆する第１絶縁層２０を形成する。この第１絶縁層２０の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材が使用される。第１絶縁層２０の形成方法の一例としては、支持体１０に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより第１絶縁層２０を得ることができる。
次いで、支持体１０に形成された第１絶縁層２０に、接続パッド１８が露出するようにレーザ加工法等を用いて第１ビアホール２０Ｗを形成する。続いて、支持体１０上に形成された接続パッド１８に第１ビアホール２０Ｗを介して接続される第２配線層１８ａを形成する。この第２配線層１８ａは銅（Ｃｕ）からなり、第１絶縁層２０上に形成される。この第２配線層１８ａは、例えばセミアディティブ法により形成される。
具体的には、先ず無電解めっき又はスパッタ法により第１ビアホール２０Ｗ内及び第１絶縁層２０の上面にＣｕシード層を形成した後に、第２配線層１８ａに対応する開口部を備えたレジスト膜を形成する。次いで、Ｃｕシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にＣｕ層パターンを形成する。
続いて、レジスト膜を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、第２配線層１８ａを得る。尚、第２配線層１８ａの形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。
次いで、上記と同様な工程を繰り返すことにより、支持体１０に第２配線層１８ａを被覆する第２絶縁層２０ａを形成した後に、第２配線層１８ａ上の第２絶縁層２０ａの部分に第２ビアホール２０Ｘを形成する。さらに、第２ビアホール２０Ｘを介して第２配線層１８ａに接続される第３配線層１８ｂを支持体１０の第２絶縁層２０ａ上に形成する。図９（Ａ）は、第３配線層１８ｂが形成された支持体１０を示している。
この第３配線層１８ｂが形成された状態は、配線部材３０Ｂがその厚さ方向に対して約半分の厚さまで形成された状態である。このように、配線部材３０Ｂがその厚さ方向に対して約半分の厚さまで形成されると、続いて第２絶縁層２０ａの上面に補強体５０Ａが搭載される。
尚、本実施形態においても、補強体５０Ａは配線基板１Ｂの製造工程は別の製造工程で予め製造されたものである。この補強体５０Ａは、接着剤を用いて第２絶縁層２０ａの上部に仮止めされる。
また、補強体５０Ａは第３配線層１８ｂと干渉しないように第２絶縁層２０ａ上に配置する必要がある。このため、位置決め用のガイドピン（図示せず）を予め設けておき、これにより第２絶縁層２０ａ上に補強体５０Ａを高精度に配置する構成としてもよい。
上記のように補強体５０Ａが装着されると、図９（Ｃ）に示すように、支持体１０に補強体５０Ａ及び第３配線層１８ｂを被覆するように第３絶縁層２０ｂを形成する。その後、図９（Ｄ）に示すように、第３配線層１８ｂ上の第３絶縁層２０ｂの所定部分に、第３配線層１８ｂと連通する第３ビアホール２０Ｙをレーザ加工により形成する。続いて、図１０（Ａ）に示すように、第３ビアホール２０Ｙを介して第３配線層１８ｂに接続される第４配線層１８ｃを第３絶縁層２０ｂ上に形成する。
上記のように第４配線層１８ｃが形成されると、この第４配線層１８ｃを被覆するように第４絶縁層２０ｃを形成する。その後、第４配線層１８ｃ上の第４絶縁層２０ｃの所定部分に、第４配線層１８ｃと連通する第４ビアホール２０Ｚをレーザ加工により形成する。続いて、図１０（Ｂ）に示すように、第４ビアホール２０Ｚを介して第４配線層１８ｃに接続される第５配線層１８ｄを第４絶縁層２０ｃ上に形成する。以上の工程を経ることにより、配線部材３０Ｂが形成される。
尚、上記した例では、５層のビルドアップ配線層（第１〜第５配線層１８〜１８ｄ）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
上記のように配線部材３０Ｂが形成されると、第４絶縁層２０ｃ上には図１０（Ｃ）に示すように、所定位置に開口部が設けられたソルダーレジスト２２が形成される。このソルダーレジスト２２の開口部内に露出する第５配線層１８ｄが外部接続端子となる。この開口部から露出した第５配線層１８ｄの表面には、パッド表面めっき層２６が形成される。このパッド表面めっき層２６は、前記したパッド表面めっき層２５と同一の構成である。
次に、支持体として機能してきた支持体１０を除去する。この支持体１０の除去は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより行うことができる。この際、接続パッド１８は最表面にパッド表面めっき層２５が形成されているため、第１配線層１８及び第１絶縁層２０に対し、支持体１０を選択的にエッチングして除去することができる。これにより、図７に示す配線基板１Ｂが製造される。
上記した製造方法によれば、強固な支持体１０上に各絶縁層２０，２０ａ，２０ｂ，２０ｃ及び各配線層１８，１８ａ，１８ｂ，１８ｃ，１８ｄを積層するため、各絶縁層及び配線層を精度良く形成することができると共に、補強体５０Ａを適正位置に設置することができる。これにより、補強体５０Ａと第３及び第４配線層１８ｂ，１８ｃとの干渉を防止することができ、高い信頼性をもって配線基板１Ｂを製造することができる。
また、上記の実施形態では支持体１０の片面にのみに配線部材３０Ｂを形成する構成及び製造方法を示したが、支持体１０の両面に補強体５０Ａを設けた配線部材３０Ｂ形成することも可能である。この構成とした場合には、ひとつの支持体１０を用いてふたつの配線基板１Ｂを製造することができるため、製造効率の向上を図ることができる。
（第３実施形態）
次に、本発明の第３実施形態について説明する。図１１は第３実施形態である配線基板１Ｃを示す断面図であり、図１２及び図１３は配線基板１Ｃの製造方法を示している。尚、以下説明する各実施形態で用いる図１１乃至図１７において、第２実施形態の説明に用いた図７乃至図１０で示した構成と対応する構成については、同一符号を付してその説明は適宜省略することとする。
前記した第２実施形態に係る配線基板１Ｂは、配線基板１Ｂの製造工程とは別工程で作製された補強体５０Ａを用いる構成とした。これに対して本実施形態では、補強体５０Ｂを配線基板１Ｃの製造工程内において同時に形成したことを特徴とするものである。このため、本実施形態に係る配線基板１Ｃでは、補強体５０Ｂは配線層と同一材質であるＣｕにより形成されている。
このように、補強体５０Ｂを配線層と同一材質としても、この補強体５０Ｂを複数の線状部材が交錯した構成とすることにより、配線部材３０Ｃを確実に補強することができ、種々の方向から応力が外力が印加されても、配線基板１Ｃに変形が発生することを有効に防止することができ、更に配線基板１Ｃの軽量化を図ることもできる。また、上記のように変形の発生が防止されることにより、配線基板１Ｃのハンドリングが容易となり、よってハンドリング時におけるクラックや破損の発生を防止することができる。
次に、上記構成とされた配線基板１Ｃの製造方法について説明する。
配線基板１Ｃを製造する場合、先に図８（Ａ）〜（Ｃ）及び図９（Ａ）を用いて説明した製造方法は、本実施形態においても同様であるため、その説明は省略する。図１２（Ａ）は、図９（Ａ）に示した図と等価である。よって、これ以降の製造工程について説明するものとする。
図１２（Ａ）に示すように、第２絶縁層２０ａに第３配線層１８ｂが形成されると、第２絶縁層２０ａの上面及び第３配線層１８ｂの上面にＣｕよりなるシード層２７が形成される。続いて、シード層２７が形成された上部にレジスト材が形成されると共に、補強体５０Ｂの形成位置を除く部分を除去するパターニングが行われる。図１２（Ｂ）は、パターニングが実施されたレジスト材２８を示している。このレジスト材２８は、第３配線層１８ｂを覆うように形成されている。
レジスト材２８が形成されると、続いてシード層２７を給電層としてＣｕの電解めっきが行われる。これにより、各レジスト材２８の間に補強体５０Ｂが形成される。尚、本実施形態では補強体５０Ｂの材料としてＣｕを用いているためＣｕを電解めっきしたが、補強体５０Ｂの材料を他の材料（例えば、Ｎｉ）とした場合には、当該材料（Ｎｉ）による電解めっきを行う。
上記のように第２絶縁層２０ａの上部に補強体５０Ｂが形成されると、レジスト材２８は除去される。図１３（Ｂ）は、レジスト材２８が除去された状態を示している。
このように補強体５０Ｂが形成された後は、第２実施形態で図９（Ｃ），（Ｄ）及び図１０（Ａ）〜（Ｃ）を用いて説明したと同一の工程が実施され、これにより図１１に示す配線基板１Ｃが製造される。尚、図１３（Ｃ）は図１０（Ｂ）に対応し、図１３（Ｄ）は図１０（Ｃ）に対応する。
上記した製造方法によれば、補強体５０Ｂは各絶縁層２０，２０ａ，２０ｂ，２０ｃ及び各配線層１８，１８ａ，１８ｂ，１８ｃ，１８ｄをビルドアップする工程において一括的に形成することができるため、容易かつ安価に補強体５０Ｂを有した配線基板１Ｃを製造することができる。また、補強体５０Ｂの形状変更もレジスト材２８のパターニングを適宜変更することにより比較的容易に行うことができる。また、前記した他の実施形態と異なり補強体をマウントする工程が無いため、ビルドアップの既存プロセス装置を流用して補強体５０Ｂを形成することができる。
（第４実施形態）
次に、本発明の第４実施形態について説明する。図１４は第４実施形態である配線基板１Ｄを示す断面図であり、図１５乃至図１７は配線基板１Ｂの製造方法を示している。
前記した第２及び第３実施形態に係る配線基板１Ｂ，１Ｃは、補強体５０Ａ，５０Ｂを配線部材３０Ｂ，３０Ｃの中心位置に形成した構成とされていた。このため、配線基板１Ｂ，１Ｃの製造工程においても、補強体５０Ａ，５０Ｂを配設する工程は１回のみ行われていた。
これに対して本実施形態に係る配線基板１Ｄは、補強体５０Ａ-1と補強体５０Ａ-2を配線部材３０Ｄの厚さ方向に対する中心位置を挟んでその上下に離間して配置した構成としたことを特徴としている。従って、配線基板１Ｄの製造工程においては、補強体の搭載処理を複数回（本実施形態では２回）実施する。
本実施形態に係る配線基板１Ｄでは、配線部材３０Ｄの内部に複数の補強体５０Ａ-1，補強体５０Ａ-2が存在するため、応力や外力に起因した配線基板１Ｄの変形をより確実に防止することができる。
次に、上記構成とされた配線基板１Ｄの製造方法について説明する。
配線基板１Ｄを製造するには、先ず図１５（Ａ）に示すように、支持体１０を用意する。本実施例では支持体１０として銅箔を用いている。第２実施形態で説明したと同様に、支持体１０にはソルダーレジスト２１及びパッド表面めっき層２５が形成されている。
この支持体１０上には、第２及び第３実施形態で説明した同様の方法により、第１配線層１８が形成される。続いて、この第１配線層１８が形成された支持体１０の上部には、絶縁層半体２０-1が形成される。この絶縁層半体２０-1は、前記した各実施例で用いた絶縁層の材料と同一材料であり、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材が使用される。
このように絶縁層半体２０-1が形成されると、図１５（Ｂ）に示すように、この絶縁層半体２０-1の上部に第１の補強体５０Ａ-1が搭載される。この第１の補強体５０Ａ-1は、前記した第１及び第２実施形態で用いた補強体５０Ａと同一構成のものである。この補強体５０Ａ-1は、接着剤を用いて絶縁層半体２０-1上に仮止めされる。また、この仮止めの際、前記のようにガイドピンを用いて位置決めを行う構成としてもよい。
絶縁層半体２０-1上に補強体５０Ａ-1が搭載されると、続いて絶縁層半体２０-1上に補強体５０Ａ-1を覆うように絶縁層半体２０-2が形成される。この絶縁層半体２０-2もエポキシ系樹脂、ポリイミド系樹脂などの樹脂材であり、絶縁層半体２０-1に上記の樹脂材よりなる樹脂フィルムをラミネートした後に、この樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより形成することができる。この際、絶縁層半体２０-1と絶縁層半体２０-2は一体化し、よって図１５（Ｃ）に示すように第１絶縁層２０が形成される。
次いで、図１５（Ｄ）に示すように、第１絶縁層２０に接続パッド１８が露出するようにレーザ加工法等を用いて第１ビアホール２０Ｗを形成する。続いて前記したセミアディティブ法を用い、支持体１０上に形成された接続パッド１８に対し、第１ビアホール２０Ｗを介して接続される第２配線層１８ａを形成する。図１６は（Ａ）は、第２配線層１８ａが形成された状態を示している。
次いで、上記と同様な工程（ビルドアップ工程及びセミアディティブ工程）を繰り返すことにより、第２配線層１８ａの上部に第２絶縁層２０ａ，第３配線層１８ｂ，第３絶縁層２０ｂ，及び第４配線層１８ｃを形成する。図１６（Ｂ）は、各絶縁層２０，２０ａ，２０ｂ及び各配線層１８，１８ａ，１８ｂ，１８ｃが積層形成された状態を示している。
続いて、この第４配線層１８ｃが形成された第３絶縁層２０ｂの上部には、絶縁層半体２０ｃ-1が形成される。この絶縁層半体２０-1も前記した各実施例で用いた絶縁層の材料と同一材料であり、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材が使用される。また、この絶縁層半体２０ｃ-1の厚さも前記の絶縁層半体２０-1と同様に10μｍ程度とするのが望ましい。
このように絶縁層半体２０ｃ-1が形成されると、図１６（Ｃ）に示すように、この絶縁層半体２０ｃ-1の上部に第２の補強体５０Ａ-2が搭載される。この第２の補強体５０Ａ-2も前記した第１及び第２実施形態で用いた補強体５０Ａと同一構成のものである。この補強体５０Ａ-2は、接着剤を用いて絶縁層半体２０ｃ-1上に仮止めされる。また、この仮止めの際、前記のようにガイドピンを用いて位置決めを行う構成としてもよい。
絶縁層半体２０ｃ-1上に第２の補強体５０Ａ-2が搭載されると、続いて絶縁層半体２０ｃ-1上に補強体５０Ａ-2を覆うように絶縁層半体２０ｃ-2が形成される。この絶縁層半体２０ｃ-2もエポキシ系樹脂、ポリイミド系樹脂などの樹脂材であり、前記した絶縁層半体２０-2と同様に形成される。これにより、絶縁層半体２０ｃ-1と絶縁層半体２０ｃ-2は一体化し、よって図１６（Ｄ）に示すように第４絶縁層２０ｃが形成される。
次いで、図１７（Ａ）に示すように、第４絶縁層２０ｃに第４配線層１８ｃが露出するようにレーザ加工法等を用いて第４ビアホール２０Ｚを形成する。続いて前記したセミアディティブ法を用い、第４配線層１８ｃに対して第４ビアホール２０Ｚを介して接続される第５配線層１８ｄを形成する。図１７は（Ｂ）は、第５配線層１８ｄが形成された状態を示している。以上の工程を経ることにより、配線部材３０Ｄが形成される。
尚、本実施形態においても、５層のビルドアップ配線層（第１〜第５配線層１８〜１８ｄ）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
上記のように配線部材３０Ｄが形成されると、第４絶縁層２０ｃ上には図１７（Ｃ）に示すように、所定位置に開口部が設けられたソルダーレジスト２２が形成される。このソルダーレジスト２２の開口部内に露出する第５配線層１８ｄが外部接続端子となる。この開口部から露出した第５配線層１８ｄの表面には、パッド表面めっき層２６が形成される。このパッド表面めっき層２６は、前記したパッド表面めっき層２５と同一の構成である。
次に、前記した第２及び第３実施形態と同様に、支持体として機能してきた支持体１０を除去する。これにより、図１４に示す配線基板１Ｄが製造される。
上記した製造方法によれば、複数の補強体５０Ａ-1，５０Ａ-2を容易に配線部材３０Ｄの内部に組み込むことができ、変形の発生を有効に防止できる配線基板１Ｄを容易に製造することができる。
以上、本発明の好ましい実施例について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
例えば、上記した各実施例では補強体５０Ａ，５０Ａ-1，５０Ａ-2，５０Ｂの形状を図３に示すようにメッシュ形状としたが、補強体の形状はこれに限定されるものではない。例えば、図１８（Ａ）に示す配線基板１Ｅのように、線状部材５１Ｂを平面視で十字形状に交錯するよう配置した構成としてもよい。
また、図１８（Ｂ）に示す配線基板１Ｆように、２本の補強体５０Ｂを平面視で配線基板１Ｆの対角線状に交錯するように配置した補強体５０としてもよい。また、図１８（Ｃ）に示す配線基板１Ｆように、複数の線状部材５１Ｂがアスタリスク形状となるよう交錯する構成の補強体５０Ｅとしてもよい。更に、配線基板内に発生する応力の大きさや方向、配線基板に印加されることが予想される外力の大きさや印加方向に応じ、補強体を構成する線状部材の交錯形態は適宜変更が可能なものである。尚、図１８（Ａ）〜（Ｃ）において、符号１１で示すのは各配線基板１Ｅ〜１Ｇに実装される半導体チップの外形を示している。
また、上記した各実施形態では、補強体５０Ａ〜５０Ｅ，５０-1，５０-2を構成する線状部材５１Ａ，５１Ｂの形状を直線形状としたが、線状部材５１Ａ，５１Ｂを曲線形状や鋸歯形状或いは他の形状とし、これを交錯させた構成としてもよい。
また、上記した各実施形態に係る配線基板１Ｂ〜１Ｇは、支持体１０が除去された面（第１配線層１８が形成された面）が外部接続端子が接続される面とされ、その反対側の面（第５配線層１８ｄが形成された側の面）がチップ搭載面とされていた。しかしながら、これを逆にして支持体１０が除去された面をチップ搭載面とし、その反対側の面を外部接続端子が接続される面とすることも可能である。
また、第２実施形態において説明したように、支持体１０の両面に補強体５０Ａを設けた配線部材３０Ｂ形成することも可能であり、この構成とした場合には、ひとつの支持体１０を用いてふたつの配線基板１Ｂを製造することができるため、製造効率の向上を図ることができる。これは、第３実施形態以降の各実施形態においても同様にいえることである。
更に、２枚の支持体を接合することにより積層して積層体を作製し、この積層体の両面に前記した各実施形態で説明した方法により配線基板（配線部材）を形成し、その後に接合部を除去することにより積層体を各支持体に分離し、次いで各支持体を除去することにより配線基板を形成する構成としてもよい。この方法を用いることにより、更に製造効率の向上を図ることができる。
図１（Ａ）及び（Ｂ）は、従来の一例である配線基板及びその問題点を説明するための図である。 図２は本発明の第１実施形態の配線基板の部分断面図である。 図３は、本発明の第１実施形態の配線基板の平面図である。 図４（Ａ）〜（Ｄ）は、本発明の第１実施形態の配線基板の製造方法を説明するための断面図（その１）である。 図５（Ａ）〜（Ｅ）は、本発明の第１実施形態の配線基板の製造方法を説明するための断面図（その２）である。 図６（Ａ）〜（Ｃ）は、本発明の第１実施形態の配線基板の製造方法を説明するための断面図（その３）である。 図７は本発明の第２実施形態の配線基板の部分断面図である。 図８（Ａ）〜（Ｃ）は、本発明の第２実施形態の配線基板の製造方法を説明するための断面図（その１）である。 図９（Ａ）〜（Ｄ）は、本発明の第２実施形態の配線基板の製造方法を説明するための断面図（その２）である。 図１０（Ａ）〜（Ｃ）は、本発明の第２実施形態の配線基板の製造方法を説明するための断面図（その３）である。 図１１は本発明の第３実施形態の配線基板の部分断面図である。 図１２（Ａ），（Ｂ）は、本発明の第３実施形態の配線基板の製造方法を説明するための断面図（その１）である。 図１３（Ａ）〜（Ｄ）は、本発明の第３実施形態の配線基板の製造方法を説明するための断面図（その２）である。 図１４は本発明の第４実施形態の配線基板の部分断面図である。 図１５（Ａ）〜（Ｄ）は、本発明の第４実施形態の配線基板の製造方法を説明するための断面図（その１）である。 図１６（Ａ）〜（Ｄ）は、本発明の第４実施形態の配線基板の製造方法を説明するための断面図（その２）である。 図１７（Ａ）〜（Ｃ）は、本発明の第４実施形態の配線基板の製造方法を説明するための断面図（その３）である。 図１８は、第１実施形態で用いた補強体の変形例である補強体を用いた配線基板の平面図である。
符号の説明
１Ａ〜１Ｇ 配線基板
１０ 支持体
１３ 保護テープ
１４ Ｃｕ箔
１６，２８ レジスト材
１７ ベース体
１８ 第１配線層
１８ａ 第２配線層
１８ｂ 第３配線層
１８ｃ 第４配線層
１８ｄ 第５配線層
２０ 第１絶縁層
２０-1，２０-2，２０ｃ-1，２０Ｃ-2 絶縁層半体
２０ａ 第２絶縁層
２０ｂ 第３絶縁層
２０ｃ 第４絶縁層
２７ シード層
３０Ａ〜３０Ｄ 配線部材
５０Ａ〜５０Ｅ，５０-1，５０-2 補強体
５１Ａ，５１Ｂ 線状部材

Claims (10)

  1. 絶縁層と配線層とが積層されてなる配線部材と、
    該配線部材の前記絶縁層間に設けられた補強体とを有する配線基板であって、
    該補強体は、複数の線状部材を交錯させた構成である配線基板。
  2. 前記補強体は、前記配線部材の厚さ方向に対する中心位置に配設されてなる請求項１記載の配線基板。
  3. 前記補強体は、前記配線部材の厚さ方向に対する中心位置を挟んでその上下に離間して配置されてなる請求項１記載の配線基板。
  4. 前記補強体は、平面視で、少なくとも十字形状、アスタリスク形状、メッシュ形状から選択される一の形状を有してなる請求項１乃至３のいずか一項に記載の配線基板。
  5. 複数の線状部材を交錯させた構成とされた補強体に保護部材を配設する工程と、
    該保護部材上に金属膜により電極を形成する工程と、
    該保護部材及び前記補強体を覆うよう第１の樹脂部材を形成することによりベース半体を形成する工程と、
    該ベース半体から前記保護部材を除去すると共に、該保護部材が除去された面に第２の樹脂材を配設する工程と、
    前記第１及び第２の樹脂部材に、前記電極を露出させる開口部を形成する工程と、
    前記開口部内及び前記第１及び第２の樹脂部材の表面に配線金属層を形成することによりベース体を形成する工程と、
    該ベース体上に配線層と絶縁層を積層して配線部材を形成する工程と、
    を有する配線基板の製造方法。
  6. 支持体上に配線層と絶縁層を積層して配線部材を形成する工程と、
    前記配線部材から前記支持基板を除去する工程とを有する配線基板の製造方法において、
    前記配線部材の形成途中に、前記絶縁層上に複数の線状部材を交錯させた構成の補強体を設ける工程を行う配線基板の製造方法。
  7. 前記補強体を設ける工程は、
    前記配線部材の形成途中に複数回実施する請求項６記載の配線基板の製造方法。
  8. 前記補強体を設ける工程は、
    前記配線部材の形成途中において、前記配線部材が所定厚さの半分まで形成された際に１回実施する請求項６記載の配線基板の製造方法。
  9. 前記補強体を設ける工程では、
    前記補強体を前記絶縁層上に搭載する請求項６乃至８のいずれか一項に記載の配線基板の製造方法。
  10. 前記補強体を設ける工程は、
    めっき法を用いて前記絶縁層上に前記補強体を形成する処理を含む請求項６乃至８のいずれか一項に記載の配線基板の製造方法。
JP2007308583A 2007-11-29 2007-11-29 配線基板及びその製造方法 Pending JP2009135184A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007308583A JP2009135184A (ja) 2007-11-29 2007-11-29 配線基板及びその製造方法
TW097144822A TW200924595A (en) 2007-11-29 2008-11-20 Wiring substrate and manufacturing method thereof
US12/323,648 US20090139751A1 (en) 2007-11-29 2008-11-26 Wiring substrate and manufacturing method thereof
KR1020080118746A KR20090056860A (ko) 2007-11-29 2008-11-27 배선기판 및 그 제조방법
EP08170158A EP2066157A3 (en) 2007-11-29 2008-11-27 Wiring substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007308583A JP2009135184A (ja) 2007-11-29 2007-11-29 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009135184A true JP2009135184A (ja) 2009-06-18
JP2009135184A5 JP2009135184A5 (ja) 2010-10-07

Family

ID=40410186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007308583A Pending JP2009135184A (ja) 2007-11-29 2007-11-29 配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US20090139751A1 (ja)
EP (1) EP2066157A3 (ja)
JP (1) JP2009135184A (ja)
KR (1) KR20090056860A (ja)
TW (1) TW200924595A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108959A (ja) * 2009-11-20 2011-06-02 Kyocera Corp 配線基板およびプローブカードならびに電子装置
JP2015008214A (ja) * 2013-06-25 2015-01-15 株式会社デンソー 電子装置
US9814137B2 (en) 2013-10-24 2017-11-07 Murata Manufacturing Co., Ltd. Wiring board and method of manufacturing same
JP2020533805A (ja) * 2017-09-15 2020-11-19 ステムコ カンパニー リミテッド 回路基板およびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
KR101088792B1 (ko) * 2009-11-30 2011-12-01 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
KR20120124319A (ko) * 2011-05-03 2012-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN104685978B (zh) * 2012-09-26 2018-04-27 日立化成株式会社 多层配线板及多层配线板的制造方法
KR101814843B1 (ko) 2013-02-08 2018-01-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
TWI576025B (zh) * 2014-10-29 2017-03-21 矽品精密工業股份有限公司 基板結構及其製法
WO2016153644A1 (en) * 2015-03-20 2016-09-29 3M Innovative Properties Company Multilayer substrate for a light emitting semi-conductor device package
TWI573231B (zh) * 2015-07-17 2017-03-01 矽品精密工業股份有限公司 封裝基板及其製法
CN113540029A (zh) 2020-04-16 2021-10-22 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造和设计部件承载件的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003136623A (ja) * 2001-08-22 2003-05-14 Tdk Corp モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3277347A (en) * 1955-10-12 1966-10-04 Minnesota Mining & Mfg Electric circuit panelboard
JPS5831753B2 (ja) * 1979-02-02 1983-07-08 鐘淵化学工業株式会社 電気用絶縁積層板及び印刷回路用金属箔張り積層板
TW200638811A (en) * 2004-09-21 2006-11-01 Ibiden Co Ltd Flexible printed wiring board
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP4377867B2 (ja) * 2005-09-30 2009-12-02 日本ピラー工業株式会社 銅張積層板、プリント配線板及び多層プリント配線板並びにこれらの製造方法
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007227561A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 半導体装置及びその製造方法
US7737370B2 (en) * 2006-07-31 2010-06-15 Hitachi Cable, Ltd. Electromagnetic shielding filter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003136623A (ja) * 2001-08-22 2003-05-14 Tdk Corp モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108959A (ja) * 2009-11-20 2011-06-02 Kyocera Corp 配線基板およびプローブカードならびに電子装置
JP2015008214A (ja) * 2013-06-25 2015-01-15 株式会社デンソー 電子装置
US9814137B2 (en) 2013-10-24 2017-11-07 Murata Manufacturing Co., Ltd. Wiring board and method of manufacturing same
JP2020533805A (ja) * 2017-09-15 2020-11-19 ステムコ カンパニー リミテッド 回路基板およびその製造方法
US11147160B2 (en) 2017-09-15 2021-10-12 Stemco Co., Ltd. Circuit board and method for manufacturing same
JP7002643B2 (ja) 2017-09-15 2022-01-20 ステムコ カンパニー リミテッド 回路基板およびその製造方法

Also Published As

Publication number Publication date
EP2066157A2 (en) 2009-06-03
KR20090056860A (ko) 2009-06-03
EP2066157A3 (en) 2011-03-09
TW200924595A (en) 2009-06-01
US20090139751A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
JP2009135184A (ja) 配線基板及びその製造方法
KR101751232B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
KR101342031B1 (ko) 다층 배선 기판 및 그 제조 방법
JP5144222B2 (ja) 配線基板及びその製造方法
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
US8581388B2 (en) Multilayered wiring substrate
US9763332B2 (en) Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure
JP5096855B2 (ja) 配線基板の製造方法及び配線基板
US20110154658A1 (en) Circuit substrate and manufacturing method thereof
JP4452650B2 (ja) 配線基板およびその製造方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
US20090134530A1 (en) Wiring substrate and method of manufacturing the same
JP6637847B2 (ja) 配線基板、配線基板の製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP5269757B2 (ja) 多層配線基板
JP4335075B2 (ja) 多層プリント配線基板およびその製造方法
JP2004087886A (ja) 多層配線板の製造方法及び多層配線板
JP2004259776A (ja) 回路基板とその製造方法
JPH09172122A (ja) 半導体搭載用リ−ド付き基板の製造法
KR20100116931A (ko) 인쇄회로기판 및 그 제조방법
JP2009206229A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529