JP2000349435A - 多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents

多層プリント配線板及び多層プリント配線板の製造方法

Info

Publication number
JP2000349435A
JP2000349435A JP15449799A JP15449799A JP2000349435A JP 2000349435 A JP2000349435 A JP 2000349435A JP 15449799 A JP15449799 A JP 15449799A JP 15449799 A JP15449799 A JP 15449799A JP 2000349435 A JP2000349435 A JP 2000349435A
Authority
JP
Japan
Prior art keywords
resin
printed wiring
insulating layer
wiring board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15449799A
Other languages
English (en)
Other versions
JP4187352B2 (ja
Inventor
Touto O
東冬 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP15449799A priority Critical patent/JP4187352B2/ja
Priority to PCT/JP2000/003377 priority patent/WO2000076281A1/ja
Priority to EP09156841A priority patent/EP2086300A1/en
Priority to EP09156837A priority patent/EP2086299A1/en
Priority to EP06123074A priority patent/EP1744609B1/en
Priority to EP00931571A priority patent/EP1194022B1/en
Priority to DE60031680T priority patent/DE60031680T2/de
Priority to US09/979,388 priority patent/US6828510B1/en
Priority to MYPI20002406A priority patent/MY125537A/en
Priority to TW089110559A priority patent/TW471244B/zh
Publication of JP2000349435A publication Critical patent/JP2000349435A/ja
Priority to US10/921,525 priority patent/US7985930B2/en
Priority to US12/171,794 priority patent/US8288664B2/en
Application granted granted Critical
Publication of JP4187352B2 publication Critical patent/JP4187352B2/ja
Priority to US12/694,322 priority patent/US8283573B2/en
Priority to US12/887,197 priority patent/US20110024164A1/en
Priority to US12/913,258 priority patent/US8288665B2/en
Priority to US13/089,378 priority patent/US8822828B2/en
Priority to US13/169,674 priority patent/US8745863B2/en
Priority to US13/169,736 priority patent/US8782882B2/en
Priority to US13/432,471 priority patent/US8822830B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 スルーホールの配設密度を高め得ると共に、
厚みを薄くできる多層プリント配線板及び該多層プリン
ト配線板の製造方法を提供する。 【解決手段】 金属層18を絶縁層14,20で挟むこ
とで強度を保つため、コア基板30を薄く形成すること
が可能となり、多層プリント配線板を厚みを減らすこと
ができる。また、金属層18へ至る非貫通孔22を絶縁
層14、20に形成すればよいため、レーザにより容易
に微細な非貫通孔22を穿設でき、小径のスルーホール
36を形成することが可能になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】ICチップなどの電子部品を
載置するパッケージ基板に用い得る多層プリント配線板
に関し、特にコア基板に層間樹脂絶縁層をビルドアップ
してなる多層プリント配線板及び多層プリント配線板の
製造方法に関するのもである。
【0002】
【従来の技術】従来、ビルドアップ多層プリント配線板
は、例えば、特開平9−130050号に開示される方
法にて製造されている。すなわち、スルーホールを形成
したコア基板の上に層間樹脂絶縁層を積層し、該層間樹
脂絶縁層の上に回路パターンを形成する。これを繰り返
すことにより、ビルドアップ多層プリント配線板が得ら
れる。
【0003】
【発明が解決しようとする課題】現在、コア基板にスル
ーホールを形成する際に、ドリルにより通孔を穿設して
いる。このため、通孔の径として、300μmが最小限
界であり、スルーホールの密度をドリル径で決定される
値以上高めることができなかった。このため、コア基板
にレーザにより通孔を穿設する方法が検討されている
が、コア基板は1mm程度の厚みがあるため、微細な通孔
を形成することは難しかった。
【0004】一方、パッケージ基板として用いられる多
層プリント配線板では、ICチップに発生する熱を効率
良く発散させれる必要がある。ここで、多層プリント配
線板は、1mm程度の積層樹脂板からなるコア基板に、数
10μmの層間樹脂絶縁層及び配線層を積層してなる。
このため、多層プリント配線板の厚みとしては、コア基
板が大半を占めることになる。即ち、コア基板が、多層
プリント配線板の厚みを厚くし、熱伝導性を下げさせる
原因となっていた。
【0005】本発明は上述した課題を解決するためなさ
れたものであり、その目的とするところは、スルーホー
ルの配設密度を高め得ると共に、厚みを薄くできる多層
プリント配線板及び該多層プリント配線板の製造方法を
提供することにある。
【0006】
【課題を解決するための手段】上述した課題を解決する
ため、請求項1の多層プリント配線板では、金属層を樹
脂で挟んでなるコア基板に、層間樹脂絶縁層をビルドア
ップしてなることを技術的特徴とする。
【0007】また、請求項2は、コア基板に層間樹脂絶
縁層をビルドアップしてなる多層プリント配線板におい
て、前記コア層が、金属層を2層の樹脂で挟んでなり、
当該樹脂に形成された前記金属層へ至る非貫通孔に導体
を設けることで、スルーホールとしたことを技術的特徴
とする。
【0008】請求項3は、少なくとも以下の(A)〜
(C)の工程を備えることを特徴とする多層プリント配
線板の製造方法にある: (A)上面に金属層の形成された樹脂絶縁層の上層に、
樹脂絶縁層を形成してコア基板とする工程; (B)前記コア基板の樹脂絶縁層に、レーザで前記金属
層へ至る非貫通孔を形成する工程; (C)前記樹脂絶縁層の非貫通孔に導体を形成してスル
ーホールとする工程。
【0009】請求項4は、少なくとも以下の(A)〜
(D)の工程を備えることを特徴とする多層プリント配
線板の製造方法にある: (A)片面金属張り樹脂板の金属層をエッチングして、
回路パターンを形成する工程; (B)前記回路パターン上に、樹脂フィルムを貼り付け
コア基板とする工程; (C)前記コア基板の樹脂絶縁層に、レーザで前記回路
パターンへ至る非貫通孔を形成する工程; (D)前記樹脂絶縁層の非貫通孔に導体を形成してスル
ーホールとする工程。
【0010】請求項5は、少なくとも以下の(A)〜
(E)の工程を備えることを特徴とする多層プリント配
線板の製造方法にある: (A)片面金属張り樹脂板の金属層をエッチングして、
回路パターンを形成する工程; (B)前記回路パターン上に、樹脂を塗布した後に研磨
して、回路パターンを平坦にする工程; (C)前記回路パターン上に樹脂フィルムを貼り付けコ
ア基板とする工程; (D)前記コア基板の樹脂絶縁層に、レーザで前記回路
パターンへ至る非貫通孔を形成する工程; (E)前記樹脂絶縁層の非貫通孔に導体を形成してスル
ーホールとする工程。
【0011】請求項1、2の多層プリント配線板及び請
求項3の多層プリント配線板の製造方法では、金属層を
樹脂で挟むことでコア基板の強度を保つため、コア基板
を薄く形成することが可能となり、多層プリント配線板
の厚みを減らすことができる。また、金属層へ至る非貫
通孔を樹脂層に形成すればよいため、従来のコア基板と
比較してレーザにより穿設する通孔の深さが半分以下に
なる。従って、レーザにより容易に微細な非貫通孔を穿
設でき、小径のスルーホールを形成することが可能にな
るので、多層プリント配線板の集積度を高めることがで
きる。更に、コア基板が多層になるので、コア基板を構
成する樹脂間の金属層で配線を取り回すことができ、多
層プリント配線板の層数を削減することができる。
【0012】請求項4、5の多層プリント配線板の製造
方法では、回路パターンを樹脂で挟むことでコア基板の
強度を保つため、コア基板を薄く形成することが可能と
なり、多層プリント配線板の厚みを減らすことができ
る。また、回路パターンへ至る非貫通孔を樹脂層に形成
すればよいため、従来のコア基板と比較してレーザによ
り穿設する通孔の深さが半分以下になる。従って、レー
ザにより容易に微細な非貫通孔を穿設でき、小径のスル
ーホールを形成することが可能になるので、多層プリン
ト配線板の集積度を高めることができる。更に、コア基
板が多層になるので、コア基板を構成する樹脂間の回路
パターンで配線を取り回すことができ、多層プリント配
線板の層数を削減することができる。
【0013】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。先ず、本発明の第1実施形態に
係る多層プリント配線板の構成について、断面図を示す
図6を参照して説明する。図6に示すように、多層プリ
ント配線板10では、コア基板30の表面及び裏面に導
体回路34、34が形成され、更に、該導体回路34、
34の上に層間樹脂絶縁層40、40が形成されてい
る。該層間樹脂絶縁層40には、ビア52及び導体回路
54が配設されており、該層間樹脂絶縁層40、40上
の上層にはソルダーレジスト60、60が形成されてお
り、該ソルダーレジスト60の開口部62を介して、ビ
ア52及び導体回路54に半田バンプ68が形成されて
いる。
【0014】本実施形態の多層プリント配線板において
は、コア基板30が、金属層(回路パターン)18を下
層絶縁層14及び上層絶縁層20で挟んでなる。ここ
で、回路パターン18の上下に対応するようにビア32
を設けることでスルーホール36としている。一方、回
路パターン18の上下のビア32の位置をずらして配置
することで、当該回路パターン18を介して配線を取り
回している。
【0015】本実施形態では、金属層(回路パターン)
18を樹脂(絶縁層)20,14で挟むことで強度を保
つため、コア基板30を薄く形成することが可能とな
り、多層プリント配線板を厚みを減らし、熱伝導性を高
めることができる。
【0016】本実施形態では、コア基板30の下層絶縁
層14及び上層絶縁層20に金属層18へ至る非貫通孔
22をレーザ加工にて形成し、めっきで充填することで
ビア32としている。ここで、金属層18へ至る非貫通
孔22を下層絶縁層14及び上層絶縁層20に形成すれ
ばよいため、従来のコア基板と比較してレーザにて穿設
する通孔の深さが半分以下になる。即ち、従来技術で
は、スルーホール用の通孔を下層絶縁層14と上層絶縁
層20とを加えた厚みに相当する基板に穿設する必要が
あった。これに対して、本実施形態では、下層絶縁層1
4と上層絶縁層20とに別々に通孔を穿設すればよいた
め、通孔の深さは半分になる。従って、レーザにより容
易に微細な非貫通孔を穿設でき、小径のスルーホールを
形成することが可能になるので、多層プリント配線板の
集積度を高めることができる。
【0017】更に、コア基板30が多層になるので、コ
ア基板を構成する下層絶縁層14及び上層絶縁層20間
の金属層(回路パターン)18で配線を取り回すことが
でき、多層プリント配線板の層数を削減することができ
る。
【0018】ひき続き、図6を参照して上述した多層プ
リント配線板の製造方法について、図1〜図5を参照し
て説明する。(1) 厚さ30〜200μmの樹脂からなる
基板(下層絶縁層)14の上面に5〜50μmの銅箔1
22がラミネートされている片面銅張板10を出発材料
とする(図1の工程(A))。ここで、下層絶縁層14
としては、ガラスクロス又アライミドクロスにエポキ
シ、BT(ビスマレイミドトリアジン)、ポリイミド、
オレフィンを浸漬してなるもの他、ガラスクロス、アラ
イミドクロス等の心材を有さない樹脂、或いは、補強樹
脂層をラミネートした樹脂フィルムを用いることができ
る。
【0019】まず、この片面銅張板10をパターン状に
エッチングすることにより、基板14の上面に回路パタ
ーン18を形成する(工程(B))。そして、厚さ30
〜200μmの樹脂からなるフィルム20αを、回路パ
ターン18の上にプレスして貼り付ける(工程
(C))。ここで、樹脂フィルム20αとしては、上述
したガラスクロス又はアライミドクロスにエポキシ、B
T、ポリイミド、オレフィンを浸漬したもの、更には、
ガラスクロス、アライミドクロス等の心材を有さない樹
脂を用いることができる。即ち、下層絶縁層14と上層
絶縁層20とを同じ材質で構成することも、また、異な
る材質で構成することも可能であるが、多層プリント配
線板の特性としては、同じ材質、構成(心材の有無)の
ものが望ましい。一方、異なる材質・構成の物を用いれ
ば、材料の選択の幅が広がる。なお、ガラスクロス、ア
ライミドクロス等の心材を有する樹脂にて下層絶縁層1
4及び上層絶縁層20を構成することで、コア基板30
の強度を高めることができる。他方、心材を用いないこ
とで、心材を介しての金属マイグレーションが無くな
り、スルーホール間の絶縁性を長期に渡り保つことがで
きる。ここでは、樹脂フィルムを貼り付けているが、こ
の代わりに樹脂を塗布してから硬化させることも可能で
ある。
【0020】その後、樹脂フィルム20αを加熱して硬
化させ上層絶縁層20とした後、CO2レーザ、YAG
レーザ又はエキシマレーザにより、上層絶縁層20及び
下層絶縁層14に、回路18パターンへ至る開口径10
0〜250μmの非貫通孔22を形成する(工程
(D))。本実施形態では、上層絶縁層20及び下層絶
縁層14の厚みが30〜200μmと薄いので、レーザ
で微細な孔を明けることができる。
【0021】デスミヤ処理を施した後、パラジウム触媒
を付与し、無電解めっき液へ浸漬して、コア基板30の
表面に均一に厚さ15μmの無電解めっき膜24を析出
させる(工程(E))。ここでは、無電解めっきを用い
ているが、スパッタにより銅、ニッケル等の金属膜を形
成することも可能である。スパッタはコスト的には不利
であるが、樹脂との密着性を改善できる利点がある。
【0022】引き続き、コア基板30の表面に感光性ド
ライフィルムを張り付け、マスクを載置して、露光・現
像処理し、厚さ15μmのめっきレジストレジスト26を
形成する(図2の工程(F))。そして、コア基板30
を無電解めっき液に浸漬し、無電解めっき膜24を介し
て電流を流してレジスト26の非形成部に電解めっき2
8を形成する。この際に、非貫通孔22の表面を平坦に
するように、電解めっき28を充填する(工程
(G))。
【0023】そして、レジスト26を5%KOH で剥離除
去した後、硫酸と過酸化水素混合液でエッチングし、め
っきレジスト下の無電解めっき膜24を溶解除去し、無
電解めっき24及び電解銅めっき28からなる厚さ18
μm(10〜30μm)の導体回路34及びビア32を
得る(工程(H))。本実施形態では、回路パターン1
8の上下に対応するようにビア32を設けることでスル
ーホール36としている。一方、回路パターン18の上
下のビア32の位置をずらして配置することで、当該回
路パターン18を介して配線を取り回している。
【0024】更に、クロム酸に3分間浸漬して、導体回
路34間のコア基板30の表面を1μmエッチング処理
し、表面のパラジウム触媒を除去する。更に、第2銅錯
体と有機酸とを含有するエッチング液により、導体回路
34及びビア32の表面に粗化面(図示せず)を形成
し、さらにその表面にSn置換を行う。
【0025】エポキシ、BT、ポリイミド、オレフィン
等からなる熱硬化性樹脂36αをコア基板30の表面に
塗布し、乾燥(プリベーク)を行う(工程(I))。次
いで、該樹脂36αにCO2レーザ、YAGレーザ又は
エキシマレーザにより、導体回路34及びビア32へ至
る開口径100〜250μmの非貫通孔42を形成した
後、加熱して非貫通孔42を有する層間樹脂絶縁層40
を形成する(図3の工程(J))。層間樹脂絶縁層を構
成する樹脂としては、上述した下層絶縁層14及び上層
絶縁層20と同じ樹脂を用いることもでき、異なる樹脂
を用いることも可能である。また、熱硬化性樹脂の他、
熱硬化性樹脂と熱可塑性樹脂との混合物を用いることが
でき、更に、シリコン、樹脂等のフィラーを混入するこ
とができる。ここで、溶解性フィラーを混合し、該フィ
ラーを薬液で溶解することで、層間樹脂絶縁層の表面を
粗化することもできる。なお、ここでは樹脂を塗布して
いるが、上層絶縁層20と同様に、樹脂フィルムを用い
ることもできる。
【0026】デスミヤ処理を施した後、パラジウム触媒
を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層
40の表面に均一に厚さ15μmの無電解めっき膜44
を析出させる(工程(K))。
【0027】引き続き、無電解めっき膜44の表面にめ
っきレジストレジスト46を形成する(工程(L))。
そして、レジスト46の非形成部に電解めっき48を形
成する(図4の工程(G))。
【0028】そして、レジスト46を剥離除去した後、
エッチングし、めっきレジスト下の無電解めっき膜42
を溶解除去し、無電解めっき42及び電解銅めっき48
からなる厚さ18μm(10〜30μm)の導体回路5
4及びビア52を得る(工程(N))。その後、導体回
路54及びビア52の表面に粗化層(図示せず)を設け
る。
【0029】上述した多層プリント配線板にはんだバン
プを形成する。基板の両面に、ソルダーレジスト組成物
を20μmの厚さで塗布し、乾燥処理を行った後、円パタ
ーン(マスクパターン)が描画された厚さ5mmのフォト
マスクフィルム(図示せず)を密着させて載置し、紫外
線で露光し、現像処理する。そしてさらに、加熱処理
し、はんだパッド部分(バイアホールとそのランド部分
を含む)の開口62を有するソルダーレジスト層(厚み
20μm)60を形成する(図5の工程(O))。
【0030】その後、塩化ニッケル2.3 ×10−1mol
/l、次亜リン酸ナトリウム2.8 ×10−1mol/l、
クエン酸ナトリウム1.6 ×10−1mol/l、からなる
pH=4.5の無電解ニッケルめっき液に、20分間浸漬
して、開口部62に厚さ5μmのニッケルめっき層64
を形成する。さらに、その基板を、シアン化金カリウム
7.6 ×10−3mol/l、塩化アンモニウム1.9 ×10−
1mol/l、クエン酸ナトリウム1.2 ×10−1mol
/l、次亜リン酸ナトリウム1.7 ×10−1mol/lか
らなる無電解金めっき液に80℃の条件で7.5分間浸漬
して、ニッケルめっき層64上に厚さ0.03μmの金めっ
き層66を形成する(工程(P))。
【0031】そして、ソルダーレジスト層60の開口部
62に、半田ペーストを充填する(図示せず)。その
後、開口部62に充填された半田を 200℃でリフローす
ることにより、半田バンプ(半田体)68を形成する
(図6参照)。
【0032】フラックス洗浄後、ルーターを持つ装置
で、基板を適当な大きさに分割切断した後、プリント配
線板の短絡、断線を検査するチェッカー工程を経て、所
望の該当するプリント配線板を得る。
【0033】引き続き、本発明の第2実施形態に係る多
層プリント配線板の製造方法について、図7を参照して
説明する。この第2実施形態では、上述した第1実施形
態の工程(A)、(B)と同様である。但し、第1実施
形態では、工程(C)にて上層絶縁層20となるフィル
ム20を直接貼り付けた。これに対して、第2実施形態
では、図7の工程(A)に示すように、先ず、樹脂19
を回路パターン18上に塗布し、樹脂をBステージ状態
に成るまで半硬化させた後、フィルム20αをプレスに
より圧着させる(工程(B))。この第2実施形態のコ
ア基板は、第1実施形態と比較して表面の平滑性に優れ
る。
【0034】引き続き、本発明の第3実施形態に係る多
層プリント配線板の製造方法について、図8を参照して
説明する。この第3実施形態では、上述した第2実施形
態の工程(A)と同様である。但し、第2実施形態で
は、工程(B)にて樹脂19の上に上層絶縁層20とな
るフィルム20を直接貼り付けた。これに対して、第3
実施形態では、図8の工程(A)に示すように樹脂19
を回路パターン18上に塗布した後、樹脂をBステージ
状態に成るまで半硬化させる。その後、該樹脂19を、
#600 のベルト研磨紙(三共理化学製)を用いたベルト
サンダー研磨により、バフ研磨を行って平滑化させる
(工程(B))。次いで、加熱処理を行って樹脂19を
硬化させる。その後、フィルム20αをプレスにより圧
着させる(工程(C))。この第2実施形態のコア基板
は、第2実施形態と比較して表面の平滑性に更に優れ
る。
【0035】この第3実施形態においては、コア基板3
0にビア32及び導体回路34を形成した後(図2の工
程(H))、層間樹脂絶縁層となる樹脂40αを塗布す
る前に(図2の工程(I))、上述した樹脂の塗布及び
研磨を行いビア32及び導体回路34の表面の平滑化を
行うことができる。
【0036】引き続き、本発明の第4実施形態に係る多
層プリント配線板の製造方法について、図9、図10を
参照して説明する。この第4実施形態では、片面銅張り
板110として、第1実施形態のものより銅箔12の厚
みの厚いもの(100μm)を用いる(図9の工程
(A))。先ず、当該片面銅張り板110に外周にマス
クを貼り、エッチングを行うことで、中央部分の銅箔の
厚さを30μm程度まで薄くする(工程(B))。図1
0(A)は、工程(B)に示す該片面銅張り板110の
平面図を示している。ここで、図9の工程(B)の図
は、図10(A)中のX−X断面、即ち、右端部近傍に
相当している。
【0037】次に、銅箔12をパターンエッチングし
て、中央部に回路パターン18を形成し、外周部には銅
箔12を厚み100μmのまま残す(工程(C))。図
10(B)は、工程(C)の該片面銅張り板110の平
面図を示している。図中に示すように、片面銅張り板1
10の外周には、銅箔12が残り、銅箔12の内側に
は、9個の回路パターン70が形成されている。この回
路パターン70は、図9(C)に示す回路パターン18
の集合したものを表している。
【0038】本実施形態の片面銅張り板110は、9個
取り用であり、以下の工程で第1実施形態と同様に層間
樹脂絶縁層及び回路等が形成された後、裁断されて9個
の多層プリント配線板が形成されることになる。この裁
断の際に、銅箔12の残された外周部は廃棄されること
になる。
【0039】この第4実施形態に係る多層プリント配線
板では、下層絶縁層14の外周に厚みの厚い銅箔12を
強度保持のため残しておくので、薄い回路パターン(金
属層)18、下層絶縁層14及び上層絶縁層20(コア
基板)を用いても、製造工程に置いてコア基板に反りが
発生することがない。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る多層プリント配線
板の製造工程図である。
【図2】本発明の第1実施形態に係る多層プリント配線
板の製造工程図である。
【図3】本発明の第1実施形態に係る多層プリント配線
板の製造工程図である。
【図4】本発明の第1実施形態に係る多層プリント配線
板の製造工程図である。
【図5】本発明の第1実施形態に係る多層プリント配線
板の製造工程図である。
【図6】本発明の第1実施形態に係る多層プリント配線
板の断面である。
【図7】本発明の第2実施形態に係る多層プリント配線
板の製造工程図である。
【図8】本発明の第3実施形態に係る多層プリント配線
板の製造工程図である。
【図9】本発明の第4実施形態に係る多層プリント配線
板の製造工程図である。
【図10】図10(A)、図10(B)は、本発明の第
4実施形態に係る多層プリント配線板を構成する銅張り
積層板の平面図である。
【符号の説明】 10 片面銅張り板 12 銅箔(金属層) 14 基板 18 回路パターン 20 上層絶縁層 22 非貫通孔 24 無電解めっき膜 26 レジスト 28 電解めっき 30 コア基板 32 ビア 34 導体回路 36 スルーホール 40 層間樹脂絶縁層 42 非貫通孔 44 無電解めっき膜 46 レジスト 48 電解めっき 52 ビア 54 導体回路 60 ソルダーレジスト 62 開口部 64 ニッケルめっき膜 66 金めっき膜 68 半田バンプ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 金属層を樹脂で挟んでなるコア基板に、
    層間樹脂絶縁層をビルドアップしてなることを特徴とす
    る多層プリント配線板。
  2. 【請求項2】 コア基板に層間樹脂絶縁層をビルドアッ
    プしてなる多層プリント配線板において、 前記コア層が、金属層を2層の樹脂で挟んでなり、当該
    樹脂に形成された前記金属層へ至る非貫通孔に導体を設
    けることで、スルーホールとしたことを特徴とする多層
    プリント配線板。
  3. 【請求項3】 少なくとも以下の(A)〜(C)の工程
    を備えることを特徴とする多層プリント配線板の製造方
    法: (A)上面に金属層の形成された樹脂絶縁層の上層に、
    樹脂絶縁層を形成してコア基板とする工程; (B)前記コア基板の樹脂絶縁層に、レーザで前記金属
    層へ至る非貫通孔を形成する工程; (C)前記樹脂絶縁層の非貫通孔に導体を形成してスル
    ーホールとする工程。
  4. 【請求項4】 少なくとも以下の(A)〜(D)の工程
    を備えることを特徴とする多層プリント配線板の製造方
    法: (A)片面金属張り樹脂板の金属層をエッチングして、
    回路パターンを形成する工程; (B)前記回路パターン上に、樹脂フィルムを貼り付け
    コア基板とする工程; (C)前記コア基板の樹脂絶縁層に、レーザで前記回路
    パターンへ至る非貫通孔を形成する工程; (D)前記樹脂絶縁層の非貫通孔に導体を形成してスル
    ーホールとする工程。
  5. 【請求項5】 少なくとも以下の(A)〜(E)の工程
    を備えることを特徴とする多層プリント配線板の製造方
    法: (A)片面金属張り樹脂板の金属層をエッチングして、
    回路パターンを形成する工程; (B)前記回路パターン上に、樹脂を塗布した後に研磨
    して、回路パターンを平坦にする工程; (C)前記回路パターン上に樹脂フィルムを貼り付けコ
    ア基板とする工程; (D)前記コア基板の樹脂絶縁層に、レーザで前記回路
    パターンへ至る非貫通孔を形成する工程; (E)前記樹脂絶縁層の非貫通孔に導体を形成してスル
    ーホールとする工程。
JP15449799A 1999-06-02 1999-06-02 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法 Expired - Lifetime JP4187352B2 (ja)

Priority Applications (19)

Application Number Priority Date Filing Date Title
JP15449799A JP4187352B2 (ja) 1999-06-02 1999-06-02 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
PCT/JP2000/003377 WO2000076281A1 (fr) 1999-06-02 2000-05-25 Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
EP09156841A EP2086300A1 (en) 1999-06-02 2000-05-25 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
EP09156837A EP2086299A1 (en) 1999-06-02 2000-05-25 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
EP06123074A EP1744609B1 (en) 1999-06-02 2000-05-25 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
EP00931571A EP1194022B1 (en) 1999-06-02 2000-05-25 Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
DE60031680T DE60031680T2 (de) 1999-06-02 2000-05-25 Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
US09/979,388 US6828510B1 (en) 1999-06-02 2000-05-25 Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
MYPI20002406A MY125537A (en) 1999-06-02 2000-05-30 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board.
TW089110559A TW471244B (en) 1999-06-02 2000-05-31 Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
US10/921,525 US7985930B2 (en) 1999-06-02 2004-08-19 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US12/171,794 US8288664B2 (en) 1999-06-02 2008-07-11 Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board
US12/694,322 US8283573B2 (en) 1999-06-02 2010-01-27 Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board
US12/887,197 US20110024164A1 (en) 1999-06-02 2010-09-21 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US12/913,258 US8288665B2 (en) 1999-06-02 2010-10-27 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US13/089,378 US8822828B2 (en) 1999-06-02 2011-04-19 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US13/169,674 US8745863B2 (en) 1999-06-02 2011-06-27 Method of manufacturing multi-layer printed circuit board
US13/169,736 US8782882B2 (en) 1999-06-02 2011-06-27 Method of manufacturing multi-layer printed circuit board
US13/432,471 US8822830B2 (en) 1999-06-02 2012-03-28 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15449799A JP4187352B2 (ja) 1999-06-02 1999-06-02 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2000349435A true JP2000349435A (ja) 2000-12-15
JP4187352B2 JP4187352B2 (ja) 2008-11-26

Family

ID=15585547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15449799A Expired - Lifetime JP4187352B2 (ja) 1999-06-02 1999-06-02 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4187352B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
JP2003046249A (ja) * 2001-08-02 2003-02-14 Ibiden Co Ltd 積層配線板およびその製造方法
JP2006066458A (ja) * 2004-08-24 2006-03-09 Sharp Corp 多層プリント配線板及び多層プリント配線板の製造方法
KR100881303B1 (ko) * 2005-11-02 2009-02-03 이비덴 가부시키가이샤 반도체 장치용 다층 프린트 배선판 및 그 제조 방법
JP2010093286A (ja) * 2009-12-15 2010-04-22 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
JP2011014912A (ja) * 2010-07-12 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP2013153045A (ja) * 2012-01-25 2013-08-08 Kyocer Slc Technologies Corp 集合基板の製造方法
JP2014003268A (ja) * 2012-05-24 2014-01-09 Kyocer Slc Technologies Corp 配線基板の製造方法
KR20160038293A (ko) 2014-09-30 2016-04-07 삼성전기주식회사 회로기판
KR20160038304A (ko) 2014-09-30 2016-04-07 삼성전기주식회사 회로기판
KR20160057245A (ko) 2014-11-13 2016-05-23 삼성전기주식회사 회로기판
KR20160080826A (ko) 2014-12-29 2016-07-08 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160102727A (ko) 2015-02-23 2016-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160103221A (ko) 2015-02-23 2016-09-01 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160120481A (ko) 2015-04-08 2016-10-18 삼성전기주식회사 회로기판
KR20160120486A (ko) 2015-04-08 2016-10-18 삼성전기주식회사 회로기판 및 회로기판 제조방법
US9601422B2 (en) 2014-05-26 2017-03-21 Ibiden Co., Ltd. Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US9951434B2 (en) 2014-04-30 2018-04-24 Ibiden Co., Ltd. Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US10098243B2 (en) 2014-09-19 2018-10-09 Ibiden Co., Ltd. Printed wiring board and semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512562B2 (ja) * 2010-03-29 2014-06-04 日本特殊陶業株式会社 多層配線基板

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
JP2003046249A (ja) * 2001-08-02 2003-02-14 Ibiden Co Ltd 積層配線板およびその製造方法
JP2006066458A (ja) * 2004-08-24 2006-03-09 Sharp Corp 多層プリント配線板及び多層プリント配線板の製造方法
KR100881303B1 (ko) * 2005-11-02 2009-02-03 이비덴 가부시키가이샤 반도체 장치용 다층 프린트 배선판 및 그 제조 방법
JP2011014847A (ja) * 2009-07-06 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
US8609997B2 (en) 2009-07-06 2013-12-17 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate
JP4503698B2 (ja) * 2009-12-15 2010-07-14 新光電気工業株式会社 配線基板の製造方法
JP2010093286A (ja) * 2009-12-15 2010-04-22 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
JP2011014865A (ja) * 2010-01-18 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP2011014912A (ja) * 2010-07-12 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP4669908B2 (ja) * 2010-07-12 2011-04-13 新光電気工業株式会社 多層配線基板
JP2013153045A (ja) * 2012-01-25 2013-08-08 Kyocer Slc Technologies Corp 集合基板の製造方法
JP2014003268A (ja) * 2012-05-24 2014-01-09 Kyocer Slc Technologies Corp 配線基板の製造方法
US10745819B2 (en) 2014-04-30 2020-08-18 Ibiden Co., Ltd. Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US9951434B2 (en) 2014-04-30 2018-04-24 Ibiden Co., Ltd. Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US9601422B2 (en) 2014-05-26 2017-03-21 Ibiden Co., Ltd. Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US10098243B2 (en) 2014-09-19 2018-10-09 Ibiden Co., Ltd. Printed wiring board and semiconductor package
KR20160038304A (ko) 2014-09-30 2016-04-07 삼성전기주식회사 회로기판
KR20160038293A (ko) 2014-09-30 2016-04-07 삼성전기주식회사 회로기판
US10015877B2 (en) 2014-09-30 2018-07-03 Samsung Electro-Mechanics Co., Ltd. Circuit board comprising heat transfer structure
US9655229B2 (en) 2014-11-13 2017-05-16 Samsung Electro-Mechanics Co., Ltd. Circuit board
KR20160057245A (ko) 2014-11-13 2016-05-23 삼성전기주식회사 회로기판
KR20160080826A (ko) 2014-12-29 2016-07-08 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160103221A (ko) 2015-02-23 2016-09-01 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160102727A (ko) 2015-02-23 2016-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
US9832856B2 (en) 2015-04-08 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Circuit board
KR20160120486A (ko) 2015-04-08 2016-10-18 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160120481A (ko) 2015-04-08 2016-10-18 삼성전기주식회사 회로기판

Also Published As

Publication number Publication date
JP4187352B2 (ja) 2008-11-26

Similar Documents

Publication Publication Date Title
JP4187352B2 (ja) ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
TWI233768B (en) Double-sided wiring board and manufacturing method of double-sided wiring board
JP4501427B2 (ja) 多層回路配線板の製造方法
US8436252B2 (en) Printed wiring board and method for manufacturing the same
WO2007043714A9 (ja) 多層プリント配線板およびその製造方法
JP2002016173A (ja) 半導体装置
JP4592891B2 (ja) 多層回路基板および半導体装置
JP3188856B2 (ja) 多層プリント配線板の製造方法
JP2003332739A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
JP3942535B2 (ja) 多層配線基板の製造方法
JP3596374B2 (ja) 多層プリント配線板の製造方法
JP2003124637A (ja) 多層配線板
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP2003209359A (ja) コア基板およびその製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2004095582A (ja) コア基板およびその製造方法
JP2001257476A (ja) 多層配線基板及びその製造方法
JP4975913B2 (ja) 多層化プリント回路基板
JP4006078B2 (ja) プリント配線基板の製造方法
JP2002271026A (ja) 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP2004031828A (ja) 多層プリント配線板
JP2000294933A (ja) 多層回路基板及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080909

R150 Certificate of patent or registration of utility model

Ref document number: 4187352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term