KR20160120486A - 회로기판 및 회로기판 제조방법 - Google Patents

회로기판 및 회로기판 제조방법 Download PDF

Info

Publication number
KR20160120486A
KR20160120486A KR1020150049579A KR20150049579A KR20160120486A KR 20160120486 A KR20160120486 A KR 20160120486A KR 1020150049579 A KR1020150049579 A KR 1020150049579A KR 20150049579 A KR20150049579 A KR 20150049579A KR 20160120486 A KR20160120486 A KR 20160120486A
Authority
KR
South Korea
Prior art keywords
heat
heat transfer
transfer structure
circuit pattern
circuit board
Prior art date
Application number
KR1020150049579A
Other languages
English (en)
Other versions
KR102411997B1 (ko
Inventor
이영관
정율교
이승은
성기정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150049579A priority Critical patent/KR102411997B1/ko
Priority to US14/990,464 priority patent/US9788409B2/en
Publication of KR20160120486A publication Critical patent/KR20160120486A/ko
Application granted granted Critical
Publication of KR102411997B1 publication Critical patent/KR102411997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

금속선 및 상기 금속선의 상부면과 하부면을 제외한 외주면에 구비되는 절연부를 포함하는 방열튜브 복수 개를 구비하는 열전달용 구조체가 절연재에 삽입된 회로기판이 개시된다.

Description

회로기판 및 회로기판 제조방법{CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명의 일 실시예는 회로기판 및 회로기판 제조방법에 관련된다.
전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 인쇄회로기판(Printed Circuit Board; PCB) 등의 회로기판에 복수의 배선층을 형성하는 이른바 다층기판 기술들이 개발되었으며, 더 나아가, 능동소자나 수동소자 등의 전자부품을 다층기판에 탑재하는 기술도 개발되었다.
한편, 다층기판에 연결되는 어플리케이션 프로세서(Application Processor; AP)등이 다기능화 및 고성능화됨에 따라, 발열량이 현저하게 증가하고 있는 실정이다.
JP 2000-349435 A1 JP 1999-284300 A1
본 발명의 일 측면은, 회로기판의 방열성능 향상, 경박단소화, 신뢰성 향상, 잡음(noise) 감소, 제조효율 향상 중 적어도 하나가 가능한 회로기판을 제공할 수 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 예시적인 실시예에 따른 회로기판은 방열튜브(radiant tube)를 포함하는 열전달용 구조체를 포함하며, 열전달용 구조체는 금속선과 절연부로 이루어진 방열튜브를 복수 개 포함한다.
일 실시예에서, 금속선은 구리 등 열전도성이 높은 재질로 이루어질 수 있고, 금속선의 상면과 하면을 제외한 측면에 절연부가 구비되어 방열튜브를 이룰 수 있다.
이때, 방열튜브들을 병렬로 배치하여 열전달용 구조체를 구현함으로써, 방열튜브 중 금속선의 상면 및 하면이 열전달용 구조체의 상면 및 하면으로 각각 노출되도록 할 수 있다.
그리고, 방열튜브를 이루는 금속선들을 경유하여 열전달용 구조체의 상면에서 하면 방향 또는 하면에서 상면 방향으로 열이 전달될 수 있다.
또한, 한 무리의 방열튜브를 경유하는 신호 경로와 다른 무리의 방열튜브를 경유하는 신호 경로가 서로 절연되도록 구현될 수 있다.
본 발명의 일 실시예에 따르면, 회로기판의 경박단소화와 더불어 방열성능이 향상된다.
또한, 회로기판의 신뢰성을 확보하면서도 방열성능을 향상시킬 수 있으므로, 전자제품의 고성능화로 인한 발열 문제에 효과적으로 대응할 수 있다.
또한, 일 실시예에서 전원 잡음 등의 문제를 감소시키면서도 핫 스팟(hot spot) 등 국지적 영역의 발열로 인한 문제를 해결할 수 있다.
또한, 일 실시예에서 방열튜브들로 열전달용 구조체를 구현함에 따라 열전달용 구조체를 다양한 형상으로 손쉽게 구현할 수 있고, 더 나아가, 각각의 방열튜브들은 서로 절연관계에 있으므로 열전달용 구조체를 이용해서 상호 절연성 확보가 필요한 복수의 신호 경로를 구현할 수 있다. 따라서, 회로기판의 방열성능을 향상시키면서도 회로설계의 자유도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 회로기판의 열전달용 구조체를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 회로기판의 평면형상을 개략적으로 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 회로기판을 개략적으로 예시한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 회로기판의 열전달용 구조체를 설명하기 위한 도면이며, 도 3은 본 발명의 일 실시예에 따른 회로기판의 평면형상을 개략적으로 예시한 도면이고, 도 4는 본 발명의 일 실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
본 발명의 일 실시예에 따른 회로기판(100)은 열전달용 구조체(110)를 포함하며, 열전달용 구조체(110)는 적어도 일부가 절연재(130)에 삽입된다. 일 실시예에서, 열전달용 구조체(110)는 금속선(121) 및 절연부(122)로 이루어진 방열튜브(120)를 포함한다. 여기서, 절연부(122)는 금속선(121)의 상면과 하면을 제외한 외주면에 구비되며, 인접한 다른 방열튜브(120)와의 절연성을 확보하는 기능을 수행한다. 한편, 금속선(121)은 구리 등 열전도성이 높은 재질로 이루어지며, 절연부(122)가 금속선(121)의 둘레부에 구비되어 방열튜브(120)를 이룰 수 있다.
일 실시예에서, 전술한 방열튜브(120)들이 병렬로 배열되어 열전달용 구조체가 구현될 수 있다. 즉, 인접한 방열튜브(120)들 각각의 절연부(122)들이 서로 접촉되도록 결합할 수 있다는 것이다. 또한, 열전달용 구조체(110)의 상면으로는 방열튜브(120)를 이루는 금속선(121)의 상면이 노출되고, 열전달용 구조체(110)의 하면으로는 방열튜브(120)를 이루는 금속선(121)의 하면이 노출될 수 있다.
이에 따라, 열전달용 구조체(110)에 포함된 방열튜브(120)들 각각의 금속선(121)들이 열을 전달하는 기능을 수행할 수 있을 뿐만 아니라, 각각의 금속선(121)들 사이에 절연성을 확보할 수 있으므로 열전달용 구조체(110)를 경유하면서도 서로 절연되는 복수의 신호 경로를 구현할 수 있게 된다. 또한, 방열튜브(120)들을 이용해서 다양한 형상의 열전달용 구조체를 효율적으로 제작할 수 있고, 그 결과 회로 배선의 설계 자유도가 향상될 수 있다.
일 실시예에서, 절연재(130)는 한 개의 절연층으로 이루어지거나, 복수의 절연층으로 이루어진다. 즉, 본 명세서에 기재된 절연재는, 도 1에 예시된 제1 절연층(10), 제2 절연층(21, 22), 제3 절연층(31, 32) 및 제4 절연층(41, 42)을 총칭하는 의미를 가질 수 있다는 것이다. 여기서, 도 1에는 절연재(130)가 제1 절연층(10), 제2 절연층(21, 22), 제3 절연층(31, 32) 및 제4 절연층(41, 42)으로 이루어지는 경우가 예시되어 있지만, 이에 한정되는 것은 아니다. 한편, 제1 절연층(10)은 회로기판(100)에서 코어(core)로써의 기능을 담당할 수 있으며, 그 기능을 강화하기 위해서 유리섬유 등의 심재(11)가 제1 절연층(10) 내에 구비될 수도 있다.
일 실시예에서, 열전달용 구조체(110)는 절연재(130)의 중간에 위치된다. 도시된 바와 같이 제1 절연층(10)이 구비된 경우, 제1 절연층(10)을 관통하는 캐비티(cavity, C1)가 형성되어 캐비티(C1) 내에 열전달용 구조체(110)가 삽입될 수 있다. 여기서, 도 3 등에는 캐비티(C1)가 사각형 형상을 이루는 것으로 예시되어 있지만, 전술한 바와 같이 열전달용 구조체(110)는 다양한 형상으로 이루어질 수 있으며, 열전달용 구조체(110)가 삽입될 수만 있다면, 열전달용 구조체(110)의 형상에 대응되는 형상 등 다양한 형상으로 캐비티(C1)가 구현될 수도 있다.
일 실시예에서, 절연재(130)에 형성되는 비아(via)가 열전달용 구조체(110)에 접촉될 수 있다. 이하에서는, 열전달용 구조체(110)의 상부에 위치되며 서로 절연되는 비아를 제1 비아(V1) 및 제2 비아(V2), 열전달용 구조체(110)의 하부에 위치되며 서로 절연되는 비아를 제3 비아(V3) 및 제4 비아(V4)라 칭한다. 한편, 제1 내지 제4 비아(V1~V4)가 열전달용 구조체(110)에 직접 접촉될 수도 있지만, 열전달용 구조체(110)의 표면에 회로패턴이 구비되고 그 회로패턴에 제1 내지 제4 비아(V1~V4)가 접촉될 수도 있다. 이하에서는, 열전달용 구조체(110)의 표면에 일면이 접촉되되 그 타면은 제1 내지 제4 비아(V1~V4)와 각각 접촉되는 회로패턴을 제1 내지 제4 회로패턴(P1~P4)이라 칭한다.
일 실시예에서, 제1 비아(V1) 및 제2 비아(V2)는 서로 다른 방열튜브에 접촉되고 제3 비아(V3) 및 제4 비아(V4)도 서로 다른 방열튜브(120)에 접촉된다. 이에 따라 제1 비아(V1)를 경유하는 신호 경로와 제2 비아(V2)를 경유하는 신호 경로가 서로 절연될 수 있으며, 이에 따라, 열전달용 구조체(110)를 경유하는 복수의 전기신호들이 서로 독립적으로 전달될 수 있게 된다. 예컨데, 제1 비아(V1)와 제3 비아(V3)가 제1 방열튜브(120-1)에 의하여 도통되고, 제2 비아(V2)와 제4 비아(V4)가 제2 방열튜브(120-2)에 의하여 도통되는 경우, 제1 비아(V1) - 제1 방열튜브(120-1) - 제3 비아(V3)를 경유하는 신호 경로와 제2 비아(V2) - 제2 방열튜브(120-2) - 제4 비아(V4)를 경유하는 신호 경로가 서로 절연되어 독립적인 신호 전달에 활용될 수 있다는 것이다.
한편, 제1 내지 제4 비아(V1~V4)들과 열전달용 구조체(110) 사이에 제1 내지 제4 회로패턴(P1, P2, P3, P4) 등이 구비되는 경우에도 전술한 바와 유사한 원리로 복수의 독립적인 신호 경로 구현이 가능함이 이해될 수 있을 것이다.
일 실시예에서, 열전달용 구조체(110)는 열을 머금는 기능을 수행할 수 있으며, 이러한 기능은 열전달용 구조체(110)의 부피가 클수록 증가한다. 따라서, 도시된 바와 같이, 열전달용 구조체(110)는 기둥 형상으로 이루어질 수 있다. 이렇게 기둥 형상으로 이루어짐에 따라, 하면의 면적이 동일하다면 열전달용 구조체(110)의 체적을 최대화할 수 있다. 이에 따라, 열원으로부터 열을 신속하게 흡수하여, 열전달용 구조체(110)와 연결된 다른 경로로 분산시킬 수 있다. 또한, 열전달용 구조체(110)의 두께를 증가시키면 열전달용 구조체(110)와 핫 스팟 사이의 거리가 감소되어 핫 스팟의 열이 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다. 그리고, 본 발명의 일 실시예에 따른 회로기판(100)의 열전달용 구조체(110)는 복수의 방열튜브(120)들을 병렬로 결합해서 구현할 수 있으므로 상하면의 형상이 다양하게 구현될 수 있다. 즉, 회로 배선이나 휨(warpage)를 고려할 때 최적화된 상면 및 하면 형상을 갖도록 열전달용 구조체(110)를 효율적으로 제작할 수 있다는 것이다. 이에 따라, 요구되는 회로 배선을 더 좁은 공간에 구현하면서도 방열성능을 확보할 수 있게 된다.
일 실시예에서, 회로기판(100)의 일방에는 제1 전자부품(500)이 실장될 수 있다. 또한, 회로기판(100)은 메인보드 등 부가기판(800)의 일방에 실장될 수 있다. 여기서, 제1 전자부품(500)은 어플리케이션 프로세서 등의 부품일 수 있으며, 동작시 열이 발생할 수 있다.
한편, 제1 전자부품(500)이 동작함에 따라 열이 발생하는데, 발생한 열을 감지해보면 상대적으로 발열이 심해서 온도가 높게 측정되는 영역이 존재한다. 이러한 영역을 핫 스팟이라 칭하기도 한다. 이러한 핫 스팟은 회로기판(100) 중 소정의 영역에 형성될 수 있으며, 특히 제1 전자부품(500) 전체 또는 일부 부근에 핫 스팟이 형성된다. 또한, 이러한 핫 스팟은 제1 전자부품(500)의 전원단자 부근이나, 스위칭 소자가 상대적으로 밀집된 영역에 형성되기도 한다.
다른 한편으로, 제1 전자부품(500)은 상대적으로 고성능 사양(specification)을 갖는 영역과, 상대적으로 저성능 사양을 갖는 영역을 각각 포함할 수 있다. 예컨대, 클럭 속도(clock speed)가 1.8GHz인 코어들이 연결된 프로세서와 클럭 속도가 1.2GHz인 코어들이 연결된 프로세서가 제1 전자부품(500)에서 영역을 달리하여 구비될 수 있다는 것이다. 도 3을 참조하면, 일 실시예에서, 제1 전자부품(500)은 제1 단위영역(510) 및 제2 단위영역(520)을 포함할 수 있다. 이때, 제1 단위영역(510)은 제2 단위영역(520)에 비하여 더 빠른 속도로 연산과정을 수행하며, 이에 따라, 제2 단위영역(520)보다 더 많은 전력을 소모하게 되고, 제2 단위영역(520)보다 더 많은 열을 발생시킬 수 있다.
본 발명의 일 실시예에 따른 회로기판(100)은 핫 스팟에 인접한 영역에 열전달용 구조체(110)가 배치된다. 이에 따라, 열전달용 구조체(110)가 핫 스팟에서 발생한 열을 신속하게 전달받고, 회로기판(100)의 다른 영역이나, 회로기판(100)이 결합되는 메인 보드(main board) 등의 다른 장치(device)로 열을 신속하게 분산시킬 수 있다.
일 실시예에서, 열전달용 구조체(110)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치한다. 이때, 제1 전자부품(500) 수직 하방 영역에 열전달용 구조체(110)의 대부분이 위치될 수 있다. 또한, 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500) 상면의 면적보다 작을 수 있다. 더 나아가, 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500)의 핫 스팟 영역의 너비에 대응되도록 결정될 수 있다.
이에 따라, 핫 스팟의 열이 열전달용 구조체(110)로 신속하게 이동될 수 있다. 또한, 회로기판(100)의 경량화 및 휨 감소에 유리하다. 그뿐만 아니라, 열전달용 구조체(110)를 회로기판(100)에 배치하는 공정의 효율성이 향상될 수 있다.
일 실시예에서, 제1 전자부품(500)은 솔더(solder, S) 등에 의하여 회로기판(100)과 열적 및/또는 전기적으로 결합할 수 있다. 또한, 회로기판(100)은 솔더(S)를 매개로 메인 보드 등의 부가기판(800)에 연결될 수 있다. 이때, 열전달용 구조체(110)에 인접한 열 이동 경로에는, 일반적인 솔더(S)보다 열전달 성능이 높은 제2 열전달용 구조체(L1)가 구비될 수 있다. 즉, 열전달용 구조체(110)의 열을 부가기판(800)으로 신속하게 전달하기 위하여, 일반적인 솔더(S)보다 열전도성이 큰 물질로 덩어리 형상을 이루는 제2 열전달용 구조체(L1)를 이용하여 회로기판(100)과 부가기판(800)을 연결할 수 있다는 것이다. 또한, 제2 열전달용 구조체(L1)의 열을 신속하게 받아 분산 또는 발산할 수 있도록 부가기판(800)에 방열부(L2)를 구비할 수 있다. 이 방열부(L2)는 부가기판(800)의 상면 방향으로 노출되며, 필요에 따라 하면 방향으로도 노출되어 열 발산 효율을 향상시킬 수 있다.
이에 따라, 핫 스팟에서 발생한 열이 열전달용 구조체(110)를 경유하여 부가기판(800)으로 신속하게 전달될 수 있다.
한편, 도 1에 예시된 제4 절연층(41, 42)은 솔더 레지스트(solder resist)층일 수 있다. 즉, 제4 절연층(41, 42)은, 금속패턴의 일부를 노출하면서 금속패턴의 다른 부분들과 절연재(130) 등을 보호하는 기능을 수행할 수 있다는 것이다. 또한, 솔더레지스트 외부로 노출된 금속패턴들의 표면에는 니켈-금(Ni-Au) 도금층 등 다양한 표면 처리층이 구비될 수 있다.
100 : 회로기판
110 : 열전달용 구조체
120 : 방열튜브
121 : 금속선
122 : 절연부
130 : 절연재
10 : 제1 절연층
11 : 심재
21, 22 : 제2 절연층
31, 32 : 제3 절연층
41, 42 : 제4 절연층
P1 : 제1 회로패턴
P2 : 제2 회로패턴
P3 : 제3 회로패턴
P4 : 제4 회로패턴
S : 솔더
V1 : 제1 비아
V2 : 제2 비아
V3 : 제3 비아
V4 : 제4 비아
500 : 제1 전자부품
800 : 부가기판
810 : 접속패드
L1 : 제2 열전달용 구조체
L2 : 방열부
C1 : 캐비티

Claims (12)

  1. 금속선; 및
    상기 금속선의 상부면과 하부면을 제외한 외주면에 구비되는 절연부;
    를 포함하는 방열튜브 복수 개를 구비하는 열전달용 구조체가 절연재에 삽입된 회로기판.
  2. 청구항 1에 있어서,
    상기 방열튜브 복수 개 중 인접한 방열튜브들은 상기 절연부가 접촉되도록 결합되는 회로기판.
  3. 청구항 1에 있어서,
    상기 방열튜브 복수 개 중 적어도 한 방열튜브의 금속선은 그 상면 및 하면이 각각 상기 열전달용 구조체의 상면 및 하면으로 노출되는 회로기판.
  4. 청구항 3에 있어서,
    상기 열전달용 구조체의 상면에 각각의 일면이 접촉되고 서로 절연되는 제1 비아와 제2 비아; 및
    상기 열전달용 구조체의 하면에 각각의 일면이 접촉되고 서로 절연되는 제3 비아와 제4 비아;
    를 포함하되, 상기 제1 비아와 상기 제3 비아가 전기적으로 연결되고, 상기 제2 비아와 상기 제4 비아가 전기적으로 연결되는 회로기판.
  5. 청구항 4에 있어서,
    상기 제1 비아와 상기 제3 비아 사이 및 상기 제2 비아와 상기 제4 비아 사이는 서로 다른 방열튜브에 의하여 연결되는 회로기판.
  6. 제1 금속선의 외면에 제1 절연부가 구비되어 이루어지는 제1 방열튜브; 및
    제2 금속선의 외면에 제2 절연부가 구비되어 이루어지는 제2 방열튜브;
    를 포함하는 열전달용 구조체가 절연재에 삽입된 회로기판.
  7. 청구항 6에 있어서,
    상기 제1 금속선의 상면에 일면이 접촉되는 제1 비아;
    상기 제2 금속선의 상면에 일면이 접촉되는 제2 비아;
    상기 제1 금속선의 하면에 일면이 접촉되는 제3 비아; 및
    상기 제2 금속선의 하면에 일면이 접촉되는 제4 비아;
    를 더 포함하는 회로기판.
  8. 청구항 7에 있어서,
    상기 제1 금속선과 제1 비아 사이, 상기 제2 금속선과 제2 비아 사이, 상기 제1 금속선과 제3 비아 사이 및 상기 제2 금속선과 제4 비아 사이 중 적어도 한 곳은 회로패턴을 매개로 연결되는 회로기판.
  9. 청구항 6에 있어서,
    상기 제1 금속선의 상면에 일면이 접촉되는 제1 회로패턴;
    상기 제2 금속선의 상면에 일면이 접촉되는 제2 회로패턴;
    상기 제1 금속선의 하면에 일면이 접촉되는 제3 회로패턴;
    상기 제2 금속선의 하면에 일면이 접촉되는 제4 회로패턴;
    상기 제1 회로패턴의 타면에 일면이 접촉되는 제1 비아;
    상기 제2 회로패턴의 타면에 일면이 접촉되는 제2 비아;
    상기 제3 회로패턴의 타면에 일면이 접촉되는 제3 비아; 및
    상기 제4 회로패턴의 하면에 일면이 접촉되는 제4 비아;
    를 더 포함하는 회로기판.
  10. 금속선의 외주면에 절연부가 구비된 방열튜브 복수 개를 결합하여 열전달용 구조체를 형성하는 단계;
    제1 절연층에 구비된 캐비티 내부로 상기 열전달용 구조체를 삽입하는 단계;
    상기 제1 절연층 및 상기 열전달용 구조체를 덮는 제2 절연층을 형성하는 단계; 및
    상기 제2 절연층을 관통하여 상기 열전달용 구조체에 접촉되는 비아를 형성하는 단계;
    를 포함하는 회로기판 제조방법.
  11. 청구항 10에 있어서,
    상기 제2 절연층을 관통하여 상기 열전달용 구조체에 접촉되는 비아를 형성하는 단계는,
    상기 열전달용 구조체의 상면에 각각의 일면이 접촉되고 서로 절연되는 제1 비아와 제2 비아; 및
    상기 열전달용 구조체의 하면에 각각의 일면이 접촉되고 서로 절연되는 제3 비아와 제4 비아;
    를 형성하되, 상기 제1 비아와 상기 제3 비아가 전기적으로 연결되고, 상기 제2 비아와 상기 제4 비아가 전기적으로 연결되도록 수행되는 회로기판 제조방법.
  12. 청구항 10에 있어서,
    상기 제1 절연층에 구비된 캐비티 내부로 상기 열전달용 구조체를 삽입하는 단계 및 상기 제1 절연층 및 상기 열전달용 구조체를 덮는 제2 절연층을 형성하는 단계 사이에,
    상기 열전달용 구조체의 일면에 회로패턴층을 형성하는 단계;
    를 더 포함하는 회로기판 제조방법.
KR1020150049579A 2015-04-08 2015-04-08 회로기판 및 회로기판 제조방법 KR102411997B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150049579A KR102411997B1 (ko) 2015-04-08 2015-04-08 회로기판 및 회로기판 제조방법
US14/990,464 US9788409B2 (en) 2015-04-08 2016-01-07 Circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150049579A KR102411997B1 (ko) 2015-04-08 2015-04-08 회로기판 및 회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20160120486A true KR20160120486A (ko) 2016-10-18
KR102411997B1 KR102411997B1 (ko) 2022-06-22

Family

ID=57112979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049579A KR102411997B1 (ko) 2015-04-08 2015-04-08 회로기판 및 회로기판 제조방법

Country Status (2)

Country Link
US (1) US9788409B2 (ko)
KR (1) KR102411997B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102295105B1 (ko) * 2014-12-29 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR102411999B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판
EP3512083B1 (en) * 2018-01-12 2023-08-23 ABB Schweiz AG Determining and compensating power transistor switching delay
KR20200098179A (ko) * 2019-02-12 2020-08-20 엘지이노텍 주식회사 회로기판
JP7249907B2 (ja) * 2019-08-08 2023-03-31 新光電気工業株式会社 配線基板の製造方法及び積層構造
TWI754457B (zh) * 2020-11-17 2022-02-01 欣興電子股份有限公司 具有散熱塊的線路基板及其封裝結構

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349435A (ja) 1999-06-02 2000-12-15 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
US20020001179A1 (en) * 1999-05-28 2002-01-03 Earl E. Wentzel Standardized test board for testing custom chips
JP2005311182A (ja) * 2004-04-23 2005-11-04 Shinko Electric Ind Co Ltd 基板及び半導体装置
US6964874B2 (en) * 2001-10-31 2005-11-15 Advanced Micro Devices, Inc. Void formation monitoring in a damascene process
US20060081396A1 (en) * 2004-05-11 2006-04-20 Chi-Hsing Hsu Circuit substrate and method of manufacturing plated through slot thereon
US20090294165A1 (en) * 2008-05-30 2009-12-03 Delphi Technologies, Inc. Method of manufacturing a printed circuit board
JP2012253167A (ja) * 2011-06-02 2012-12-20 Denki Kagaku Kogyo Kk 熱伝導性絶縁シート、金属ベース基板及び回路基板
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
US20140041907A1 (en) * 2012-08-13 2014-02-13 Samsung Electro-Mechanics Co., Ltd. Core substrate and printed circuit board using the same
KR20140129804A (ko) * 2013-04-30 2014-11-07 삼성전기주식회사 방열기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140901A (ja) * 1997-07-23 1999-02-12 Sharp Corp 回路基板
JP3684830B2 (ja) 1998-03-27 2005-08-17 イビデン株式会社 プリント配線板
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001179A1 (en) * 1999-05-28 2002-01-03 Earl E. Wentzel Standardized test board for testing custom chips
JP2000349435A (ja) 1999-06-02 2000-12-15 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
US6964874B2 (en) * 2001-10-31 2005-11-15 Advanced Micro Devices, Inc. Void formation monitoring in a damascene process
JP2005311182A (ja) * 2004-04-23 2005-11-04 Shinko Electric Ind Co Ltd 基板及び半導体装置
US20060081396A1 (en) * 2004-05-11 2006-04-20 Chi-Hsing Hsu Circuit substrate and method of manufacturing plated through slot thereon
US20090294165A1 (en) * 2008-05-30 2009-12-03 Delphi Technologies, Inc. Method of manufacturing a printed circuit board
JP2012253167A (ja) * 2011-06-02 2012-12-20 Denki Kagaku Kogyo Kk 熱伝導性絶縁シート、金属ベース基板及び回路基板
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
US20140041907A1 (en) * 2012-08-13 2014-02-13 Samsung Electro-Mechanics Co., Ltd. Core substrate and printed circuit board using the same
KR20140129804A (ko) * 2013-04-30 2014-11-07 삼성전기주식회사 방열기판

Also Published As

Publication number Publication date
US20160302299A1 (en) 2016-10-13
US9788409B2 (en) 2017-10-10
KR102411997B1 (ko) 2022-06-22

Similar Documents

Publication Publication Date Title
KR20160120486A (ko) 회로기판 및 회로기판 제조방법
US8971045B1 (en) Module having at least one thermally conductive layer between printed circuit boards
KR20160038293A (ko) 회로기판
KR20160102727A (ko) 회로기판 및 회로기판 제조방법
KR20160038304A (ko) 회로기판
KR20160120481A (ko) 회로기판
JP6648878B2 (ja) 回路基板
JP6773366B2 (ja) 回路基板及び回路基板の製造方法
JP2017520902A (ja) 回路基板及び回路基板組立体
JP2011108924A (ja) 熱伝導基板及びその電子部品実装方法
CN107708286B (zh) 印刷电路板组件
JP6070977B2 (ja) 電子回路装置
JP4987231B2 (ja) 熱伝導性基板パッケージ
JP2005026263A (ja) 混成集積回路
JP2011505077A (ja) ジャンクションボックス
WO2018216627A1 (ja) 電子機器
JP2012209527A (ja) 部品内蔵基板及びその製造方法
JP2006120996A (ja) 回路モジュール
KR102194720B1 (ko) 방열 구조체를 포함하는 회로기판
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
US6574108B1 (en) Selective PCB via location to enhance cooling
KR101796519B1 (ko) 회로기판 및 회로기판 조립체
CN110996501A (zh) 具有贯穿式导电及散热部件的电路板和功率模组
JP2011096991A (ja) 発光素子パッケージ及びその製造方法
JP7062473B2 (ja) アンテナモジュール

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right