JP2012209527A - 部品内蔵基板及びその製造方法 - Google Patents
部品内蔵基板及びその製造方法 Download PDFInfo
- Publication number
- JP2012209527A JP2012209527A JP2011076140A JP2011076140A JP2012209527A JP 2012209527 A JP2012209527 A JP 2012209527A JP 2011076140 A JP2011076140 A JP 2011076140A JP 2011076140 A JP2011076140 A JP 2011076140A JP 2012209527 A JP2012209527 A JP 2012209527A
- Authority
- JP
- Japan
- Prior art keywords
- component
- electronic component
- insulating layer
- layer
- via conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 163
- 238000002161 passivation Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 32
- 230000005855 radiation Effects 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 3
- 238000005549 size reduction Methods 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 18
- 230000000694 effects Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000005755 formation reaction Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】部品内蔵基板1は、パッシベーション膜74が形成されてなる電子部品71と、電子部品71を内蔵する絶縁層25と、パッシベーション膜74から外側に向けて厚み方向に形成されたビア導体26,27と、を備え、ビア導体26は、パッド73に当接すると共に、絶縁層25の外側に設けられている導体22,16,12,28,32,36,42と電気的に接続されており、ビア導体27は、パッシベーション膜74に当接すると共に、絶縁層25の外側に設けられている導体23,17,13と電気的に接続されており、放熱対策及びノイズ対策を講じることのできるように構成されている。
【選択図】図1
Description
図1は、本発明の第1実施形態による部品内蔵基板1を概略的に示す断面図であり、図2は、図1のII−II線に沿う平面図である。
図10は、本発明の第2実施形態による部品内蔵基板2を概略的に示す断面図である。また、図11は、図10のXI−XI線に沿う平面図である。部品内蔵基板2は、図示の如く、導体層31には配線層32Aの他、低インピーダンス層33(第1電極)が形成され、この低インピーダンス層33と低インピーダンス層23とを接続するビア導体(第3ビア導体)29が形成されていること以外は、上述した第1実施形態の部品内蔵基板1と同様に構成されたものである。
図12は、本発明の第3実施形態による部品内蔵基板3を概略的に示す断面図である。図13は、図12のXIII−XIII線に沿う平面図である。本発明の第3実施形態による部品内蔵基板3を概略的に示す断面図である。なお、図12に示す部品内蔵基板3は、概略的に示した断面図のため、第1実施形態の部品内蔵基板1と同じ構成である、絶縁層15,35、及びビア導体16,17,36の詳細な構成は省略している。
Claims (8)
- 電子部品を内蔵する部品内蔵基板であって、
外部と電気的な接続を行うパッドが形成された主面に、パッシベーション膜が形成されてなる電子部品と、
前記電子部品を内蔵する第1絶縁層と、
前記第1絶縁層に設けられる第1ビア導体及び第2ビア導体と、を備え、
前記第1ビア導体は、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッドに当接すると共に、前記第1絶縁層の外側に設けられている導体と電気的に接続されており、
前記第2ビア導体は、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッシベーション膜に当接すると共に、前記部品内蔵基板の外側に前記電子部品が発する熱を放出可能なように構成されている部品内蔵基板。 - 前記部品内蔵基板の内部に、前記電子部品の前記主面と反対側に設けられる第1電極と、
前記第2ビア導体と前記第1電極とを電気的に接続する第3ビア導体とを備える請求項1に記載の部品内蔵基板。 - 前記1電極は、平面視において前記電子部品の少なくとも一部を覆うように形成されている請求項2に記載の部品内蔵基板。
- 前記電子部品は、前記第1絶縁層に複数設けられており、前記第1電極は、平面視において前記複数の電子部品の少なくとも一部を共通に覆うように形成されている請求項3に記載の部品内蔵基板。
- 電子部品を内蔵する部品内蔵基板の製造方法であって、
外部と電気的な接続を行うパッドが形成された主面に、パッシベーション膜が形成されてなる電子部品を内蔵する第1絶縁層を形成する第1工程と、
前記第1絶縁層に、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッドに当接する第1ビア導体を形成すると共に、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッシベーション膜に当接する第2ビア導体を形成する第2工程と、
前記第1ビア導体を、前記第1絶縁層の外側に設けられている導体と電気的に接続する第3工程と、
前記第2ビア導体を、前記電子部品が発する熱を前記部品内蔵基板の外側に放出可能なように構成する第4工程と、を備える部品内蔵基板の製造方法。 - 前記部品内蔵基板の内部に、前記電子部品の前記主面と反対側に設けられる第1電極を形成すると共に、前記第2ビア導体と第1電極とを電気的に接続する第3ビア導体を形成する第5工程を備える請求項5に記載の部品内蔵基板の製造方法。
- 前記第5工程において、前記第1電極は、平面視において前記電子部品の少なくとも一部を覆うように形成する、請求項6に記載の部品内蔵基板の製造方法。
- 前記第1工程において、前記第1絶縁層に複数の電子部品を内蔵し、
前記第5工程において、前記第1電極の少なくとも一方を、平面視において前記複数の電子部品の少なくとも一部を共通に覆うように形成する、請求項7に記載の部品内蔵基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011076140A JP5354394B2 (ja) | 2011-03-30 | 2011-03-30 | 部品内蔵基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011076140A JP5354394B2 (ja) | 2011-03-30 | 2011-03-30 | 部品内蔵基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209527A true JP2012209527A (ja) | 2012-10-25 |
JP5354394B2 JP5354394B2 (ja) | 2013-11-27 |
Family
ID=47189002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011076140A Active JP5354394B2 (ja) | 2011-03-30 | 2011-03-30 | 部品内蔵基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5354394B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5750528B1 (ja) * | 2014-03-26 | 2015-07-22 | 太陽誘電株式会社 | 部品内蔵回路基板 |
CN107068634A (zh) * | 2017-01-23 | 2017-08-18 | 合肥雷诚微电子有限责任公司 | 一种小型化高散热性的多芯片功率放大器结构及其制作方法 |
CN110829733A (zh) * | 2019-10-24 | 2020-02-21 | 珠海凯邦电机制造有限公司 | 一种控制板、电机和空调系统 |
JP2020096108A (ja) * | 2018-12-13 | 2020-06-18 | Tdk株式会社 | 半導体ic内蔵回路基板及びその製造方法 |
CN112424931A (zh) * | 2018-07-20 | 2021-02-26 | 株式会社村田制作所 | 模块 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153084A (ja) * | 2002-10-31 | 2004-05-27 | Denso Corp | 多層配線基板の製造方法及び多層配線基板 |
JP2005333079A (ja) * | 2004-05-21 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 半導体素子実装構造体 |
WO2009093343A1 (ja) * | 2008-01-25 | 2009-07-30 | Ibiden Co., Ltd. | 多層配線板およびその製造方法 |
JP2011009715A (ja) * | 2009-05-25 | 2011-01-13 | Denso Corp | 半導体装置 |
-
2011
- 2011-03-30 JP JP2011076140A patent/JP5354394B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153084A (ja) * | 2002-10-31 | 2004-05-27 | Denso Corp | 多層配線基板の製造方法及び多層配線基板 |
JP2005333079A (ja) * | 2004-05-21 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 半導体素子実装構造体 |
WO2009093343A1 (ja) * | 2008-01-25 | 2009-07-30 | Ibiden Co., Ltd. | 多層配線板およびその製造方法 |
JP2011009715A (ja) * | 2009-05-25 | 2011-01-13 | Denso Corp | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5750528B1 (ja) * | 2014-03-26 | 2015-07-22 | 太陽誘電株式会社 | 部品内蔵回路基板 |
CN107068634A (zh) * | 2017-01-23 | 2017-08-18 | 合肥雷诚微电子有限责任公司 | 一种小型化高散热性的多芯片功率放大器结构及其制作方法 |
CN112424931A (zh) * | 2018-07-20 | 2021-02-26 | 株式会社村田制作所 | 模块 |
JP2020096108A (ja) * | 2018-12-13 | 2020-06-18 | Tdk株式会社 | 半導体ic内蔵回路基板及びその製造方法 |
JP7225754B2 (ja) | 2018-12-13 | 2023-02-21 | Tdk株式会社 | 半導体ic内蔵回路基板及びその製造方法 |
CN110829733A (zh) * | 2019-10-24 | 2020-02-21 | 珠海凯邦电机制造有限公司 | 一种控制板、电机和空调系统 |
Also Published As
Publication number | Publication date |
---|---|
JP5354394B2 (ja) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6821008B2 (ja) | マイクロ波デバイス及び空中線 | |
US8373997B2 (en) | Semiconductor device | |
US9728481B2 (en) | System with a high power chip and a low power chip having low interconnect parasitics | |
US10512153B2 (en) | High frequency circuit | |
WO2016080333A1 (ja) | モジュール | |
WO2020228704A1 (zh) | 一种埋入式封装结构及其制备方法、终端 | |
KR101454419B1 (ko) | 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법 | |
JP2004235650A (ja) | ラミネート・キャリアを有する積層チップ電子パッケージとその製造方法 | |
JP2006073651A (ja) | 半導体装置 | |
JP5369827B2 (ja) | 電子部品内蔵モジュール | |
JP5354394B2 (ja) | 部品内蔵基板及びその製造方法 | |
US9621196B2 (en) | High-frequency module and microwave transceiver | |
CN214256936U (zh) | 模块 | |
US11690173B2 (en) | Circuit board structure | |
KR20160038304A (ko) | 회로기판 | |
JP2005026263A (ja) | 混成集積回路 | |
KR20160120486A (ko) | 회로기판 및 회로기판 제조방법 | |
KR101555403B1 (ko) | 배선기판 | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
JP2006120996A (ja) | 回路モジュール | |
KR20160038359A (ko) | 방열 구조체를 포함하는 회로기판 | |
JP4128440B2 (ja) | 部品内蔵モジュール | |
JP2004071597A (ja) | 半導体モジュール | |
JP2005340713A (ja) | マルチチップモジュール | |
JP4099072B2 (ja) | 部品内蔵モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5354394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |