JP4128440B2 - 部品内蔵モジュール - Google Patents

部品内蔵モジュール Download PDF

Info

Publication number
JP4128440B2
JP4128440B2 JP2002379718A JP2002379718A JP4128440B2 JP 4128440 B2 JP4128440 B2 JP 4128440B2 JP 2002379718 A JP2002379718 A JP 2002379718A JP 2002379718 A JP2002379718 A JP 2002379718A JP 4128440 B2 JP4128440 B2 JP 4128440B2
Authority
JP
Japan
Prior art keywords
module
component
wire connection
interposer substrate
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002379718A
Other languages
English (en)
Other versions
JP2004214286A (ja
Inventor
清久 長谷川
龍三 西川
年匡 岩田
輝代隆 塚田
輝正 二の丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2002379718A priority Critical patent/JP4128440B2/ja
Publication of JP2004214286A publication Critical patent/JP2004214286A/ja
Application granted granted Critical
Publication of JP4128440B2 publication Critical patent/JP4128440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【０００１】
【発明の属する技術分野】
本発明は、部品内蔵モジュールに係り、より詳しくは複数の部品を内蔵した部品内蔵モジュールに関する。
【０００２】
【従来の技術】
従来から、電子部品等の部品の高密度実装に対応するために、複数の大規模集積回路（ＬＳＩ及びＶＬＳＩを含むチップ（以下、「ＬＳＩチップ」とも記す）を積層させて内部に実装したいわゆるチップスタック型の部品内蔵モジュールが注目されている。こうした部品内蔵モジュールとしては、例えば図１９（Ａ）及び図１９（Ｂ）に総合的に示されるような部品内蔵モジュール８０が実用化されている（例えば、非特許文献１参照）。
【０００３】
この部品内蔵モジュール８０では、所望の配線パターンが形成されたプリント配線基板８１の＋Ｚ方向側表面上に、ＬＳＩチップ８２1及びＬＳＩチップ８２2が接着層（図示せず）を介して順次積層されている。そして、ＬＳＩチップ８２1の＋Ｚ方向側の表面及びＬＳＩチップ８２2の＋Ｚ方向側の表面に形成されたワイヤ接続用パッド９３とプリント配線基板８１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド９２とが配線ワイヤ９１により電気的接続されている。かかる配線ワイヤ９１により、外部からプリント配線基板８１を介して、ＬＳＩチップ８２1及びＬＳＩチップ８２2の入出力端子に動作用電力や信号が供給されるようになっている。
【０００４】
また、部品内蔵モジュール８０では、プリント配線基板８１の＋Ｚ方向側表面上に形成された樹脂等の封止材８７により、ＬＳＩチップ８２1及びＬＳＩチップ８２2が封止されるようになっている。また、プリント配線基板８１の−Ｚ方向側表面には、プリント配線基板８１における配線パターンと導通している多数の半田ボール８９が形成されており、これらの半田ボール８９を介して不図示のマザーボードに装着されるようになっている。
【０００５】
なお、図１９（Ａ）及び図１９（Ｂ）では２つのＬＳＩチップが積層された例を示したが、３つ以上のＬＳＩが積層された部品内蔵モジュールも実用化されている。
【０００６】
【非特許文献１】
特許庁調査課 著
「ＩＴ時代の実装技術 −システム・イン・パッケージ技術−に関する特許出願技術動向調査」 平成１４年４月２６日
【０００７】
【発明が解決しようとする課題】
上述した従来技術の部品内蔵モジュールは、構成の簡易さ、実現の容易さ及びＬＳＩ等の部品の実装密度を向上させるという点では非常に優れたものである。しかし、ワイヤボンディング法を用いて部品のワイヤ接続用パッドとプリント配線板のワイヤ接続用パッドとの間で配線ワイヤによる配線を行うために、封止材によるモールド前において配線作業のための作業領域を確保することが必要であった。このため、当該作業領域内には部品を配置することができなかった。すなわち、配線ワイヤに対して基板側と反対側の領域には、部品を配置することができなかった。
【０００８】
このため、積層される複数の部品には積層時の相互位置関係も含めて様々な制約があり、自由に複数の部品を積層することができなかった。例えば、全く同一の形状を有する複数の部品を積層する場合には、各部品に形成されたワイヤ接続用パッドの形成領域から配線ワイヤが延びる方向側の部品端部までの領域分だけ順次平面的にずらして積層することが必要であった。このため、全く同一の形状を有する複数の部品を積層する場合には、実装面積が大きくなってしまっていた。
【０００９】
また、上記のように全く同一の形状を有する複数の部品を積層するために順次平面的にずらして積層する場合は勿論のこと、積層する複数の部品の大きさが積層順に小さくなる場合であっても、実装面積を抑制するためには、部品に形成されたワイヤ接続用パッドの形成領域が、部品の外縁部近傍にあることが必須であった。
【００１０】
ところで、近年におけるワイヤボンディング技術の進歩と相俟って、表面の中央部にもワイヤ接続用パッドが形成されたＬＳＩチップ（以下、適宜「センターパッドＬＳＩチップ」と呼ぶ）も実用化されつつある。こうしたセンターパッドＬＳＩチップを複数個積層する際には、上述した従来の部品内蔵モジュールの技術では、部品実装密度の向上の要請には応えることができない。
【００１１】
本発明は、かかる事情を鑑みてなされたものであり、複数の部品それぞれの形状やワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の部品内蔵モジュールは、品搭載領域及び前記部品搭載領域の外側の領域に複数のワイヤ接続用パッドが一方側表面に形成されたプリント配線板と、一方側表面の外縁部近傍に少なくとも１つのワイヤ接続用パッド、他方側表面に入出力端子、及び、前記入出力端子と前記ワイヤ接続用パッドとを電気的に接続する導体経路が形成されたインターポーザ基板の前記他方側表面に前記複数の部品のうちの一部の部品を前記入出力端子に電気的に接続するように搭載した複数のサブモジュールとを備えた部品内蔵モジュールであって、前記部品搭載領域上に、前記複数のサブモジュールの他方側表面が対向するように順次積層され、前記複数のサブモジュールのワイヤ接続用パッドと前記プリント配線板のワイヤ接続用パッドとは、複数の配線ワイヤによって電気的に接続されていることを特徴とする部品内蔵モジュールである。
【００１３】
この部品内蔵モジュールでは、複数の部品それぞれを対応するインターポーザ基板に搭載する。これらのインターポーザ基板では、その外縁部近傍に少なくとも１つのワイヤ接続用パッドが形成されるとともに、これらのワイヤ接続用パッドそれぞれと、対応する部品の入出力端子とを電気的に接続するための導体経路が形成されている。この結果、各部品における入出力端子の形成位置にかかわらず、プリント配線板に形成されたワイヤ接続用パッドとワイヤ接続により電気的に接続されるべきサブモジュールに形成されたワイヤ接続用パッドは、一律にインターポーザ基板の外縁付近に配置されることになる。また、各インターポーザ基板の形状は自由に定めることができる。
【００１４】
したがって、本発明の部品内蔵モジュールによれば、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【００１６】
また、本発明の部品内蔵モジュールでは、前記複数のサブモジュールそれぞれにおいて、前記一部の部品が、前記インターポーザ基板にフリップチップ実装されている構成とすることができる。
【００１７】
また、本発明の部品内蔵モジュールでは、前記複数のサブモジュールの少なくとも１つにおいて、前記インターポーザ基板における前記一部の部品の搭載側とは反対側の表面には放熱用導体パターンが形成されている構成とすることができる。かかる場合には、放熱用導体パターンを介して放熱が可能となるので、動作時における部品の温度上昇を抑制することができる。したがって、部品内蔵モジュールの動作の信頼性を向上することができる。
【００１８】
ここで、前記放熱用導体パターンが形成された前記インターポーザ基板には、前記放熱用導体パターンと熱的に接続する少なくとも１つの放熱用スルーホールが形成されている構成とすることができる。かかる場合には、放熱用スルーホールを介して、部品で発生した熱を効率よく放熱用導体パターンに伝導させることが可能となるので、動作時における部品の温度上昇を効率的に抑制することができる。したがって、部品内蔵モジュールの動作の信頼性を効率的に向上することができる。
【００１９】
また、前記放熱用導体パターンが形成された前記インターポーザ基板には、前記インターポーザ基板に形成された前記ワイヤ接続用パッドの少なくとも１つと前記放熱用導体パターンとを電気的に接続する導体経路が形成されている構成とすることができる。かかる場合には、例えば放熱用導体パターンを交流的な接地レベルとすることにより、インターポーザ基板に形成される信号パターンの特性インピーダンスを整合させることができる。また、放熱用導体パターンが電磁気的なシールド層として機能させることができ、サブモジュール間における電磁気的なクロストークの影響を低減させることができる。
【００２０】
また、本発明の部品内蔵モジュールでは、前記複数のサブモジュールそれぞれのインターポーザ基板に形成されたワイヤ接続用パッドの一方側の領域には、他のサブモジュールのインターポーザ基板が存在しない構成とすることができる。かかる場合には、プリント配線板の部品搭載領域上に複数のサブモジュールを積層した際に、インターポーザ基板に形成されたワイヤ接続用パッドとプリント配線板に形成されたワイヤ接続用パッドとの間を配線ワイヤで配線するための作業領域を確保することができる。したがって、複数のサブモジュールを順次積層後、配線ワイヤを一括して配線することができる。
【００２１】
【発明の実施の形態】
《第１実施形態》
以下、本発明の第１実施形態を、図１〜図８を参照して説明する。
【００２２】
図１及び図２には、本実施形態の部品内蔵モジュール１０の構成が示されている。ここで、図１（Ａ）は部品内蔵モジュール１０の外観を示す斜視図であり、図１（Ｂ）は、後述する封止部材１７の一部を除去して、部品内蔵モジュール１０の内部構造を概略的に示す斜視図である。また、図２は、部品内蔵モジュール１０の断面図である。
【００２３】
図１及び図２で総合的に示されるように、本実施形態の部品内蔵モジュール１０は、所望の配線パターンが形成され、＋Ｚ方向側表面における部品搭載領域の外側にワイヤ接続用パッド２２が形成されたプリント配線板１１と、プリント配線板１１の＋Ｚ側表面の部品搭載領域上に＋Ｚ方向に沿って順次配置されたサブモジュール１２1，１２2，１２3，１２4とを備えている。
【００２４】
サブモジュール１２j（ｊ＝１〜４）は、図３に示されるように、インターポーザ基板３１jと、このインターポーザ基板３１jの＋Ｚ方向側表面上に搭載された、例えばダイナミックＲＡＭチップ等のＬＳＩチップ３２jとを備えている。ここで、インターポーザ基板３１jは、互いに同一の形状を有している。また、ＬＳＩチップ３２jとしては、図４に示されるような、＋Ｚ方向側表面のＹ軸方向の中央部に複数の入出力端子３５が形成されている同一形状のセンターパッドＬＳＩチップが使用されている。なお、図４にはワイヤ接続用パッド２３が二列に配列されている例が示されているが、一列に配列されていてもよい。
【００２５】
図３に戻り、インターポーザ基板３１jは平板状の基板であり、その＋Ｚ方向側表面には、電源供給経路及び電気信号経路（以下、「電気信号等経路」と総称する）である導体パターン３３が形成されている。また、導体パターン３３のＹ軸方向端部の導体パターン３３上には、ワイヤ接続用パッド２３が形成されている。
【００２６】
また、インターポーザ基板３１jの＋Ｚ方向側表面の中央部には、ＬＳＩチップ３２jがフリップチップ実装法により搭載されている。このＬＳＩチップ３２jでは、その入出力端子３５が金属バンプ３４を介して導体パターン３３に固定的に導通接続されている。また、ＬＳＩチップ３２jは、アンダーフィル樹脂３９により、インターポーザ基板３１jに固定的に装着されている。ここで、アンダーフィル樹脂３９としては、例えば、エポキシ系の非導電性ペースト（ＮＣＰ(Non Conductive Paste)）若しくは非導電性フィルム（ＮＣＦ(Non Conductive Film)）、又は異方導電性ペースト（ＡＣＰ(Anisotropic Conductive Paste)）若しくは異方導電性フィルム（ＡＣＦ(Anisotropic Conductive Film)）等を使用することができる。
【００２７】
また、インターポーザ基板３１jの−Ｚ方向側表面には、ほぼ全面にわたって銅等の放熱用導体パターン３６が形成されている。ここで、放熱用導体パターン３６は、ベタパターンであってもよいし、メッシュ状パターンであってもよい。
【００２８】
インターポーザ基板３１jには、更に、放熱用導体パターン３６と接続された放熱用スルーホール３７及び導電用スルーホール３８とが形成されている。ここで、放熱用スルーホール３７は、上記の導体パターン３３とは接続されていないが、ＬＳＩチップ３２jで発生した熱が放熱用スルーホール３７を介して放熱用導体パターン３６へ伝達されるようになっている。
【００２９】
一方、導電用スルーホール３８は上記の導体パターン３３とは接続されおり、導体パターン３３を介してワイヤ接続用パッド２３の１つ以上と電気的に接続されている。そして、導電用スルーホール３８は、さらに後述する配線ワイヤ２１及びプリント配線板１１を介して、最終的には電気的に接地されるようになっている。このため、放熱用導体パターン３６は、その＋Ｚ方向側の領域と−Ｚ方向側の領域とを電磁気的に遮蔽するシールド板の機能を果たすようになっている。また、インターポーザ基板３１jの−Ｚ方向側表面の放熱用導体パターン３６が接地されることにより、インターポーザ基板３１jの＋Ｚ方向側表面の導体パターン３３の特性インピーダンスが整合されたものとなる。なお、導電用スルーホール３８は、上記の放熱用スルーホール３７と同様に、ＬＳＩチップ３２jで発生した熱の放熱用導体パターン３６への伝達経路としても機能する。
【００３０】
図１及び図２に戻り、部品内蔵モジュール１０では、サブモジュール１２1は、接着層１３1を介してプリント配線板１１に固定され、サブモジュール１２2は接着層１３2を介してサブモジュール１２1に固定される。また、サブモジュール１２3は接着層１３3を介してサブモジュール１２2に固定され、サブモジュール１２4は接着層１３4を介してサブモジュール１２3に固定されている。ここで、接着層１３1〜１３4としては、エポキシ系接着剤または接着シート等を使用することができる。
【００３１】
また、サブモジュール１２1，１２2，１２3，１２4に形成されたワイヤ接続用パッド２３と、プリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２とは、配線ワイヤ２１により電気的に接続されている。ここで、配線ワイヤとしては、金、アルミ等のワイヤを採用することができ、特に金ワイヤを採用することが、細く、曲げにも強く、導電安定性が保証されていることから好ましい。
【００３２】
上記のサブモジュール１２1，１２2，１２3，１２4、接着層１３1，１３2，１３3、１３3及び配線ワイヤ２１、ワイヤ接続用パッド２２は、プリント配線板１１の＋Ｚ方向側に形成された封止部材１７によって封止されている。ここで、封止部材１７の材料としては、エポキシ系樹脂、シリコーン樹脂等を使用することができる。
【００３３】
プリント配線板１１の−Ｚ方向側表面には、導体パターン１８が形成されており、その導体パターン１８の所定位置上に半田ボール１９が配置されている。これらの半田ボール１９を介して、部品内蔵モジュール１０が、不図示のマザーボードに装着されるようになっている。
【００３４】
なお、＋Ｚ方向側表面のワイヤ接続用パッド２２及び−Ｚ方向側表面の導体パターン１８を除いて図示を省略しているが、プリント配線板１１の両面及び内層には所定の導体パターンが形成されている。また、プリント配線板１１では、層間接続用のバイアホールが形成されている。
【００３５】
次に、上述した部品内蔵モジュール１０の製造工程について、図５〜図８を参照して説明する。
【００３６】
まず、サブモジュール１２1，１２2，１２3，１２4の製造について説明する。
サブモジュール１２j（ｊ＝１〜４）の製造に際しては、例えば両面にベタで銅の導体パターン４１が形成され、絶縁層４２がガラスエポキシ材である銅張ガラスエポキシ基板を出発材４０Ａとする（図５（Ａ）参照）。なお、出発材としては銅張ガラスポリイミド基板を採用することもできる。
【００３７】
この出発材４０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に導体パターン３３を、−Ｚ方向側表面に放熱用導体パターン３６を形成する。また、周知のスルーホール形成法を適用することにより、放熱用スルーホール３７及び導電用スルーホール３８を形成する（図５（Ｂ）参照）。
【００３８】
引き続き、周知の金属バンプ形成法により、導体パターン３３上におけるＬＳＩチップ３２jの信号端子及び電源供給端子が配置されるべき位置に金属バンプ３４を形成する（図５（Ｃ）参照）。そして、ＬＳＩチップ３２jの信号端子及び電源供給端子を、金属バンプ３４を介して導体パターン３３と固定的に導通接続させるとともに、アンダーフィル樹脂３９をＬＳＩチップ３２jとインターポーザ基板３２jの表面との間に充填する（図５（Ｄ）参照）。こうして、ＬＳＩチップ３２jがインターポーザ基板３１jに搭載されたサブモジュール１２jが製造される。
【００３９】
なお、サブモジュール１２jにおけるＬＳＩチップ３２jのフリップチップ実装はこの事例以外の方法で行う事も可能である。例えば金属バンプはＬＳＩチップ３２j側につける事も可能であるし、アンダーフィル樹脂のかわりに先のＡＣＦ、ＡＬＰ、ＮＣＦ、ＮＣＰによる接続も可能である。
【００４０】
一方、上記のサブモジュール１２jの製造と並行して、常法により、ワイヤ接続用パッド２２及び導体パターン１８を含む所定の導体パターン及びバイアホールが形成されたプリント配線板１１が作成される（図６（Ａ）参照）。なお、プリント配線板１１は、両面のみに導体パターンが形成されたものであってもよいし、両面及び内層に導体パターンが形成されたものであってもよい。
【００４１】
次に、接着層１３1を介して、サブモジュール１２1をプリント配線板１１の＋Ｚ方向側表面の部品搭載領域上に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール１２1に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線する（図６（Ｂ）参照）。この結果、サブモジュール１２1に形成されたワイヤ接続用パッド２３それぞれと、対応するワイヤ接続用パッド２２とが電気的に接続される。
【００４２】
次いで、接着層１３2を介して、サブモジュール１２2をサブモジュール１２1の＋Ｚ方向側上に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール１２2に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線する（図６（Ｃ）参照）。この結果、サブモジュール１２2に形成されたワイヤ接続用パッド２３それぞれと、対応するワイヤ接続用パッド２２とが電気的に接続される。
【００４３】
次に、接着層１３3を介して、サブモジュール１２3をサブモジュール１２2の＋Ｚ方向側上に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール１２3に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線する（図７（Ａ）参照）。この結果、サブモジュール１２3に形成されたワイヤ接続用パッド２３それぞれと、対応するワイヤ接続用パッド２２とが電気的に接続される。
【００４４】
次いで、接着層１３4を介して、サブモジュール１２4をサブモジュール１２3の＋Ｚ方向側上に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール１２4に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線する（図７（Ｂ）参照）。この結果、サブモジュール１２4に形成されたワイヤ接続用パッド２３それぞれと、対応するワイヤ接続用パッド２２とが電気的に接続される。
【００４５】
次に、ポッティングまたは金型を使ったトランスファーモールドを行うことにより、サブモジュール１２1，１２2，１２3，１２4、接着層１３1，１３2，１３3，１３3、及び配線ワイヤ２１、ワイヤ接続用パッド２２を封止する封止部材１７を、プリント配線板１１の＋Ｚ方向側に形成する（図８（Ａ）参照）。この後、プリント配線板１１の−Ｚ方向側表面の半田ボール１９の形成領域上に半田ボール１９を形成する（図８（Ｂ）参照）。こうして、本実施形態の部品内蔵モジュール１０が製造される。
【００４６】
以上説明したように、本実施形態の部品内蔵モジュール１０では、複数の部品（ＬＳＩチップ）３２j（ｊ＝１〜４）それぞれを、対応するインターポーザ基板３１jに搭載する。これらのインターポーザ基板３１jでは、その外縁部近傍にワイヤ接続用パッド２３が形成されるとともに、これらのワイヤ接続用パッド２３それぞれと、対応する部品３２jの入出力端子３５とを電気的に接続するための導体経路である金属バンプ３４及び導体パターン３３が形成されている。この結果、各部品３２jにおける入出力端子の形成位置にかかわらず、サブモジュール１２jに形成されたワイヤ接続用パッド２３は、一律にインターポーザ基板３１jの外縁付近に配置されることになる。したがって、本実施形態の部品内蔵モジュール１０によれば、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【００４７】
また、本実施形態の部品内蔵モジュール１０では、インターポーザ基板３１jの−Ｚ方向側表面に放熱用導体パターン３６が形成されるとともに、インターポーザ基板３１jには放熱用導体パターン３６と接続された複数の放熱用スルーホール３７が形成されている。このため、放熱用スルーホール３７を介して、部品３２jで発生した熱を効率よく放熱用導体パターン３６に伝導させることが可能となる。したがって、動作時における部品３２jの温度上昇を効率的に抑制することができ、部品内蔵モジュールの動作の信頼性を効率的に向上させることができる。
【００４８】
また、本実施形態の部品内蔵モジュール１０では、放熱用導体パターン３６が、導電用スルーホール３８を介して、接地されるようになっている。このため、インターポーザ基板３１jに形成される信号パターンの特性インピーダンスを整合させることができる。また、放熱用導体パターン３６を電磁気的なシールド層として機能させることができ、サブモジュール間における電磁気的なクロストークの影響を低減させることができる。
【００４９】
なお、上記の第１実施形態では、接着層１３2，１３3，１３4をサブモジュール１２1，１２2，１２3の部品３１1，３１2，３１3の＋Ｚ方向側表面上にのみ設けることとしたが、図９に示されるように、サブモジュール１２1，１２2，１２3それぞれの＋Ｚ方向側の全体に接着層１３2，１３3，１３4を設けることとしてもよい。
【００５０】
《第２実施形態》
次に、本発明の第２実施形態を、図１０〜図１４を参照して説明する。本実施形態の部品内蔵モジュールは、上述した第１実施形態の部品内蔵モジュールと比べて、サブモジュールの構成が相違する。このため、かかる相違点に主に着目して、以下の説明を行う。なお、図１０〜図１４においては、第１実施形態の場合と同一又は同等な要素には同一の符号を付し、重複する説明を省略する。
【００５１】
本実施形態に係る部品内蔵モジュール１０Ａは、図１０及び図１１で総合的に示されるように、所望の配線パターンが形成され、＋Ｚ方向側表面における部品搭載領域の外側にワイヤ接続用パッド２２が形成されたプリント配線板１１と、プリント配線板１１の＋Ｚ側表面の部品搭載領域上に＋Ｚ方向に沿って順次配置されたサブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ4とを備えている。
【００５２】
サブモジュール１２Ａj（ｊ＝１〜４）は、図１２（Ａ）に示されるように、上述した第１実施形態におけるサブモジュール１２jと同様の要素を備えているが、図１２（Ｂ）に示されるように、サブモジュール１２Ａk（ｋ＝１〜３）の構成要素であるインターポーザ基板３１ＡkのＹ軸方向の長さＬＹkが次の（１）式を満たしている。
【００５３】
ＬＹk≧ＬＹk+1＋２ＷＹk …（１）
ここで、ＷＹkは、図１２（Ｂ）に示されるように、インターポーザ基板３１Ａkの＋Ｚ方向側表面におけるＹ軸方向端部それぞれから、ワイヤ接続パッド２３の形成領域のＹ軸方向中央部側端部までの幅である。
【００５４】
そして、本実施形態の部品内蔵モジュール１０Ａでは、図１０及び図１１に示されるように、サブモジュール１２Ａkの中央部の＋Ｚ方向側にサブモジュール１２Ａk+1を積層させるようにして、プリント配線板１１の＋Ｚ方向側表面の部品搭載領域上にサブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ4が積層されている。このため、プリント配線板１１の＋Ｚ方向側表面の部品搭載領域上へのサブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ4の積層後であって、封止部材１７の形成前においては、サブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ4それぞれに形成されたワイヤ接続パッド２３とプリント配線板１１に形成されたワイヤ接続パッド２３との間又はサブモジュ−ル間の配線ワイヤ２１による配線のための作業領域が確保できるようになっている。
【００５５】
次に、上述した部品内蔵モジュール１０Ａの製造工程について、図１３及び図１４を参照して説明する。
【００５６】
まず、サブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ4を、第１実施形態のサブモジュール１２1，１２2，１２3，１２4と同様にして、製造する。一方、第１実施形態と同様にして、上記のサブモジュール１２Ａjの製造と並行して、常法により、プリント配線板１１を作成する（図１３（Ａ）参照）。
【００５７】
次に、接着層１３1を介してサブモジュール１２Ａ1をプリント配線板１１の＋Ｚ方向側表面の部品搭載領域上に装着した後、接着層１３2を介してサブモジュール１２Ａ2をサブモジュール１２Ａ1の＋Ｚ方向側に装着する。引き続き、接着層１３3を介してサブモジュール１２Ａ3をサブモジュール１２Ａ2の＋Ｚ方向側に装着した後、接着層１３4を介してサブモジュール１２Ａ4をサブモジュール１２Ａ3の＋Ｚ方向側に装着する（図１３（Ｂ）参照）。
【００５８】
次に、周知のワイヤボンディング法を使用して、サブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ4に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１に形成されたワイヤ接続用パッド２２との間、又はサブモジュール間を配線ワイヤ２１で配線する（図１４（Ａ）参照）。この結果、サブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ4に形成されたワイヤ接続用パッド２３それぞれと、対応するワイヤ接続用パッド２２との間又はサブモジュール間が電気的に接続される。
【００５９】
次に、ポッティングまたは金型を使ったトランスファーモールドを行うことにより、サブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ4、接着層１３1，１３2，１３3，１３3、及び配線ワイヤ２１、ワイヤ接続用パッド２２を封止する封止部材１７を、プリント配線板１１の＋Ｚ方向側に形成する。この後、プリント配線板１１の−Ｚ方向側表面の半田ボール１９の形成領域上に半田ボール１９を形成する（図１４（Ｂ）参照）。こうして、本実施形態の部品内蔵モジュール１０Ａが製造される。
【００６０】
以上説明したように、本実施形態の部品内蔵モジュール１０Ａでは、複数の部品（ＬＳＩチップ）３２j（ｊ＝１〜４）それぞれを、対応するインターポーザ基板３１Ａjに搭載する。これらのインターポーザ基板３１Ａjでは、第１実施形態のインターポーザ基板３１Ａjと同様に、その外縁部近傍にワイヤ接続用パッド２３が形成されるとともに、これらのワイヤ接続用パッド２３それぞれと、対応する部品３２jの入出力端子３５とを電気的に接続するための導体経路である金属バンプ３４及び導体パターン３３が形成されている。この結果、各部品３２jにおける入出力端子の形成位置にかかわらず、サブモジュール１２Ａjに形成されたワイヤ接続用パッド２３は、一律にインターポーザ基板３１Ａjの外縁付近に配置されることになる。したがって、本実施形態の部品内蔵モジュール１０によれば、第１実施形態の場合と同様に、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【００６１】
また、本実施形態の部品内蔵モジュール１０Ａでは、第１実施形態の場合と同様に、インターポーザ基板３１Ａjの−Ｚ方向側表面に放熱用導体パターン３６が形成されるとともに、インターポーザ基板３１jには放熱用導体パターン３６と接続された複数の放熱用スルーホール３７が形成されている。このため、放熱用スルーホール３７を介して、部品３２jで発生した熱を効率よく放熱用導体パターン３６に伝導させることが可能となる。したがって、第１実施形態の場合と同様に、動作時における部品３２jの温度上昇を効率的に抑制することができ、部品内蔵モジュールの動作の信頼性を効率的に向上することができる。
【００６２】
また、本実施形態の部品内蔵モジュール１０Ａでは、第１実施形態の場合と同様に、放熱用導体パターン３６が、導電用スルーホール３８を介して、接地されるようになっている。このため、第１実施形態の場合と同様に、インターポーザ基板３１Ａjに形成される信号パターンの特性インピーダンスを整合させることができる。また、放熱用導体パターン３６を電磁気的なシールド層として機能させることができ、サブモジュール間における電磁気的なクロストークの影響を低減させることができる。
【００６３】
また、本実施形態の部品内蔵モジュール１０Ａでは、インターポーザ基板３１Ａ1，３１Ａ2，３１Ａ3，３１Ａ４のＹ軸方向の長さが、上述した（１）式を満たすようになっている。このため、サブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ４を順次積層させた後に、サブモジュール１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ４に形成されたワイヤ接続用パッド２３とプリント配線板１１に形成されたワイヤ接続用パッド２２と間、又は、サブモジュール間における配線ワイヤ２１による配線を一括して行うことができる。したがって、本実施形態の部品内蔵モジュール１０Ａは、効率的に製造することができる。
【００６４】
なお、上記の第２実施形態では、配線ワイヤ２１の配線方向（Ｙ軸方向）に沿ったインターポーザ基板３１j（ｊ＝１〜４）の幅ＬＹjを積層順に順次小さくなる構成とした。これに対して、配線ワイヤの配線方向がＹ軸方向及びＸ軸方向の双方である場合には、配線の作業領域を確保できる態様で、インターポーザ基板のＹ軸方向幅及びＸ軸方向幅の双方を積層順に順次小さくなる構成とすればよい。
【００６５】
《第３実施形態》
次に、本発明の第３実施形態を、図１５〜図１７を参照して説明する。本実施形態の部品内蔵モジュールは、上述した第１実施形態又は第２実施形態の部品内蔵モジュールと比べて、サブモジュールの構成が相違する。このため、かかる相違点に主に着目して、以下の説明を行う。なお、図１５〜図１７においては、第１実施形態又は第２実施形態の場合と同一又は同等な要素には同一の符号を付し、重複する説明を省略する。
【００６６】
本実施形態に係る部品内蔵モジュール１０Ｂは、図１５及び図１６で総合的に示されるように、所望の配線パターンが形成され、＋Ｚ方向側表面における部品搭載領域の外側にワイヤ接続用パッド２２が形成されたプリント配線板１１と、プリント配線板１１の＋Ｚ側表面の部品搭載領域上に＋Ｚ方向に沿って順次配置されたサブモジュール１２Ｂ1，１２Ｂ2，１２Ｂ3，１２Ｂ4とを備えている。
【００６７】
サブモジュール１２Ｂj（ｊ＝１〜４）は、図１７に示されるように、インターポーザ基板３１Ｂjと、このインターポーザ基板３１Ｂjの−Ｚ方向側表面上に搭載された、ＬＳＩチップ３２jとを備えている。ここで、インターポーザ基板３１Ｂjは、互いに同一の形状を有している。
【００６８】
インターポーザ基板３１Ｂjの＋Ｚ方向側表面のＹ軸方向端部近傍には、電気信号等経路である導体パターン３３Ｕが形成されており、導体パターン３３Ｕの所定位置上にワイヤ接続用パッド２３が形成されている。また、導体パターン３３Ｕの形成領域を除くインターポーザ基板３１Ｂjの＋Ｚ方向側表面には、ほぼ全面にわたって放熱用導体パターン３６が形成されている。
【００６９】
一方、インターポーザ基板３１Ｂjの−Ｚ方向側表面には、電気信号等経路である導体パターン３３Ｌが形成されている。そして、導電用スルーホール３８を介して、導体パターン３３Ｕと導体パターン３３Ｌとが電気的に接続されている。インターポーザ基板３１Ｂjには、更に、放熱用導体パターン３６と接続された放熱用スルーホール３７が形成されている。
【００７０】
また、インターポーザ基板３１Ｂjの−Ｚ方向側表面の中央部には、ＬＳＩチップ３２jがフリップチップ実装法により搭載されている。このＬＳＩチップ３２jでは、入出力端子３５が金属バンプ３４を介して導体パターン３３Ｌに固定的に導通接続されている。また、ＬＳＩチップ３２jは、アンダーフィル樹脂３９により、インターポーザ基板３１Ｂjに固定的に装着されている。
【００７１】
上述した部品内蔵モジュール１０Ｂは、第１実施形態の部品内蔵モジュール１０と同様の製造工程により、製造される。すなわち、サブモジュール１２Ｂj（ｊ＝１〜４）が、第１実施形態のサブモジュール１２jと同様の工程で製造される。これらのサブモジュール１２j製造と並行してプリント配線板１１が常法により製造される。
【００７２】
次に、プリント配線板１１の＋Ｚ方向側表面の部品搭載領域上に、接着層１３1，１３2，１３3，１３4を介して、サブモジュール１２Ｂ1，１２Ｂ2，１２Ｂ3，１２Ｂ4とを順次積層する。ここで、サブモジュールを１つ積層するごとに、周知のワイヤボンディング法を使用して、新たに積層されたサブモジュールに形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線する。
【００７３】
次いで、ポッティングまたは金型によるトランスファーモールドを行うことにより、サブモジュール１２Ｂ1，１２Ｂ2，１２Ｂ3，１２Ｂ4、接着層１３1，１３2，１３3，１３4、及び配線ワイヤ２１、ワイヤ接続用パッド２２を封止する封止部材１７を、プリント配線板１１の＋Ｚ方向側に形成する。この後、プリント配線板１１の−Ｚ方向側表面の半田ボール１９の形成領域上に半田ボール１９を形成する。こうして、本実施形態の部品内蔵モジュール１０Ｂが製造される。
【００７４】
以上説明したように、本実施形態の部品内蔵モジュール１０Ｂでは、複数の部品（ＬＳＩチップ）３２j（ｊ＝１〜４）それぞれを、対応するインターポーザ基板３１Ｂjに搭載する。これらのインターポーザ基板３１Ｂjでは、第１実施形態のインターポーザ基板３１jと同様に、その外縁部近傍にワイヤ接続用パッド２３が形成されるとともに、これらのワイヤ接続用パッド２３それぞれと、対応する部品３２jの入出力端子３５とを電気的に接続するための導体経路である金属バンプ３４、導体パターン３３Ｌ、導電用スルーホール３８及び導体パターン３３Ｕが形成されている。この結果、各部品３２jにおける入出力端子の形成位置にかかわらず、サブモジュール１２Ｂjに形成されたワイヤ接続用パッド２３は、一律にインターポーザ基板３１Ｂjの外縁付近に配置されることになる。したがって、本実施形態の部品内蔵モジュール１０Ｂによれば、第１実施形態の場合と同様に、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【００７５】
また、本実施形態の部品内蔵モジュール１０Ｂでは、インターポーザ基板３１Ｂjの＋Ｚ方向側表面に放熱用導体パターン３６が形成されるとともに、インターポーザ基板３１Ｂjには放熱用導体パターン３６と接続された複数の放熱用スルーホール３７が形成されている。このため、放熱用スルーホール３７を介して、部品３２jで発生した熱を効率よく放熱用導体パターン３６に伝導させることが可能となる。したがって、第１実施形態の場合と同様に、動作時における部品３２jの温度上昇を効率的に抑制することができ、部品内蔵モジュールの動作の信頼性を効率的に向上することができる。
【００７６】
また、本実施形態の部品内蔵モジュール１０Ｂでは、第１実施形態の場合と同様に、放熱用導体パターン３６が接地されるようになっている。このため、第１実施形態の場合と同様に、インターポーザ基板３１Ｂjに形成される電気信号の経路となる導体パターンの特性インピーダンスを整合させることができる。また、放熱用導体パターン３６を電磁気的なシールド層として機能させることができ、サブモジュール間における電磁気的なクロストークの影響を低減させることができる。
【００７７】
また、本実施形態の部品内蔵モジュール１０Ｂでは、インターポーザ基板３１Ｂjの−Ｚ方向側に部品３２jを搭載する。このため、アンダーフィル樹脂３９の形成時に、アンダーフィル樹脂３９がインターポーザ基板３１Ｂjに形成されたワイヤ接続用パッド２３を覆ってしまう事態を確実に防止することができる。
【００７８】
なお、上記の第３実施形態では、ワイヤ接続用パッド２３をインターポーザ基板３１Ｂjの＋Ｚ方向側表面に形成した。これに対して、図１８に示されるように、インターポーザ基板３１ＢjのＹ軸方向端部近傍に導体パターン４５を形成後、レーザー加工機により開口４６を形成する。その後、インターポーザ基板３１Ｂjの開口４６内の−Ｚ方向に出現する銅箔４５の＋Ｚ方向側に所定の金属メッキを施すことにより、ワイヤ接続用パッド２３を形成することも可能である。
【００７９】
また、第１実施形態に対する上述した変形や第２実施形態への変形と同様の変形を、第３実施形態に対して施すこともできる。
【００８０】
本発明は上記の各実施形態やそれらの変形例に限定されるものではなく、更に様々な変形が可能である。
【００８１】
例えば、上記の実施形態では、４つの部品を積層して配設した場合を挙げて説明したが、積層して配設する部品の数は任意である。また、積層する部品は同種の部品であってもよいし、異種の部品であってもよい。
【００８２】
また、上記の実施形態では、内蔵する複数の部品を、配線ワイヤの配線方向における部品の表面の中央部に全てのワイヤ接続用パッドが形成されているものとした。これに対し、配線ワイヤの配線方向における部品の表面の中央部以外に、ワイヤ接続用パッドが形成された部品を積層することもできる。
【００８３】
さらに、ワイヤ接続用パッドが、複数の部品それぞれにおいて、−Ｚ方向側表面の任意の位置にワイヤ接続用パッドが形成されていても、本発明を適用することができる。
【００８４】
また、上記の実施形態では、内蔵する複数の部品が同一の形状を有することとした。これに対し、順次配置する複数の部品それぞれを任意の大きさとすることができる。
【００８５】
【発明の効果】
以上詳細に説明したように、本発明の部品内蔵モジュールによれば、複数の部品それぞれの形状やワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る部品内蔵モジュールの構成を概略的に示す斜視図である。
【図２】図１の部品内蔵モジュールの構成を説明するための断面構成図である。
【図３】図１の部品内蔵モジュールの構成に内蔵されるサブモジュールの構成を説明するための断面図である。
【図４】図１の部品内蔵モジュールの構成に内蔵される部品の構成を説明するための斜視図である。
【図５】図１の部品内蔵モジュールの製造工程を説明するための図（その１）である。
【図６】図１の部品内蔵モジュールの製造工程を説明するための図（その２）である。
【図７】図１の部品内蔵モジュールの製造工程を説明するための図（その３）である。
【図８】図１の部品内蔵モジュールの製造工程を説明するための図（その４）である。
【図９】本発明の第１実施形態に係る部品内蔵モジュールの変形例を説明するための図である。
【図１０】本発明の第２実施形態に係る部品内蔵モジュールの構成を概略的に示す斜視図である。
【図１１】図１０の部品内蔵モジュールの構成を説明するための断面構成図である。
【図１２】図１０の部品内蔵モジュールの構成に内蔵されるサブモジュールの構成を説明するための断面図および斜視図である。
【図１３】図１０の部品内蔵モジュールの製造工程を説明するための図（その１）である。
【図１４】図１０の部品内蔵モジュールの製造工程を説明するための図（その２）である。
【図１５】本発明の第２実施形態に係る部品内蔵モジュールの構成を概略的に示す斜視図である。
【図１６】図１５の部品内蔵モジュールの構成を説明するための断面構成図である。
【図１７】図１５の部品内蔵モジュールの構成に内蔵されるサブモジュールの構成を説明するための断面図である。
【図１８】本発明の第３実施形態に係る部品内蔵モジュールの変形例を説明するための図である。
【図１９】従来例の部品内蔵モジュールの構成を概略的に示す斜視図である。
【符号の説明】
１０，１０Ａ，１０Ｂ…部品内蔵モジュール、１１…プリント配線板、１２1，１２2，１２3，１２4，１２Ａ1，１２Ａ2，１２Ａ3，１２Ａ4，１２Ｂ1，１２Ｂ2，１２Ｂ3，１２Ｂ4…サブモジュール、１３1，１３2，１３3，１３4…接着層、２１…配線ワイヤ、２２…ワイヤ接続用パッド、２３…ワイヤ接続用パッド、３１1，３１2，３１3，３１4，３１Ａ1，３１Ａ2，３１Ａ3，３１Ａ4，３１Ｂ1，３１Ｂ2，３１Ｂ3，３１Ｂ4…インターポーザ基板、３２1，３２2，３２3，３２4…ＬＳＩチップ（部品）、３３，３３Ｕ，３３Ｌ…導体パターン、３４…金属バンプ、３５…入出力端子、３６…放熱用パターン、３７…放熱用スルーホール、３８…導電用スルーホール。

Claims (6)

  1. 部品搭載領域及び前記部品搭載領域の外側の領域に複数のワイヤ接続用パッドが一方側表面に形成されたプリント配線板と、
    一方側表面の外縁部近傍に少なくとも１つのワイヤ接続用パッド、他方側表面に入出力端子、及び、前記入出力端子と前記ワイヤ接続用パッドとを電気的に接続する導体経路が形成されたインターポーザ基板の前記他方側表面に前記複数の部品のうちの一部の部品を前記入出力端子に電気的に接続するように搭載した複数のサブモジュールとを備えた部品内蔵モジュールであって、
    前記部品搭載領域上に、前記複数のサブモジュールの他方側表面が対向するように順次積層され、前記複数のサブモジュールのワイヤ接続用パッドと前記プリント配線板のワイヤ接続用パッドとは、複数の配線ワイヤによって電気的に接続されていることを特徴とする部品内蔵モジュール。
  2. 前記複数のサブモジュールそれぞれにおいて、
    前記一部の部品は、前記インターポーザ基板にフリップチップ実装されている、ことを特徴とする請求項１に記載の部品内蔵モジュール。
  3. 前記複数のサブモジュールの少なくとも１つにおいて、
    前記インターポーザ基板における前記一部の部品の搭載側とは反対側の表面には、放熱用導体パターンが形成されている、ことを特徴とする請求項１又は２に記載の部品内蔵モジュール。
  4. 前記放熱用導体パターンが形成された前記インターポーザ基板には、前記放熱用導体パターンと熱的に接続する少なくとも１つの放熱用スルーホールが形成されている、ことを特徴とする請求項３に記載の部品内蔵モジュール。
  5. 前記放熱用導体パターンが形成された前記インターポーザ基板には、前記インターポーザ基板に形成された前記ワイヤ接続用パッドの少なくとも１つと前記放熱用導体パターンとを電気的に接続する導体経路が形成されている、ことを特徴とする請求項３又は４に記載の部品内蔵モジュール。
  6. 前記複数のサブモジュールそれぞれのインターポーザ基板に形成されたワイヤ接続用パッドの一方側の領域には、他のサブモジュールのインターポーザ基板が存在しない、ことを特徴とする請求項１〜５のいずれか一項に記載の部品内蔵モジュール。
JP2002379718A 2002-12-27 2002-12-27 部品内蔵モジュール Expired - Fee Related JP4128440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002379718A JP4128440B2 (ja) 2002-12-27 2002-12-27 部品内蔵モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002379718A JP4128440B2 (ja) 2002-12-27 2002-12-27 部品内蔵モジュール

Publications (2)

Publication Number Publication Date
JP2004214286A JP2004214286A (ja) 2004-07-29
JP4128440B2 true JP4128440B2 (ja) 2008-07-30

Family

ID=32816137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002379718A Expired - Fee Related JP4128440B2 (ja) 2002-12-27 2002-12-27 部品内蔵モジュール

Country Status (1)

Country Link
JP (1) JP4128440B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007059894A (ja) * 2005-07-27 2007-03-08 Showa Denko Kk 発光ダイオード素子搭載光源
JP2007266540A (ja) * 2006-03-30 2007-10-11 Elpida Memory Inc 半導体装置及びその製造方法
JP2006222470A (ja) * 2006-05-29 2006-08-24 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2008091395A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置

Also Published As

Publication number Publication date
JP2004214286A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
US8633587B2 (en) Package structure
US9728481B2 (en) System with a high power chip and a low power chip having low interconnect parasitics
KR100611267B1 (ko) 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TW200839971A (en) Chip package module
JPH09232503A (ja) 三次元積層モジュール
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
TWI750451B (zh) 封裝上的印刷電路板模組
TW201513280A (zh) Ic載板、具有該ic載板的半導體器件及製作方法
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
JP2006228897A (ja) 半導体装置
US8546187B2 (en) Electronic part and method of manufacturing the same
US8829361B2 (en) Wiring board and mounting structure using the same
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP4128440B2 (ja) 部品内蔵モジュール
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JPH04290258A (ja) マルチチップモジュール
JP2006324646A (ja) モジュール基板
JP4099072B2 (ja) 部品内蔵モジュール
JP5981368B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
CN113964093A (zh) 封装结构及其制备方法
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051111

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080430

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4128440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees