TWI750451B - 封裝上的印刷電路板模組 - Google Patents

封裝上的印刷電路板模組 Download PDF

Info

Publication number
TWI750451B
TWI750451B TW108103745A TW108103745A TWI750451B TW I750451 B TWI750451 B TW I750451B TW 108103745 A TW108103745 A TW 108103745A TW 108103745 A TW108103745 A TW 108103745A TW I750451 B TWI750451 B TW I750451B
Authority
TW
Taiwan
Prior art keywords
pcb
package
package substrate
contact structures
module
Prior art date
Application number
TW108103745A
Other languages
English (en)
Other versions
TW201935648A (zh
Inventor
丹 阿濟勞爾
艾爾達得 巴禮弗
Original Assignee
以色列商馬維爾以色列股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 以色列商馬維爾以色列股份有限公司 filed Critical 以色列商馬維爾以色列股份有限公司
Publication of TW201935648A publication Critical patent/TW201935648A/zh
Application granted granted Critical
Publication of TWI750451B publication Critical patent/TWI750451B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明之態樣提供一種印刷電路板(PCB)系統，其包括一積體電路(IC)封裝、一第一PCB及一PCB模組。該IC封裝具有一封裝基板及耦接至該封裝基板之一頂表面的一IC晶片。該第一PCB經組態以與安置於該封裝基板之一底表面上的第一接觸結構電耦接。該PCB模組包括一第二PCB及電耦接至該第二PCB之一或多個電子組件。該PCB模組經組態以與安置於該封裝基板之該頂表面上的第二接觸結構電耦接。

Description

封裝上的印刷電路板模組
以引用的方式併入
本發明主張2018年2月2日申請的美國臨時申請案第62/625,808號「封裝上的模組(MOP)(MODULE ON PACKAGE)」之權益，該案以全文引用的方式併入本文中。
本申請案係關於積體電路(IC)技術領域，且特定而言，係關於一種IC封裝及一種印刷電路板(PCB)。
本文中所提供之背景描述係出於大體呈現本發明之上下文的目的。在此背景部分中描述工作之程度上，本發明人之工作以及在申請時可能不會另外認定為先前技術之本說明書之態樣既不明確亦不隱含地承認為針對本發明之先前技術。
印刷電路板(PCB)一般由層壓至非導電薄片層上及/或層壓於非導電薄片層之間的一或多個經圖案化銅層形成。PCB使用經圖案化銅層以機械方式支撐及電連接電子組件，諸如積體電路(IC)封裝、電阻器、二極體、電容器、電晶體及其類似者。
本發明之態樣提供一種印刷電路板(PCB)系統，其包括一積體電路(IC)封裝、一第一PCB及一PCB模組。該IC封裝具有一封裝基板及耦接至該封裝基板之一頂表面的一IC晶片。該第一PCB經組態以與 安置於該封裝基板之一底表面上的第一接觸結構電耦接。該PCB模組包括一第二PCB及電耦接至該第二PCB之一或多個電子組件。該PCB模組經組態以與安置於該封裝基板之該頂表面上的第二接觸結構電耦接。
在一實例中，該等第二接觸結構在圍繞該IC晶片之一周邊區域中安置於該封裝基板之該頂表面上。
在一實施例中，該PCB系統包括將該PCB模組與安置於該封裝基板之該頂表面上之該等第二接觸結構互連的一插入件。在一實例中，該插入件經組態以在該插入件之至少一側上提供壓縮接點。舉例而言，該PCB系統包括一力組件，該力組件經組態以將壓縮力施加至該第一PCB及該PCB模組，從而經由該插入件將該PCB模組與該IC封裝之該等第二接觸結構互連。
根據本發明之一態樣，一電力供應係經由該封裝基板之該底表面上的該等第一接觸結構當中之一第一接觸結構自該第一PCB提供至該IC封裝。該電力供應進一步係經由該封裝基板之該頂表面上的該等第二接觸結構當中之一第二接觸結構自該IC封裝提供至該PCB模組。
在一實例中，該等第二接觸結構具有不同於該等第一接觸結構之一密度。舉例而言，該等第二接觸結構具有高於該等第一接觸結構之一密度。
在另一實例中，該第一PCB與該第二PCB之間的一距離小於該IC封裝之一厚度。
本發明之態樣提供一種用於製造一PCB系統之方法。該方法包括將一積體電路(IC)封裝安裝至一第一PCB以將該IC封裝之一封裝基板之一底表面上的第一接觸結構電耦接至該第一PCB上之跡線。接著，該方法包括將一PCB模組與該IC封裝及該第一PCB緊固。該PCB模組包 括一第二PCB及電耦接至該第二PCB之一或多個電子組件。接著，該第二PCB上之跡線電耦接至該封裝基板之一頂表面上的第二接觸結構。
本發明之態樣亦提供一種印刷電路板(PCB)模組。該PCB模組包括經組態以具有一第一表面及與該第一表面相對之一第二表面的一PCB基板。該PCB模組包括安裝於該PCB基板之該第一表面上的電子組件，且包括形成於該PCB基板之該第二表面上的一接觸介面以耦接一積體電路(IC)封裝，該積體電路(IC)封裝具有安置於一封裝基板之一底表面上的第一接觸結構及安置於該封裝基板之一頂表面上的第二接觸結構。
100‧‧‧PCB系統
110‧‧‧第一PCB
111‧‧‧間隔物
112‧‧‧螺釘
113‧‧‧螺母
114‧‧‧螺釘
115‧‧‧螺母
120‧‧‧IC封裝
121‧‧‧IC晶片
122‧‧‧封裝基板
123‧‧‧第一表面
124‧‧‧第二表面
125‧‧‧金屬罩蓋
126‧‧‧第一接觸結構
127‧‧‧第二接觸結構
130‧‧‧插入件
131‧‧‧互連結構
132‧‧‧金屬舌片
140‧‧‧PCB模組
141‧‧‧接觸結構
142‧‧‧接觸介面
150‧‧‧IC封裝/上部封裝
200‧‧‧程序
S201‧‧‧步驟
S210‧‧‧步驟
S220‧‧‧步驟
S230‧‧‧步驟
S299‧‧‧步驟
將參看以下諸圖詳細地描述作為實例提出的本發明之各種實施例，其中相同數字指相同元件，且其中：圖1A至圖1C展示根據本發明之實施例的印刷電路板(PCB)系統100。
圖2展示概括根據本發明之實施例的程序實例200之流程圖。
本發明之態樣提供一種至少包括第一PCB及第二PCB之印刷電路板(PCB)系統。至少該第二PCB經組態為PCB模組。如本文中所使用，PCB模組係指PCB基板，積體電路(IC)或其他電子組件以合適方式耦接至該PCB基板。根據一實施例，IC不直接附接至PCB，而是IC封裝於又耦接至PCB之IC封裝中。IC封裝包括用於機械支撐及改良包括於該IC封裝中之一或多個IC晶片之電連接性的封裝基板。在一實施例中，耦接至該封裝基板之IC晶片亦經囊封以形成IC封裝。該封裝基板具有第一表面(亦被稱作底表面)及與第一表面相對之第二表面(亦被稱作頂表面)。 該IC封裝包括形成於封裝基板之第一表面(例如，底表面)上的第一接觸結構，諸如接觸襯墊、焊球及其類似者，且進一步包括形成於封裝基板之第二表面(例如，頂表面)上的第二接觸結構。該IC封裝經由IC封裝之第一表面上的第一接觸結構與第一PCB電連接，且IC封裝經由IC封裝之第二表面上的第二接觸結構電連接至PCB模組。在一些實施例中，插入件用以耦接例如PCB模組與IC封裝之第二接觸結構。
圖1A至圖1C展示根據本發明之一些實施例的PCB系統100之不同視圖。圖1A展示PCB系統100之透視圖，圖1B展示PCB系統100之橫截面圖，且圖1C展示PCB系統100之俯視圖。圖1A中所見之PCB系統100包括亦被稱作主PCB之第一PCB 110、在耦接至亦被稱作底部封裝之IC封裝120時亦被稱作封裝上模組的PCB模組140。IC封裝120囊封一或多個IC晶片，諸如囊封於IC封裝120中之IC晶片121，且在耦接至第一PCB 110時，形成主PCB模組。IC封裝120包括電連接至第一PCB 110或PCB模組140之接點。
IC封裝120包括封裝基板122，該封裝基板具有第一表面123(亦被稱作底表面)及與第一表面123相對之第二表面124(亦被稱作頂表面)。封裝基板122例如由合適絕緣材料(亦被稱作介電材料)製成，諸如環氧樹脂基層壓基板、樹脂基雙順丁烯二醯亞胺三嗪(BT)基板及其類似者。封裝基板122相對剛性以提供對IC晶片121之機械支撐。IC晶片121安置於諸如封裝基板122之第二表面124的表面上。另外，在一些實例中，IC封裝120包括金屬罩蓋125，該金屬罩蓋覆蓋IC晶片121例如以保護IC晶片121且在一實施例中，當IC晶片121被通電時輔助操作期間的快速熱耗散。圖1A展示在金屬蓋罩125打開時的放大視圖，且IC晶片121被曝露。
封裝基板122亦對IC晶片121提供電支援，諸如用於IC晶片之電連接件以促進IC晶片至PCB之耦接。在一些實例中，封裝基板122包括多層金屬跡線，諸如銅線及其類似者，其間具有絕緣材料。在各種實施例中，不同層上之金屬跡線由導電通孔連接。另外，接觸結構形成於第一表面123及第二表面124兩者上以將IC封裝120中之IC晶片121電介接至在IC封裝120外部之電子組件，諸如第一PCB 110及PCB模組140以及其類似者。
IC晶片121可係任何合適積體電路晶片，諸如積體電路處理器、控制器、收發器、開關裝置、系統單晶片及其類似者。IC晶片121包括用於提供計算及/或處理功能性之各種電路。在一些實例中，IC晶片121自在IC封裝120之外的組件接收合適信號，諸如類比信號、數位信號、控制信號、資料信號及其類似者，且處理所接收之信號。在一些實例中，IC晶片121產生合適信號，諸如類比信號、數位信號、控制信號、資料信號及其類似者，且將所產生之信號輸出至在IC封裝120之外的組件。
在一實施例中，在用於封包交換之高速網路交換器設備中使用IC封裝120。舉例而言，IC晶片121包括用於封包處理之核心電路及用於介面(輸入/輸出)處理之周邊電路，諸如接收及/或傳輸攜載封包之信號。在一實例中，IC晶片121包括經組態以執行包括但不限於封包轉遞之封包處理的一或多個封包處理器。IC晶片121進一步包括介面電路，諸如調變/解調變電路、用於將封包排入佇列之記憶體電路及其類似者。在一實例中，IC晶片121包括經組態以使資料在串列資料與並列資料之間轉換的串列器/解串器(SERDES)。另外，在一實例中，IC晶片121包括具有諸如脈衝振幅調變(PAM)-4、PAM-8及其類似者之合適調變技術的調變/解調變電路。此外，在一實例中，IC晶片121包括具有諸如不歸零(NRZ)、不歸零反轉 (NRZI)、歸零(RZ)及其類似者之合適寫碼技術的編碼/解碼電路。
封裝基板122提供自IC晶片121之輸入/輸出端至形成於IC封裝120之第一表面123及第二表面124上之接觸結構的互連。在一實例中，IC晶片121係覆晶。IC晶片121包括電連接至形成於IC晶片121上之內部電路的輸入/輸出(I/O)襯墊(未圖示)。接著，焊料凸塊藉由合適製造製程沈積於I/O襯墊上以在覆晶之表面上形成凸出結構。封裝基板122之第二表面124包括匹配IC晶片121上之凸出結構的焊料凸塊(未圖示)。在一實例中，IC晶片121安置於第二表面124上，使得IC晶片121上之凸出結構與封裝基板122之第二表面124上的焊料凸塊對準。接著，執行回焊製程以形成凸出結構與焊料凸塊之連接。
應注意，在另一實例中，IC晶片121可線結合以形成與封裝基板122之電連接。
在圖1A至圖1C中所展示之實例中，封裝基板122包括形成於第一表面123上之第一接觸結構126及形成於第二表面124上之第二接觸結構127。另外，封裝基板122包括將焊料凸塊電連接至第一接觸結構126及第二接觸結構127之金屬跡線(未圖示)。
根據本發明之一態樣，第二接觸結構127及IC晶片121安置於封裝基板122之同一表面側上。在一些實施例中，第二接觸結構127安置於環繞IC晶片121之周邊區域處，諸如用於IC晶片121之金屬蓋罩125與第二表面124之邊緣之間的區域。
第一接觸結構126及第二接觸結構127可係任何合適的接觸結構。在一實施例中，IC封裝120係球狀柵格陣列(BGA)封裝，且第一接觸結構126及第二接觸結構127中之每一者包括焊墊及沈積於焊墊上之焊球。在另一實施例中，IC封裝120係平台柵格陣列(LGA)封裝，且第 一接觸結構126及第二接觸結構127中之每一者包括焊墊。在另一實施例中，IC封裝120係接腳柵格陣列(PGA)封裝，且第一接觸結構126及第二接觸結構127中之每一者包括接腳。
應注意，在一些實施例中，使用與第一接觸結構126不同之技術來實施第二接觸結構127。舉例而言，使用焊墊及焊球來實施第一接觸結構126，且僅使用焊墊來實施第二接觸結構127。
在圖1A之實例中，第二接觸結構127係展示為圓形。在一些實例中，第一接觸結構126及第二接觸結構127具有其他合適形狀，諸如球形、正方形、銷形及其類似者。
根據本發明之態樣，第一接觸結構126及第二接觸結構127分別經組態以使用合適技術實現至其他組件之電連接。在一實例中，第一接觸結構126經組態以使用焊接技術實現至第一PCB 110之電連接。舉例而言，當IC封裝120安裝於第一PCB 110上時，執行焊料回焊製程以形成焊接點，因此第一接觸結構126連接至第一PCB 110上之對應接觸結構。
另外，在一實施例中，第二接觸結構127經組態以經由插入件130實現至PCB模組140之電連接。具體而言，PCB模組140包括在面向插入件130及第一PCB 110之表面處的接觸介面142，如圖1A中之虛線所展示。接觸介面142包括對應於第二接觸結構127之複數個接觸結構141。
另外，插入件130包括複數個互連結構131以將PCB模組140之對應接觸結構141與IC封裝120之第二接觸結構127互連。每一互連結構131經組態以使用合適技術形成與第二接觸結構127之第一連接及與接觸結構141之第二連接。在一實施例中，每一互連結構131係將壓縮連接用於第一連接及第二連接之雙壓縮結構。在另一實施例中，每一互連結構131係具有焊球之單壓縮結構，其將焊球用於第一連接及將壓縮連接 用於第二連接。
圖1A包括經組態用於壓縮連接之互連結構131的一側之放大視圖。互連結構131包括突出於插入件130之表面的金屬舌片132，且金屬舌片132可被壓縮力推入表面中。
在一實施例中，PCB系統100包括力產生組件，該力產生組件可施加壓縮力以使插入件130將PCB模組140與第二接觸結構127互連。舉例而言，第一PCB 110及PCB模組140經設計及製造為具有可對準以用於安置螺釘之孔。在IC封裝120安裝於第一PCB 110上之後，插入件130與PCB模組140經對準及堆疊。應注意，可插入合適間隔物111以使PCB模組140在第一PCB 110上保持水平。接著，螺釘112及114緊固至對應螺母113及115以將第一PCB 110、插入件130及PCB模組140鎖定在適當位置，且施加壓縮力以使插入件130將PCB模組140之接觸結構141與IC封裝120之第二接觸結構127互連。
根據本發明之態樣，PCB模組140包括PCB(亦被稱作第二PCB)及已安裝於該PCB上之電子組件，諸如電阻器、二極體、電容器、電晶體、積體電路(IC)封裝及其類似者。類似地組態第一PCB 110與PCB模組140中之第二PCB。舉例而言，第一PCB 110及第二PCB分別包括安置於介電材料之多層包夾結構上的多層金屬跡線，諸如銅線及其類似者。在一些實例中，第一PCB 110及第二PCB具有不同數目個金屬層。舉例而言，第一PCB 110具有更多金屬層且係PCB系統100之主PCB。第二PCB提供對可安裝於第二PCB上以形成PCB模組140之任何合適電子組件的額外電連接支援，該等電子組件諸如積體電路(IC)封裝、電阻器、二極體、電容器、電晶體及其類似者。
在圖1A至圖1C之實例中，常規的IC封裝150(亦被稱作 上部封裝)安裝於第二PCB之上表面(例如，與面向第一PCB 110之表面相對)上以形成PCB模組140。常規的IC封裝150包括在封裝基板之一側而非封裝基板之兩側上的接觸結構。
根據本發明之態樣，插入件130具有高密度及低剖面。在一實例中，插入件130具有0.80mm之間距柵格(例如，小於焊球間距)及1mm之主體高度(對於最短信號路徑，高度為0.33mm)。因此，在一實例中，兩個PCB模組110及140之間的距離小於IC封裝120之高度。在一實施例中，插入件130之間距柵格小於焊球間距要求。在一實例中，第二接觸結構127之密度高於第一接觸結構126之密度。IC封裝120使用封裝基板之兩側提供輸入/輸出端(IO)，且可實施為具有減小的封裝大小。
在另一實施例中，自IC封裝120之第二接觸結構127至例如上部封裝150的電連接係經由插入件130實現，該插入件相較於諸如封裝鍍敷穿孔(PTH)通孔、PCB PTH、PCB及其類似者之其他互連技術提供相對較短的信號路徑。因此，自第二接觸結構127經由插入件130至上部封裝150之電連接相比其他互連技術具有較少衰減，且因此可用於諸如(但不限於)超過50Gbps資料速率之高速信號傳輸。
在另一實施例中，電力供應係經由IC封裝120(例如，經由第一接觸結構126中之一者、包裝基板122中之一些金屬跡線以及第二接觸結構127中之一者)及插入件130自第一PCB 110提供至PCB模組140。
圖2展示概括根據本發明之實施例的程序實例200之流程圖。在一實例中，程序200用以形成PCB系統，諸如PCB系統100。該程序開始於S201處，且進行至S210。
在S210處，藉由將IC封裝之第一接觸結構耦接至第一PCB 來將IC封裝安裝至第一PCB，且藉此形成第一PCB模組。舉例而言，將IC封裝120安裝於第一PCB 110上。具體而言，第一接觸結構126與第一PCB 110上之對應接觸結構對準，且安裝於第一PCB 110上。在一實例中，執行焊料回焊製程以形成焊接點，該等焊接點形成IC封裝與第一PCB 110之間的電連接，其中接觸結構126連接至第一PCB 110之對應接觸結構。
在S220處，將插入件及第二PCB模組與第一PCB模組之IC封裝堆疊及對準。在一實例中，PCB模組140先前藉由將上部IC 150安裝於第二PCB上而形成。插入件130安置於第二接觸結構127上且與第二接觸結構對準。PCB模組140安置於插入件130上，且接觸結構141與插入件130之相對互連結構131對準。在一些實施例中，可插入間隔物111以使PCB模組140在第一PCB 110上保持水平。
在S230處，將第二PCB模組與第一PCB模組緊固以在插入件上施加壓縮力。舉例而言，第一PCB 110及PCB模組140中之第二PCB經設計及製造為具有可對準以用於安置螺釘或其他合適緊固件的孔。接著，螺釘112及114緊固至對應螺母113及115以將第一PCB 110、插入件130及PCB模組140鎖定在適當位置，且施加壓縮力以使插入件130將PCB模組140之接觸結構141與IC封裝120之第二接觸結構127互連。接著，程序進行至S299且終止。
應注意，在各種實施例中，可在程序200之前、在程序200中之步驟之間及/或在程序200之後執行其他合適的製程步驟以用於半導體裝置製造。在一實例中，在S220之前，將上部封裝150安裝於第二PCB上以形成PCB模組140。
雖然已結合作為實例提出的本發明之特定實施例描述了本發明之態樣，但可對實例進行替換、修改及變化。因此，如本文所闡述之 實施例意欲為說明性的而非限制性的。可在不脫離下文所闡述之申請專利範圍之範圍的情況下進行改變。
100‧‧‧PCB系統
110‧‧‧第一PCB
120‧‧‧IC封裝
121‧‧‧IC晶片
122‧‧‧封裝基板
124‧‧‧第二表面
125‧‧‧金屬罩蓋
127‧‧‧第二接觸結構
130‧‧‧插入件
131‧‧‧互連結構
132‧‧‧金屬舌片
140‧‧‧PCB模組
141‧‧‧接觸結構
142‧‧‧接觸介面
150‧‧‧IC封裝/上部封裝

Claims (21)

  1. 一種印刷電路板(PCB)系統，其包含：一積體電路(IC)封裝，其具有一封裝基板及耦接至該封裝基板之一頂表面的一IC晶片，該封裝基板具有一邊緣；一第一PCB，其經組態以與安置於該封裝基板之一底表面上的第一接觸結構電耦接；及一PCB模組，其包括一第二PCB及電耦接至該第二PCB之一或多個電子組件，該PCB模組經組態以與安置於該封裝基板之該頂表面上的第二接觸結構電耦接，該第二PCB延伸超出該封裝基板的該邊緣且位於該第一PCB上。
  2. 如請求項1所述之PCB系統，其中：該等第二接觸結構在該IC晶片與該封裝基板的該邊緣之間的一區域中安置於該封裝基板之該頂表面上。
  3. 如請求項1所述之PCB系統，其進一步包含：一插入件，其經組態以將該PCB模組與安置於該封裝基板之該頂表面上的該等第二接觸結構互連。
  4. 如請求項3所述之PCB系統，其中該插入件經組態以在該插入件之至少一側上提供壓縮接點。
  5. 如請求項4所述之PCB系統，其進一步包含：一力組件，其經組態以將壓縮力施加至該第一PCB及該PCB模組，從而經由該插入件將該PCB模組與該IC封裝之該等第二接觸結構互連。
  6. 如請求項1所述之PCB系統，其中：一電力供應係經由該封裝基板之該底表面上的該等第一接觸結構當中之一第一接觸結構自該第一PCB提供至該IC封裝，該電力供應進一 步係經由該封裝基板之該頂表面上的該等第二接觸結構當中之一第二接觸結構自該IC封裝提供至該PCB模組。
  7. 如請求項1所述之PCB系統，其中該等第二接觸結構具有不同於該等第一接觸結構之一密度。
  8. 如請求項7所述之PCB系統，其中該等第二接觸結構具有高於該等第一接觸結構之一密度。
  9. 如請求項1所述之PCB系統，其中該第一PCB與該第二PCB之間的一距離小於該IC封裝之一厚度。
  10. 一種組裝印刷電路板(PCB)系統的方法，其包含：將一積體電路(IC)封裝安裝至一第一PCB以將該IC封裝之一封裝基板之一底表面上的第一接觸結構電耦接至該第一PCB上之跡線，其中該封裝基板具有一邊緣；及將一PCB模組與該IC封裝及該第一PCB緊固，該PCB模組包括一第二PCB及電耦接至該第二PCB之一或多個電子組件，該第二PCB上之跡線電耦接至該封裝基板之一頂表面上的第二接觸結構，其中當將該第二PCB與該IC封裝及該第一PCB緊固時，使該第二PCB延伸超出該封裝基板的該邊緣且位於該第一PCB上。
  11. 如請求項10所述之方法，其中將該PCB模組與該IC封裝及該第一PCB緊固進一步包含：將一插入件安置於該PCB模組與該等第二接觸結構之間以將該PCB模組與安置於該封裝基板之該頂表面上的該等第二接觸結構互連。
  12. 如請求項11所述之方法，其進一步包含：將壓縮力施加於該插入件上以將該PCB模組與該IC封裝之該等第二接觸結構互連。
  13. 如請求項12所述之方法，其進一步包含：緊固一螺釘以施加該壓縮力。
  14. 如請求項10所述之方法，其進一步包含：至少經由該封裝基板之該底表面上的該等第一接觸結構當中之一第一接觸結構及該封裝基板之該頂表面上的該等第二接觸結構當中之一第二接觸結構將一電力供應自該第一PCB提供至該PCB模組。
  15. 如請求項10所述之方法，其中：該等第二接觸結構在該IC晶片與該封裝基板的該邊緣之間的一區域中安置於該封裝基板之該頂表面上。
  16. 一種印刷電路板(PCB)模組，其經組態以與包括具有一邊緣的一封裝基板的一積體電路(IC)封裝電耦接，該封裝基板具有安置於該封裝基板之一底表面上的複數個第一接觸結構及安置於該封裝基板之一頂表面上的複數個第二接觸結構，安置於該封裝基板之該底表面上的該等第一接觸結構用以與一主PCB電耦接，該PCB模組包含：一PCB基板，其經組態以具有一第一表面及與該第一表面相對之一第二表面；電子組件，其安裝於該PCB基板之該第一表面上；及一接觸介面，其形成於該PCB基板之該第二表面上，該接觸介面具有配置以與安置於該封裝基板之該頂表面上的該等第二接觸結構電耦接的複數個第三接觸結構，使得當該等第三接觸結構與安置於該封裝基板的該頂表面的該等第二接觸結構耦接時，該PCB基板延伸超出該封裝基板的該邊緣且位於該主PCB上。
  17. 如請求項16所述之PCB模組，其中該接觸介面的該等第三接觸結構配置以與安置於一周邊區域中之該等第二接觸結構耦接，該周邊區域 圍繞耦接於該封裝基板之該頂表面上的一IC晶片。
  18. 如請求項16所述之PCB模組，其中該接觸介面的該等第三接觸結構經組態以與一插入件耦接，該插入件將該PCB模組與安置於該封裝基板之該頂表面上的該等第二接觸結構互連。
  19. 如請求項18所述之PCB模組，其中該接觸介面的該等第三接觸結構經組態以與該插入件上之壓縮接點耦接。
  20. 如請求項19所述之PCB模組，其中：該PCB基板界定一孔結構，其經組態以接受一螺釘，該螺釘用以緊固以在該插入件上施加壓縮力。
  21. 如請求項18所述之PCB模組，其中：該接觸介面的該等第三接觸結構當中之一個定位以接受一電力供應，該電力供應係經由該封裝基板之該底表面上的該等第一接觸結構當中之一個且經由該封裝基板之該頂表面上的該等第二接觸結構當中之一個自一第二PCB提供，該IC封裝安裝於該第二PCB上。
TW108103745A 2018-02-02 2019-01-31 封裝上的印刷電路板模組 TWI750451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862625808P 2018-02-02 2018-02-02
US62/625,808 2018-02-02

Publications (2)

Publication Number Publication Date
TW201935648A TW201935648A (zh) 2019-09-01
TWI750451B true TWI750451B (zh) 2021-12-21

Family

ID=67476153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103745A TWI750451B (zh) 2018-02-02 2019-01-31 封裝上的印刷電路板模組

Country Status (3)

Country Link
US (1) US11508663B2 (zh)
CN (1) CN110139476A (zh)
TW (1) TWI750451B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508663B2 (en) 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
US11581292B2 (en) 2019-06-10 2023-02-14 Marvell Israel (M.I.S.L) Ltd. IC package with top-side memory module
CN113270040A (zh) * 2021-05-26 2021-08-17 昆山工研院新型平板显示技术中心有限公司 电子元件邦定结构、电子元件邦定方法及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090325415A1 (en) * 2008-06-30 2009-12-31 Gary Brist Modification of connections between a die package and a system board

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373114B1 (en) 1998-10-23 2002-04-16 Micron Technology, Inc. Barrier in gate stack for improved gate dielectric integrity
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
US6400574B1 (en) 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6884086B1 (en) * 2000-09-28 2005-04-26 Intel Corporation System and method for connecting a power converter to a land grid array socket
AU2003217883A1 (en) * 2002-02-25 2003-09-09 Molex Incorporated Power delivery to base of processor
US20030197285A1 (en) 2002-04-23 2003-10-23 Kulicke & Soffa Investments, Inc. High density substrate for the packaging of integrated circuits
AU2003223783A1 (en) 2002-04-29 2003-11-17 Silicon Pipe, Inc. Direct-connect signaling system
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
JP2008533441A (ja) * 2005-02-08 2008-08-21 ナノネクサス インク Ｉｃパッケージおよび相互接続アゼンブリのための高密度の相互接続システム
US7518224B2 (en) * 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US7224050B2 (en) * 2005-05-25 2007-05-29 Intel Corporation Plastic materials including dendrimers or hyperbranched polymers for integrated circuit packaging
US20070108611A1 (en) * 2005-11-17 2007-05-17 International Business Machines Corporation Stacking method and stacked structure for attaching memory components to associated device
US7641481B2 (en) 2007-10-10 2010-01-05 Intel Corporation Non-intrusive interposer for accessing integrated circuit package signals
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US9559046B2 (en) 2008-09-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
JP5635247B2 (ja) 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
US9324678B2 (en) * 2011-12-20 2016-04-26 Intel Corporation Low profile zero/low insertion force package top side flex cable connector architecture
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8946900B2 (en) 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9101068B2 (en) * 2013-03-14 2015-08-04 Qualcomm Incorporated Two-stage power delivery architecture
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9265170B2 (en) * 2013-10-28 2016-02-16 Intel Corporation Integrated circuit connectors
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
JP6421491B2 (ja) * 2014-08-13 2018-11-14 富士通株式会社 電子機器
JP6507975B2 (ja) 2014-10-02 2019-05-08 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
WO2016118209A2 (en) * 2014-11-05 2016-07-28 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
US9755341B2 (en) 2015-06-11 2017-09-05 Te Connectivity Corporation Flexible printed circuit board connector
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US9640282B1 (en) * 2015-12-28 2017-05-02 Invensas Corporation Flexible I/O partition of multi-die memory solution
US10199353B2 (en) * 2016-09-12 2019-02-05 Intel Corporation Microelectronic interposer for a microelectronic package
US20190051587A1 (en) 2017-08-11 2019-02-14 Marvell Israel (M.I.S.L) Ltd. Ic package
US11133261B2 (en) 2017-09-29 2021-09-28 Intel Corporation Electronic device packaging
TW201929161A (zh) 2017-10-11 2019-07-16 美商奧克塔佛系統有限責任公司 用於系統級封裝之高效能模組
US11508663B2 (en) 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
US11088123B1 (en) 2018-05-15 2021-08-10 Marvell Israel (M.I.S.L) Ltd. Package system having laterally offset and ovelapping chip packages
US11282806B2 (en) 2019-10-11 2022-03-22 Marvell Asia Pte, Ltd. Partitioned substrates with interconnect bridge

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090325415A1 (en) * 2008-06-30 2009-12-31 Gary Brist Modification of connections between a die package and a system board

Also Published As

Publication number Publication date
US20190244903A1 (en) 2019-08-08
TW201935648A (zh) 2019-09-01
US11508663B2 (en) 2022-11-22
CN110139476A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
KR101119303B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8623753B1 (en) Stackable protruding via package and method
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
WO2006132151A1 (ja) インタポーザおよび半導体装置
WO2004079823A3 (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
JP2003068931A (ja) 半導体パッケージ及びその製造方法
TWI750451B (zh) 封裝上的印刷電路板模組
JP2004064043A (ja) 半導体パッケージング装置
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
EP1571706B1 (en) Electronic device
US20090245724A1 (en) Module substrate including optical tranmission mechanism and method of producing the same
US20080298023A1 (en) Electronic component-containing module and manufacturing method thereof
US11967587B2 (en) IC package with top-side memory module
KR100700983B1 (ko) 기판조립체 제조방법
US20100072601A1 (en) Semiconductor device and manufacturing method of a semiconductor device
US11088123B1 (en) Package system having laterally offset and ovelapping chip packages
US20020189091A1 (en) Method of making printed circuit board
KR20130086403A (ko) 워피지 방지 구조를 갖는 반도체 장치
KR20110039879A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP6210533B2 (ja) プリント基板およびその製造方法
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JP4128440B2 (ja) 部品内蔵モジュール
JPH0823047A (ja) Ｂｇａ型半導体装置
JP3938017B2 (ja) 電子装置
WO2011020341A1 (zh) 电子模块及其封装结构