CN110139476A - 在封装上的pcb模块 - Google Patents

在封装上的pcb模块 Download PDF

Info

Publication number
CN110139476A
CN110139476A CN201910107603.4A CN201910107603A CN110139476A CN 110139476 A CN110139476 A CN 110139476A CN 201910107603 A CN201910107603 A CN 201910107603A CN 110139476 A CN110139476 A CN 110139476A
Authority
CN
China
Prior art keywords
pcb
contact structure
package
package substrate
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910107603.4A
Other languages
English (en)
Inventor
D·阿泽鲁尔
E·巴-勒夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Israel MISL Ltd
Original Assignee
Marvell Israel MISL Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Israel MISL Ltd filed Critical Marvell Israel MISL Ltd
Publication of CN110139476A publication Critical patent/CN110139476A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的方面提供了一种印刷电路板(PCB)系统，其包括集成电路(IC)封装、第一PCB和PCB模块。IC封装具有封装基板和耦合到封装基板的顶表面的IC芯片。第一PCB被配置成与布置在封装基板的底表面上的第一触点结构电耦合。PCB模块包括第二PCB和电耦合到第二PCB的一个或多个电子部件。PCB模块被配置成与布置在封装基板的顶表面上的第二触点结构电耦合。

Description

在封装上的PCB模块
以引用并入
本公开要求于2018年02月02日提交的、美国临时申请号62/625，808“MODULE ONPACKAGE(MOP)”(在封装上的模块(MOP))的权益，通过引用以其整体被并入本文。
背景技术
本文提供的背景描述是为了总体上呈现本公开背景的目的。目前提及的发明人在本背景技术部分中所描述的工作的范围内的工作，以及在提交时可能不作为现有技术的描述的各方面，既未明确地也不隐含地被承认为不利于本公开的现有技术。
印刷电路板(PCB)通常由一个或多个图案化的铜层形成，该铜层层叠在非导电片层上和/或非导电片层之间。PCB使用图案化的铜层机械地支撑并且电连接电子部件，诸如集成电路(IC)封装、电阻器、二极管、电容器、晶体管等。
发明内容
本公开的方面提供了一种印刷电路板(PCB)系统，其包括集成电路(IC)封装、第一PCB和PCB模块。IC封装具有封装基板和被耦合到封装基板的顶表面的IC芯片。第一PCB被配置成与布置在封装基板的底表面上的第一触点结构电耦合。PCB模块包括第二PCB和电耦合到第二PCB的一个或多个电子部件。PCB模块被配置成与布置在封装基板的顶表面上的第二触点结构电耦合。
在示例中，第二触点结构被布置在封装基板的顶表面上，在围绕IC芯片的外围区域中。
在实施例中，PCB系统包括内插器，该内插器将PCB模块与布置在封装基板的顶表面上的第二触点结构互连。在示例中，内插器被配置成在内插器的至少一侧上提供压缩触点。例如，PCB系统包括力部件，该力部件被配置成向第一PCB和PCB模块施加压缩力，以经由内插器将PCB模块与IC封装的第二触点结构互连。
根据本公开的方面，经由封装基板的底表面上的第一触点结构中的第一触点结构，从第一PCB向IC封装提供功率供应。还经由封装基板的顶表面上的第二触点结构中的第二触点结构，从IC封装向PCB模块提供功率供应。
在示例中，第二触点结构具有与第一触点结构不同的密度。例如，第二触点结构具有比第一触点结构高的密度。
在另一示例中，第一PCB和第二PCB之间的距离小于IC封装的厚度。
本公开的方面提供了一种用于制造PCB系统的方法。方法包括将集成电路(IC)封装安装到第一PCB，以将IC封装的封装基板的底表面上的第一触点结构电耦合到第一PCB上的迹线。然后，方法包括将PCB模块与IC封装和第一PCB紧固。PCB模块包括第二PCB和电耦合到第二PCB的一个或多个电子部件。然后，第二PCB上的迹线电耦合到封装基板的顶表面上的第二触点结构。
本公开的方面还提供了一种印刷电路板(PCB)模块。PCB模块包括PCB基板，该PCB基板被配置成具有第一表面和与第一表面相对的第二表面。PCB模块包括被安装在PCB基板的第一表面上的电子部件，并且包括被形成在PCB基板的第二表面上的触点接口，以耦合具有第一触点结构和第二触点结构的集成电路(IC)封装，第一触点结构被布置在封装基板的底表面上，第二触点结构被布置在封装基板的顶表面上。
附图说明
将参考以下附图详细描述作为示例提出的本公开的各种实施例，其中相同的附图标记表示相同的元件，并且其中：
图1A-图1C示出了根据本公开实施例的印刷电路板(PCB)系统100。
图2示出了概述根据本公开的实施例的过程示例200的流程图。
具体实施方式
本公开的方面提供了一种印刷电路板(PCB)系统，其包括至少一个第一PCB和至少一个第二PCB。至少一个第二PCB被配置成PCB模块。如在本公开中所使用的，PCB模块是指PCB基板，集成电路(IC)或其他电子部件被适当地耦合到该PCB基板。根据实施例，ICs不直接地被附接到PCB，而是将ICs封装在IC封装中，IC封装继而被耦合到PCB。IC封装包括用于机械支撑，并且用于改善IC封装中包括的一个或多个IC芯片的电连接性的封装基板。在实施例中，耦合到封装基板的IC芯片也被封装以形成IC封装。封装基板具有第一表面(也称为底表面)和与第一表面相对的第二表面(也称为顶表面)。IC封装包括诸如触点焊盘、焊球等的第一触点结构，第一触点结构被形成在封装基板的第一表面(例如底表面)上，并且还包括被形成在封装基板的第二表面(例如顶表面)上的第二触点结构。IC封装经由IC封装的第一表面上的第一触点结构与第一PCB电连接，并且IC封装经由IC封装的第二表面上的第二触点结构电连接到PCB模块。在一些实施例中，内插器被用来将例如PCB模块和IC封装的第二触点结构耦合。
图1A-图1C示出了根据本公开的一些实施例的PCB系统100的不同视图。图1A示出了PCB系统100的透视图，图1B示出了PCB系统100的横截面图，并且图1C示出了PCB系统100的俯视图。在图1A中见到的PCB系统100包括第一PCB 110(其也称为主PCB)、PCB模块140(当被耦合到IC封装120(也称为底部封装)时，其也称为在封装上的模块)。IC封装120封装一个或多个IC芯片(诸如被封装在IC封装120中的IC芯片121)，并且当被耦合到第一PCB110时形成主PCB模块。IC封装120包括电连接到第一PCB 110或PCB模块140的触点。
IC封装120包括封装基板122，封装基板122具有第一表面123(也称为底表面)和与第一表面123相对的第二表面124(也称为顶表面)。封装基板122例如由合适的绝缘材料(也称为电介质材料，诸如基于环氧的层压基板、基于树脂的双马来酰亚胺-三嗪(BT)基板等)制成。封装基板122为相对刚性的，以向IC芯片121提供机械支撑。IC芯片121被布置在诸如封装基板122的第二表面124的表面上。另外，在一些示例中，在实施例中，IC封装120包括金属盖125，金属盖125覆盖IC芯片121，例如以保护IC芯片121并有助于在IC芯片121通电时的操作期间的快速散热。图1A示出了当金属盖125打开并且IC芯片121暴露时的特写图。
封装基板122还为IC芯片121提供电支撑，诸如用于IC芯片的电连接，以便于IC芯片与PCB的耦合。在一些示例中，封装基板122包括多层金属迹线(诸如铜线等，其间具有绝缘材料)。在各种实施例中，在不同层上的金属迹线通过导电过孔连接。另外，触点结构形成在第一表面123和第二表面124两者上，以将IC封装120中的IC芯片121电连接到IC封装120外部的电子部件(诸如第一PCB 110和PCB模块140等)。
IC芯片121可以是任何合适的集成电路芯片，诸如例如集成电路处理器、控制器、收发器、开关装置、片上系统等。IC芯片121包括用于提供计算和/或处理功能的各种电路。在一些示例中，IC芯片121从IC封装120外部的部件接收合适的信号(诸如模拟信号、数字信号、控制信号、数据信号等)，并且处理所接收的信号。在一些示例中，IC芯片121生成合适的信号(诸如模拟信号、数字信号、控制信号、数据信号等)，并且将所生成的信号输出到IC封装120外部的部件。
在实施例中，IC封装120用于高速网络交换装置中以进行分组交换。例如，IC芯片121包括用于分组处理的核心电路，以及用于接口(输入/输出)处理的外围电路，诸如接收和/或传输携带分组的信号。在示例中，IC芯片121包括被配置成执行分组处理(包括但不限于分组转发)的一个或多个分组处理器。IC芯片121还包括接口电路，诸如调制/解调电路、用于对分组进行排队的存储器电路等。在示例中，IC芯片121包括被配置成在串行数据和并行数据之间转换数据的串行器/解串器(SERDES)。另外，在示例中，IC芯片121包括具有合适的调制技术(诸如脉冲幅度调制(PAM)-4、PAM-8等)的调制/解调电路。另外，在示例中，IC芯片121包括具有合适编码技术(诸如不归零(NRZ)、不归零反向(NRZI)、归零(RZ)等)的编码/解码电路。
封装基板122提供从IC芯片121的输入/输出到形成在IC封装120的第一表面123和第二表面124上的触点结构的互连。在示例中，IC芯片121是倒装芯片。IC芯片121包括电连接到形成在IC芯片121上的内部电路的输入/输出(I/O)焊盘(未示出)。然后，通过合适的制造工艺将焊料凸块沉积在I/O焊盘上以在倒装芯片的表面上形成凸出结构。封装基板122的第二表面124包括与IC芯片121上的凸出结构匹配的焊料凸块(未示出)。在示例中，IC芯片121布置在第二表面124上，以便IC芯片121上的凸出结构与封装基板122的第二表面124上的焊料凸块对准。然后，执行回流工艺以形成凸出结构和焊料凸块的连接。
注意，在另一示例中，IC芯片121可以被引线接合以形成与封装基板122的电连接。
在图1A-图1C所示的示例中，封装基板122包括形成在第一表面123上的第一触点结构126和形成在第二表面124上的第二触点结构127。另外，封装基板122包括将焊料凸块电连接至第一触点结构126和第二触点结构127的金属迹线(未示出)。
根据本公开的方面，第二触点结构127和IC芯片121布置在封装基板122的相同的表面侧上。在一些实施例中，第二触点结构127布置在围绕IC芯片121的外围区域(诸如，在用于IC芯片121的金属盖125和第二表面124的边缘之间的区域)处。
第一触点结构126和第二触点结构127可以是任何合适的触点结构。在实施例中，IC封装120是球栅阵列(BGA)封装，并且第一触点结构126和第二触点结构127中的每个包括焊盘和沉积在焊盘上的焊球。在另一实施例中，IC封装120是平面格栅阵列(LGA)封装，并且第一触点结构126和第二触点结构127中的每个包括焊盘。在另一实施例中，IC封装120是针栅阵列(PGA)封装，并且第一触点结构126和第二触点结构127中的每个包括针脚。
应当注意，在一些实施例中，使用与第一触点结构126不同的技术来实施第二触点结构127。例如，使用焊盘和焊球来实施第一触点结构126，并且仅使用焊盘来实施第二触点结构127。
在图1A的示例中，第二触点结构127被显示为圆圈。在一些示例中，第一触点结构126和第二触点结构127具有其他合适的形状，诸如球形、正方形、针形等。
根据本公开的方面，第一触点结构126和第二触点结构127分别被配置成使用合适的技术来实现与其他部件的电连接。在示例中，第一触点结构126被配置成使用焊接技术来实现与第一PCB 110的电连接。例如，当IC封装120安装在第一PCB 110上时，执行焊料回流工艺以形成焊点，因此第一触点结构126连接到第一PCB 110上的对应的触点结构。
另外，在实施例中，第二触点结构127被配置成经由内插器130来实现与PCB模块140的电连接。具体地，PCB模块140包括在面向内插器130和第一PCB 110的表面处的触点接口142，如由图1A中的虚线所示的。触点接口142包括对应于第二触点结构127的多个触点结构141。
另外，内插器130包括多个互连结构131，以将PCB模块140的对应的触点结构141和IC封装120的第二触点结构127互连。每个互连结构131被配置成使用合适技术与第二触点结构127进行第一连接并且与触点结构141进行第二连接。在实施例中，每个互连结构131是针对第一连接和第二连接使用压缩连接的双压缩结构。在另一实施例中，每个互连结构131是具有焊球的单个压缩结构，其针对第一连接使用焊球并且针对第二连接使用压缩连接。
图1A包括被配置成用于压缩连接的互连结构131的一侧的特写图。互连结构131包括从内插器130的表面突出的金属舌片132，并且可以在压缩力下将金属舌片132推到该表面中。
在实施例中，PCB系统100包括力生成部件，其可以施加压缩力以使内插器130将PCB模块140与第二触点结构127互连。例如，第一PCB 110和PCB模块140设计和制造有可以对准以用于布置螺栓的孔。在IC封装120安装在第一PCB 110上之后，内插器130和PCB模块140对准并堆叠。应当注意，可以插入合适的间隔器111以使PCB模块140在第一PCB 110上保持水平。然后将螺栓112和114紧固到对应的螺母113和115，以将第一PCB 110、内插器130和PCB模块140锁定就位，并且施加压缩力以使内插器130将PCB模块140的触点结构141与IC封装120的第二触点结构127互连。
根据本公开的方面，PCB模块140包括PCB(也称为第二PCB)和已经安装在该PCB上的电子部件(诸如电阻器、二极管、电容器、晶体管、集成电路(IC)封装等)。第一PCB 110和PCB模块140中的第二PCB被类似地配置。例如，第一PCB110和第二PCB分别包括布置在电介质材料的多层夹层结构上的多层金属迹线(诸如铜线等)。在一些示例中，第一PCB 110和第二PCB具有不同数量的金属层。例如，第一PCB 110具有更多金属层并且是PCB系统100的主PCB。第二PCB为任何合适的电子部件(诸如可以安装在第二PCB上以形成PCB模块140的集成电路(IC)封装、电阻器、二极管、电容器、晶体管等)提供附加的电连接支撑。
在图1A-图1C的示例中，常规的IC封装150(也称为上封装)安装在第二PCB的上表面(例如，与面对第一PCB 110的表面相对)上，以形成PCB模块140。常规的IC封装150包括在封装基板的一侧上的触点结构，而不是封装基板的两侧。
根据本公开的方面，内插器130具有高密度和低轮廓。在示例中，内插器130具有0.80mm的间距格栅(例如，小于焊球间距)，并且具有1mm的体高度(对于最短信号路径，0.33mm的高度)。因此，在示例中，两个PCB模块110和140之间的距离小于IC封装120的高度。
在实施例中，内插器130的间距格栅小于焊球间距要求。在示例中，第二触点结构127的密度高于第一触点结构126的密度。IC封装120使用封装基板的两侧来提供输入/输出(IO)，并且可以利用减小的封装尺寸来实施。
在另一实施例中，从IC封装120的第二触点结构127到例如上封装150的电连接通过内插器130，与其他互连技术(诸如封装电镀通孔(PTH)过孔、PCB PTH、PCB等)相比，其提供相对较短的信号路径。因此，经由内插器130从第二触点结构127到上封装150的电连接具有比其他互连技术更少的衰减，并且因此可以用于高速信号传输，诸如(但不限于)超过50Gbps的数据速率。
在另一实施例中，经由IC封装120(例如，经由第一触点结构126中的一个、封装基板122中的一些金属迹线，以及第二触点结构127中的一个)和内插器130，从第一PCB 110向PCB模块140提供功率供应。
图2示出了概述根据本公开的实施例的过程示例200的流程图。在示例中，过程200用于形成PCB系统，诸如PCB系统100。该过程在S201处开始，并且进行到S210。
在S210处，通过将IC封装的第一触点结构耦合到第一PCB而将IC封装安装到第一PCB，从而形成第一PCB模块。例如，IC封装120安装在第一PCB 110上。具体地，第一触点结构126与第一PCB110上的对应的触点结构对准并安装在第一PCB 110上。在示例中，执行焊料回流工艺以形成焊点，该焊点在IC封装和第一PCB 110之间形成电连接，其中触点结构126连接到第一PCB 110上的对应的触点结构。
在S220处，将内插器和第二PCB模块与第一PCB模块的IC封装堆叠并对准。在示例中，通过将上IC 150安装在第二PCB上而预先形成PCB模块140。内插器130布置在第二触点结构127上并与第二触点结构127对准。PCB模块140布置在内插器130上，并且触点结构141与内插器130的相对的互连结构131对准。在一些实施例中，可以插入间隔器111以使PCB模块140在第一PCB 110上水平。
在S230处，将第二PCB模块与第一PCB模块紧固，以在内插器上施加压缩力。例如，第一PCB 110和PCB模块140中的第二PCB设计并制造有孔，可以将该孔对准以布置螺栓或其他合适的紧固件。然后将螺栓112和114紧固到相应的螺母113和115，以将第一PCB110、内插器130和PCB模块140锁定就位，并施加压缩力以使内插器130将PCB模块140的触点结构141与IC封装120的第二触点结构127互连。然后，过程进行到S299并且终止。
应当注意，在各种实施例中，可在过程200之前、过程200中的步骤之间和/或过程200之后执行其他合适的过程步骤以用于半导体器件的制造。在示例中，在S220之前，将上封装150安装在第二PCB上以形成PCB模块140。
虽然已经结合作为示例提出的本公开的特定实施例描述了本公开的方面，但是可以对示例进行替换、修改和变化。因此，这里阐述的实施例旨在是说明性而非限制性的。可以在不脱离下面阐述的权利要求的范围的情况下进行改变。

Claims (20)

1.一种印刷电路板(PCB)系统，包括：
集成电路(IC)封装，具有封装基板和被耦合到所述封装基板的顶表面的IC芯片；
第一PCB，被配置成与被布置在所述封装基板的底表面上的第一触点结构电耦合；和
PCB模块，包括第二PCB和被电耦合到所述第二PCB的一个或多个电子部件，所述PCB模块被配置成与被布置在所述封装基板的所述顶表面上的第二触点结构电耦合。
2.根据权利要求1所述的PCB系统，其中：
所述第二触点结构被布置在所述封装基板的所述顶表面上，在围绕所述IC芯片的外围区域中。
3.根据权利要求1所述的PCB系统，还包括：
内插器，被配置成将所述PCB模块与被布置在所述封装基板的所述顶表面上的所述第二触点结构互连。
4.根据权利要求3所述的PCB系统，其中所述内插器被配置成在所述内插器的至少一侧上提供压缩触点。
5.根据权利要求4所述的PCB系统，还包括：
力部件，被配置成向所述第一PCB和所述PCB模块施加压缩力，以经由所述内插器将所述PCB模块与所述IC封装的所述第二触点结构互连。
6.根据权利要求1所述的PCB系统，其中：
经由所述封装基板的所述底表面上的所述第一触点结构中的第一触点结构，从所述第一PCB向所述IC封装提供功率供应，还经由所述封装基板的所述顶表面上的所述第二触点结构中的第二触点结构，从所述IC封装向所述PCB模块提供所述功率供应。
7.根据权利要求1所述的PCB系统，其中
所述第二触点结构具有与所述第一触点结构不同的密度。
8.根据权利要求7所述的PCB系统，其中所述第二触点结构具有比所述第一触点结构高的密度。
9.根据权利要求1所述的PCB系统，其中
所述第一PCB和所述第二PCB之间的距离小于所述IC封装的厚度。
10.一种方法，包括：
将集成电路(IC)封装安装到第一PCB，以将所述IC封装的封装基板的底表面上的第一触点结构电耦合到所述第一PCB上的迹线；以及
将PCB模块与所述IC封装和所述第一PCB紧固，所述PCB模块包括第二PCB和被电耦合到所述第二PCB的一个或多个电子部件，所述第二PCB上的迹线被电耦合到所述封装基板的顶表面上的第二触点结构。
11.根据权利要求10所述的方法，其中将所述PCB模块与所述IC封装和所述第一PCB紧固还包括：
在所述PCB模块和所述第二触点结构之间布置内插器，以将所述PCB模块与被布置在所述封装基板的所述顶表面上的所述第二触点结构互连。
12.根据权利要求11所述的方法，还包括：
在所述内插器上施加压缩力，以将所述PCB模块与所述IC封装的所述第二触点结构互连。
13.根据权利要求12所述的方法，还包括：
紧固螺栓以施加所述压缩力。
14.根据权利要求10所述的方法，还包括：
经由所述封装基板的所述底表面上的所述第一触点结构中的至少第一触点结构和所述封装基板的所述顶表面上的所述第二触点结构中的第二触点结构，从所述第一PCB向所述PCB模块提供功率供应。
15.一种印刷电路板(PCB)模块，包括：
PCB基板，被配置成具有第一表面和与所述第一表面相对的第二表面；
电子部件，被安装在所述PCB基板的所述第一表面上；以及
触点接口，被形成在所述PCB基板的所述第二表面上，以耦合具有第一触点结构和第二触点结构的集成电路(IC)封装，所述第一触点结构被布置在封装基板的底表面上，所述第二触点结构被布置在所述封装基板的顶表面上。
16.根据权利要求15所述的PCB模块，其中所述触点接口被配置成与被布置在围绕IC芯片的外围区域中的所述第二触点结构耦合，所述IC芯片被耦合在所述封装基板的所述顶表面上，并且所述IC封装被安装在第二PCB上以将所述封装基板的所述底表面上的所述第一触点结构连接到所述第二PCB上的迹线。
17.根据权利要求15所述的PCB模块，其中所述触点接口被配置成与内插器耦合，所述内插器将所述PCB模块与被布置在所述封装基板的所述顶表面上的所述第二触点结构互连。
18.根据权利要求17所述的PCB模块，其中所述触点接口被配置成与所述内插器上的压缩触点耦合。
19.根据权利要求18所述的PCB模块，还包括：
被配置成接纳螺栓的孔结构，所述螺栓被紧固以在所述内插器上施加压缩力。
20.根据权利要求16所述的PCB模块，其中：
所述触点接口被配置成接受功率供应，所述功率供应从所述第二PCB、经由所述封装基板的所述底表面上的所述第一触点结构中的第一触点结构、并且经由所述封装基板的所述顶表面上的所述第二触点结构中的第二触点结构而被提供。
CN201910107603.4A 2018-02-02 2019-02-02 在封装上的pcb模块 Pending CN110139476A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862625808P 2018-02-02 2018-02-02
US62/625,808 2018-02-02

Publications (1)

Publication Number Publication Date
CN110139476A true CN110139476A (zh) 2019-08-16

Family

ID=67476153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910107603.4A Pending CN110139476A (zh) 2018-02-02 2019-02-02 在封装上的pcb模块

Country Status (3)

Country Link
US (1) US11508663B2 (zh)
CN (1) CN110139476A (zh)
TW (1) TWI750451B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270040A (zh) * 2021-05-26 2021-08-17 昆山工研院新型平板显示技术中心有限公司 电子元件邦定结构、电子元件邦定方法及显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508663B2 (en) 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
CN114144875A (zh) 2019-06-10 2022-03-04 马维尔以色列(M.I.S.L.)有限公司 具有顶侧存储器模块的ic封装

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162442A1 (en) * 2002-02-25 2003-08-28 Panella Augusto P. Connector with included filtered power delivery
US20060267223A1 (en) * 2005-05-25 2006-11-30 Matayabas James C Jr Materials for integrated circuit packaging
CN1967839A (zh) * 2005-11-17 2007-05-23 国际商业机器公司 将存储器元件贴附到相关器件的方法和堆叠结构
CN101944697A (zh) * 2008-06-30 2011-01-12 英特尔公司 管芯封装和系统板之间的连接的改变
US20140273641A1 (en) * 2013-03-15 2014-09-18 Neoconix, Inc. Electrical Connector with Electrical Contacts Protected by a Layer of Compressible Material and Method of Making It
US20150118870A1 (en) * 2013-10-28 2015-04-30 Rajasekaran Swaminathan Integrated circuit connectors

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373114B1 (en) 1998-10-23 2002-04-16 Micron Technology, Inc. Barrier in gate stack for improved gate dielectric integrity
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
US6400574B1 (en) 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6884086B1 (en) * 2000-09-28 2005-04-26 Intel Corporation System and method for connecting a power converter to a land grid array socket
US20030197285A1 (en) 2002-04-23 2003-10-23 Kulicke & Soffa Investments, Inc. High density substrate for the packaging of integrated circuits
US7307293B2 (en) 2002-04-29 2007-12-11 Silicon Pipe, Inc. Direct-connect integrated circuit signaling system for bypassing intra-substrate printed circuit signal paths
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
JP2008533441A (ja) * 2005-02-08 2008-08-21 ナノネクサス インク Ｉｃパッケージおよび相互接続アゼンブリのための高密度の相互接続システム
US7518224B2 (en) * 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US7641481B2 (en) 2007-10-10 2010-01-05 Intel Corporation Non-intrusive interposer for accessing integrated circuit package signals
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US9559046B2 (en) 2008-09-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
JP5635247B2 (ja) 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
US9324678B2 (en) * 2011-12-20 2016-04-26 Intel Corporation Low profile zero/low insertion force package top side flex cable connector architecture
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8946900B2 (en) 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9101068B2 (en) * 2013-03-14 2015-08-04 Qualcomm Incorporated Two-stage power delivery architecture
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
JP6421491B2 (ja) * 2014-08-13 2018-11-14 富士通株式会社 電子機器
JP6507975B2 (ja) 2014-10-02 2019-05-08 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
US9881904B2 (en) * 2014-11-05 2018-01-30 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
US9755341B2 (en) 2015-06-11 2017-09-05 Te Connectivity Corporation Flexible printed circuit board connector
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US9640282B1 (en) * 2015-12-28 2017-05-02 Invensas Corporation Flexible I/O partition of multi-die memory solution
US10199353B2 (en) * 2016-09-12 2019-02-05 Intel Corporation Microelectronic interposer for a microelectronic package
US20190051587A1 (en) 2017-08-11 2019-02-14 Marvell Israel (M.I.S.L) Ltd. Ic package
US11133261B2 (en) 2017-09-29 2021-09-28 Intel Corporation Electronic device packaging
WO2019075205A1 (en) 2017-10-11 2019-04-18 Octavo Systems Llc HIGH PERFORMANCE MODULE FOR SIP
US11508663B2 (en) 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
US11088123B1 (en) 2018-05-15 2021-08-10 Marvell Israel (M.I.S.L) Ltd. Package system having laterally offset and ovelapping chip packages
US11282806B2 (en) 2019-10-11 2022-03-22 Marvell Asia Pte, Ltd. Partitioned substrates with interconnect bridge

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162442A1 (en) * 2002-02-25 2003-08-28 Panella Augusto P. Connector with included filtered power delivery
US20060267223A1 (en) * 2005-05-25 2006-11-30 Matayabas James C Jr Materials for integrated circuit packaging
CN1967839A (zh) * 2005-11-17 2007-05-23 国际商业机器公司 将存储器元件贴附到相关器件的方法和堆叠结构
CN101944697A (zh) * 2008-06-30 2011-01-12 英特尔公司 管芯封装和系统板之间的连接的改变
US20140273641A1 (en) * 2013-03-15 2014-09-18 Neoconix, Inc. Electrical Connector with Electrical Contacts Protected by a Layer of Compressible Material and Method of Making It
US20150118870A1 (en) * 2013-10-28 2015-04-30 Rajasekaran Swaminathan Integrated circuit connectors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270040A (zh) * 2021-05-26 2021-08-17 昆山工研院新型平板显示技术中心有限公司 电子元件邦定结构、电子元件邦定方法及显示面板

Also Published As

Publication number Publication date
TWI750451B (zh) 2021-12-21
TW201935648A (zh) 2019-09-01
US11508663B2 (en) 2022-11-22
US20190244903A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
CN108352355B (zh) 具有预模制双引线框的半导体系统
TWI495082B (zh) 多層半導體封裝
CN100562991C (zh) 半导体封装结构及其形成方法
JP4729244B2 (ja) 半導体デバイス用非モールドパッケージ
CN100409419C (zh) 一种三维多芯片模块互连及封装方法
KR101519062B1 (ko) 반도체 소자 패키지
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
WO1998050952A1 (en) Ball grid array semiconductor package and method for making the same
WO2006043388A1 (ja) 半導体内蔵モジュール及びその製造方法
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
CN110139476A (zh) 在封装上的pcb模块
CN110299354A (zh) 半导体封装
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2005079590A (ja) 半導体素子用パッケージおよびその製造方法
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP3450477B2 (ja) 半導体装置及びその製造方法
US20070284717A1 (en) Device embedded with semiconductor chip and stack structure of the same
JP4083376B2 (ja) 半導体モジュール
CN110620100A (zh) 一种适用于高密度高功率的封装结构及制造方法
US20090039493A1 (en) Packaging substrate and application thereof
US20080116587A1 (en) Conductor polymer composite carrier with isoproperty conductive columns

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination