CN110620100A - 一种适用于高密度高功率的封装结构及制造方法 - Google Patents

一种适用于高密度高功率的封装结构及制造方法 Download PDF

Info

Publication number
CN110620100A
CN110620100A CN201910910917.8A CN201910910917A CN110620100A CN 110620100 A CN110620100 A CN 110620100A CN 201910910917 A CN201910910917 A CN 201910910917A CN 110620100 A CN110620100 A CN 110620100A
Authority
CN
China
Prior art keywords
adapter plate
lead frame
chip
interposer
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910910917.8A
Other languages
English (en)
Inventor
徐健
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201910910917.8A priority Critical patent/CN110620100A/zh
Publication of CN110620100A publication Critical patent/CN110620100A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种适用于高密度高功率的封装结构及其制作方法，包括引线框架结构，引线框架结构具有散热结构，在边缘两侧制作封装引脚；在引线框架上表面中间固定转接板，转接板上下表面分布有走线，转接板边缘区域的焊盘与封装引脚通过导线连接；在转接板上表面安装芯片；对引线框架结构、转接板、芯片形成的整体结构进行塑封。

Description

一种适用于高密度高功率的封装结构及制造方法
技术领域
本发明涉及集成电路封装技术领域，特别涉及一种高密度集成封装结构及其制造方法。
背景技术
随着全球市场的高速发展，用户对多功能、高性能、高集成度电子产品的需求越来越大，已从智能手机、平板等消费产品扩展到5G通信、微波雷达、大型数据中心等高端产品，结合近年摩尔定律与“后摩尔定律”相结合的技术发展趋势，未来产品的发展方向是高密度集成和体积微型化，产品集成度、复杂度越来越高、功耗和成本越来越低。在后摩尔时代要实现产品性能提升、体积减小及成本降低，有赖于先进封装的技术突破，相应的就对先进封装高密度集成工艺提出了更高的要求。
传统集成电路封装采用引线框架结构，系统间的IO数量较少，无法实现高密度封装结构，难以满足产品高密度集成的需求。
发明内容
本发明的目的在于提供一种封装结构及其制作方法，以解决以上所提出的技术问题，实现产品的高密度集成。
为实现上述目的，
本发明一方面提供了一种适用于高密度高功率的封装结构，包括引线框架结构，中部具有散热结构，两侧边缘制作有封装引脚；转接板，所述转接板固定于所述引线框架结构上表面中部，上下表面分布有走线，所述转接板边缘区域的焊盘与所述封装引脚通过导线连接，用于信号互联；芯片，所述芯片安装在所述转接板上表面；所述引线框架结构、转接板、芯片外侧被塑封材料包裹；其中，所述芯片为N个芯片，N为自然数。
在本发明的实施例中，所述散热结构采用具有导电性能的金属材料。
在本发明的实施例中，所述转接板固定在所述散热结构上，所述转接板包括由上向下依次层叠设置的顶部布线层、绝缘层和底部布线层，顶部布线层具有一层或多层导电线路及设置在导电线路之间的绝缘介质，顶部布线层的上表面设有多个用于安装芯片且具有导电性的焊盘和/或凸起；底部布线层具有一层或多层导电线路及设置在导电线路之间的绝缘介质；所述绝缘层中具有多个通孔，在通孔内填充有导电材料或导热材料，从而在顶部布线层与底部布线层之间形成电或热连通。
在本发明的实施例中，所述转接板是硅转接板、玻璃转接板或有机转接板。
在本发明的实施例中，所述底部布线层的下侧面通过导热材料连接到所述散热结构。
在本发明的实施例中，所述塑封材料为环氧树脂、固化胶或EMC材料。
本发明另一方面提供了上述任一种封装结构的制作方法，该制作方法包括：制作引线框架结构，在引线框架结构两侧边缘制作封装引脚；在引线框架结构上表面中部固定转接板；在转接板上安装芯片，通过引线将转接板边缘区域的焊盘与封装引脚连接；在引线框架结构、转接板、芯片组成的的整体结构外侧进行塑封并切割。
在本发明的一些实施例中，所述芯片采用正贴引线工艺与所述转接板连接。
在本发明的一些实施例中，所述芯片采用倒装焊接工艺与所述转接板连接。
在本发明的一些实施例中，所述引线框架结构通过模具冲压法或化学刻蚀法等方法制作。
本发明的技术优势：
1)提高整体布线密度：本发明采用了带TSV设计的转接板，保证了芯片的高密度互联，提高整体布线密度，减小封装体积。
2)保证系统高频特性：本发明芯片信号通过转接板互联，信号连接少，避免系统高频特性损坏。
3)增强散热性能：本发明采用背部金属孤岛封装结构，散热性能更好。
附图说明
图1为本发明的一个实施例的一种适用于高密度高功率封装结构的剖面示意图。
图2为本发明实施例一种适用于高密度高功率封装结构的制作流程图。
图3A至图3D为本发明实施例一种适用于高密度高功率封装结构的制作过程的剖面示意图。
具体实施方式
本发明提供了一种适用于高密度高功率的封装结构及其制作方法，通过采用可进行高密度互联的转接板结构，提高整体布线密度，同时采用背部金属孤岛封装结构，优化散热性能。
下面结合本发明实施例的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。此处所描述的具体实施例仅仅用于解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1示出本发明一个实施例的一种适用于高密度高功率的封装结构100的剖面示意图。如图1所示，该封装结构包括引线框架结构101，引线框架结构101具有散热结构102，引线框架结构101边缘两侧制作有封装引脚103。引线框架101上表面中间固定有转接板104，转接板104上下表面分布有走线，所述转接板104边缘区域的焊盘与所述封装引脚103通过导线连接，用于信号互联。芯片105安装在转接板104上表面；引线框架结构101、转接板104、芯片105形成整体结构，外侧被塑封材料107包裹。其中，芯片105可为多个芯片。
在图1所示的实施例中，引线框架101是转接板104和芯片105载体，借助于键合材料(金丝、铝丝、铜丝)实现转接板104的电路引出端与外引线的电气连接，形成电气回路。引线框架101可通过模具冲压法和化学刻蚀法等方法形成。引线框架结构101的材料可采用铜合金、铁镍合金等，例如，铜合金大致分为铜-铁系、铜-镍-硅系、铜-铬系、铜-镍-锡系(JK-2合金)等，三元、四元等多元系铜合金能够取得比传统二元合金更优的性能，更低的成本，铜-铁系合金的种类最多，具有较好的机械强度，抗应力松弛特性和低蠕变性，是一类很好的引线框架材料。引线框架结构101的材料可主要根据产品需要的性能，例如强度、导电性能以及导热性能等来选择。
在图1所示的实施例中，散热结构102的材料为导电性能较好的金属材料，例如，铜、铝、铁等，在提高散热性能的同时，还可以起到信号接地的作用。
在图1所示的实施例中，转接板104采用TSV设计，进一步提高布线密度。转接板104采用可进行高密度互联的转接板结构，例如硅转接板、玻璃转接板和有机转接板等等。转接板104包括由上向下依次层叠设置的顶部布线层、绝缘层和底部布线层，顶部布线层可以具有一层或多层导电线路及设置在导电线路之间的绝缘介质，顶部布线层的上表面设有多个用于安装芯片且具有导电性的焊盘和/或凸起。底部布线层可以具有一层或多层导电线路及设置在导电线路之间的绝缘介质，底部布线层的下侧面可以通过导热材料连接到散热结构102。绝缘层的材料为硅、玻璃或有机物。绝缘层中具有多个通孔，可在通孔内填充有导电材料或导热材料，从而在顶部布线层与底部布线层之间形成电或热连通。
在图1所示的实施例中，可以在转接板104的表面安装多种不同功能的芯片，安装的方式可以是通过BGA焊球的倒装、表贴(焊接或粘接)后进行引线键合。虽然图1示出了三个芯片的安装，然而本发明的保护范围不限于此。在本发明的其他实施例中，可以在转接板104的表面安装更多或更少的芯片。BGA焊球所采用的材料可以是锡铅合金、锡铅银合金、锡银铜合金、金锗合金、金锡合金中的任意一种。其中BGA焊球的材料、组分及尺寸大小根据实际产品的组装需求进行相应选择。
在图1所示的实施例中，一个或多个芯片105可以是处理器、DSP、FPGA、AI芯片等逻辑运算芯片，也可以是存储器、传感器等专用芯片。
在图1所示的实施例中，塑封材料107的材料可以为环氧树脂、固化胶、EMC等材料。
图2示出本发明实施例形成适用于高密度高功率的封装结构的流程图200。图3A至图3D示出根据本发明的实施例形成适用于高密度高功率的封装结构的过程的剖面示意图。下面结合图2及图3A至图3D介绍适用于高密度高功率的封装结构的制造过程。
需要说明的是，为了方便区分各步骤，本发明的实施例以特定顺序对工艺步骤进行描述，这并不是限定各步骤的先后顺序，在本发明的不同实施例中，可以根据工艺的调节来调整各步骤的先后顺序。
首先，步骤201，制作引线框架结构101。在引线框架两侧边缘部分制作封装引脚103，引线框架结构中部为散热结构102，在图3A所示的实施例中，散热结构102为金属孤岛，然而本发明范围不限于此，可根据实际需求，选择其他类型散热结构。引线框架结构101可通过模具冲压法和化学刻蚀法等方法形成。可主要根据产品需要的性能，例如强度、导电性能以及导热性能等来选择引线框架结构101的材料。
步骤202，将转接板104固定到在引线框架的散热结构上。在图3B所示的实施例中，转接板104采用TSV设计，且在上下表面分布有走线。
步骤203，将芯片105安装在转接板104上，并在转接板边缘区域进行与封装引脚的引线互连。在图3C所示的实施例中，两侧的芯片105采用倒桩焊接工艺焊接安装在转接板104上，中间的芯片105采用正贴引线工艺焊接，然而本发明范围不限于此，也可根据需求，采用其他的芯片安装工艺。转接板104边缘的焊盘通过引线106与封装引脚103连接。
步骤204，塑封、切割，形成单颗封装体结构。在图3D所示的实施例中，采用EMC材料对由引线框架结构101、转接板104、芯片105、引线106组成的整体结构进行塑封，然而本发明范围不限于此，也可根据实际需求，采用其他材料进行塑封。
在本发明的实施例中，采用了TSV设计的转接板，与传统的集成电路封装相比，保证了芯片的高密度互联，提高了整体布线密度，减小了封装体积。芯片信号通过转接板进行互连，有效保证了高频信号不受损。背部金属孤岛在提高散热性能的同时，还可以起到信号接地的作用。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种封装结构，包括：
引线框架结构，中部具有散热结构，两侧边缘具有封装引脚；
转接板，所述转接板固定在所述引线框架结构上表面中部，上下表面分布有走线，所述转接板边缘区域的焊盘与所述封装引脚通过导线连接；
芯片，所述芯片安装在所述转接板上表面；
所述引线框架结构、转接板、芯片外侧被塑封材料包裹；
其中，所述芯片为N个芯片，N为自然数。
2.如权利要求1所述的封装结构，其特征在于，所述散热结构采用具有导电性能的金属材料。
3.如权利要求1或2所述的封装结构，其特征在于，所述转接板固定在所述散热结构上，所述转接板包括由上向下依次层叠设置的顶部布线层、绝缘层和底部布线层，顶部布线层具有一层或多层导电线路及设置在导电线路之间的绝缘介质，顶部布线层的上表面设有多个用于安装芯片且具有导电性的焊盘和/或凸起；底部布线层具有一层或多层导电线路及设置在导电线路之间的绝缘介质；所述绝缘层中具有多个通孔，在通孔内填充有导电材料或导热材料，从而在顶部布线层与底部布线层之间形成电或热连通。
4.如权利要求3所述的封装结构，其特征在于，所述转接板是硅转接板、玻璃转接板或有机转接板。
5.如权利要求3所述的封装结构，其特征在于，所述底部布线层的下侧面通过导热材料连接到所述散热结构。
6.如权利要求1所述的封装结构，其特征在于，所述塑封材料为环氧树脂、固化胶或EMC材料。
7.一种封装结构的制作方法，包括：
制作引线框架结构，在所述引线框架结构两侧边缘制作封装引脚；
在所述引线框架结构上表面中部固定转接板；
在所述转接板上安装芯片，通过引线将转接板边缘区域的焊盘与封装引脚连接；
在引线框架结构、转接板、芯片组成的整体结构外侧进行塑封并切割。
8.如权利要求5所述的制作方法，其特征在于，所述芯片采用正贴引线工艺与所述转接板连接。
9.如权利要求5所述的制作方法，其特征在于，所述芯片采用倒装焊接工艺与所述转接板连接。
10.如权利要求5所述的制作方法，其特征在于，所述引线框架结构通过模具冲压法或化学刻蚀法等方法制作。
CN201910910917.8A 2019-09-25 2019-09-25 一种适用于高密度高功率的封装结构及制造方法 Pending CN110620100A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910910917.8A CN110620100A (zh) 2019-09-25 2019-09-25 一种适用于高密度高功率的封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910910917.8A CN110620100A (zh) 2019-09-25 2019-09-25 一种适用于高密度高功率的封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN110620100A true CN110620100A (zh) 2019-12-27

Family

ID=68924437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910910917.8A Pending CN110620100A (zh) 2019-09-25 2019-09-25 一种适用于高密度高功率的封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN110620100A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184166A1 (zh) * 2020-03-16 2021-09-23 华为技术有限公司 电子设备、芯片封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
CN106019578A (zh) * 2015-03-26 2016-10-12 精工爱普生株式会社 光电装置、光电装置的制造方法以及电子设备
CN110010563A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种底部散热型射频芯片转接板封装工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
CN106019578A (zh) * 2015-03-26 2016-10-12 精工爱普生株式会社 光电装置、光电装置的制造方法以及电子设备
CN110010563A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种底部散热型射频芯片转接板封装工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184166A1 (zh) * 2020-03-16 2021-09-23 华为技术有限公司 电子设备、芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
US8283767B1 (en) Dual laminate package structure with embedded elements
US9449941B2 (en) Connecting function chips to a package to form package-on-package
US6294406B1 (en) Highly integrated chip-on-chip packaging
US6737750B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US6781242B1 (en) Thin ball grid array package
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US20030214049A1 (en) Heat dissipating flip-chip ball grid array
US20040108580A1 (en) Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
WO2017079516A1 (en) Semiconductor systems having premolded dual leadframes
JP2851609B2 (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
US20080237833A1 (en) Multi-chip semiconductor package structure
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
US20220352121A1 (en) Semiconductor package having passive support wafer
TWI227051B (en) Exposed pad module integrated a passive device therein
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN110620100A (zh) 一种适用于高密度高功率的封装结构及制造方法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN112908984A (zh) 一种带有散热片的ssd堆叠封装结构及其制作方法
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
US20070158815A1 (en) Multi-chip ball grid array package and method of manufacture
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191227