CN100409419C - 一种三维多芯片模块互连及封装方法 - Google Patents

一种三维多芯片模块互连及封装方法 Download PDF

Info

Publication number
CN100409419C
CN100409419C CNB2006101050836A CN200610105083A CN100409419C CN 100409419 C CN100409419 C CN 100409419C CN B2006101050836 A CNB2006101050836 A CN B2006101050836A CN 200610105083 A CN200610105083 A CN 200610105083A CN 100409419 C CN100409419 C CN 100409419C
Authority
CN
China
Prior art keywords
mcm
circuit board
word type
back word
transition circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101050836A
Other languages
English (en)
Other versions
CN1949468A (zh
Inventor
任爱华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aerospace Times Electronics Corp
Original Assignee
China Aerospace Times Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aerospace Times Electronics Corp filed Critical China Aerospace Times Electronics Corp
Priority to CNB2006101050836A priority Critical patent/CN100409419C/zh
Publication of CN1949468A publication Critical patent/CN1949468A/zh
Application granted granted Critical
Publication of CN100409419C publication Critical patent/CN100409419C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开了一种三维多芯片模块的互连及封装方法，采用陶瓷漏板叠和回字型过渡布线基板对MCM叠层模块进行互连及封装，通过各种高密度组装，减小系统的体积和重量，以适应武器装备对电子系统小型化、高性能、多功能化、高可靠性、低成本的发展需求，它使电子封装的概念从面向器件转为面向系统，从而在确保可靠性的前提下，提高了运速算速度、组装效率和散热能力，同时增加了I/O数，减少了尺寸和重量、降低了成本。采用本发明的方法实现的计算机小型化的技术指标为：工作频率：25MHz，单位面积连接点数：≥104个/dm2，热阻＜0.45℃/W，I/O数256，下填充距离：30mm，组装效率：121%，各项技术指标完全满足使用要求，达到上世纪九十年代末国外同类产品水平。

Description

一种三维多芯片模块互连及封装方法
技术领域
本发明属于微电子技术领域，涉及到三维封装的结构设计，垂直互联，凸点制作以及叠层加固技术，具体的说，是一种三维多芯片模块互连及封装的方法。
背景技术
三维多芯片模块(3D-MCM)由于采用垂直互连技术，能有效地减小IC芯片的互连距离、互连电阻、互连电容和电感，可使信号的传输延迟减小300％以上，组装效率达到200％以上，可进一步实现更小的体积和更多的功能，在国内外得到了快速发展。三维MCM的结构多种多样，就封装结构而言，可分为3类：一种是埋置型3D-MCM；第二种是有源基板型3D-MCM；第三种是叠层型3D-MCM。埋置型3D-MCM是在多层互连基板的底层埋置IC芯片，再在多层互连基板顶层组装IC芯片；有源基板型3D-MCM是先在基板上直接制作多种半导体数字电路以及薄膜电阻、电容，再在上面制作多层布线，最后在多层布线顶层组装模拟IC芯片和集成传感器芯片、光电子功能芯片等。叠层型3D-MCM又分为4种类型：PCB板叠层、芯片叠层、晶圆片叠层和MCM的叠层。PCB板叠层是采用高密度多层印制电路板构成的叠层型3D-MCM，它布线密度低，主要用于30Mhz以下产品；MCM叠层一般采用高密度多层布线基板制成的一种先进的MCM，在结构和制造工艺上与先进的HIC极为相似，是通过2D-MCM在Z轴方向上的再次叠层形成的一种三维立体封装结构，它具有较高的布线层数、布线密度、组装效率以及优良的可靠性、电性能与热性能，广泛应用于中规模和中速产品，目前多用于30-50Mhz的高可靠性产品。芯片叠层、晶圆片叠层主要用于更高速率的产品。MCM叠层是目前发展最快，应用最广的一种3D-MCM，它具有设计灵活，组装密度高，散热性能好，可靠性高等特点，对三维互连及封装的基本要求是尽可能地维持或不损伤IC芯片、电子元器件、功能部件的性能，并使其在最终形成的电子模块中体现出来。由于条件的限制，各生产厂家通常选取不同的叠层结构及互连方式。芯片和晶圆片叠层具有体积小，集成度高，互连线路短，性能优越等优点，是一种最有发展前途的3D-MCM封装结构；但它的实现需要先进的IC工业来做支撑。PCB板叠层工艺简单，成本低，但由于线条宽度大，组装密度低，在散热、高频性能方面存在明显缺陷，因此限制了它的广泛使用。MCM叠层由于采用陶瓷多层布线基板和垂直互连技术，提高了组装密度和运算速度，减小了信号的延迟时间、功耗和噪声，又适当降低对芯片制造工艺的要求，具有最佳的性能价格比，受到了国内企业的广泛关注。
MCM叠层型3D-MCM，除过2D-MCM层间的垂直互连外，都涉及到2D-MCM叠层模块到封装壳体之间的电互连。3D封装的电互连方式通常有丝焊(或载带焊)垂直互连，薄膜金属化垂直互连，凸点(或焊球)垂直互连和隔离板通孔金属化垂直互连等。从导电性、导热性以及可靠性上进行综合考虑，凸点(或焊球)垂直互连的方式性能最好。凸点可以是金、铜、镍、树脂、塑料、铅锡球、各向异性导电胶等材料。
近年来，三维封装在国内外得到了快速发展，但由于采用多层布线及立体组装形式，IC芯片多，结构杂性，仍然有许多技术有待完善，主要反映在以下几个方面：
1)MCM叠层模块到外壳的互连线长，信号延迟比较明显，可靠性低。
2)凸点制作工艺复杂，成本高，焊点检测比较困难。
3)倒扣焊对器件的平整度要求很高。
4)芯片易受到应力损伤。
5)三维封装体积大，机械强度低。
3D-MCM叠层模块的空间结构通常有两种形式，一种是多层布线基板的四周呈阶梯状，基板外形逐渐减小，多层布线基板到外壳的电互连通过引线键合来实现。这种互连方式，一是降低了多层布线基板的有效面积；二是互连线长，电阻大，传输速度小，噪声大，可靠性低。另外一种叠层模块的空间结构形式是多层布线基板的尺寸不变，采用倒扣焊的方式实现叠层模块到外壳的垂直互连。采用这种电互连方式，基板尺寸相对较小，热阻大，组装困难，并需要开发专用的外壳。
对于一个外形尺寸为60mm×60mm×8mm的2D叠层模块(图1、图2)来说，如果直接用引线进行互连，互连线长度很大(约12mm)，信号延迟时间长，可靠性低。
发明内容
针对3D封装通常存在的技术问题，本发明的目的是提供一种新型的三维多芯片模块互连及封装方法，该方法主要解决以下问题：
1)解决焊料球的滚动及定位问题。
2)制作低成本的互连凸点。
3)实现叠层模块到外壳的低阻值、高可靠电互连。
4)提高叠层模块的机械强度。
为了实现上述任务，本发明采取如下的技术解决方案：
一种三维多芯片模块的互连及封装方法，其特征在于，该方法包括下列步骤：
步骤一：制备回字型过渡布线基板
通过对MCM叠层模块下方金属化图形的扫描，准确测量出MCM叠层模块下方用于垂直互连的金属化焊盘的位置及大小，确定回字型过渡布线基板中间的开腔大小和金属化焊盘的具体位置；通过丝网印刷钯银浆料，会在回字型过渡布线基板内侧形成与MCM叠层模块底面金属化互连图形完全对应的焊盘以及从焊盘引向四周的金属化导带；
步骤二：陶瓷漏板的加工
根据MCM叠层模块下方金属化焊盘的位置及大小，用激光划片机，在陶瓷基板上形成大小一致的多个通孔，通过改变通孔的直径和陶瓷基板的厚度，控制焊膏的用量；
步骤三：印刷低温焊膏及叠层对准定位
将陶瓷漏板叠放在回字型过渡布线基板上面，并使每个通孔与回字型基板上的金属化焊盘相正对，然后将陶瓷漏板和回字型过渡布线基板进行固定，并通过刮板在回字型过渡布线基板上印刷低温焊膏；
低温焊膏印刷好后，去掉陶瓷漏板，将回字型过渡布线基板水平放置在夹具中，最后再将MCM叠层模块垂直叠放在回字型过渡布线基板的上面；并使MCM叠层模块与回字型过渡布线基板之间对准定位；
步骤四：电互连及填充灌封材料
MCM叠层模块与回字型过渡布线基板之间对准定位后，连同夹具一同水平放置在再流焊机的加热板上进行加热，经过给定的加热时间后，低温焊膏在固定的间隙中熔化并形成垂直互连焊点；然后经过超声清洗，清洗掉多余的助焊剂和金属飞溅物，使MCM叠层模块与回字型过渡布线基板之间电互连；
通过回字型过渡布线基板内外两个方向，在MCM叠层模块与回字型过渡布线基板之间的间隙中注入灌封材料，固化后在回字型过渡布线基板的方孔中填充导热材料，以提高整个封装的强度和散热能力；
最后在回字型过渡布线基板的底面涂上一层导热胶，并粘接到陶瓷外壳底座上，待导热胶固化后，通过超声键合在回字型过渡布线基板四周的金属化导带与陶瓷外壳的键合点之间压焊金属丝，使回字型过渡布线基板和陶瓷外壳之间电互连；
步骤五：三维多芯片模块的气密封装
MCM叠层模块和陶瓷外壳的电互连后，粘接陶瓷隔离板及盖板，组装成三维多芯片模块，将三维多芯片模块进行反转，浸入到含有一定量灌封材料的金属管帽中，使灌封材料沿MCM叠层模块四周爬升一定高度，加热固化后，MCM叠层模块和陶瓷外壳形成一个整体，最后在惰性气氛环境下采用平行缝焊工艺实现气密封装。
本发明的方法，通过采用各种高密度组装技术，来减小系统的体积和重量，以适应武器装备对电子系统小型化、高性能、多功能化、高可靠性、低成本的发展需求，它使电子封装的概念从面向器件转为面向系统，从而在确保可靠性的前提下，提高了运速算速度、组装效率和散热能力，同时增加了I/O数，减少了尺寸和重量、降低了成本。
附图说明
图1是4×2D-MCM叠层模块示意图；
图2是2D-MCM叠层模块底面的金属化焊盘；
图3是回字型过渡布线基板图；
图4是陶瓷漏板图；
图5是陶瓷漏板印刷的焊膏柱图；
图6是再流焊工艺形成的互连焊点图；
图7是电互连示意图；
图8是下填充过程示意图；
图9是3D-MCM封装倒扣灌封示意图；
图10是PGA256陶瓷底座图；
图11是采用本发明的方法制备的3D-MCM封装样品图。
以下结合附图对本发明作进一步的详细描述。
具体实施方式
3D-MCM互连及封装方法是3D封装中的关键技术，本发明的三维多芯片模块互连及封装方法，包括如下内容：
1.有关叠层模块下方回字型过渡布线基板的设计
通过对MCM叠层模块下方金属化图形的扫描，可以准确测量出MCM叠层模块下方用于垂直互连的金属化焊盘的位置及大小，避免了LTCC基板因烧结而产生的变形和尺寸误差；根据上述数据，可以明确回字型过渡布线基板中间的开腔大小和金属化焊盘的具体位置；通过丝网印刷钯银浆料，会在回字型过渡布线基板内侧形成与MCM叠层模块底面金属化互连图形完全对应的焊盘以及从焊盘引向四周的金属化导带。
2.陶瓷漏板的加工
根据MCM叠层模块下方金属化焊盘的位置及大小，利用激光划片机，可以在200mm×200mm的陶瓷基板上形成大小一致、精度高达50μm的多个通孔，通过改变通孔的直径和陶瓷基板的厚度，可以严格控制焊膏的用量。
3.印刷低温焊膏及叠层对准定位
将陶瓷漏板叠放在回字型过渡布线基板上面，并使每个通孔与回字型基板上的金属化焊盘相正对，然后将陶瓷漏板和回字型过渡布线基板进行固定，并通过刮板在回字型过渡布线基板上印刷低温焊膏；低温焊膏印刷好后，去掉陶瓷漏板，将回字型过渡布线基板水平放置在专门设计的夹具中，最后再将MCM叠层模块垂直叠放在回字型过渡布线基板的上面。通过夹具四周的微调旋钮，可以精确控制MCM叠层模块和回字型过渡布线基板之间的相对位置，并能根据需要调整它们之间的间隙，从而完成MCM叠层模块与回字型过渡布线基板之间的对准定位。
4.电互连及填充灌封材料
MCM叠层模块与回字型过渡布线基板之间完成对准定位后，连同夹具一同水平放置在再流焊机的加热板上进行加热，经过一定时间的加热后，低温焊膏会在固定的间隙中熔化并形成垂直互连焊点，再经过超声清洗，会清洗掉多余的助焊剂和金属飞溅物，从而实现叠层模块到回字型过渡布线基板之间的电互连；通过回字型过渡布线基板内外两个方向，可以在MCM叠层模块与回字型过渡布线基板之间的间隙中注入灌封材料，固化后在回字型布线基板的方孔中可以填充导热材料，从而提高整个封装的强度并提高散热能力。最后在回字型过渡布线基板的底面涂上一层导热胶，并粘接到PGA256陶瓷外壳底座上。导热胶固化好后，通过超声键合在回字型过渡布线基板四周的金属化导带与陶瓷外壳的键合点之间压焊金属丝，就能实现从回字型过渡布线基板到陶瓷外壳的电互连，也就实现了MCM叠层模块到PGA256陶瓷外壳的电互连。
5.三维多芯片模块的气密封装
在实现了MCM叠层模块到PGA256陶瓷外壳的电互连后，在叠层模块顶层粘接陶瓷隔离板及盖板，组装成三维多芯片模块(3D-MCM)，陶瓷隔离板和盖板能实现对顶层元器件的机械保护；将组装好的3D-MCM封装结构进行反转，浸入到含有一定量灌封材料的金属管帽中，灌封材料会沿叠层模块的四周爬升一定高度，加热固化后，叠层模块会和陶瓷外壳形成为一个有机的整体，最后在惰性气氛环境下采用平行缝焊工艺实现气密封装。
以下是发明人给出的实施例：
为了降低导通电阻，减小组装难度，在MCM叠层模块结构设计时，预先在叠层模块下方设计有呈阵列分布的金属化互连焊盘，以便使MCM叠层模块和下面的布线基板实现电互连，即在MCM叠层模块下方采用一个中间开腔的回字型布线基板来过渡(见图3)，基板的内侧是和2D叠层模块背面金属化图形正对的焊盘，四周是金属化导带。通过在回字型布线基板焊盘上印刷低温焊膏，采用再流焊的方式即可实现焊膏的熔化和到回字型布线基板之间的电互连；通过回字型过渡布线基板四周的金属化导带，采用引线键合的方式，能实现回字型过渡布线基板到外壳的电互连，这样就减小了互连线的长度(减小到约5mm左右)，减小了导通电阻，提高了信号的传输质量和陶瓷外壳的通用性；简化了组装过程，有利于清理再流焊时产生的多余物；通过回字型过渡布线基板内、外两个方向进行下填充，大大缩小了下填充材料的流动距离(流动距离由30mm减小到7.5mm)，提高了填充效率，增加了整体强度。
3D-MCM封装中，凸点的制作方法有许多种，可以是电镀、焊膏加热、光刻腐蚀、移植、机械打饼等，工艺复杂，效率低，凸点材料可以是金、铜、镍、树脂、塑料、铅锡球、各向异性导电胶等，从成本上进行考虑，铅锡球的成本最低。用漏板印刷低温焊膏，焊膏在受热后会形成凸点。由于通常的铜漏板厚度小(0.1mm～0.2mm)，印刷的焊膏量少，焊点小，无法形成高可靠的互连焊点。通过对2D叠层模块背面金属化图形进行扫描，可以精确测量出金属化焊盘的位置及大小，利用激光打孔，在1mm厚的陶瓷基板上能形成大小不一、精度高达50μm的通孔，通孔最小直径为￠200μm，印刷范围将达到200mm×200mm。图4是通过激光划片机制作的陶瓷漏板，每个漏孔和回字型布线基板上的焊盘相对应，图5是形成的互连焊点，图6是电互连示意图。改变陶瓷基板的厚度和漏孔的孔径，可以形成不同大小、不同高度的焊膏柱，焊膏印刷后，通过改变基板之间的间隙，受热后就能形成非常均匀的互连焊点。此种电互连方式类似倒装焊，工艺简单，生产效率高，降低了对基片平整度的要求，相对于硬凸点金属，减小了焊接压力，不易损伤芯片和焊点。另外再流焊焊点具有抗震、抗热循环能力强、剪切强度大、表面质量好等特点。
3D-MCM封装元器件多，结构复杂，体积及重量大，相对2D-MCM，自身强度明显降低，需要采取特殊的加固措施来提高叠层模块的强度。为提高叠层模块的整体强度，可以在2D叠层模块各层之间填充灌封材料，图8是下填充过程示意图；除过采用上述的加固措施外，还应用了一种全新的灌封加固方式——即将组装好的3D叠层结构倒扣进装有一定量灌封材料的金属管帽中，灌封材料会沿叠层模块的四周爬升一定高度，通过加热固化，金属管帽会和叠层结构形成一个整体，最后采用平行缝焊工艺实现气密封装，这会使叠层模块、金属管帽和陶瓷外壳成为一个整体，提高了它的强度。图9是3D-MCM封装倒扣灌封示意图，图10是PGA256陶瓷底座图，图中给出了各个尺寸；图11是3D-MCM封装样品图。
采用本发明的方法带来的技术效果是：
通过三维多芯片模块互连及封装方法的研究，制作了陶瓷漏板和低成本的互连凸点；解决了焊料球滚动问题，提高了组装效率；实现叠层模块到外壳的低阻值、高可靠电互连；完成了3D-MCM封装倒扣灌封及加固。其核心技术——电互连方式与国内外情况对比见表1。
表1电互连方式对比
  主要项目   国内   国外   本发明
  互连方式   丝焊或载带焊   焊球   焊膏
  互连器件   芯片   芯片或基片   基片
互连材料 金丝   金、铜、镍、树脂、塑料及铅锡球等金属球和各向异性导电胶等材料 低温焊膏
  加热温度   200-400℃   常温或200-400℃   220-240℃
  加压   压力小   压力大   无压力
  焊接强度   小   大   大
  可靠性   低   中和高   高
  生产效率   低   中   高
  生产成本   低   高   低
达到的主要指标如下：
①2D-MCM叠层数：4×2D-MCM叠层(2D为20层)
②2D-MCM叠层基板尺寸：60mm×60mm
③陶瓷漏板：厚度≤1mm
            最小孔径φ200μm
            印刷范围：200mm×200mm
            漏孔数：＞500
④组装效率：≥100％
⑤I/O数：≥250
⑥封装外形尺寸：80mm×80mm×12mm
本发明通过采用各种高密度组装方法，来减小系统的体积和重量，以适应武器装备对电子系统小型化、高性能、高可靠、低成本的发展需求，它使电子封装的概念从面向器件转为面向系统，从而在确保可靠性的前提下，提高了运速算速度、组装效率和散热能力，同时增加了I/O数，减少了尺寸和重量、降低了成本。本发明在实现某型号用80C86计算机样机的小型化中发挥了关键作用，各项技术指标完全满足使用要求，主要技术指标为：工作频率：25Mhz，单位面积连接点数：≥104个/dm2，热阻＜0.45℃/W，I/O数256，下填充距离：30mm，组装效率：121％，达到上世纪九十年代末国外同类产品水平。

Claims (2)

1. 一种三维多芯片模块的互连及封装方法，其特征在于，该方法包括下列步骤：
步骤一：制备回字型过渡布线基板
通过对MCM叠层模块下方金属化图形的扫描，准确测量出MCM叠层模块下方的用于垂直互连的金属化焊盘的位置及大小，确定回字型过渡布线基板中间的开腔大小和金属化焊盘的具体位置；通过丝网印刷钯银浆料，在回字型过渡布线基板内侧形成与MCM叠层模块底面金属化互连图形完全对应的焊盘以及从焊盘引向四周的金属化导带；
步骤二：陶瓷漏板的加工
根据MCM叠层模块下方金属化焊盘的位置及大小，用激光划片机，在陶瓷基板上形成大小一致的多个通孔，通过改变通孔的直径和陶瓷基板的厚度，控制焊膏的用量；
步骤三：印刷低温焊膏及MCM叠层模块对准定位
将陶瓷漏板叠放在回字型过渡布线基板上面，并使每个通孔与回字型基板上的金属化焊盘相正对，然后将陶瓷漏板和回字型过渡布线基板进行固定，并通过刮板在回字型过渡布线基板上印刷低温焊膏；
低温焊膏印刷好后，去掉陶瓷漏板，将回字型过渡布线基板水平放置在夹具中，最后再将MCM叠层模块垂直叠放在回字型过渡布线基板的上面；并使MCM叠层模块与回字型过渡布线基板之间对准定位；
步骤四：电互连及填充灌封材料
MCM叠层模块与回字型过渡布线基板之间对准定位后，连同夹具一同水平放置在再流焊机的加热板上进行加热，经过给定的加热时间后，低温焊膏在固定的间隙中熔化并形成垂直互连焊点；然后经过超声清洗，清洗掉多余的助焊剂和金属飞溅物，使MCM叠层模块与回字型过渡布线基板之间电互连；
通过回字型过渡布线基板内外两个方向，在MCM叠层模块与回字型过渡布线基板之间的间隙中注入灌封材料，固化后在回字型过渡布线基板的方孔中填充导热材料，以提高整个封装的强度和散热能力；
最后在回字型过渡布线基板的底面涂上一层导热胶，并粘接到陶瓷外壳底座上，待导热胶固化后，通过超声键合在回字型过渡布线基板四周的金属化导带与陶瓷外壳的键合点之间压焊金属丝，使回字型过渡布线基板和陶瓷外壳之间电互连；
步骤五：三维多芯片模块的气密封装
MCM叠层模块和陶瓷外壳的电互连后，粘接陶瓷隔离板及盖板，组装成三维多芯片模块；将三维多芯片模块进行反转，浸入到含有一定量灌封材料的金属管帽中，使灌封材料沿MCM叠层模块四周爬升一定高度，加热固化后，MCM叠层模块和陶瓷外壳形成一个整体，最后在惰性气氛环境下采用平行缝焊工艺实现气密封装。
2. 如权利要求1所述的方法，其特征在于，所述的夹具四周有微调旋钮，该微调旋钮用于控制MCM叠层模块和回字型过渡布线基板之间的相对位置。
CNB2006101050836A 2006-09-01 2006-09-01 一种三维多芯片模块互连及封装方法 Expired - Fee Related CN100409419C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101050836A CN100409419C (zh) 2006-09-01 2006-09-01 一种三维多芯片模块互连及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101050836A CN100409419C (zh) 2006-09-01 2006-09-01 一种三维多芯片模块互连及封装方法

Publications (2)

Publication Number Publication Date
CN1949468A CN1949468A (zh) 2007-04-18
CN100409419C true CN100409419C (zh) 2008-08-06

Family

ID=38018927

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101050836A Expired - Fee Related CN100409419C (zh) 2006-09-01 2006-09-01 一种三维多芯片模块互连及封装方法

Country Status (1)

Country Link
CN (1) CN100409419C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477979B (zh) * 2008-01-03 2013-03-20 三星电子株式会社 多芯片封装体
CN101217124B (zh) * 2008-01-18 2010-06-23 清华大学 使用模板印刷高分子导电材料的低温倒装焊方法
CN101267013B (zh) * 2008-04-30 2011-09-28 晶能光电（江西）有限公司 半导体外延片的压焊结构
CN102447215A (zh) * 2010-10-08 2012-05-09 华信光电科技股份有限公司 传导冷却封装激光及其封装方法
CN102064159B (zh) * 2010-11-05 2013-09-18 中国兵器工业集团第二一四研究所苏州研发中心 一种多模块封装组件
WO2012100720A1 (zh) 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装方法
CN102157401B (zh) * 2011-01-30 2013-05-15 南通富士通微电子股份有限公司 高密度系统级芯片封装方法
CN102323532B (zh) * 2011-06-10 2013-06-05 中国航天科技集团公司第九研究院第七七一研究所 一种基于ltcc基板的多芯片堆叠的提参测试板
CN102394335B (zh) * 2011-08-10 2013-09-11 成都成电电子信息技术工程有限公司 一种叠层片式陶瓷延迟线
CN103456716B (zh) * 2012-05-29 2016-05-11 旺宏电子股份有限公司 三维多芯片叠层模块及其制造方法
CN102672296A (zh) * 2012-06-05 2012-09-19 哈尔滨工业大学 多层堆叠芯片低温超声键合形成单金属间化合物焊点的方法
CN103022005B (zh) * 2012-12-22 2016-02-17 西安电子科技大学 一种基于外围垂直互连技术的叠层型3d-mcm结构
US9355205B2 (en) 2013-12-20 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of a three dimensional integrated circuit
JP2016058628A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置、及び半導体装置の製造方法
CN107870225B (zh) * 2017-11-06 2020-05-19 浙江科丰传感器股份有限公司 一种柔性立体封装气体传感器
CN110475049B (zh) * 2018-05-11 2022-03-15 三星电机株式会社 相机模块及其制造方法
CN109687185A (zh) * 2018-11-27 2019-04-26 珠海欧比特电子有限公司 一种器件三维立体封装方法
CN110054143B (zh) * 2019-04-30 2021-08-31 西安微电子技术研究所 一种小型化抗高过载硅基微系统装置及其组装方法
CN111613588B (zh) * 2020-03-13 2021-10-08 上海航天电子通讯设备研究所 一种可重构三维微系统封装结构及封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1194460A (zh) * 1997-03-24 1998-09-30 Lg半导体株式会社 堆叠式半导体芯片封装及其制造方法
US20020074636A1 (en) * 2000-12-19 2002-06-20 Siu Wing Ming Semiconductor package
US6486006B2 (en) * 1997-10-02 2002-11-26 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP2003229509A (ja) * 2002-02-01 2003-08-15 Cmk Corp 多層プリント配線板
CN1553490A (zh) * 2003-05-29 2004-12-08 ���ŷ��˹�ҵ�����о�Ժ 三维堆叠的电子封装件及其组装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1194460A (zh) * 1997-03-24 1998-09-30 Lg半导体株式会社 堆叠式半导体芯片封装及其制造方法
US6486006B2 (en) * 1997-10-02 2002-11-26 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US20020074636A1 (en) * 2000-12-19 2002-06-20 Siu Wing Ming Semiconductor package
JP2003229509A (ja) * 2002-02-01 2003-08-15 Cmk Corp 多層プリント配線板
CN1553490A (zh) * 2003-05-29 2004-12-08 ���ŷ��˹�ҵ�����о�Ժ 三维堆叠的电子封装件及其组装方法

Also Published As

Publication number Publication date
CN1949468A (zh) 2007-04-18

Similar Documents

Publication Publication Date Title
CN100409419C (zh) 一种三维多芯片模块互连及封装方法
JP4401070B2 (ja) 半導体装置内蔵多層配線基板及びその製造方法
CN100463128C (zh) 半导体芯片埋入基板的三维构装结构及其制作方法
CN100367496C (zh) 具有无凸块的叠片互连层的微电子组件和其制造方法
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US8971054B2 (en) Component assembly
CN110197793A (zh) 一种芯片及封装方法
US20110244636A1 (en) Manufacturing method of semiconductor chip-embedded wiring substrate
CN103178043A (zh) 布线基板及其制造方法
JPH0632207B2 (ja) 内部直接チップ接続を有する３次元メモリ・カード構造
US20140246227A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
CN101587847B (zh) 利用pcb基板进行垂直互连的多芯片组件封装方法
CN1221309A (zh) 装有芯片封装的电路基板的端电极及其制造方法
CN102403275B (zh) 一种堆叠封装结构及其制作方法
CN101290889A (zh) 布线板制造方法、半导体器件制造方法和布线板
CN102779808B (zh) 集成电路封装和封装方法
CN102163590A (zh) 基于埋置式基板的三维多芯片封装模块及方法
CN103943614A (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN106129016A (zh) 双向集成埋入式芯片重布线pop封装结构及其制作方法
US7179687B2 (en) Semiconductor device and its manufacturing method, and semiconductor device manufacturing system
CN103594447A (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN110139476A (zh) 在封装上的pcb模块
CN110739526B (zh) 天线射频前端封装制造方法
CN1560911B (zh) 电路载板的制造方法
CN103107123B (zh) 三维集成功率厚膜混合集成电路的集成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20160901

CF01 Termination of patent right due to non-payment of annual fee