JP2003229509A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JP2003229509A
JP2003229509A JP2002025307A JP2002025307A JP2003229509A JP 2003229509 A JP2003229509 A JP 2003229509A JP 2002025307 A JP2002025307 A JP 2002025307A JP 2002025307 A JP2002025307 A JP 2002025307A JP 2003229509 A JP2003229509 A JP 2003229509A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
multilayer printed
insulating layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002025307A
Other languages
English (en)
Inventor
Takashi Shibue
隆史 渋江
Satoru Ishiyama
哲 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOLECTRON JAPAN KK
Nippon CMK Corp
CMK Corp
Original Assignee
SOLECTRON JAPAN KK
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOLECTRON JAPAN KK, Nippon CMK Corp, CMK Corp filed Critical SOLECTRON JAPAN KK
Priority to JP2002025307A priority Critical patent/JP2003229509A/ja
Publication of JP2003229509A publication Critical patent/JP2003229509A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 半導体チップの実装性が向上し、接続信頼性
に優れた半導体パッケージやＭＣＭを得ることができる
多層プリント配線板の提供。 【解決手段】 コア絶縁層を、半導体チップを実装させ
る側の絶縁層及びマザーボード接続側の絶縁層より低弾
性率とした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、接続信頼性に優れ
た半導体パッケージおよびマルチチップモジュール（Ｍ
ＣＭ）用の多層プリント配線板に関する。
【０００２】
【従来の技術】半導体パッケージ用基板として、主に熱
硬化性樹脂からなる材料を絶縁層として、銅箔により形
成された複数層の導体回路を持つ多層プリント配線板が
用いられる。特に、コアとなる両面又は多層プリント配
線板の表裏に、主に熱硬化性樹脂からなる絶縁層を積
層、貼り付けあるいは塗布などの工法により形成し、層
間接続用の非貫通孔を加工して、銅めっき等により内外
層の接続を確保したのちに、エッチングにより導体回路
を形成するビルドアップ工法が広く用いられている。
【０００３】
【発明が解決しようとする課題】前記のビルドアップ工
法により製造される多層プリント配線板においては、最
外層に位置する絶縁層としてガラス布等の補強材を含ま
ない樹脂材料が多く使用されている。この多層プリント
配線板上に半導体チップをワイヤーボンディングやフリ
ップチップ接続法により実装する場合、多層配線板の絶
縁層が十分な剛性を有していないために、多層プリント
配線板上の接続端子が接合時の圧力により変形しやす
く、接合点での十分な圧力が得られにくいため、半導体
チップ実装の条件によっては接続信頼性や歩留りの低下
が懸念される。
【０００４】近年では、ガラス布等の補強材を含む樹脂
材料を用いてビルドアップ層を形成する場合もある。こ
の場合、半導体チップをこの多層プリント配線板上に実
装する際に、配線板側の接続端子は実装時にかかる圧力
により変形することが抑えられ、半導体チップの実装性
が向上する。半導体チップが前記多層プリント配線板に
実装されてなる半導体パッケージ内部においては、半導
体チップと多層プリント配線板はアンダーフィルや異方
性導電樹脂等の接着性樹脂により固定されており、半導
体チップとパッケージ基板間の接続信頼性を向上させて
いる。
【０００５】しかし、この半導体パッケージのマザーボ
ードとの接続側の熱膨張係数は、パッケージ内部に実装
されている低熱膨張である半導体チップの影響により、
マザーボードと同系の材料で構成されるパッケージ基板
単体での熱膨張率よりも小さくなり、この半導体パッケ
ージがマザーボードに実装された場合、マザーボードと
パッケージとの間に熱膨張係数の差が生じ、半導体パッ
ケージとマザーボード間のはんだ等の接合部位に応力が
集中し、破断する危険性がある。
【０００６】同時に半導体パッケージ内においては、半
導体チップとパッケージ基板の熱膨張係数が異なるため
に半導体パッケージ自身が温度変化により反りを生じ、
この反りが半導体パッケージとマザーボードとの接合部
位にストレスを加える結果となる。また、複数個の半導
体チップ等の機能部品が同一の多層プリント配線板上に
実装されるマルチチップモジュール（ＭＣＭ）やマルチ
チップパッケージ（ＭＣＰ）においては、前述の理由に
より反り発生は複雑になるため、多層プリント配線板上
の半導体チップの配置やマザーボード実装側端子の配置
を決定する際にこの反りの挙動を正確に予測することは
難しく、また半導体チップや端子配列の設計自由度に制
約が生じる。
【０００７】半導体パッケージの反りを低減する目的
で、チップが実装される多層プリント配線板の剛性を高
めた場合や、電気特性等の要求により基板を高多層化し
た結果として多層プリント配線板の剛性が高くなった場
合においては、半導体チップとこの多層プリント配線板
との熱膨張率の差により、半導体チップ実装側の接合部
位に故障が生じたり、半導体チップが基板の熱膨張に耐
えきれずに半導体チップが破損することがある。
【０００８】而して、本発明は上記の如き従来の問題に
鑑みてなされたものであり、半導体チップの実装性が向
上し、接続信頼性に優れた半導体パッケージやＭＣＭを
得ることができる多層プリント配線板を提供することを
目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体チップ実装側の絶縁層とマザーボ
ード接続側の絶縁層との中間に位置するコア絶縁層を、
当該半導体チップ実装側の絶縁層及びマザーボード接続
側の絶縁層より低弾性率としたものである。斯かる構成
により、半導体パッケージ基板両面での熱膨張の差に起
因する反り応力の発生及び半導体パッケージとマザーボ
ードとの接合部位への応力の集中を抑制できる。
【００１０】
【発明の実施の形態】以下本発明の実施の形態を図面と
共に説明する。
【００１１】図１は半導体パッケージがマザーボード上
に実装されたものを示したものである。該図１に示すよ
うに、半導体チップ３は接着層４によりパッケージ基板
５に固定されており、また半導体チップ３上の端子とパ
ッケージ基板５上の端子が金属ワイヤー６を介して接続
されている。ここではワイヤーボンディングによる半導
体チップの実装を例に挙げたが、ほかに半導体チップ上
に設けた金属バンプとパッケージ基板上の端子を直接あ
るいははんだ又は導電性粒子を介してフリップチップ接
続してもよい。
【００１２】パッケージ基板５の半導体チップ３実装側
の絶縁層５１は、ガラス又は高耐熱樹脂製の繊維からな
る補強材；又はアルミナ、シリカ等の無機充填物；もし
くはその両方を含有する熱硬化性又は非熱可塑性樹脂材
料からなり、硬化後のヤング率が１０ＧＰａ以上、好ま
しくは１５ＧＰａ以上であり、平面方向の熱膨張係数が
２０ppm／℃以下、好ましくは１５ppm／℃以下であるこ
とが望ましい。
【００１３】マザーボード７接続側の絶縁層５２は、熱
硬化性又は非熱可塑性樹脂材料か、あるいはこの樹脂に
ガラス又は高耐熱樹脂製の繊維からなる補強材；又はア
ルミナ、シリカ等の無機充填物；もしくはその両方を含
有する材料からなり、その平面方向の熱膨張係数とマザ
ーボード７の熱膨張係数との差が１０ppm／℃以下、好
ましくは５ppm／℃以下、特に好ましくは差がなくほぼ
同じであることが望ましい。また半導体チップ３実装側
の絶縁層５１との熱膨張係数の差は５ppm／℃以下、特
に好ましくは差がなくほぼ同じであることが、パッケー
ジ基板５の製造過程における反りの発生を抑える上で有
利である。
【００１４】半導体チップ実装側絶縁層５１とマザーボ
ード接続側絶縁層５２の中間に位置するコア絶縁層５３
は、熱硬化性又は非熱可塑性樹脂からなる可撓性材料；
又はこの樹脂にアルミナ、シリカ等の無機充填物を添加
した低弾性材料からなり、厚みが０．０５mm以上、ヤン
グ率が３ＧＰａ以下であることが好ましいが、厚みが
０．１mm以上である場合にはヤング率が５ＧＰａ以下で
あれば半導体チップ側とマザーボード側の熱膨張差を吸
収し、温度変化による半導体パッケージの反り応力の発
生を抑制できる。
【００１５】パッケージ基板５は、はんだバンプ８を介
してマザーボード７上の接続端子に接合される。半導体
の動作や環境変化による温度変化に発生する応力はこの
はんだバンプ８に集中し、はんだの金属疲労や合金組成
内の拡散によりはんだバンプ８にクラックを生じること
があるが、前述の構成による半導体パッケージの場合、
はんだバンプにかかる応力を小さくできるため、長期又
は過酷な温度環境にあっても十分な接続信頼性を得るこ
とができる。
【００１６】図２は、半導体パッケージ基板の製造工程
例を示すものである。以下該図２に基いて半導体パッケ
ージ基板の製造方法について説明する。ポリイミド等の
可撓性樹脂材料により形成されるコア絶縁層５３に、層
間接続用のスルーホール１１を形成し、パネル銅めっき
を施したのち、エッチング法による回路形成を行い、導
体層１２ａ、１２ｂを形成する（図２（ａ）参照）。
【００１７】次に、この基板の両面に、ガラス又は耐熱
性樹脂繊維等の補強材にエポキシやイミド系の熱硬化性
樹脂を含浸させ、この樹脂を半硬化状態としたシート状
の絶縁材料（プリプレグ）５１、５２および銅箔２ａ、
２ｂを配置し、加熱加圧により積層する（図２（ｂ）参
照）。
【００１８】続いて、レーザ等により層間接続用ブライ
ンドビア２１ａ、２１ｂを形成し、パネル銅めっきを施
したのち、エッチング法により回路形成を行い、導体層
２２ａ、２２ｂを形成する（図２（ｃ）参照）。
【００１９】なお、回路の引き回し等の必要により層数
を増加する場合は、積層工程以降を繰り返し行うことが
できる。この場合、一回目の積層において、積層材とし
てガラス繊維等の補強材を含まない材料を用いてもよい
が、最外層に位置する層間絶縁材料には前項に示した補
強材を含む材料を用いる。
【００２０】次に試験例を挙げて本発明を更に説明す
る。
【００２１】試験例１ 図２に示した構成のパッケージ基板において、比較品１
の評価用パッケージ基板としてコア絶縁層５３に厚さ
０．１mmのガラス布基材エポキシ樹脂（ヤング率２３Ｇ
Ｐａ、熱膨張係数１５ppm／℃）、半導体チップ実装側
絶縁層５１およびマザーボード接続側絶縁層５２にガラ
ス布等の補強材を含まないエポキシ樹脂を銅箔上に塗布
した樹脂付き銅箔（ＲＣＣ、樹脂厚０．０８mm、ヤング
率３ＧＰａ、熱膨張係数８０ppm／℃）を用いて作製し
た。同様に、比較品２の評価用パッケージ基板としてコ
ア絶縁層５３に厚さ０．１mmのガラス布基材エポキシ樹
脂（ヤング率２３ＧＰａ、熱膨張係数１５ppm／℃）、
半導体チップ実装側絶縁層５１およびマザーボード接続
側絶縁層５２にガラス布基材にエポキシ樹脂を含浸させ
たプリプレグ（硬化後のヤング率２３ＧＰａ、熱膨張係
数１５ppm／℃）を用いて作製した。同様に、本発明品
の評価用パッケージ基板としてコア絶縁層５３に厚さ
０．１mmのポリイミド樹脂（ヤング率４．８ＧＰａ、熱
膨張係数２５ppm／℃）、半導体チップ実装側絶縁層５
１およびマザーボード接続側絶縁層５２にガラス布基材
にエポキシ樹脂を含浸させたプリプレグ（硬化後のヤン
グ率２３ＧＰａ、熱膨張係数１５ppm／℃）を用いて作
製した。次に、比較品１、比較品２、本発明品の評価基
板上に半導体チップを接着したのち、金ワイヤー（直径
２５μm）を用いて半導体チップ上の端子とパッケージ
基板上の端子をワイヤーボンディング接合し、然るの
ち、ワイヤーのプル強度の測定および不良破断モード発
生率を調査した。その結果を下記表１に示す。
【００２２】
【表１】
【００２３】試験例２ 試験例１で用いたものと同じ材料からなる比較品１、比
較品２、本発明品のパッケージ基板上に、半導体チップ
を異方性導電フィルム（ＡＣＦ）を用いてフリップチッ
プ接続して作製した半導体パッケージを、主にガラス布
基材エポキシ樹脂および銅箔からなるマザーボード（熱
膨張係数１６ppm／℃）上に共晶はんだを用いて接合し
た。これら比較品１、比較品２、本発明品の実装評価サ
ンプルについて、温度サイクル試験（−２５℃〜１２５
℃、２０００サイクル）を実施した。２０００サイクル
実施後に評価したところ、比較品１の実装評価サンプル
においては、半導体チップ上の端子とパッケージ基板の
半導体チップ接続端子との接合部で故障が発生した。比
較品２の実装評価サンプルにおいては、半導体パッケー
ジとマザーボード間のはんだ接合部で故障が発生した。
本発明品の実装評価サンプルにおいては故障の発生は見
られなかった。
【００２４】
【発明の効果】本発明多層プリント配線板を用いれば、
半導体チップの実装性が向上し、接続信頼性に優れた半
導体パッケージやＭＣＭを提供することができる。
【図面の簡単な説明】
【図１】半導体チップを実装すると共に、マザーボード
と接続せしめた本発明多層プリント配線板の概略断面説
明図。
【図２】半導体パッケージ基板の概略断面製造工程説明
図。
【符号の説明】
１１：スルーホール １２ａ、１２ｂ：導体層 ２ａ、２ｂ：銅箔 ２１ａ、２１ｂ：ブラインドビア ２２ａ、２２ｂ：外層導体層 ３：半導体チップ ４：接着層 ５：パッケージ基板 ５１：半導体チップ実装側絶縁層 ５２：マザーボード接続側絶縁層 ５３：コア絶縁層 ６：金属ワイヤー ７：マザーボード ８：はんだバンプ
フロントページの続き (72)発明者 石山 哲 宮城県加美郡中新田町字雁原325番地 ソ レクトロン・ジャパン株式会社内 Ｆターム(参考） 5E346 AA02 AA25 AA26 AA42 AA43 CC04 CC05 CC08 CC09 CC10 DD02 DD12 DD32 EE06 EE09 EE13 FF04 FF15 GG15 GG17 GG22 GG28 HH07 HH40

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 一方の面に少なくとも１個以上の半導体
    チップ及び／又は機能部品が実装され、他方の面はマザ
    ーボードと接続される多層プリント配線板において、当
    該多層プリント配線板のコア絶縁層が、半導体チップを
    実装させる側の絶縁層及びマザーボードを接続させる側
    の絶縁層より低弾性率の絶縁材料からなることを特徴す
    る多層プリント配線板。
  2. 【請求項２】 前記低弾性率の絶縁材料が、熱硬化性樹
    脂又は非熱可塑性樹脂からなる可撓性材料であることを
    特徴とする請求項１記載の多層プリント配線板。
  3. 【請求項３】 前記低弾性率の絶縁材料に、アルミナ、
    シリカ等の無機充填物が添加されていることを特徴とす
    る請求項１又は２記載の多層プリント配線板。
  4. 【請求項４】 前記半導体チップを実装させる側の絶縁
    層及びマザーボードを接続させる側の絶縁層の絶縁材料
    が、ガラス繊維あるいは高耐熱性樹脂繊維を含有する熱
    硬化性又は非熱可塑性樹脂からなることを特徴とする請
    求項１〜３の何れか１項記載の多層プリント配線板。
  5. 【請求項５】 前記半導体チップを実装させる側の絶縁
    層及びマザーボードを接続させる側の絶縁層の絶縁材料
    に、アルミナ、シリカ等の無機充填物が添加されている
    ことを特徴とする請求項１〜４の何れか１項記載の多層
    プリント配線板。
  6. 【請求項６】 前記マザーボードを接続させる側の絶縁
    層の熱膨張係数と当該マザーボードの熱膨張係数の差が
    １０ppm／℃以下であることを特徴とする請求項１〜５
    の何れか１項記載の多層プリント配線板。
  7. 【請求項７】 前記半導体チップを実装させる側の絶縁
    層の熱膨張係数と前記マザーボードを接続させる側の絶
    縁層の熱膨張係数の差が５ppm／℃以下であることを特
    徴とする請求項１〜６の何れか１項記載の多層プリント
    配線板。
JP2002025307A 2002-02-01 2002-02-01 多層プリント配線板 Pending JP2003229509A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002025307A JP2003229509A (ja) 2002-02-01 2002-02-01 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025307A JP2003229509A (ja) 2002-02-01 2002-02-01 多層プリント配線板

Publications (1)

Publication Number Publication Date
JP2003229509A true JP2003229509A (ja) 2003-08-15

Family

ID=27747495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002025307A Pending JP2003229509A (ja) 2002-02-01 2002-02-01 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP2003229509A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409419C (zh) * 2006-09-01 2008-08-06 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
JP2008294387A (ja) * 2007-04-24 2008-12-04 Hitachi Chem Co Ltd 半導体装置用ビルドアップ配線板
JP2009238915A (ja) * 2008-03-26 2009-10-15 Furukawa Electric Co Ltd:The 金属コア多層プリント配線板
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
WO2015189955A1 (ja) * 2014-06-12 2015-12-17 株式会社メイコー 多層基板の製造方法及び多層基板
JP2020073947A (ja) * 2014-07-25 2020-05-14 株式会社半導体エネルギー研究所 表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409419C (zh) * 2006-09-01 2008-08-06 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
JP2008294387A (ja) * 2007-04-24 2008-12-04 Hitachi Chem Co Ltd 半導体装置用ビルドアップ配線板
JP2009238915A (ja) * 2008-03-26 2009-10-15 Furukawa Electric Co Ltd:The 金属コア多層プリント配線板
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
WO2015189955A1 (ja) * 2014-06-12 2015-12-17 株式会社メイコー 多層基板の製造方法及び多層基板
JP2020073947A (ja) * 2014-07-25 2020-05-14 株式会社半導体エネルギー研究所 表示装置
US11063094B2 (en) 2014-07-25 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11800747B2 (en) 2014-07-25 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Similar Documents

Publication Publication Date Title
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US8238109B2 (en) Flex-rigid wiring board and electronic device
US9185799B2 (en) Printed wiring board
JP4783843B2 (ja) 電子部品内蔵型プリント基板
US20070289706A1 (en) Process for producing multilayer board
JP5228843B2 (ja) 半導体素子搭載用基板及び半導体装置
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
US20090166890A1 (en) Flip-chip package
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2003229509A (ja) 多層プリント配線板
JP3888578B2 (ja) 電子部品ユニット製造方法
US11363719B2 (en) Wiring substrate and component built-in wiring substrate
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JPH09214088A (ja) セラミック基板のプリント配線基板への実装構造
US10111335B2 (en) Printed wiring board
JP5459134B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP5445007B2 (ja) 回路基板及びその製造方法
JP2004071698A (ja) 半導体パッケージ
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JP4654971B2 (ja) 積層型半導体装置
JP2002164475A (ja) 半導体装置
TWI420989B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306