JP4783843B2 - 電子部品内蔵型プリント基板 - Google Patents

電子部品内蔵型プリント基板 Download PDF

Info

Publication number
JP4783843B2
JP4783843B2 JP2009120657A JP2009120657A JP4783843B2 JP 4783843 B2 JP4783843 B2 JP 4783843B2 JP 2009120657 A JP2009120657 A JP 2009120657A JP 2009120657 A JP2009120657 A JP 2009120657A JP 4783843 B2 JP4783843 B2 JP 4783843B2
Authority
JP
Japan
Prior art keywords
layer
thickness
circuit board
printed circuit
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009120657A
Other languages
English (en)
Other versions
JP2010226069A (ja
Inventor
ション パク，ジン
イ，ション
ウォン リ，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010226069A publication Critical patent/JP2010226069A/ja
Application granted granted Critical
Publication of JP4783843B2 publication Critical patent/JP4783843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は電子部品内蔵型プリント基板に係り、より詳しくは反りの発生がない電子部品内蔵型プリント基板に関するものである。
近年、次世代多機能性、小型パッケージ技術の一環として、チップ内蔵プリント基板の開発が注目されている。
半導体内蔵基板は、このような茶器能性、小型化の利点とともに高機能化の利点も含んでいる。これは、フリップチップ（ｆｌｉｐ ｃｈｉｐ）やＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）に使用されるワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）またはソルダーボール（ｓｏｌｄｅｒ ｂａｌｌ）を利用した半導体チップの電気的連結過程で発生し得る信頼性問題を改善することができる方便を提供するからである。
このようなチップ内蔵プリント基板は薄型に開発するための工法及びデザインが開発されているが、基板の反り（ｗａｒｐａｇｅ）現象を解決することができないため、量産が難しい実情にある。
図１Ａは従来の半導体チップ内蔵型プリント基板の断面図を示し、図１Ｂは図１Ａに示すプリント基板を従来技術によって製造した実物見本の写真である。
図１Ａに示すように、半導体内蔵プリント基板は、熱膨張係数が互いに異なる絶縁層１、半導体チップ３、回路層７、９、及び接着層５が混在しているため、熱膨張係数の均衡を維持するのが難しい。
したがって、既存方式の通り半導体チップ内蔵型プリント基板を製造する場合、互いに異なる材料間の物性及び熱膨張係数の不均衡によって、図１Ｂに示すように、プリント基板に反りが発生することになる。プリント基板に反りが発生すれば、後工程（回路及びレーザー加工）の進行ができなくて、これを廃棄しなければならないかあるいは手作業で行わなければならないから、大量生産が難しくなる。
特許文献１には、プリプレグ及び樹脂層でなる絶縁層の内部に半導体素子が埋設される半導体素子内蔵基板の製造方法を開示しているが、これも製造工程上で発生する基板の反り問題に対する解決策を提示していない。
したがって、半導体チップ内蔵プリント基板の反り現象を防止することができる技術が要求されている。
特開２００３−１２７９９０号公報
したがって、本発明は前述したような従来技術の問題点を解決するためになされたもので、反り現象を著しく減らすことができる電子部品内蔵型プリント基板の構造を提供することにその目的がある。
前記目的を達成するために、本発明は、絶縁樹脂層及び回路層を持つベース基板；及び前記絶縁樹脂層の内部に埋め込まれた電子部品；を含み、前記絶縁樹脂層は前記電子部品の厚さの１．３倍〜３倍の厚さを持つ、電子部品内蔵型プリント基板を提供する。
前記回路層は、前記絶縁樹脂層の上に形成された上部回路層と前記絶縁樹脂層の下に形成された下部回路層を含み、前記絶縁樹脂層は前記上部回路層の厚さの３倍〜２２倍の厚さを持ち、前記上部回路層は前記下部回路層の厚さの１．１倍〜２．６倍の厚さを持つことができる。
前記電子部品と前記下部回路層の間に介在された接着層をさらに含み、前記絶縁樹脂層は前記接着層の厚さの３倍〜９倍の厚さを持つことができる。
前記上部回路層及び前記下部回路層は銅でなり、前記絶縁樹脂層は、Ｏ−Ｈ、Ｎ−Ｈ、Ｃ−Ｈ、Ｃ−Ｏ、及びエステル基（ｅｓｔｅｒ ｇｒｏｕｐ）を含むエポキシ系の樹脂でなることができる。
前記電子部品はシリコン半導体素子であることができる。
前記接着層は、ダイアッタチフィルム（ＤＡＦ）、異方性導電膜（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、導電粒子を除去した非導電膜（ＮＣＦ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電接着剤（ＡＣＡ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）、及び非導電接着剤（ＮＣＡ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）のいずれか１種であることができる。
また、前記目的を達成するために、本発明は、電子部品実装用貫通部が形成されたプリプレグ及び前記プリプレグの上に積層され前記貫通部に充填された樹脂層を持つ絶縁層、及び回路層を持つベース基板；及び前記貫通部に埋め込まれた電子部品；を含み、前記プリプレグは前記電子部品の厚さの１．１倍〜２．５倍の厚さを持ち、前記プリプレグの上に積層された前記樹脂層の厚さは前記電子部品の厚さの０．２倍〜２．５倍である、電子部品内蔵型プリント基板を提供する。
前記回路層は、前記絶縁層の上に形成された上部回路層と前記絶縁層の下に形成された下部回路層を含み、前記絶縁層は前記上部回路層の厚さの３倍〜２２倍の厚さを持ち、前記上部回路層は前記下部回路層の厚さの１．１倍〜２．６倍の厚さを持つことができる。
前記電子部品と前記下部回路層の間に介在された接着層をさらに含み、前記絶縁層は前記接着層の厚さの３倍〜９倍の厚さを持つことができる。
前記樹脂層は、ＮＨ、ＣＨ、ＳｉＨ、芳香環（ａｒｏｍａｔｉｃ ｒｉｎｇ）、ＣＯ、Ｓｉ−Ｏ−Ｓｉ、Ｓｉ−Ｏ−Ｃが含まれたシリコンエポキシハイブリッドタイプまたはエポキシであることができる。
前記電子部品はシリコン半導体素子であることができる。
前記絶縁層は前記プレプレグの厚さの１．２倍〜２倍の厚さを持つことができる。
前記接着層は、ダイアッタチフィルム（ＤＡＦ）、異方性導電膜（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、導電粒子を除去した非導電膜（ＮＣＦ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電接着剤（ＡＣＡ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）、及び非導電接着剤（ＮＣＡ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）のいずれか１種であることができる。
以上説明したように、本発明による電子部品内蔵型プリント基板は、プリント基板の製造の際に反りの発生が最小化するように、各構成が最適の厚さ比を持つ。これにより、電子部品内蔵型プリント基板の不良率を減少して大量生産を可能にする。
半導体チップ内蔵型プリント基板の断面図である。 図１Ａに示すプリント基板を従来技術で製造した実物見本の写真である。 本発明の好適な一実施例による電子部品内蔵型プリント基板の断面図である。 本発明の好適な他の実施例による電子部品内蔵型プリント基板の断面図である。 図２に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図２に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図２に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図２に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図２に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図３に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図３に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図３に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図３に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図３に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。 図３に示す電子部品内蔵型プリント基板の実物見本の写真である。
以下、本発明による電子部品内蔵型プリント基板の好適な実施例を添付図面に基づいて詳細に説明する。すべての添付図面にわたって、同一ないし類似の構成要素は同一符号を付け、その冗長な重複説明は省略する。本明細書において、上部、下部、第１及び第２などの用語は一つの構成要素を他の構成要素と区別するために使用するもので、構成要素が前記用語に限定されるものではない。
図２は本発明の好適な一実施例による電子部品内蔵型プリント基板の断面図である。
同図に示すように、本実施例による電子部品内蔵型プリント基板は、絶縁樹脂層７００及び回路層１５０、３５０を持つベース基板、及び絶縁樹脂層７００の内部に埋め込まれた電子部品５００を含む構成である。
これに限定されるものではないが、絶縁樹脂層７００は、Ｏ−Ｈ、Ｎ−Ｈ、Ｃ−Ｈ、Ｃ−Ｏ、及びエステル基（ｅｓｔｅｒ ｇｒｏｕｐ）を含むエポキシ系の樹脂でなり、電子部品５００はシリコン半導体素子であることが好ましい。
この際、絶縁樹脂層７００は電子部品５００の厚さ（Ｄ４）の１．３倍〜３倍の厚さ（Ｄ１）を持つのがプリント基板の反りの最小化に好ましい。
これらの厚さ比は、絶縁樹脂層７００と電子部品５００に使用される一般の材料の熱膨張係数を考慮した多様な実験によって決定されたものである。すなわち、実験によって、絶縁樹脂層７００が電子部品の厚さ（Ｄ４）の１．３倍〜３倍の厚さ（Ｄ１）を持つ場合に反りが最小になる電子部品内蔵型プリント基板を得ることができた。絶縁樹脂層７００の厚さ（Ｄ１）が電子部品の厚さ（Ｄ４）の１．３倍未満であれば、電子部品５００の内蔵のためのラミネーションの際、電子部品５００が壊れ、３倍を超過すれば、反り現象がひどくなって後工程の進行が不可能になり、絶縁樹脂層７００にレーザー加工によってビアを形成するとき、マイクロビアの長さが増加して電気的特性が低下することになる。実験結果については以下に説明する。
本実施例の回路層１５０、３５０は、絶縁樹脂層７００の上に形成された上部回路層３５０と、絶縁樹脂層７００の下に形成された下部回路層１５０とを含む。これら回路層１５０、３５０は、例えば、金、銀、銅、ニッケルなどの電気伝導性金属層でなり、好ましくは、銅、より好ましくは低プロファイル（ｌｏｗ ｐｒｏｆｉｌｅ）または超低プロファイル（ｖｅｒｙ ｌｏｗ ｐｒｏｆｉｌｅ）タイプの銅でなる。
この際、上部回路層３５０は下部回路層１５０の厚さ（Ｄ３）の１．１〜２．６倍の厚さ（Ｄ２）を持つことが好ましい。上部回路層３５０は、一般的にＲＣＣに含まれている銅箔にエッチング、鍍金工程を施すことで形成される。ＲＣＣの銅箔はＲＣＣの製造過程ですでに熱履歴を受けたから、熱履歴を受けない下部回路層１５０を成す銅箔とテンション（ｔｅｎｓｉｏｎ）が違うので、これらを同一厚さにデザインする場合、パネルの反りの原因になる。また、上部回路層３５０の銅箔厚さ（Ｄ２）が下部回路層１５０の厚さ（Ｄ３）の１．１倍未満であるか２．６倍以上であれば、それぞれの超過方向に反るので、デザインの具現自体が不可能になる。
一方、絶縁樹脂層７００は、上部回路層３５０の厚さ（Ｄ２）の３〜２２倍の厚さを持つようにすることがプリント基板の反りの発生を減らすのに寄与することが明かされた。
また、本実施例によるプリント基板は、電子部品５００と下部回路層１５０の間に介在された接着層５３０をさらに含むことができる。接着層５３０は、プリント基板の製造工程において電子部品５００を下部回路層１５０上に固定する役目をする。接着層５３０は、ダイアッタチフィルム（ＤＡＦ）、異方性導電膜（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、導電粒子を除去した非導電膜（ＮＣＦ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電接着剤（ＡＣＡ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）、及び非導電接着剤（ＮＣＡ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）のいずれか１種でなることができ、エポキシ（ｅｐｏｘｙ）系の樹脂を含むことが好ましい。
この際、絶縁樹脂層７００は、接着層５３０の厚さ（Ｄ５）の３倍〜９倍の厚さ（Ｄ１）を持つようにすることが好ましく、また、電子素子５００の上に積層された絶縁樹脂層７００の厚さ（この厚さは“Ｄ１−（Ｄ４＋Ｄ５）”で表現することができる）が絶縁層の厚さ（Ｄ１）の０．１倍〜０．７倍になるようにすることが好ましい。
下記表１は本実施例による各構成の厚さ比を得るための実験の結果データを示す。下記表のように、Ｄ１〜Ｄ５を変更しながらプリント基板の反りの発生有無を測定した結果、反りが発生しない最適の厚さ比を得ることができた。下記表では、絶縁樹脂層７００の厚さ（Ｄ１）を１００に定義し、これに対する他の構成要素の厚さ比を％単位で表示したものである。
下記表１では実験方式を説明するための目的で代表的な実験データのみを示しているが、本発明で定義する構成要素間の厚さ比を得るために、ここで開示しないデータによるさらに多くの実験を実施した。下記表１は本発明の特徴をあいまいにしない範囲内で代表的な実験データを示すものであるので、下記表１で実験された数値によって本発明の権利範囲が限定されるものではない。
図３は本発明の好適な他の実施例による電子部品内蔵型プリント基板の断面図である。ここでは前述した実施例と重複する説明は省略する。
図３に示すように、本実施例によるプリント基板は、絶縁層、及び回路層１５０、３５０を持つベース基板、及び貫通部に埋め込まれた電子部品５００を含む構成である。
本実施例の絶縁層は、電子部品５００実装用貫通部が形成されたプリプレグ６００とプリプレグ６００の上に積層されて貫通部に充填された樹脂層７３０を含んでなる。
これに限定されるものではないが、本実施例の樹脂層７３０は、ＮＨ、ＣＨ、ＳｉＨ、芳香環（ａｒｏｍａｔｉｃｒ ｉｎｇ）、ＣＯ、Ｓｉ−Ｏ−Ｓｉ、Ｓｉ−Ｏ−Ｃが含まれたシリコンエポキシハイブリッドタイプまたはエポキシ単独でなったものが好ましい。また、プレプレグ６００は、ガラス纎維などの補強基材に含浸された樹脂でなり、電子部品５００はシリコン半導体素子であることが好ましい。
この際、プリプレグ６００の厚さ（Ｄ６）は電子部品５００の厚さ（Ｄ４）より１．１倍〜２．５倍大きくて、プリプレグ６００の上部に積層された樹脂層７３０の厚さ（Ｄ７）は電子部品５００の厚さ（Ｄ４）より０．２倍〜２．５倍大きいことが電子部品内蔵型プリント基板の反りを減らすのに好ましい。これらの間の厚さ比は絶縁層７３０と電子部品５００に使用される一般的な材料の熱膨張係数を考慮した多様な実験によって得られたのである。
この際、絶縁全体厚さ（Ｄ１）はプリプレグ６００の厚さ（Ｄ６）の１．２倍〜２倍であることが好ましい。また、電子素子５００の上に積層された樹脂層７３０の厚さ（この厚さは“Ｄ１−（Ｄ４＋Ｄ５）”で表現することができる）が絶縁層の厚さ（Ｄ１）の０．１倍〜０．７倍になるようにすることが好ましい。
本実施例の回路層１５０、３５０は、絶縁樹脂層７００の上に形成された上部回路層３５０と絶縁樹脂層７００の下に形成された下部回路層１５０を含む。これら回路層１５０、３５０は、例えば、金、銀、銅、ニッケルなどの電気伝導性金属層でなり、好ましくは銅、より好ましくは低プロファイル（ｌｏｗ ｐｒｏｆｉｌｅ）または超低プロファイル（ｖｅｒｙ ｌｏｗ ｐｒｏｆｉｌｅ）タイプの銅でなる。この際、上部回路層３５０は下部回路層１５０の厚さ（Ｄ３）の１．１〜２．６倍の厚さ（Ｄ２）を持つことが好ましい。
また、絶縁層が上部回路層３５０の厚さ（Ｄ２）の３倍〜２２倍の厚さ（Ｄ１）を持つようにすることがプリント基板の反りを減らすのに好ましい。
一方、本実施例によるプリント基板は、電子部品５００と下部回路層１５０の間に介在された接着層５３０をさらに含むことができる。接着層５３０は、ダイアッタチフィルム（ＤＡＦ）、異方性導電膜（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、導電粒子を除去した非導電膜（ＮＣＦ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電接着剤（ＡＣＡ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）、及び非導電接着剤（ＮＣＡ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）のいずれか１種でなることができる。この際、絶縁層は接着層５３０の厚さ（Ｄ５）の３倍〜９倍の厚さ（Ｄ１）を持つようにすることが好ましい。
下記表２は本実施例による各構成の厚さ比を得るための実験の結果データを示す。下記表のように、Ｄ１〜Ｄ６を変更しながらプリント基板の反りの発生有無を測定した結果、反りが発生しない最適の厚さ比を得ることができた。下記表は、絶縁層の厚さ（Ｄ１）を１００に定義し、これに対する他の構成要素の厚さ比を％単位で表示したものである。
下記表２では実験方式を説明するための目的で代表的な実験データのみを開示しているが、本発明で定義する構成要素の厚さ比を得るために、ここで開示しないデータによるもっと多くの実験を実施した。下記表２は本発明の特徴をあいまいにしない範囲内で代表的な実験データを開示ものであるので、下記表２の実験数値によって本発明の権利範囲が限定されるものではない。
前記表に示すように、本実施例で提案した厚さ比を満足する場合には電子部品を含むプリント基板に反りが発生しないが、そうではない場合には反りが発生したことが分かる。
図１４は本実施例で提案する厚さ比で製造された電子部品内蔵型プリント基板Ｐの写真を示すもので、本実施例で提案する厚さ比を満足するプリント基板に反りが発生しなかったことを確認することができる。
前述したように、本発明による電子部品内蔵型プリント基板は、プリント基板製造の際に反りの発生が最小化するように各構成が最適の厚さ比を持つ。これにより、電子部品内蔵型プリント基板の大量生産の際にも不良発生の可能性をめっきり減少させることができる。
図４〜図８は図２に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。以下では、これらの図に基づいて、図２に示す電子部品内蔵型プリント基板の製造方法を説明する。これに先立ち、本発明の厚さ比は他の製造方法によっても充足可能なもので、必ずしもこれに説明する工程で製造しなければならないものではない。
まず、図４に示すように、キャリアホイル１３０（Ｃａｒｒｉｅｒ Ｆｏｉｌ）の上に接合された第１銅箔１００上に接着層５３０が積層されている電子部品５００を付着する。
その後、図５に示すように、第１銅箔１００の上に絶縁樹脂層７００と第２銅箔３００でなるＲＣＣを積層する。この際、第２銅箔３００の一面にはキャリアホイル３３０が接合されている。
ついで、図６に示すように、キャリアホイル１３０、３３０を除去する。
ついで、図７に示すように、電子部品５００と電気的に接続するビアを含む上部回路層３５０及び下部回路層１５０を形成する。回路及びビアの形成工程は公知の技術によって実施可能なので、ここではその詳細な説明は省略する。
前述した工程によって、図２に示す電子部品内蔵型プリント基板を製造することができる。その後、図８に示すように、外部接続端子を露出するソルダーレジスト層を積層することができる。その外にも、電子部品内蔵型プリント基板の外層に更なるビルドアップ層を形成して４層以上の電子部品内蔵型プリント基板を製造することができる。
図９〜図１３は図３に示す電子部品内蔵型プリント基板の製造方法の一実施例を工程順に示す図である。以下では、これらの図に基づいて、図３に示す電子部品内蔵型プリント基板の製造方法を説明する。これに先立ち、本発明の厚さ比は他の製造方法によっても充足可能なので、必ずしもここで説明する工程で製造しなければならないものではない。
まず、図９に示すように、電子部品５００内蔵用貫通部が形成されたプリプレグ６００を別に提供し、キャリアホイル１３０の上に接着された第１銅箔１００の上に、接着層５３０が積層された電子部品５００を付着する。
その後、図１０に示すように、第１銅箔１００の上にプリプレグ６００を積層し、樹脂層７３０がプリプレグ６００の貫通部に充填されるように、樹脂層７３０と第２銅箔３００でなるＲＣＣを積層する。この際、第２銅箔３００の一面にはキャリアホイル３３０が接着されている。この際、プリプレグ６００の積層及びＲＣＣのラミネーションは順次または同時に行うことができる。
その後、図１１に示すように、キャリアホイル１３０、３３０を除去する。
ついで、図１２に示すように、電子部品５００と電気的に接続するビアを含む上部回路層３５０及び下部回路層１５０を形成する。回路及びビアの形成工程は公知の技術によって実施可能なので、ここではその詳細な説明は省略する。
その後、図１３に示すように、外部接続端子を露出するソルダーレジスト層を積層することができる。その外にも、電子部品５００内蔵プリント基板の外層に更なるビルドアップ層を形成し、４層以上の電子部品５００内蔵プリント基板製造することができる。
以上のような本発明は前述した実施例に限定されるものではなく、本発明の思想及び範囲を逸脱しない範囲内で多様な修正及び変形が可能であることは当該技術分野の通常の知識を持った者には明らかである。また、そのような修正及び変形は本発明の特許請求範囲に属するものと理解しなければならない。
本発明は、反り現象を著しく減らすことができる電子部品内蔵型プリント基板に適用可能である。
１００ 第１銅箔
１３０ キャリアホイル
１５０ 下部回路層
３００ 第２銅箔
３３０ キャリアホイル
３５０ 上部回路層
５００ 電子部品
５３０ 接着層
６００ プリプレグ
７００ 絶縁樹脂層
７３０ 樹脂層

Claims (13)

  1. 絶縁樹脂層及び回路層を持つベース基板；及び
    前記絶縁樹脂層の内部に埋め込まれた電子部品；
    を含み、
    前記絶縁樹脂層は前記電子部品の厚さの１．３倍〜３倍の厚さを持つことを特徴とする、電子部品内蔵型プリント基板。
  2. 前記回路層は、前記絶縁樹脂層の上に形成された上部回路層と前記絶縁樹脂層の下に形成された下部回路層を含み、
    前記絶縁樹脂層は前記上部回路層の厚さの３倍〜２２倍の厚さを持ち、前記上部回路層は前記下部回路層の厚さの１．１倍〜２．６倍の厚さを持つことを特徴とする、請求項１に記載の電子部品内蔵型プリント基板。
  3. 前記電子部品と前記下部回路層の間に介在された接着層をさらに含み、
    前記絶縁樹脂層は前記接着層の厚さの３倍〜９倍の厚さを持つことを特徴とする、請求項１に記載の電子部品内蔵型プリント基板。
  4. 前記上部回路層及び前記下部回路層は銅でなり、前記絶縁樹脂層は、Ｏ−Ｈ、Ｎ−Ｈ、Ｃ−Ｈ、Ｃ−Ｏ、及びエステル基（ｅｓｔｅｒ ｇｒｏｕｐ）を含むエポキシ系の樹脂でなることを特徴とする、請求項１に記載の電子部品内蔵型プリント基板。
  5. 前記電子部品はシリコン半導体素子であることを特徴とする、請求項１に記載の電子部品内蔵型プリント基板。
  6. 前記接着層は、ダイアッタチフィルム（ＤＡＦ）、異方性導電膜（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、導電粒子を除去した非導電膜（ＮＣＦ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電接着剤（ＡＣＡ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）、及び非導電接着剤（ＮＣＡ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）のいずれか１種であることを特徴とする、請求項３に記載の電子部品内蔵型プリント基板。
  7. 電子部品実装用貫通部が形成されたプリプレグ及び前記プリプレグの上に積層され前記貫通部に充填された樹脂層を持つ絶縁層、及び回路層を持つベース基板；及び
    前記貫通部に埋め込まれた電子部品；
    を含み、
    前記プリプレグは前記電子部品の厚さの１．１倍〜２．５倍の厚さを持ち、前記プリプレグの上に積層された前記樹脂層の厚さは前記電子部品の厚さの０．２倍〜２．５倍であることを特徴とする、電子部品内蔵型プリント基板。
  8. 前記回路層は、前記絶縁層の上に形成された上部回路層と前記絶縁層の下に形成された下部回路層を含み、
    前記絶縁層は前記上部回路層の厚さの３倍〜２２倍の厚さを持ち、前記上部回路層は前記下部回路層の厚さの１．１倍〜２．６倍の厚さを持つことを特徴とする、請求項７に記載の電子部品内蔵型プリント基板。
  9. 前記電子部品と前記下部回路層の間に介在された接着層をさらに含み、
    前記絶縁層は前記接着層の厚さの３倍〜９倍の厚さを持つことを特徴とする、請求項７に記載の電子部品内蔵型プリント基板。
  10. 前記樹脂層は、ＮＨ、ＣＨ、ＳｉＨ、芳香環（ａｒｏｍａｔｉｃ ｒｉｎｇ）、ＣＯ、Ｓｉ−Ｏ−Ｓｉ、Ｓｉ−Ｏ−Ｃが含まれたシリコンエポキシハイブリッドタイプまたはエポキシであることを特徴とする、請求項７に記載の電子部品内蔵型プリント基板。
  11. 前記電子部品はシリコン半導体素子であることを特徴とする、請求項７に記載の電子部品内蔵型プリント基板。
  12. 前記絶縁層は前記プレプレグの厚さの１．２倍〜２倍の厚さを持つことを特徴とする、請求項７に記載の電子部品内蔵型プリント基板。
  13. 前記接着層は、ダイアッタチフィルム（ＤＡＦ）、異方性導電膜（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、導電粒子を除去した非導電膜（ＮＣＦ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電接着剤（ＡＣＡ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）、及び非導電接着剤（ＮＣＡ；Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ）のいずれか１種であることを特徴とする、請求項９に記載の電子部品内蔵型プリント基板。
JP2009120657A 2009-03-19 2009-05-19 電子部品内蔵型プリント基板 Active JP4783843B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090023449A KR101055509B1 (ko) 2009-03-19 2009-03-19 전자부품 내장형 인쇄회로기판
KR10-2009-0023449 2009-03-19

Publications (2)

Publication Number Publication Date
JP2010226069A JP2010226069A (ja) 2010-10-07
JP4783843B2 true JP4783843B2 (ja) 2011-09-28

Family

ID=42736507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120657A Active JP4783843B2 (ja) 2009-03-19 2009-05-19 電子部品内蔵型プリント基板

Country Status (3)

Country Link
US (1) US8552305B2 (ja)
JP (1) JP4783843B2 (ja)
KR (1) KR101055509B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253514B1 (ko) * 2011-10-27 2013-04-11 아페리오(주) 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판
JP2014038890A (ja) * 2012-08-10 2014-02-27 Ibiden Co Ltd 配線板及び配線板の製造方法
CN104982097A (zh) * 2013-02-12 2015-10-14 名幸电子有限公司 内置有零件的基板及其制造方法
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
EP3091822A1 (en) * 2015-05-08 2016-11-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for the production of an electronic module as well as corresponding electronic module
JP6712764B2 (ja) * 2015-05-25 2020-06-24 パナソニックＩｐマネジメント株式会社 伸縮性フレキシブル基板およびその製造方法
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
EP3148300B1 (en) 2015-09-24 2023-07-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
CN107295746B (zh) 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
KR102366970B1 (ko) 2017-05-16 2022-02-24 삼성전자주식회사 반도체 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996005614A1 (en) * 1994-08-12 1996-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flip chip bonding with non-conductive adhesive
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
TW459032B (en) * 1998-03-18 2001-10-11 Sumitomo Bakelite Co An anisotropic conductive adhesive and method for preparation thereof and an electronic apparatus using said adhesive
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2002009110A (ja) * 2000-06-16 2002-01-11 Nec Corp 半導体装置
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
JP3888578B2 (ja) * 2002-01-15 2007-03-07 ソニー株式会社 電子部品ユニット製造方法
JP4346333B2 (ja) * 2003-03-26 2009-10-21 新光電気工業株式会社 半導体素子を内蔵した多層回路基板の製造方法
MY142246A (en) * 2003-06-10 2010-11-15 Hitachi Chemical Co Ltd Adhesive film and process for preparing the same as well as adhesive sheet and semiconductor device
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP4792749B2 (ja) 2005-01-14 2011-10-12 大日本印刷株式会社 電子部品内蔵プリント配線板の製造方法
JP2007142355A (ja) * 2005-10-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
KR100832653B1 (ko) 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법
CN101822132B (zh) * 2007-10-16 2012-12-26 住友电木株式会社 搭载半导体元件的基板
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20100236821A1 (en) 2010-09-23
JP2010226069A (ja) 2010-10-07
US8552305B2 (en) 2013-10-08
KR101055509B1 (ko) 2011-08-08
KR20100104805A (ko) 2010-09-29

Similar Documents

Publication Publication Date Title
JP4783843B2 (ja) 電子部品内蔵型プリント基板
KR101248713B1 (ko) 배선판 및 그의 제조 방법
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
KR101342031B1 (ko) 다층 배선 기판 및 그 제조 방법
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
US20100224397A1 (en) Wiring board and method for manufacturing the same
JP2006173388A (ja) 多段構成半導体モジュールおよびその製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
US8186042B2 (en) Manufacturing method of a printed board assembly
US20130161085A1 (en) Printed circuit board and method for manufacturing the same
JP2011071315A (ja) 配線基板及び配線基板の製造方法
CN111524863A (zh) 半导体器件及其制造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US20100214752A1 (en) Multilayer wiring board and method for manufacturing the same
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US10111335B2 (en) Printed wiring board
JP2009272435A (ja) 部品内蔵基板及びその製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP2012186270A (ja) 半導体パッケージの製造方法
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
JP2007221117A (ja) 部品内蔵基板およびその製造方法
JP2006080356A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4783843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250