JP2014038890A - 配線板及び配線板の製造方法 - Google Patents

配線板及び配線板の製造方法 Download PDF

Info

Publication number
JP2014038890A
JP2014038890A JP2012178953A JP2012178953A JP2014038890A JP 2014038890 A JP2014038890 A JP 2014038890A JP 2012178953 A JP2012178953 A JP 2012178953A JP 2012178953 A JP2012178953 A JP 2012178953A JP 2014038890 A JP2014038890 A JP 2014038890A
Authority
JP
Japan
Prior art keywords
base substrate
wiring board
thickness
capacitor
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012178953A
Other languages
English (en)
Inventor
Toyotaka Shimabe
豊高 島部
Keisuke Shimizu
敬介 清水
Toshiki Furuya
俊樹 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2012178953A priority Critical patent/JP2014038890A/ja
Priority to US13/963,246 priority patent/US8952507B2/en
Publication of JP2014038890A publication Critical patent/JP2014038890A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線板の強度を向上させる。
【解決手段】コンデンサ７０の厚みに比較して、ベース基板２０の厚みを大きくする。具体的には、コンデンサ７０の厚さを、ベース基板２０の厚さに対して、概ね０．５程度となるようにする。これにより、ベース基板２０の厚さは、コンデンサ７０の厚さの２倍程度となる。したがって、コンデンサ７０を収容するベース基板２０の厚さが、コンデンサ７０と比較して十分に厚くなり、結果的に配線板１０の強度が向上する。
【選択図】図１

Description

本発明は、配線板及び配線板の製造方法に関する。
携帯通信端末に代表される小型の電子機器では、電子回路を構成する部品の実装スペースが限られる。このため、電子機器の処理回路や制御回路等は、複数の回路パターンが積層形成される配線板と、この配線板に実装される電子部品によって構成されるのが一般的である。
この種の電子機器に対しては、高機能化、多機能化への要求がますます高まっており、電子機器に用いられる配線板を多層化する技術や、配線板の回路パターンを微細化する技術が種々提案されている（例えば、特許文献１参照）。
上記特許文献１に開示された配線板では、ベース基板に設けられたキャビティにコンデンサが収容される。このため、基板表面にＣＰＵ（Central Processing Unit）等の演算素子や集積回路を実装するスペースを有効に確保することができる。
特開２００２−１００８７５号公報
配線板の反りに対する強度や、絶縁信頼性は、配線板の用途に応じて規定される。この種の配線板の強度は、当該配線板に用いられるベース基板の強度に依存する。
また、コンデンサ等の電子部品については改良が進み、近年では、小型で容量の大きなものが開発されている。このため、ベース基板に形成されたキャビティには、ごく薄い電子部品を収容する必要がある。
本発明は、上述の事情の下になされたもので、電子部品を収容するベース基板を備える配線板の強度を向上させることを目的とする。
上記目的を達成するため、本発明の第１の観点に係る配線板は、
キャビティが形成されたベース基板と、
前記ベース基板のキャビティに収容される電子部品と、
を有し、
前記ベース基板の厚さに対する前記電子部品の厚さの比は、０．３以上で０．７以下である。
本発明の第２の観点に係る配線板の製造方法は、
ベース基板にキャビティを形成することと、
前記キャビティに電子部品を収容することと、
を含み、
前記ベース基板の厚さに対する前記電子部品の厚さの比は、０．３以上で０．７以下である。
本発明によれば、配線板のベース基板に収容される電子部品よりも、ベース基板を相対的に厚くすることができる。このため、配線板の反りを防止して、当該配線板の電気的な信頼性を向上させることが可能となる。
本実施形態に係る配線板の断面図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の製造方法を説明するための図である。 配線板の変形例を示す図である。 配線板の変形例を示す図である。 配線板の変形例を示す図である。
以下、本発明の一実施形態を、図面を参照しつつ説明する。なお、説明にあたっては、相互に直交するＸ軸、Ｙ軸及びＺ軸からなる座標系を用いる。
図１は、本実施形態に係る配線板１０のＸＺ断面図である。配線板１０は、ベース基板２０と、ベース基板２０の上面（＋Ｚ側の面）に形成されるビルドアップ層１１と、ベース基板２０の下面（−Ｚ側の面）に形成されるビルドアップ層１２とからなる。
ビルドアップ層１１は、ベース基板２０の上面に形成される導体パターン３１と、導体パターン３１を覆うようにベース基板２０の上面に形成される絶縁層２１と、絶縁層２１の上面に形成される導体パターン３３と、導体パターン３３を覆うように絶縁層２１の上面に形成されるソルダレジスト層２３とからなる。
ビルドアップ層１２は、ベース基板２０の下面に形成される導体パターン３２と、導体パターン３２を覆うようにベース基板２０の下面に形成される絶縁層２２と、絶縁層２２の下面に形成される導体パターン３４と、導体パターン３４を覆うように絶縁層２２の下面に形成されるソルダレジスト層２４とからなる。
ベース基板２０は、厚さが１０００μｍ程度の板材である。このベース基板２０は、例えばグラスファイバ、アラミドファイバ等の強化材に、エポキシ樹脂を含浸させることにより形成される。図１に示されるように、このベース基板２０には、スルーホール導体用の貫通孔２０ａと、コンデンサ７０が収容されるキャビティ２０ｂが形成される。
貫通孔２０ａの内部には、スルーホール導体４０が形成される。このスルーホール導体４０は、銅めっきからなる。
コンデンサ７０は、長方形で、厚さが５００μｍ程度のチップコンデンサである。コンデンサ７０は、Ｘ軸方向両端に形成された一対の電極の上面が、ベース基板２０の上面に形成された導体パターン３１と同じ高さになるように、キャビティ２０ｂに収容される。この状態のときには、コンデンサ７０の上面は、ベース基板２０の上面と同一の面内に位置する。本実施形態では、コンデンサ７０の厚さをＤ１（＝５００μｍ）とし、ベース基板２０の厚さをＤ２（＝１０００μｍ）とすると、厚さの比Ｄ１／Ｄ２は、概ね０．５程度となる。
導体パターン３１は、ベース基板２０の上面に形成される。また、導体パターン３２は、ベース基板２０の下面に形成される。導体パターン３１，３２それぞれは、厚さが５〜３０μｍで、所定の形状にパターニングされる。これらの導体パターン３１，３２は、配線板１０の電子回路を構成し、スルーホール導体４０によって電気的に接続される。
絶縁層２１は、ベース基板２０の上面を覆うように形成される。絶縁層２１は、例えば硬化したプリプレグからなる。そして、ベース基板２０の上面に形成された導体パターン３１と、当該絶縁層２１の上面に形成された導体パターン３３とを電気的に絶縁する。
プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。配線板１０では、絶縁層２１の厚さは、１０〜６０μｍである。
絶縁層２１には、複数のビアホール２１ａが形成される。ビアホール２１ａの内部には、ビア導体３３ａが形成される。このビア導体３３ａは、銅めっきからなる。
絶縁層２２は、ベース基板２０の下面を覆うように形成される。絶縁層２２は、絶縁層２１と同様に、例えば硬化したプリプレグからなる。そして、ベース基板２０の下面に形成された導体パターン３２と、当該絶縁層２２の下面に形成された導体パターン３４とを電気的に絶縁する。この絶縁層２２の厚さは、絶縁層２１と同様に、１０〜６０μｍである。
絶縁層２２には、複数のビアホール２２ａが形成される。ビアホール２２ａの内部には、ビア導体３４ａが形成される。このビア導体３４ａは、銅めっきからなる。
導体パターン３３は、絶縁層２１の上面に形成される。また、導体パターン３４は、絶縁層２２の下面に形成される。導体パターン３３，３４それぞれは、厚さが５〜２０μｍで、所定の形状にパターニングされる。そして、導体パターン３３は、絶縁層２１に形成されたビア導体３３ａによって、導体パターン３１、及びコンデンサ７０と電気的に接続される。また、導体パターン３４は、絶縁層２２に形成されたビア導体３４ａによって、導体パターン３２と電気的に接続される。
ソルダレジスト層２３は、絶縁層２１を覆うように形成される。また、ソルダレジスト層２４は、絶縁層２２を覆うように形成される。ソルダレジスト層２３，２４それぞれは、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化性の樹脂等からなる。
ソルダレジスト層２３には、配線板１０に実装される電子部品と導体パターン３３とを接続するための複数の開口２３ａが形成される。そして、開口２３ａの内部には、導体パターン３３の表面を被覆するニッケルめっき膜と金メッキ膜からなる２層構造の半田接続層５１が形成される。配線板１０に実装される電子部品の端子は、半田接続層５１に半田５３を介して接続される。
同様に、ソルダレジスト層２４には、複数の開口２４ａが形成される。そして、開口２４ａの内部には、導体パターン３４の表面を被覆するための、ニッケルめっき膜と金メッキ膜からなる２層構造の半田接続層５２が形成される。配線板１０に実装される電子部品の端子は、半田接続層５２に半田５４を介して接続される。
上述のように構成された配線板１０に対しては、主として上面にＩＣ等の集積回路が実装される。
次に、配線板１０の製造方法について説明する。
まず、図２に示されるように、ベース基板２０と、当該ベース基板２０の上面及び下面にそれぞれ貼り付けられた銅箔２０２，２０１からなる銅張積層板２００を準備する。
次に、図３に示されるように、銅張積層板２００に、ドリル等を用いて、貫通孔２０ａを形成する。
次に、例えば、パラジウム（Ｐｄ）を主成分とする触媒を、銅張積層板２００の表面、及び貫通孔２０ａの内壁に付与する。その後、銅張積層板２００に、無電解銅めっきを施す。これにより、図４に示されるように、銅張積層板２００の表面、及び貫通孔２０ａの内壁に、シード層としての無電解めっき膜２０３が形成される。
次に、無電解めっき膜２０３が形成された銅張積層板２００に、電解銅めっきを施す。これにより、図５に示されるように、銅張積層板２００の表面にめっき膜２０４が形成され、貫通孔２０ａの内部にスルーホール導体４０が形成される。
次に、テンティング法などを実施して、銅箔２０２，２０１、及びめっき膜２０４をパターニングする。これにより、図６に示されるように、銅箔２０１及びめっき膜２０４からなる導体パターン３１、及び銅箔２０２及びめっき膜２０４からなる導体パターン３２が形成される。
次に、例えばルータ等を用いて、図７に示されるように、ベース基板２０にキャビティ２０ｂを形成する。そして、銅張積層板２００の下面側に粘着シート１０１を貼り付ける。
次に、図８に示されるように、キャビティ２０ｂにコンデンサ７０を収容する。
次に、図９に示されるように、銅張積層板２００の上面に、熱硬化性樹脂からなるフィルム２２２を配置する。そして、フィルム２２２にラミネート処理を行い、銅張積層板２００にフィルム２２２を圧着する。これにより、図１０に示されるように、ベース基板２０の上面に、導体パターン３２を覆う絶縁層２２が形成される。また、ベース基板２０に形成されたキャビティ２０ｂには、フィルム２２２を構成する樹脂と、ベース基板２０から滲み出た樹脂が充填される。
次に、図１１に示されるように、絶縁層２２が形成された銅張積層板２００を上下反転させる。
次に、銅張積層板２００の上面側に貼り付けられた粘着シート１０１を剥離して、図１２に示されるように、銅張積層板２００の上面に、熱硬化性樹脂からなるフィルム２２１を配置する。そして、フィルム２２１にラミネート処理を行い、銅張積層板２００にフィルム２２１を圧着する。これにより、図１３に示されるように、ベース基板２０の上面に、導体パターン３１を覆う絶縁層２１が形成される。また、ベース基板２０に形成されたキャビティ２０ｂには、フィルム２２１を構成する樹脂と、ベース基板２０から滲み出た樹脂が充填される。
次に、絶縁層２１及び絶縁層２２それぞれにレーザ光を照射して、図１４に示されるように、外側に向かって内径が大きくなるビアホール２１ａ，２２ａを形成する。そして、ビアホール２１ａ，２２ａの内部に残留するスミアを除去するためのデスミア処理を行う。
次に、銅張積層板２００を、Ｐｄ等を主成分とする触媒に浸漬する。これにより、絶縁層２１，２２の表面に触媒が付着する。続いて、銅張積層板２００を、無電解銅めっき液に浸漬する。これにより、図１５に示されるように、絶縁層２１の表面、及びビアホール２１ａの内壁に、無電解めっき膜２０５が形成される。また、絶縁層２２の表面、及びビアホール２２ａの内壁に、無電解めっき膜２０６が形成される。
次に、無電解めっき膜２０５，２０６の表面それぞれに、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、図１６に示されるように、感光性ドライフィルムに、導体パターン３３，３４が形成される部分が露出する開口３０１ａ，３０２ａが設けられる。この感光性ドライフィルムは、めっきレジスト３０１，３０２を構成する。
次に、めっきレジスト３０１，３０２を水洗いし、乾燥させる。そして、めっきレジスト３０１，３０２の開口３０１ａ，３０２ａから露出する無電解めっき膜２０５に電解銅めっきを施す。これにより、図１７に示されるように、めっきレジスト３０１，３０２それぞれから露出しためっき膜２０７，２０８が形成される。
次に、めっきレジスト３０１，３０２を除去する。そして、めっきレジスト３０１，３０２に覆われていた無電解めっき膜２０５，２０６を、エッチングすることにより除去する。これにより、図１８に示されるように、絶縁層２１の表面に導体パターン３３が形成され、ビアホール２１ａにビア導体３３ａが形成される。また、絶縁層２２の表面に導体パターン３４が形成され、ビアホール２２ａにビア導体３４ａが形成される。
次に、図１９に示されるように、導体パターン３３及び導体パターン３４を覆うように、絶縁層２１上及び絶縁層２２上にそれぞれソルダレジスト層２３，２４を形成する。
次に、図２０に示されるように、ソルダレジスト層２３に開口２３ａを形成し、導体パターン３３の一部を露出させる。さらに、ソルダレジスト層２４に開口２４ａを形成し、導体パターン３４の一部を露出させる。
次に、開口２３ａ，２４ａから露出する導体パターン３３，３４の表面に、無電解Ｎｉ／Ｐｄ／Ａｕめっき処理を施す。これにより、図２１に示されるように、ソルダレジスト層２３の開口２３ａから露出する導体パターン３３の表面に、半田接続層５１が形成される。また、ソルダレジスト層２４の開口２４ａから露出する導体パターン３４の表面に、半田接続層５２が形成される。
次に、半田接続層５１，５２に半田５３，５４を塗布する。これにより、図１に示される配線板１０が完成する。
以上説明したように、本実施形態に係る配線板１０では、コンデンサ７０の厚みに比べて、ベース基板２０の厚みが比較的大きい。具体的には、コンデンサ７０の厚さをＤ１、ベース基板２０の厚さをＤ２とすると、厚さの比Ｄ１／Ｄ２は、概ね０．５程度となる。このため、ベース基板２０の厚さは、コンデンサ７０の厚さの２倍程度となる。したがって、コンデンサ７０を収容するベース基板２０の厚さが、コンデンサ７０と比較して十分に厚くなり、結果的に配線板１０の強度が向上する。
本実施形態に係る配線板１０では、図１に示されるように、コンデンサ７０が、ベース基板２０の上面に近く、ベース基板２０の下面から遠くなるようにオフセットした状態で配置されている。このため、配線板１０の反る向きが一義的に決まる。これにより、配線板１０の反る方向を考慮した部品の実装が可能となる。
例えば、ベース基板に形成されたキャビティに、当該ベース基板の厚さと同等の厚さの電子部品を収容した場合には、キャビティに充填される樹脂の量が、電子部品の上面側と下面側で、ほぼ等しくなる。この場合には、配線板が、上面が凸になるように反るか、又は、下面が凸になるように反るかは、配線板の個体差や製造条件によってまちまちになる。
一方、図１に示されるように、ベース基板２０に形成されたキャビティ２０ｂに収容されたコンデンサ７０が上面側にオフセットしている場合には、配線板１０の温度が外気温に等しい常温である場合には、上面が凸になるように反り、配線板１０の温度が上昇するに従って徐々に反りが解消されることがわかっている。このため、本実施形態に係る配線板１０については、主として上面が凸になるように反ることを予測することができる。したがって、予測結果に応じて配線板１０に部品を実装することで、配線板１０に対する実装精度を向上させることができる。その結果、配線板１０と当該配線板１０に実装される部品からなる製品の信頼性を向上させることができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。
例えば、上記実施形態では、コンデンサ７０の厚さをＤ１、ベース基板２０の厚さをＤ２としたときの厚さの比Ｄ１／Ｄ２が０．５程度となる場合について説明した。これに限らず、厚さの比Ｄ１／Ｄ２は、０．３以上で０．７以上であればよい。
上記実施形態では、コンデンサ７０の上面とベース基板２０の上面とが同一の面内に位置する場合について説明した。これに限らず、コンデンサ７０は、コンデンサ７０からベース基板２０の上面までの距離が、コンデンサ７０からベース基板２０の下面までの距離よりも小さくなるように配置されていればよい。
この場合にも、配線板１０が、上面が凸となるように反ることを予測することができる。したがって、予測結果に応じて配線板１０に部品を実装することで、同様に、配線板１０に対する実装精度を向上させることができる。
また、上記実施形態では、コンデンサ７０の上面とベース基板２０の上面とが同一の面内に位置する場合について説明した。これに限らず、コンデンサ７０の下面とベース基板２０の下面とが同一の面内に位置することとしてもよい。或いは、コンデンサ７０は、コンデンサ７０からベース基板２０の下面までの距離が、コンデンサ７０からベース基板２０の上面までの距離よりも小さくなるように配置されてもよい。
要するに、ベース基板２０に形成されたキャビティ２０ｂに配置されるコンデンサ７０は、ベース基板２０の上面側或いは下面側にオフセットされた状態で配置されていればよい。この場合には、配線板１０が、上面が凸となるように反るか、或いは下面が凸となるように反るかを予測することができる。したがって、予測結果に応じて配線板１０に部品を実装することで、同様に、配線板１０に対する実装精度を向上させることができる。
上記実施形態では、ベース基板２０のキャビティ２０ｂにコンデンサ７０が収容される場合について説明した。これに限らず、ベース基板２０のキャビティ２０ｂには、リアクトル６０等のコンデンサ以外の電子部品が収容されることとしてもよい。
上記実施形態では、ベース基板２０に１つのコンデンサ７０が収容される場合について説明した。これに限らず、一例として図２２に示されるように、ベース基板２０に複数のキャビティ２０ｂ，２０ｃを設け、一方のキャビティ２０ｂにコンデンサ７０を収容し、他方のキャビティ２０ｃにリアクトル６０等の電子部品を収容することとしてもよい。また、ベース基板２０に、３つ以上のキャビティを形成し、コンデンサ７０や、このコンデンサ７０とは別の複数の電子部品を収容することとしてもよい。
上記実施形態では、ベース基板２０の上面に導体パターン３１が形成され、ベース基板２０の下面に導体パターン３２が形成される場合について説明した。これに限らず、一例として２３に示されるように、キャビティ２０ｂ，２０ｃにコンデンサ７０，７１を収容する場合には、ベース基板２０の上面及び下面のうちのいずれか一方の面にのみ導体パターンを形成し、他方には絶縁層を形成することとしてもよい。
本実施形態では、図１に示されるように、ベース基板２０の上面に導体パターン３１，３３と絶縁層２１が積層され、ベース基板２０の下面に導体パターン３２，３４と絶縁層２２が積層される場合について説明した。これに限らず、図２４に示されるように、ベース基板２０の上面に、３以上の導体パターン３１，３３，３５，３７と、２以上の絶縁層２１，２５，２７が形成され、ベース基板２０の下面に、３以上の導体パターン３２，３４，３６，３８と、２以上の絶縁層２２，２６，２８が形成されることとしてもよい。
無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、ＰＶＤ膜やＣＶＤ膜を用いることもできる。ＰＶＤ膜やＣＶＤ膜の場合、触媒は不要である。
同様に、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。
めっきとは、金属や樹脂などの表面に層状に導体（例えば金属）を析出させることと、析出した導体（例えば金属層）をいう。また、めっきには、電解めっきや無電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
導体パターン３１〜３８の形成方法、パターニング方法は限定されるものではなく、セミアディティブ法、サブトラクティブ法などを、配線板１０の用途に応じて適宜選択することができる。
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
１０ 配線板
１１，１２ ビルドアップ層
２０ ベース基板
２０ａ 貫通孔
２０ｂ キャビティ
２０ｃ キャビティ
２１，２２，２５〜２８ 絶縁層
２１ａ ビアホール
２２ａ ビアホール
２３，２４ ソルダレジスト層
２３ａ，２４ａ 開口
３１〜３８ 導体パターン
３３ａ，３４ａ ビア導体
４０ スルーホール導体
５１，５２ 半田接続層
５３，５４ 半田
６０ リアクトル
７０，７１ コンデンサ
１０１ 粘着シート
２００ 銅張積層板
２０１，２０２ 銅箔
２０３，２０５，２０６ 無電解めっき膜
２０４，２０７，２０８ めっき膜
２２１，２２２ フィルム
３０１，３０２ めっきレジスト
３０１ａ，３０２ａ 開口
上記目的を達成するため、本発明の第１の観点に係る配線板は、
キャビティが形成されたベース基板と、
前記ベース基板のキャビティに収容される電子部品と、
を有し、
前記ベース基板の厚さに対する前記電子部品の厚さの比は、０．３以上で０．７以下であり、
前記電子部品は、前記ベース基板の第１面との距離が、前記第１面とは異なる第２面との距離よりも小さくなるように配置される。
本発明の第２の観点に係る配線板の製造方法は、
ベース基板にキャビティを形成することと、
前記キャビティに電子部品を、前記電子部品と前記ベース基板の第１面との距離が、前記電子部品と前記第１面とは異なる第２面との距離よりも小さくなるように、収容することと、
を含み、
前記ベース基板の厚さに対する前記電子部品の厚さの比は、０．３以上で０．７以下である。

Claims (9)

  1. キャビティが形成されたベース基板と、
    前記ベース基板のキャビティに収容される電子部品と、
    を有し、
    前記ベース基板の厚さに対する前記電子部品の厚さの比は、０．３以上で０．７以下である配線板。
  2. 前記電子部品は、前記ベース基板の第１面との距離が、前記第１面とは異なる第２面との距離よりも小さくなるように配置される請求項１に記載の配線板。
  3. 前記電子部品の一側の面と、前記ベース基板の第１面とは、同一の面内に位置する請求項２に記載の配線板。
  4. 前記ベース基板の第１面側に、集積回路が実装される請求項２又は３に記載の配線板。
  5. 前記電子部品は、コンデンサである請求項１乃至４のいずれか一項に記載の配線板。
  6. 前記ベース基板には、前記電子部品が収容されるキャビティが複数形成され、
    前記キャビティには、前記電子部品と、前記ベース基板とほぼ同じ厚さの他の電子部品が収容される請求項１乃至５のいずれか一項に記載の配線板。
  7. 前記ベース基板の前記第１面側及び、前記第２面側には、導体層と絶縁層とが交互に積層される請求項２乃至６のいずれか一項に記載の配線板。
  8. 前記ベース基板の前記第１面及び前記第２面のうちの少なくとも一方の面上には、前記キャビティを覆う絶縁層が形成される請求項２乃至７のいずれか一項に記載の配線板。
  9. ベース基板にキャビティを形成することと、
    前記キャビティに電子部品を収容することと、
    を含み、
    前記ベース基板の厚さに対する前記電子部品の厚さの比は、０．３以上で０．７以下である配線板の製造方法。
JP2012178953A 2012-08-10 2012-08-10 配線板及び配線板の製造方法 Pending JP2014038890A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012178953A JP2014038890A (ja) 2012-08-10 2012-08-10 配線板及び配線板の製造方法
US13/963,246 US8952507B2 (en) 2012-08-10 2013-08-09 Wiring board and method for manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012178953A JP2014038890A (ja) 2012-08-10 2012-08-10 配線板及び配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2014038890A true JP2014038890A (ja) 2014-02-27

Family

ID=50065594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012178953A Pending JP2014038890A (ja) 2012-08-10 2012-08-10 配線板及び配線板の製造方法

Country Status (2)

Country Link
US (1) US8952507B2 (ja)
JP (1) JP2014038890A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016039214A (ja) 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法
EP3340752B1 (en) * 2016-12-22 2023-01-25 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method using an air permeable temporary carrier tape for embedding component in component carrier
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100875A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板およびコンデンサ
JP2002359319A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
JP2003209201A (ja) * 2002-01-15 2003-07-25 Sony Corp 半導体ユニット、半導体ユニット製造方法及び半導体装置
JP2010226069A (ja) * 2009-03-19 2010-10-07 Samsung Electro-Mechanics Co Ltd 電子部品内蔵型プリント基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100875A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板およびコンデンサ
JP2002359319A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
JP2003209201A (ja) * 2002-01-15 2003-07-25 Sony Corp 半導体ユニット、半導体ユニット製造方法及び半導体装置
JP2010226069A (ja) * 2009-03-19 2010-10-07 Samsung Electro-Mechanics Co Ltd 電子部品内蔵型プリント基板

Also Published As

Publication number Publication date
US20140042602A1 (en) 2014-02-13
US8952507B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US9226409B2 (en) Method for manufacturing a wiring board
JP2009194381A (ja) プリント配線板の製造方法
US8729405B2 (en) Wiring board and method for manufacturing the same
JP2014038890A (ja) 配線板及び配線板の製造方法
CN212727898U (zh) 部件承载件
JP7334878B2 (ja) 電子部品内蔵プリント回路基板
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
JP2013080846A (ja) 配線板及びその製造方法
JP2014150091A (ja) 配線基板およびその製造方法
JP2019029635A (ja) リジッドフレキシブルプリント回路基板及びその製造方法｛ｒｉｇｉｄ ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ ａｎｄ ｔｈｅ ｍａｎｕｆａｃｔｕｒｉｎｇ ｍｅｔｈｏｄ ｔｈｅｒｅｏｆ｝
JP5860303B2 (ja) 配線基板およびその製造方法
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP5370883B2 (ja) 配線基板
KR20100028214A (ko) 플라잉 테일 형태의 경연성 인쇄회로기판 제조방법
JP2013008895A (ja) 配線板及び配線板の製造方法
KR20130013639A (ko) 인쇄회로기판 제조 방법
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP4492071B2 (ja) 配線基板の製造方法
JP2021040061A (ja) 電子部品内蔵回路基板及びその製造方法
KR20160014433A (ko) 캐리어 기판 및 이를 이용한 인쇄회로기판의 제조 방법
CN116528482A (zh) Pcb的制作方法及pcb
JP2009290233A (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401