JP4492071B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4492071B2
JP4492071B2 JP2003321333A JP2003321333A JP4492071B2 JP 4492071 B2 JP4492071 B2 JP 4492071B2 JP 2003321333 A JP2003321333 A JP 2003321333A JP 2003321333 A JP2003321333 A JP 2003321333A JP 4492071 B2 JP4492071 B2 JP 4492071B2
Authority
JP
Japan
Prior art keywords
wiring
resist
plating
forming
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003321333A
Other languages
English (en)
Other versions
JP2005093513A (ja
Inventor
秀樹 東谷
武雄 安保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003321333A priority Critical patent/JP4492071B2/ja
Publication of JP2005093513A publication Critical patent/JP2005093513A/ja
Application granted granted Critical
Publication of JP4492071B2 publication Critical patent/JP4492071B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は微細な配線を備え、インナービアホール接続により配線が電気的に接続された配線基板の製造方法に関するものである。
従来の多層配線基板の層間接続の主流となっていたスルーホール内壁の金属めっき導体に代えて、多層プリント配線基板の任意の電極を任意の配線パターン位置において層間接続できるインナー貫通孔接続法すなわち全層IVH構造樹脂多層基板と呼ばれるものがある。
この全層IVH構造樹脂多層基板として図14(a)〜(h)、図15(a)〜(c)に示すような工程で製造される構成が従来から提案されている。
まず、図14(a)に示す1401は電気絶縁性基材である。次に図14(b)に示すように電気絶縁性基材1401の両側に保護フィルム1402をラミネート加工によって貼り付ける。続いて、図14(c)に示すように電気絶縁性基材1401と保護フィルム1402の全てを貫通する貫通孔1403をレーザー等によって形成する。次に図14(d)に示すように貫通孔1403に導電性ペースト1404を充填した後、図14(e)に示すように両側の保護フィルム1402を剥離する。この状態で図14(f)に示すように両側から箔状の配線材料1405を積層し、図14(g)に示す工程で配線材料1405を加熱加圧することにより電気絶縁性基材1401に接着させる。この加熱加圧工程によって導電性ペースト1404は厚み方向に圧縮され、この圧縮によって導電性ペースト1404内の導電粒子が高密度に接触し、同時に配線材料1405と導電性ペースト1404の電気的接続も実現されることとなる。次に、図14(h)に示すように配線材料1405をパターニングすることによって両面配線基板が完成する。
図15(a)〜(c)は図14(f)〜(h)の貫通孔近傍を拡大して示した図である。図15には配線材料1405を加熱加圧によって電気絶縁性基材1401に接着する際、導電性ペースト1404が圧縮され導電性ペースト1404内の導電粒子が高密度に接触する様子を示してある。
上記した構成の配線基板において貫通孔の径をさらに小さくした場合には、貫通孔面積に反比例して配線材料1405と導電性ペースト1404内の導電粒子との接触点が減少し、貫通孔における電気的接続性を確保することが困難となる。このような小径の貫通孔において電気的接続を確保する手段としては、配線材料1405をめっきによって電気絶縁性基材1401上に直接形成し、導電性ペースト1404内の導電粒子と配線材料1405の結合を強める構成としている。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1、特許文献2が知られている。
特開平06−268345号公報 特開2001−308534号公報
しかしながら、上記したような箔状の配線材料1405を加熱加圧工程で電気絶縁性基材1401に接着し、導電性ペースト1404との電気的接続を確保する従来例においては、微細な配線を形成するために配線材料1405の厚みを薄くする必要がある。薄い箔状の配線材料1405は製造工程中の搬送等でしわ、折れ曲がりが発生しやすくハンドリングが困難であるという課題がある。また、一般的に配線基板に用いられる箔状の配線材料1405には電気絶縁性基材1401との密着強度を確保するために、凹凸形状を付与する処理がなされている。このような構成のもとで箔厚みを薄くする場合、こぶ形状部分の厚みも合わせて薄くする必要があり、結果としてアンカー効果を得にくい形状となり、電気絶縁性基材1401との密着を確保することが困難となる。
合わせて、上記構成および製造方法で貫通孔の径を小さくすると、貫通孔面積に反比例して配線材料1405と導電性ペースト1404内の導電粒子との接触点が減少する。実際、配線材料1405と導電性ペースト1404の界面における電気的接続は、配線材料1405と導電性ペースト1404内の導電粒子の接触によって確保されており、接触点が減少することによって、初期の接続抵抗値が高い部分が発生し、初期の接続抵抗値のばらつきが大きくなるという問題が生じる。また、初期の接続抵抗値が高い部分については、温度サイクル試験やプレッシャークッカー試験などの信頼性試験で、接続抵抗値が変動する現象が見られる。
一方、上記構成における配線材料1405をめっきによって電気絶縁性基材1401上に直接形成し、導電性ペースト1404内の導電粒子と配線材料1405の結合を強める場合については、めっき形成の際に前処理として行われるPd触媒処理が配線基板上に微量残存するという課題がある。この残存するPd処理が隣り合う配線間の距離を短くする場合に絶縁性の不具合を引き起こし、20μm以下の配線間距離を形成していく場合に微細化限界が生じる。
本発明は、上記した問題を解決し、微細配線形成と安定した層間接続形成を両立した配線基板を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を有する。
本発明の請求項1に記載の発明は、特に、熱硬化性樹脂を含む電気絶縁性基材に貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電粒子と熱硬化性樹脂からなる導電性ペーストを充填するペースト充填工程と、前記電気絶縁性基材と前記導電性ペーストを加熱加圧し硬化する熱プレス工程と、前記電気絶縁性基材に付着するとともに前記導電性ペースト内の導電粒子と電気的に接続する配線を真空成膜法によって形成する薄膜配線形成工程と感光性めっきレジストによりレジストパターンを形成するめっきレジスト形成工程と、前記レジストパターンより露出した前記配線材料部にめっきによって金属層を前記薄膜配線形成工程にて形成した配線よりも厚く形成するめっき工程と、前記感光性めっきレジストを除去するめっきレジスト除去工程と、感光性エッチングレジストによりレジストパターンを形成するエッチングレジスト形成工程と、前記感光性エッチングレジストより露出した前記配線材料部を溶解するエッチング工程と、前記感光性エッチングレジストを除去するエッチングレジスト除去工程とを備えた配線基板の製造方法であり、これにより、配線材料を真空成膜法によってエネルギーを持った粒子として配線基板上に付着させるために、配線材料を貫通孔に形成された導電体と強固に結合させることが可能となり、層間接続信頼性に優れた配線基板を提供することが可能となる。さらに、真空成膜法によれば緻密な配線材料を薄い厚みで、付着強度を確保しつつ形成することができ、結果として微細配線を容易に形成することができるのである。また、真空成膜法によれば、Pd触媒処理を施さずに配線材料が形成できるので、微細配線を形成した場合の絶縁不具合を誘発することもない。
本発明の請求項2に記載の発明は、特に、熱プレス工程は電気絶縁性基材の一方に金属箔を貼り付け、導電性ペースト内の導電粒子と電気的に接続して配線を形成する請求項に記載の配線基板の製造方法であり、これにより、配線基板の一方の配線密着強度をアンカー効果によって十分確保することができる。その結果として、本発明の配線基板をマザーボードに実装する際のように、配線に多大な実装ストレスがかかる場合に実装部分での配線信頼性を確保することができるのである。
本発明の請求項3に記載の発明は、特に、片側にめっき電極が形成された電気絶縁性基材に貫通孔を形成し貫通孔の底部に前記めっき電極を露出させる貫通孔形成工程と、前記貫通孔をめっきで金属体を充填するめっき充填工程と、前記電気絶縁性基材に付着するとともに前記金属体と電気的に接続する配線を真空成膜法によって形成する薄膜配線形成工程と、感光性めっきレジストによりレジストパターンを形成するめっきレジスト形成工程と、前記レジストパターンより露出した前記配線材料部にめっきによって金属層を前記薄膜配線形成工程にて形成した配線よりも厚く形成するめっき工程と、前記感光性めっきレジストを除去するめっきレジスト除去工程と、感光性エッチングレジストによりレジストパターンを形成するエッチングレジスト形成工程と、前記感光性エッチングレジストより露出した前記配線材料部を溶解するエッチング工程と、前記感光性エッチングレジストを除去するエッチングレジスト除去工程とを備えた配線基板の製造方法であり、これにより、導電体としてめっきによって形成された金属体を用いることができるので、導電体の比抵抗を小さくすることが可能となると共に、導電体と薄膜配線との接触面積を広く確保することができるので電気的接続信頼性に優れた配線基板を提供することができる。
薄膜配線の部品実装部上にめっきによる金属層を設けることにより、半田実装の際に半田が配線材料中に拡散し薄膜配線の付着界面へ達するのを抑制することができる。結果として、薄膜配線の密着性、導電体との接続性を劣化させることがなく、配線基板の信頼性を確保することができるのである。また、前記金属層によって実装される部品と基板間の距離を長くとることで、実装部への応力集中を緩和させ、電子部品の実装信頼性を向上させることができる。
合わせて、この製造方法によれば、めっきによる金属層を貫通孔上に形成することができる。すなわち応力集中しやすい貫通孔上の配線を厚くすることができ、結果として配線材料の破壊を抑制することができるのである。
本発明の請求項4に記載の発明は、特に、薄膜配線形成工程は基板表面全体に真空成膜法によって配線材料を形成する真空成膜工程と、前記配線材料上にめっきにて金属層を形成するめっき工程と、感光性レジストによりレジストパターンを形成するレジスト形成工程と、前記感光性レジストより露出した配線材料をエッチングによって除去するエッチング工程と、前記感光性レジストを除去するレジスト除去工程とを備える請求項1または3のいずれかに記載の配線基板の製造方法であり、これにより、配線材料の密着性、導電体の接続性については薄膜配線を用いることで確保しつつ、真空成膜法のデメリットである生産性については、めっきによって補完することができ、結果として生産性に優れた方法で本発明の配線基板を提供することができる。
本発明の請求項5に記載の発明は、特に、薄膜配線形成工程は基板表面全体に真空成膜法によって配線材料を形成する真空成膜工程と、感光性レジストによりレジストパターンを形成するレジスト形成工程と、前記感光性レジストより露出した前記配線材料部にめっきによって金属層を形成するめっき工程と、前記感光性レジストを除去するレジスト除去工程と、基板表面に露出した配線材料を除去する全面エッチング工程とを備える請求項1または3のいずれかに記載の配線基板の製造方法であり、これにより配線材料の密着性、導電体との接続性については薄膜配線を用いることで確保しつつ、配線厚みを確保した微細配線を形成することが可能となる。
以上のように、本発明によれば配線材料を真空成膜法によってエネルギーを持った粒子として配線基板上に付着させるために、配線材料を導電体と強固に結合させることが可能となり、層間接続信頼性に優れた配線基板を提供することが可能となる。さらに、真空成膜法によれば緻密な配線材料を薄い厚みで、付着強度を確保しつつ形成することができ、結果として微細配線を容易に形成することができるのである。また、真空成膜法によれば、Pd触媒処理を施さずに配線材料が形成できるので、微細配線を形成した場合の絶縁不具合を誘発することもない。
以上の効果から、本発明によれば、微細配線形成と安定した層間接続形成を両立することにより、層間接続信頼性が高く、接続抵抗値にばらつきの少ない配線基板ができるという効果を奏するものである。
以下、本発明の実施の形態について、図面を参照しながら説明する。尚、実施の形態では本発明の配線基板として両面配線基板を例に説明するが、配線基板の構造はこれに限定されるものではなく、多層配線基板の少なくとも一層に本発明の配線基板を用いることでも同様の効果を発揮することができる。
(実施の形態1)
本発明の一実施の形態について、図を用いて説明する。
図1に示すように、本実施の形態にかかる配線基板は電気絶縁性基材101の両面に薄膜配線102が形成された構成のいわゆる両面配線基板である。
電気絶縁性基材101としては、ガラス繊維、アラミド繊維等にエポキシ、ポリイミド、PPE、BTレジン等の樹脂を含浸させた複合材料、ポリイミド等の樹脂フィルムの両側に接着剤が形成された複合材料、ポリイミド、アラミド、液晶ポリマー等の多孔質樹脂に樹脂を含浸させた複合材料を用いることができる。
また、この電気絶縁性基材101の熱膨張係数は樹脂にフィラを含浸させることで制御することができ、フィラとしては、アルミナ、シリカ等の無機フィラが用いられる。配線材料として銅を用いた場合、銅は延性に優れた材料であるので電気絶縁性基材101の熱膨張係数を2〜50ppm/℃の間に制御することで、熱衝撃試験における配線材料の破断を抑制することができた。
図1に示した薄膜配線102は電気絶縁性基材101に設けられた貫通孔103に充填された導電体104を介して電気的に配線基板の表裏面で接続されている。
薄膜配線102は真空成膜法によって形成された配線であり、真空蒸着、スパッタ、イオンプレーティング等に代表されるような真空中で配線材料をエネルギーをもった粒子として飛散させ電気絶縁性基材101の上に付着させる製造方法によって形成されるものである。この製造方法によれば、配線材料をエネルギーを持った粒子として配線基板上に付着させるために、配線材料を導電体104と強固に結合させることが可能となり、貫通孔での層間接続信頼性に優れた配線基板を提供することが可能となる。さらに、真空成膜法によれば緻密な配線材料を薄い厚みで、付着強度を確保しつつ形成することができ、結果として微細配線を容易に形成することができるのである。一例として、1μm厚みの配線材料で10μmピッチの配線形成を行うことができた。また、真空成膜法によれば、Pd触媒処理を施さずに配線材料が形成できるので、微細配線を形成した場合の絶縁不具合を誘発することもない。
この薄膜配線102の材料としては前述したように銅を用いることが一般的であるが、金属材料の比抵抗を低く抑える必要がない場合には、Al等の他金属材料を用いても構わない。また、薄膜配線102と電気絶縁性基材101との界面にCr、Ni、Tiおよびこれらの金属化合物を真空成膜法によって形成された密着層を形成すると、薄膜配線102の密着性をより向上させることができる。
図1に示した導電体104は銅、銀等の金属導電粒子と熱硬化性樹脂成分から構成される導電性ペーストを用いることができる。導電体104として導電性ペーストを用いた場合には、導電性ペースト内部では導電粒子が立体的に高密度に接触しているため、応力によって導電粒子の位置が変化したとしても電気的接続の状態を劣化させることがない。つまり、熱衝撃等による寸法変化に対して安定な電気的接続を実現することができるのである。
また、導電体104として、めっきによって形成された金属体を用いることができる。導電体104としてめっきによって形成された金属体を用いることで、導電体104の比抵抗を小さくすることが可能となると共に、導電体104と薄膜配線102との接触面積を広く確保することができるので電気的接続信頼性に優れた配線基板を提供することができる。
ここで、本配線基板の製造工程について、図6(a)〜(j)を参照しながら説明する。
まず、図6(a)に示した電気絶縁性基材601は前述した材料を用いることができるが、被圧縮性の特徴を備えたものがより好ましい。つまり、厚み方向に圧縮を加えることでその寸法が収縮する電気絶縁性基材601である。収縮の程度については、電気絶縁性基材601中に形成する空孔を制御することで調整することができる。このような特徴を持つ電気絶縁性基材601の材料としては、織布・不織布等の繊維のペーパーに樹脂を含浸させたものを用いることができ、含浸の際に空孔も同時に形成されることとなる。ペーパーとしてアラミド繊維を主成分とする不織布ペーパーを用い樹脂としてエポキシを主成分とする熱硬化性樹脂を用いれば、電気絶縁性基材601内の空孔を均一に効率良く形成することができ、被圧縮性の高い絶縁性基材を得ることができるが、含浸の際の空孔を制御すれば、ガラス織布に熱硬化性樹脂を含浸したいわゆるガラスエポキシ基板でも同様の被圧縮性を得ることができる。
次に図6(b)に示すように電気絶縁性基材601の両面に保護フィルム602を形成する。保護フィルム602はPETやPENを主成分とするフィルムをラミネートによって電気絶縁性基材601の両面に貼り付けるのが簡便で生産性のよい製造方法である。
次に図6(c)に示すように保護フィルム602、電気絶縁性基材601を貫通する貫通孔603を形成する。貫通孔603はパンチ加工、ドリル加工、レーザー加工によって形成することができるが、炭酸ガスレーザーやYAGレーザーを用いれば小径の貫通孔603を短時間で形成することができ生産性に優れた加工を実現できる。
レーザー加工によって貫通孔603を形成する場合には、フォーカス等の加工条件を変えることで容易に貫通孔603の壁面をテーパー形状にすることができる。このように貫通孔603の壁面をテーパー形状にすることでレーザーフォーカス径より小径の貫通孔603を実現でき、高密度配線が必要な基板表面側を小径とすることで、配線基板の配線密度を高めることができる。
また、この貫通孔603の壁面に凹凸形状を設けることがより好ましい。貫通孔603の壁面に凹凸形状を設けることで、後の工程で貫通孔603に充填される導電体604と貫通孔603の壁面の密着強度をアンカー効果により向上させることができ、導電体604の脱落を抑制することができるのである。この凹凸形状は過マンガン酸塩類水溶液等の粗化液に浸漬して薬液により形成することができる。また、プラズマエッチング処理によって微細な凹凸を形成することもできる。電気絶縁性基材601として樹脂と繊維の複合材料を用い、貫通孔加工としてレーザー加工を用いる場合には、加工エネルギーを制御することで、繊維と樹脂のレーザー加工性の差を用いてレーザー加工時に貫通孔603の壁面に凹凸形状を形成することができ生産性に優れる。一例としてガラスエポキシ基板にレーザー加工をする場合には、レーザー加工エネルギーを下げていくと、ガラス繊維は樹脂に比べてレーザー加工性が悪いために、貫通孔603の壁面に複数のガラス繊維凸部を形成することができるのである。
続いて図6(d)に示すように貫通孔603に導電体604として導電性ペーストを充填する。導電体604は前述のように銅、銀等の金属導電粒子と熱硬化性樹脂成分から構成される。このとき、保護フィルム602は導電体604が電気絶縁性基材601の表面に付着するのを防ぐ保護の役割と導電体604の充填量を確保する役割を果たす。また導電体604として用いた導電性ペーストは印刷による充填が可能なため、生産性に優れているという利点も有する。
前記保護フィルム602を剥離することで、図6(e)に示す状態を得る。導電体604は保護フィルム602によって充填量を確保している。つまり、導電体604は保護フィルム602の厚み程度の高さ分だけ電気絶縁性基材601の表面より突出した状態となっている。
上記した保護フィルム602を剥離した後図6(f)に示すように電気絶縁性基材601の両面にプレスシート605を介し加熱加圧によって導電体604を圧縮する。
充填後、導電体604としての導電性ペースト内の導電粒子間に樹脂成分が多く存在し、充分な電気的接続が確保されていない。これに対して図6(g)に示すようにプレスシート605を介して加熱加圧工程を加えることで、導電体604に圧縮が加わり導電体604の導電粒子が密に接触することとなり導電体604の電気的接続を確保することができる。
次に両側のプレスシート605を除去すると図6(h)に示すような状態が得られる。プレスシート605としては、耐熱フィルムの表面に離形処理を施したフィルムを用いることができる。この場合はプレスシート605を機械的に剥離することになる。また、プレスシート605として、導電体604内の導電粒子とは異なる材料の金属箔を用いることができる。この場合は金属箔のみをエッチングによって除去することが可能となる。金属箔をエッチングする薬品を選ぶことによって、導電体604の導電粒子を浸食することなくプレスシート605を除去することができる。また、プレスシート605を化学的に除去することで導電体604に機械的ストレスを付与しないので、工程中に導電体604の導電状態を劣化させることがない。
引き続き図6(i)に示すように、露出された導電体604と結合する薄膜配線606を真空成膜法によって形成する。真空成膜法とは前述のように、真空蒸着、スパッタ、イオンプレーティング等に代表されるような、真空中で配線材料をエネルギーをもった粒子として飛散させ基板上に付着させる製造方法である。このような製造方法によれば、薄膜配線606を貫通孔603に形成された導電体604と強固に結合させることが可能となり、貫通孔603での層間接続信頼性に優れた配線基板を提供することが可能となる。
この薄膜配線606の材料としては銅を用いることが一般的であり0.5μmから5μmの厚みで形成される。0.5μm以下では配線の破断強度が不十分であり、貫通孔603と電気絶縁性基材601の境界で破断を生じ、5μm以上ではエッチングによる30μmピッチ以下の微細配線の形成が困難となる。
また、前述したように薄膜配線606と電気絶縁性基材601との界面にCr、Ni、Tiおよびこれらの金属化合物を真空成膜法によって形成された密着層を形成すると、薄膜配線606の密着性をより向上させることができる。
また、真空成膜法によって薄膜配線606を形成する前処理として、電気絶縁性基材601の表面を機械研磨し、導電体604の表面に導電粒子の露出面積を広げると、導電体604と薄膜配線606との電気的接続性を向上させることができる。
また、薄膜配線606を形成する前処理として、真空中でのプラズマ処理を施しても構わない。アルゴン、酸素プラズマ等を用いて基板表面を処理すると、導電粒子表面に部分的に薄く残存する樹脂皮膜を除去することができ、結果として貫通孔603での電気的接続性を向上させることができる。
引き続き、感光性レジストを用いたパターンエッチングを行うと、図6(j)に示すような表面に微細配線を備えた、両面配線基板を形成することができる。一例として薄膜配線606として3μm厚みの銅を形成した場合には20μmピッチの微細配線を形成することができた。
また、本実施の形態にかかる配線基板は図8に示した製造工程でも形成することができる。以下図8(a)〜(f)に示した製造方法について説明する。尚、既に述べた製造方法と重複する部分については、説明を簡略化する。
図8(a)に示すように、電気絶縁性基材801の片側にめっき電極802が接着されている。このめっき電極802の形成は、プリプレグ状態の電気絶縁性基材801の片側のみにめっき電極802をプレスによって貼り付けても良いし、金属箔が電気絶縁性基材の両側に貼り付けられた、いわゆる金属張積層板の片面側をエッチングによって除去しても構わない。
次に、図8(b)に示したように、電気絶縁性基材801に穴底にめっき電極802が露出するように貫通孔803を形成する。この貫通孔803の形成は既に述べた例と同様にレーザー加工を用いるのが一般的である。レーザー加工の状態によっては、貫通孔803の底に電気絶縁性基材801の樹脂が残存する場合があり、レーザー加工後にプラズマもしくは薬液によってデスミアを実施することがより好ましい。また、この貫通孔803の壁面に凹凸形状を形成することが好ましいことは既に述べた例と同様である。
次に、図8(c)で示すように、貫通孔803に導電体804として電解めっきにて金属体を析出させる。電解めっきを施す際にめっき電極802にて電極を取っている。図示していないが、電解めっきを行う際に、めっき電極側には保護フィルムを形成し、めっき電極が電解液にさらされないようにしておく。また、電解めっきの際に貫通孔803部での電流密度が安定するように、電気絶縁性基材801周辺に銅板等にて電極を形成しておくと良い。また、このめっきによる金属体の形成方法としては電解銅めっきを用いることができる。
次に、片側のめっき電極802を除去すると図8(d)に示す状態が得られる。ここでめっき電極802と導電体804の材料を異なったものとし、めっき電極802のみを選択的にエッチングするのが簡便な方法である。例えば、めっき電極802として表面にジンケート処理を施したアルミ箔を用いることができる。ジンケート処理はアルミ上への電解めっきを安定して行うために形成している。ジンケート処理側を電気絶縁性基材801に貼り付けると、貫通孔803の底にジンケート処理が露出し、電解銅めっきを安定して行うことができる。もちろん、めっき電極802としてアルミ箔を用い貫通孔803への電解めっきの際にジンケート処理を行った後に電解銅めっきを行ってもよい。
貫通孔803への電解銅めっきの後、アルミを塩酸、水酸化ナトリウム水溶液等で除去すると貫通孔803に充填された銅を侵食することなく、めっき電極802を除去することができる。
引き続き、図8(e)に示すように露出された導電体804と結合する配線材料805を真空成膜法によって形成する。次に、前述の製造方法と同様に配線材料805を感光性レジストを用いてパターンエッチングし、薄膜配線806を形成すると図8(f)に示した両面配線基板を形成することができる。このように導電体804としてめっきによって形成された金属体を用いることで、導電体804の比抵抗を小さくすることが可能となると共に、導電体804と薄膜配線806との接触面積を広く確保することができるので電気的接続信頼性に優れた配線基板を提供することができる。
(実施の形態2)
本発明のさらに他の実施の形態について図を用いて説明する。
図4に示すように、本実施の形態にかかる配線基板は電気絶縁性基材401の片面に薄膜配線402が形成され、他面に金属箔を貼り付けることによって形成された配線403が形成された構成のいわゆる両面配線基板である。電気絶縁性基材401の両面の配線403は導電体404を介して電気的に接続している。この金属箔表面には複数の凹凸が形成されており、電気絶縁性基材401との密着に優れる。この金属箔を用いた配線にて実装パッドを形成すると、実装信頼性に優れる配線基板を提供することができる。
ここで、本実施の形態の配線基板の製造工程について、図7(a)〜(j)を参照しながら説明する。尚、既に述べた製造方法と重複する部分については説明を簡略化する。
図7(a)に示した電気絶縁性基材701の両面に保護フィルム702を貼り付けると図7(b)に示す状態となる。引き続き電気絶縁性基材701と保護フィルム702を貫通する貫通孔703をレーザー加工等によって形成すると図7(c)に示す状態が得られ、さらに貫通孔703に導電性ペースト704を保護フィルム702を印刷マスクとして充填すると図7(d)に示す状態となる。次に保護フィルム702を除去すると、電気絶縁性基材701より導電性ペースト704が突出した図7(e)に示した状態が得られる。
次に、図7(f)に示すように電気絶縁性基材701の片側面にプレスシート705、片側面に銅箔等の配線材料706を配置し、プレスによって加熱加圧すると図7(g)に示す状態となる。この状態は、既に述べた図6(g)の状態と片側に配線材料706が接着されている点で異なっている。このプレス工程の際に導電性ペースト704が圧縮され、貫通孔703内での電気的接続が確保されるのである。次に、電気絶縁性基材701の片面に形成されているプレスシート705を除去すると図7(h)の状態が得られる。
さらに、プレスシート705を除去することで導電体が露出した面に、配線材料707を真空成膜法によって形成すると図7(i)に示す状態が得られる。次に真空成膜によって形成された配線材料707と銅箔によって形成されている配線材料706をパターンエッチングすると図7(j)に示す状態が得られる。このパターンエッチングの際に、配線材料706と配線材料707の厚みが異なるので配線基板の表裏面でエッチング条件の設定を異なるものとすることは言うまでもない。
上記した配線基板の製造方法によれば、簡便な方法で配線基板の表裏面で密着強度、厚みの異なる配線を形成することが可能となる。
なお、配線材料706と導電性ペースト704の電気的接続は、導電性ペースト704内の導電粒子と配線材料706との接触によって確保されており、真空成膜法によって形成された薄膜配線708と導電性ペースト704内の導電粒子との結合に比べると接続性に劣るものとなっている。そこで、前述のように貫通孔703の壁面にテーパー形状を設け、配線材料706と接続する側の貫通孔703の径を大きくとることが、導電粒子と配線材料706の接触点数を増やし接続信頼性を向上させるという点でより好ましい。
なお、詳細な説明は省略するが、本実施の形態で示した配線基板706は、図8の製造方法において示しためっき電極802を銅箔等の配線材料805によって形成し、図8(c)で示しためっき形成工程の後に、薄膜配線806となる配線材料805を片側にのみ真空成膜法によって形成し、図7(j)に示した工程と同様に表裏面で厚みの異なる配線材料706をパターンエッチングすることによっても形成することができる。
(実施の形態3)
本発明のさらに他の実施の形態について図を用いて説明する。
図2に示すように、本実施の形態にかかる配線基板は電気絶縁性基材201の両面に薄膜配線202が形成された構成の両面配線基板である。配線基板の表裏面の配線は導電体205にて電気的に接続されている。
図2に示すように前記薄膜配線202の貫通孔上にはめっきによって形成した金属層204が形成されており、薄膜配線202に比べて配線厚みが厚い構成となっている。前記貫通孔に充填された導電体205と電気絶縁性基材201は異種材料であるために、熱膨張等による厚み方向の寸法変化が異なる。すなわち、貫通孔上に形成された配線材料には信頼性試験等において応力が集中しやすい状態となっている。そこで、めっきによる金属層204を貫通孔上に形成することで、応力集中による配線材料の破壊を抑制することができるのである。
また、前記薄膜配線202の部品実装部上にはめっきによって形成した金属層203が形成されている。一般的に電子部品を実装する際に半田を用いるが、本構成によれば、薄膜配線202の部品実装部上に金属層203を設けているので、半田実装の際に半田が配線材料中に拡散し薄膜配線の付着界面へ達するのを抑制することができる。つまり、薄膜配線202の密着性、導電体205との接続性を劣化させることがなく、結果として配線基板の信頼性を確保することができるのである。また、前記金属層204、203によって実装される部品と基板間の距離を長くとることで、実装部への応力集中を緩和させ、電子部品の実装信頼性を向上させることができる。
ここで、本実施の形態の配線基板の製造工程について、図9(a)〜(e)を参照しながら説明する。図9に示す製造工程は、配線基板製造工程のなかで、配線形成に関する工程のみを示したものであり、配線形成にいたる製造方法については、図6、図8に示した製造方法を用いることができる。具体的には図9(a)には、図6(i)、図8(e)に示した例と同様の電気絶縁性基材901の表面に配線材料902を真空成膜法によって形成した状態を示しており、配線形成工程が図6、図8に示した例と異なる。
以下に、図9(a)〜(e)に示した工程を詳細に説明する。尚、既に述べた製造方法と重複する部分については説明を簡略化することにする。
図9(a)に示したのは、電気絶縁性基材901の表面に配線材料902が真空成膜法によって形成された状態であり、電気絶縁性基材901に形成された導電体903が配線材料902に電気的に接続されている。引き続き、配線材料902上に感光性レジストを形成し、露光現像を経てレジストパターン904を形成すると図9(b)に示した状態となる。感光性レジスト材料としては、液状レジストとドライフィルムタイプのレジストを用いることができるが、めっき厚として10μm程度を形成する場合には、感光性レジストを厚く形成する必要があり、ドライフィルムタイプを用いる方が生産性に優れる点で好ましい。
次に、レジストパターン904より露出した配線材料部分に電解めっきにて銅めっきを形成すると図9(c)に示す状態となり、レジストパターン904を除去すると図9(d)の状態となる。この状態では電気絶縁性基材901の全面に真空成膜法によって形成された配線材料902が残っている。次に、再度、感光性レジストを形成し、露光現像を経てパターンエッチングを行い、レジスト除去を行うと図9(e)に示した両面配線基板が得られる。
ここで用いる感光性レジストは既にめっきによって形成されたパターンの段差を被覆する必要があり、液状レジストを用いることが好ましく、スプレーコーターを用いれば薄いレジスト厚みで段差被覆性を確保することができる。ここで述べた、感光性レジストを薄く形成することは、感光性レジストでファインパターンを形成する上で重要な因子である。
上記したような製造方法を用いることで、配線基板上の微細な薄膜配線パターンと実装用の配線パターンの両方を形成することができるのである。
また、上記した製造方法を用い、真空成膜によって形成する配線材料を抵抗材料503に置き換えることで図5に示した配線基板の構造を得ることができる。抵抗材料503としては、NiCr、TaN、TiN、Pt等を用いることができるが、抵抗材料503の材料はこれに限定されるものではなく、所望の抵抗値に合致する抵抗材料503を選択すればよい。また、図5に示した例では電気絶縁性基材501上に抵抗材料503が露出した部分が設けられ、抵抗体を形成している。抵抗材料503の上には配線材料として機能するめっき金属層502が形成されている。
本構造によれば、簡便な方法で配線基板上に抵抗体を作り込むことが可能となり、結果として部品実装点数を減らし、電子部品の実装体を小型化することができるのである。
(実施の形態4)
本発明のさらに他の実施の形態について図を用いて説明する。
図3に示すように、本実施の形態にかかる配線基板は電気絶縁性基材301の両面に薄膜配線302が形成され、さらにその薄膜配線302の上にめっきによる金属層303が形成された両面配線基板である。配線基板の表裏面の配線は既に述べた例と同様に導電体304にて電気的に接続されている。薄膜配線302上の全面にめっきによる金属層303が形成されているという点が実施の形態3で述べた例と異なるところである。
一般に真空成膜法による配線材料形成については、真空設備を用いるので高価な設備が必要となると共に成膜処理速度を上げることが困難であり、配線材料のすべてを真空成膜法によって形成することは生産性の点で不利である。そこで本実施の形態に示した配線基板の構成では、密着性、導電体との接続性については薄膜配線302を用いることで確保しつつ、配線強度、真空成膜法のデメリットである生産性については、めっきによって補完することができるのである。
ここで、本実施の形態の配線基板の製造工程について、図10(a)〜(e)を参照しながら説明する。既に述べた実施の形態3と同様に、図10に示す製造工程は、配線基板製造工程のなかで配線形成に関する工程のみを示したものであり配線形成にいたる製造方法については、図6、図8に示した製造方法を用いることができる。具体的には図10(a)には、図6(i)、図8(e)に示したのと同様の電気絶縁性基材1001の表面に配線材料を真空成膜法によって形成した状態を示しており、配線形成工程が図6、図8に示した例と異なる。
以下に、図10(a)〜(e)に示した工程を詳細に説明する。尚、既に述べた製造方法と重複する部分については説明を簡略化することにする。
図10(a)に示したのは、電気絶縁性基材1001の表面に配線材料1002が真空成膜法によって形成された状態であり、電気絶縁性基材1001に形成された導電体1003が電気的に接続されている。ここで、配線材料1002については、単独で配線としての強度を確保する必要がなく、パターンめっきの給電層として機能する厚みであれば十分であり、一例として0.4μmの厚みで形成した。
引き続き、配線材料1002上に感光性レジストを形成し、露光現像を経てレジストパターン1004を形成すると図10(b)に示した状態となる。レジスト材料としてドライフィルムタイプを用いるほうが生産性に優れる点で好ましいのは既に述べた例と同様である。
次に、レジストパターン1004より露出した配線材料1002の部分に電解銅めっきにて金属層1005を形成すると図10(c)に示す状態となり、レジストパターン1004を除去すると図10(d)の状態となる。この状態では電気絶縁性基材1001の全面に真空成膜法によって形成された配線材料1002が残っている。ここで、必要な配線パターニングをすべてめっきによって行っているところが実施の形態3で示した例と異なるところである。つまり、微細配線の形成をパターンめっきによって行っているのである。
次に、基板表面に露出した薄膜配線部分を除去するために、図10(d)の状態から全面をスライスエッチングすると図10(e)に示した両面配線基板が得られる。
上記したような製造方法を用いることで、レジストパターニング工程がより少ない製造方法で配線基板上の微細な薄膜配線パターンと部品実装用の配線パターンの両方を形成することができるのである。
また、本実施の形態の配線基板については、図11(a)〜(e)に示す製造方法によっても形成することができる。図11に示した製造工程は、既に述べた実施の形態3と同様に配線基板製造工程のなかで配線形成に関する工程のみを示したものであり、配線形成にいたる製造方法については、図6、図8に示した製造方法を用いることができる。具体的には図11(a)には、図6(i)、図8(e)に示したのと同様の電気絶縁性基材1101の表面に配線材料1102を真空成膜法によって形成した状態を示しており、配線形成工程が図6、図8に示した例と異なる。
以下に、図11(a)〜(e)に示した工程を詳細に説明する。尚、既に述べた製造方法と重複する部分については説明を簡略化することにする。
図11(a)に示したのは、電気絶縁性基材1101の表面に配線材料1102が真空成膜法によって形成された状態であり、電気絶縁性基材1101に形成された導電体1103が配線材料1102に電気的に接続されている。この配線材料1102は上記した例と同様に単独で配線強度を確保する必要がなく0.4μmで形成した。引き続き全面に電解めっきにて金属層1104を形成すると図11(b)に示す状態となる。ここでの電解めっきはパターニングを行わず全面に形成するので、電解めっきの際の電流密度を均一制御することが容易であり、製造条件を厳密に管理することなく、均一なめっき厚みを確保することができ生産性に優れる方法である。
引き続き、金属層1104上に感光性レジストを形成し、露光現像を経てレジストパターン1105を形成すると図11(c)に示した状態となる。次にレジストパターン1105より露出した金属層1104、配線材料1102をエッチングすると図11(d)の状態が得られ、さらにレジストパターン1105を除去すると図11(e)に示す両面配線基板が得られる。
上記した配線基板の製造方法によれば、より生産性に優れる方法で本発明の配線基板を製造することができるのである。
また、図12に示すように、本発明にかかる配線基板上に半導体もしくは半導体パッケージ、チップ部品を実装することで1次実装体を形成し、それをさらにマザーボード1205に実装した電子部品の実装体を構成することもできる。図12に示した1201は本発明の配線基板であり、表面に格子状配列の外部接続端子をもつ半導体パッケージ1202が実装されており、この外部接続端子が配線基板1201の表層配線によって半導体パッケージ実装領域の外側に引き出されている。図12では半導体を実装する形態として半導体パッケージ1202を用いた例を示しているが、半導体の実装形態はこれに限定されるものではなく、ベアチップ等の実装方法を用いることもできる。
尚、図に示したマザーボード1205の構造は一般的な多層ガラスエポキシ基板の構造であるが、マザーボード1205の構造がこれに限定されるものでなく、全層IVH構造の樹脂多層基板、フレキシブル基板等を用いても同様の効果が得られることはいうまでもない。
この電子部品の実装体の構成によれば、本発明の配線基板1201が微細配線を備えているので、例えば、1000ピン以上の多ピン、0.3mm以下の狭ピッチの外部接続端子を有する半導体および半導体パッケージの端子の引き出しを本発明の配線基板1201の微細配線によって行うことができる。つまり、少ない層数で半導体の端子ピッチ変換を行うことができ、簡便な構成で高機能半導体素子を実装することが可能となる。
従来、格子状配列の外部接続端子をもつ半導体もしくは半導体パッケージを実装し、実装領域外へ外部接続端子を引き出す場合には、配線基板の配線微細化に限界があったために、配線基板の層数を多くし接続端子を引き出していた。このような用途に用いられるファイン配線基板は、多層化の際に工程が増えるのみならず、層間の高精度な位置合わせ等の技術課題があり製造が困難であった。これが、電子部品の実装体を構成する上での課題となっていた。
本発明の電子部品の実装体の構成によれば、半導体もしくは半導体パッケージが実装される配線基板が薄膜配線による微細配線を備えているために、配線基板の表層配線で半導体もしくは半導体パッケージの端子を引き出すことができ、配線基板の層数を抑え、簡便な構成で薄型の電子部品の実装体を提供することが可能となる。その結果、高機能半導体が実装された電子部品の実装体を生産性良く製造できるのである。
尚、マザーボード1205の配線ルールに合わせて配線基板1201におけるマザーボード1205の実装端子のピッチを広げた場合には、図12に示すように、配線基板1201上に半導体パッケージ1202以外のチップ部品を実装する領域が生まれ、この領域に電子部品1203を実装するとより高密度な実装体を形成することができる。
尚、本発明の実装体において、一例として半導体の端子をマザーボードレベルまで広げる際にマザーボードとほぼ同等サイズのインターポーザ基板を用い、またマザーボードに実装される周辺回路部品の略全部をこのインターポーザ基板に実装することができる。
尚、この電子部品の実装体において、前記1次実装体をマザーボード1205に実装する電気接続部1204には導電性ペーストを含むことがより好ましい。多ピンの半導体および半導体パッケージ1202の端子をマザーボード1205レベルの端子ピッチに端子変換する場合には、必然的に前記配線基板のサイズが大きくなることとなる。一方、マザーボード1205の価格と配線微細度には一般的に相関があり、微細な基板になるほど高価なものとなる。多ピン半導体を実装するマザーボード1205として安価な基板を採用する場合には、半導体および半導体パッケージ1202の端子ピッチとマザーボード1205の端子ピッチ差が顕著となり、1次実装体における配線基板サイズがますます大きくなることになる。このように大きな1次実装体をマザーボード1205に実装する場合には、マザーボード1205との熱膨張係数差に起因する多大な実装ストレスが、1次実装体とマザーボード1205との間の接合部にかかることとなる。
そこで、本発明による電子部品の実装体のように、導電性ペーストによって1次実装体をマザーボード1205に実装することで、接合部での応力緩和が実現され、1次実装体とマザーボード1205との実装信頼性を向上させることができるのである。
尚、この電子部品の実装体において、前記半導体もしくは半導体パッケージ1202の実装領域の前記配線基板部には、マザーボード1205との実装端子が2つ以上形成されていないことが好ましい。前記半導体もしくは半導体パッケージ1202の実装領域の前記配線基板部に、マザーボード1205との実装端子が2つ以上形成されている場合、この実装端子で前記配線基板をマザーボード1205の寸法変化に合わせて規制することになり、この実装端子間で直接的に前記半導体の実装部にストレスを与えることとなる。
そこで、本発明の電子部品の実装体の構成によれば、マザーボード1205との熱膨張係数差による実装ストレスが配線基板1201で緩和されるために、高い実装信頼性が要求される多ピン、狭ピッチ半導体もしくは半導体パッケージ1202の実装部へかかる実装ストレスを低減することができ、その結果実装信頼性に優れた電子部品の実装体を提供することが可能となる。
尚、図13に示すように、上記した電子部品の実装体において、前記半導体もしくは半導体パッケージ1202の実装領域における前記配線基板部には、電気信号を伝達しない導電体1301を備えた貫通孔が形成され、前記配線基板のマザーボード1205実装側において前記導電体と接続する配線によって放熱経路が形成されていることがより好ましい。この放熱経路はヒートパイプ1302等を経由して放熱装置に接続されるのである。
このような電子部品の実装体の構成によれば、高機能半導体の発熱に対して、実装体の厚みを厚くすることなく、簡便な配線基板構造で放熱を行うことができ、結果として携帯機器に求められる薄い実装厚みで、高機能半導体を安定動作させることができるのである。
本発明にかかる配線基板は、配線材料を真空成膜法によってエネルギーを持った粒子として配線基板上に付着させるために、配線材料を導電体と強固に結合させることが可能となり、層間接続信頼性に優れた配線基板を提供することが可能となる。さらに、真空成膜法によれば緻密な配線材料を薄い厚みで、付着強度を確保しつつ形成することができ、結果として微細配線を容易に形成することができるのである。また、真空成膜法によれば、Pd触媒処理を施さずに配線材料が形成できるので、微細配線を形成した場合の絶縁不具合を誘発することもない。
以上の効果から、本発明は微細配線形成と安定した層間接続形成を両立することが必要な配線基板等に有用である。
本発明の実施の形態1にかかる配線基板構成を示す断面図 本発明の実施の形態3にかかる配線基板構成を示す断面図 本発明の実施の形態4にかかる配線基板構成を示す断面図 本発明の実施の形態2にかかる配線基板構成を示す断面図 本発明の実施の形態3にかかる抵抗体を内蔵した配線基板構成を示す断面図 (a)〜(j)本発明の実施の形態1にかかる配線基板の製造方法を主要な工程毎に示す断面図 (a)〜(j)本発明の実施の形態2にかかる配線基板の製造方法を主要な工程毎に示す断面図 (a)〜(f)本発明の実施の形態1にかかる配線基板の製造方法を主要な工程毎に示す断面図 (a)〜(e)本発明の実施の形態3にかかる配線基板の製造方法を主要な工程毎に示す断面図 (a)〜(e)本発明の実施の形態4にかかる配線基板の製造方法を主要な工程毎に示す断面図 (a)〜(e)本発明の実施の形態4にかかる配線基板の製造方法を主要な工程毎に示す断面図 本発明の配線基板を用いた電子部品の実装体の構成を示す断面図 本発明の配線基板を用いた電子部品の実装体の構成を示す断面図 (a)〜(h)従来の配線基板の製造方法の主要工程を示す断面図 (a)〜(c)従来の配線基板の製造方法の主要工程を示す断面図
101 電気絶縁性基材
102 薄膜配線
103 貫通孔
104 導電体
201 電気絶縁性基材
202 薄膜配線
203 金属層
204 金属層
301 電気絶縁性基材
302 薄膜配線
303 金属層
304 導電体
401 電気絶縁性基材
402 薄膜配線
403 配線
404 導電体
501 電気絶縁性基材
502 めっき金属層
503 抵抗材料
601 電気絶縁性基材
602 保護フィルム
603 貫通孔
604 導電体
605 プレスシート
606 薄膜配線
701 電気絶縁性基材
702 保護フィルム
703 貫通孔
704 導電性ペースト
705 プレスシート
706 配線材料
707 配線材料
708 薄膜配線
801 電気絶縁性基材
802 めっき電極
803 貫通孔
804 導電体
805 配線材料
806 薄膜配線
901 電気絶縁性基材
902 配線材料
903 導電体
904 レジストパターン
1001 電気絶縁性基材
1002 配線材料
1003 導電体
1004 レジストパターン
1005 金属層
1101 電気絶縁性基材
1102 配線材料
1103 導電体
1104 金属層
1105 レジストパターン
1201 配線基板
1202 半導体パッケージ
1203 電子部品
1204 電気接続部
1205 マザーボード
1301 導電体
1302 ヒートパイプ
1401 電気絶縁性基材
1402 保護フィルム
1403 貫通孔
1404 導電性ペースト
1405 配線材料

Claims (5)

  1. 熱硬化性樹脂を含む電気絶縁性基材に貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電粒子と熱硬化性樹脂からなる導電性ペーストを充填するペースト充填工程と、前記電気絶縁性基材と前記導電性ペーストを加熱加圧し硬化する熱プレス工程と、前記電気絶縁性基材に付着するとともに前記導電性ペースト内の導電粒子と電気的に接続する配線を真空成膜法によって形成する薄膜配線形成工程と、感光性めっきレジストによりレジストパターンを形成するめっきレジスト形成工程と、前記レジストパターンより露出した前記配線材料部にめっきによって金属層を前記薄膜配線形成工程にて形成した配線よりも厚く形成するめっき工程と、前記感光性めっきレジストを除去するめっきレジスト除去工程と、感光性エッチングレジストによりレジストパターンを形成するエッチングレジスト形成工程と、前記感光性エッチングレジストより露出した前記配線材料部を溶解するエッチング工程と、前記感光性エッチングレジストを除去するエッチングレジスト除去工程とを備えた配線基板の製造方法。
  2. 熱プレス工程は電気絶縁性基材の一方に金属箔を貼り付け、導電性ペースト内の導電粒子と電気的に接続して配線を形成する請求項に記載の配線基板の製造方法。
  3. 片側にめっき電極が形成された電気絶縁性基材に貫通孔を形成し貫通孔の底部に前記めっき電極を露出させる貫通孔形成工程と、前記貫通孔をめっきで金属体を充填するめっき充填工程と、前記電気絶縁性基材に付着するとともに前記金属体と電気的に接続する配線を真空成膜法によって形成する薄膜配線形成工程と、感光性めっきレジストによりレジストパターンを形成するめっきレジスト形成工程と、前記レジストパターンより露出した前記配線材料部にめっきによって金属層を前記薄膜配線形成工程にて形成した配線よりも厚く形成するめっき工程と、前記感光性めっきレジストを除去するめっきレジスト除去工程と、感光性エッチングレジストによりレジストパターンを形成するエッチングレジスト形成工程と、前記感光性エッチングレジストより露出した前記配線材料部を溶解するエッチング工程と、前記感光性エッチングレジストを除去するエッチングレジスト除去工程とを備えた配線基板の製造方法。
  4. 薄膜配線形成工程は基板表面全体に真空成膜法によって配線材料を形成する真空成膜工程と、前記配線材料上にめっきにて金属層を形成するめっき工程と、感光性レジストによりレジストパターンを形成するレジスト形成工程と、前記感光性レジストより露出した配線材料をエッチングによって除去するエッチング工程と、前記感光性レジストを除去するレジスト除去工程とを備える請求項またはのいずれかに記載の配線基板の製造方法。
  5. 薄膜配線形成工程は基板表面全体に真空成膜法によって配線材料を形成する真空成膜工程と、感光性レジストによりレジストパターンを形成するレジスト形成工程と、前記感光性レジストより露出した前記配線材料部にめっきによって金属層を形成するめっき工程と、前記感光性レジストを除去するレジスト除去工程と、基板表面に露出した配線材料を除去する全面エッチング工程とを備える請求項またはのいずれかに記載の配線基板の製造方法。
JP2003321333A 2003-09-12 2003-09-12 配線基板の製造方法 Expired - Fee Related JP4492071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003321333A JP4492071B2 (ja) 2003-09-12 2003-09-12 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003321333A JP4492071B2 (ja) 2003-09-12 2003-09-12 配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009205482A Division JP2009290233A (ja) 2009-09-07 2009-09-07 配線基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2005093513A JP2005093513A (ja) 2005-04-07
JP4492071B2 true JP4492071B2 (ja) 2010-06-30

Family

ID=34453050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003321333A Expired - Fee Related JP4492071B2 (ja) 2003-09-12 2003-09-12 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4492071B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089336B2 (ja) * 2007-10-29 2012-12-05 新光電気工業株式会社 パッケージ用シリコン基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059026A (ja) * 1998-08-13 2000-02-25 Sony Chem Corp 両面回路板の製造方法
JP2001015913A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 片面回路基板とその製造方法、および多層プリント配線板の製造方法
JP2001036244A (ja) * 1999-07-16 2001-02-09 Sony Corp 多層回路基板とその製造方法
JP2001119120A (ja) * 1999-10-22 2001-04-27 Sony Chem Corp フレキシブル配線板パッケージ及びその製造方法
JP2001168504A (ja) * 1999-12-10 2001-06-22 Nec Shizuoka Ltd 電子機器及びその製造方法
JP2002111148A (ja) * 2000-10-04 2002-04-12 Furukawa Electric Co Ltd:The 回路基板及び回路基板の製造方法
JP2003133669A (ja) * 2001-10-23 2003-05-09 Sony Corp 電子回路基板及びその製造方法
JP2003198086A (ja) * 2001-12-25 2003-07-11 Fujikura Ltd 回路基板及び積層回路基板並びにそれらの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226456A (ja) * 1993-04-23 1995-08-22 Nippon Micron Kk Icパッケージ及びその製造方法
JPH11251703A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059026A (ja) * 1998-08-13 2000-02-25 Sony Chem Corp 両面回路板の製造方法
JP2001015913A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 片面回路基板とその製造方法、および多層プリント配線板の製造方法
JP2001036244A (ja) * 1999-07-16 2001-02-09 Sony Corp 多層回路基板とその製造方法
JP2001119120A (ja) * 1999-10-22 2001-04-27 Sony Chem Corp フレキシブル配線板パッケージ及びその製造方法
JP2001168504A (ja) * 1999-12-10 2001-06-22 Nec Shizuoka Ltd 電子機器及びその製造方法
JP2002111148A (ja) * 2000-10-04 2002-04-12 Furukawa Electric Co Ltd:The 回路基板及び回路基板の製造方法
JP2003133669A (ja) * 2001-10-23 2003-05-09 Sony Corp 電子回路基板及びその製造方法
JP2003198086A (ja) * 2001-12-25 2003-07-11 Fujikura Ltd 回路基板及び積層回路基板並びにそれらの製造方法

Also Published As

Publication number Publication date
JP2005093513A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
JP4288266B2 (ja) 多層キャパシタ内蔵型のプリント基板の製造方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP4846258B2 (ja) 配線基板及びその製造方法
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP4192946B2 (ja) コンデンサを内蔵した多層配線板用材料、多層配線板用基板および多層配線板とこれらの製造方法
JP2010123829A (ja) プリント配線板とその製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP4396493B2 (ja) 配線基板の製造方法
JP2001144212A (ja) 半導体チップ
TW200421961A (en) Multi-layer wiring substrate and the manufacturing method thereof
JP4492071B2 (ja) 配線基板の製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP2004207338A (ja) 配線基板
JP2009290233A (ja) 配線基板とその製造方法
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
JP4349882B2 (ja) 配線基板および半導体装置
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP4429712B2 (ja) 基板前駆体の製造方法
JP3705573B2 (ja) 配線基板の製造方法
JP2003017618A (ja) 配線基板およびこれを用いた半導体装置
JP2006261658A (ja) 配線基板の製造方法及び配線基板
JP2002185134A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060623

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees