JPH07226456A - Ｉｃパッケージ及びその製造方法 - Google Patents
Ｉｃパッケージ及びその製造方法Info
- Publication number
- JPH07226456A JPH07226456A JP6086622A JP8662294A JPH07226456A JP H07226456 A JPH07226456 A JP H07226456A JP 6086622 A JP6086622 A JP 6086622A JP 8662294 A JP8662294 A JP 8662294A JP H07226456 A JPH07226456 A JP H07226456A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- package
- paste
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Abstract
(57)【要約】
【目的】 基板にバンプを一体形成し、バンプの欠落等
を防止するとともに、実装時の電気的短絡を防止したＩ
Ｃパッケージを提供する。 【構成】 基板１０に表面実装用のバンプ３０を形成し
たＩＣパッケージにおいて、前記基板１０の厚み方向に
透設して形成されたスルーホールに導電性あるいは電気
的絶縁性のぺースト２０が充填され、前記ぺースト２０
が前記スルーホールの一端から半球形状に突出して前記
スルーホール内に充填されたぺースト２０と一体に固化
してバンプ３０が形成され、該半球形のバンプ３０表面
に銅めっき等の導体めっき層２２が被着形成されたこと
を特徴とする。
を防止するとともに、実装時の電気的短絡を防止したＩ
Ｃパッケージを提供する。 【構成】 基板１０に表面実装用のバンプ３０を形成し
たＩＣパッケージにおいて、前記基板１０の厚み方向に
透設して形成されたスルーホールに導電性あるいは電気
的絶縁性のぺースト２０が充填され、前記ぺースト２０
が前記スルーホールの一端から半球形状に突出して前記
スルーホール内に充填されたぺースト２０と一体に固化
してバンプ３０が形成され、該半球形のバンプ３０表面
に銅めっき等の導体めっき層２２が被着形成されたこと
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はＩＣパッケージ及びその
製造方法に関し、より詳細には接続端子として基板に半
球形バンプを設けたＩＣパッケージ及びその製造方法に
関する。
製造方法に関し、より詳細には接続端子として基板に半
球形バンプを設けたＩＣパッケージ及びその製造方法に
関する。
【０００２】
【従来の技術】近年、ＩＣの急速な高速化、高機能化に
ともない、小型かつ多ピンで安価な、しかも信頼性の高
いＩＣパッケージが求められている。これに対し、ＰＧ
Ａ、ＴＡＢ、ＱＦＰ、ＢＧＡなど種々のパッケージが開
発されてきた。しかしながら、従来のＩＣパッケージは
製造コストや多ピン化の点で問題があった。
ともない、小型かつ多ピンで安価な、しかも信頼性の高
いＩＣパッケージが求められている。これに対し、ＰＧ
Ａ、ＴＡＢ、ＱＦＰ、ＢＧＡなど種々のパッケージが開
発されてきた。しかしながら、従来のＩＣパッケージは
製造コストや多ピン化の点で問題があった。
【０００３】
【発明が解決しようとする課題】たとえば、前記ＰＧＡ
は多ピン化が比較的容易であるものの、基板にピンを立
てる必要があることから製造コストがかかるという問題
がある。また、ＴＡＢは一括ボンディングによってイン
ナーボンディングできることから製造コスト的には有利
であるが、外周縁でしか接続できないため接続部の配線
パターンを微細に形成しなければならない。また、ボン
ディングの際に特殊な装置を必要とするという問題があ
る。また、ＱＦＰは接続端子の設置位置がパッケージの
周縁部のみに限定されるため、多ピンにする場合はパッ
ケージの外形寸法を大きくするかピンのピッチを狭くす
るしか手段がなく、多ピン化が制約されるという問題が
ある。
は多ピン化が比較的容易であるものの、基板にピンを立
てる必要があることから製造コストがかかるという問題
がある。また、ＴＡＢは一括ボンディングによってイン
ナーボンディングできることから製造コスト的には有利
であるが、外周縁でしか接続できないため接続部の配線
パターンを微細に形成しなければならない。また、ボン
ディングの際に特殊な装置を必要とするという問題があ
る。また、ＱＦＰは接続端子の設置位置がパッケージの
周縁部のみに限定されるため、多ピンにする場合はパッ
ケージの外形寸法を大きくするかピンのピッチを狭くす
るしか手段がなく、多ピン化が制約されるという問題が
ある。
【０００４】また、ＢＧＡは接続端子としてハンダボー
ルを使用し、基板面全体を接続端子の設置スペースにで
きることから好適に多ピン化が図れるが、実装時にハン
ダボールがつぶれてショートするおそれがあることや、
ハンドリング時にハンダボールが欠落するおそれがある
ことからＩＣボンディングや樹脂封止した後にハンダボ
ールを取り付けなければならないといった問題があっ
た。
ルを使用し、基板面全体を接続端子の設置スペースにで
きることから好適に多ピン化が図れるが、実装時にハン
ダボールがつぶれてショートするおそれがあることや、
ハンドリング時にハンダボールが欠落するおそれがある
ことからＩＣボンディングや樹脂封止した後にハンダボ
ールを取り付けなければならないといった問題があっ
た。
【０００５】本出願のＩＣパッケージはＢＧＡパッケー
ジと同様に基板にバンプを形成して成るものであるが、
基板にバンプを形成する方法としては上記のハンダボー
ルを取り付けるものの他、めっきを施したプラスチック
ボールを取り付けるといった方法もある。しかしなが
ら、従来のような別体で形成したボールを取り付けたパ
ッケージは、ボールの接合強度が不十分になることや、
きわめて小さな部品を取り扱うことから取扱いが煩雑で
あるといった問題があった。
ジと同様に基板にバンプを形成して成るものであるが、
基板にバンプを形成する方法としては上記のハンダボー
ルを取り付けるものの他、めっきを施したプラスチック
ボールを取り付けるといった方法もある。しかしなが
ら、従来のような別体で形成したボールを取り付けたパ
ッケージは、ボールの接合強度が不十分になることや、
きわめて小さな部品を取り扱うことから取扱いが煩雑で
あるといった問題があった。
【０００６】また、最近のＩＣは上記の多ピン化、小型
化とともに高機能化にともない発熱量が大きくなってい
る。そのため、ＩＣパッケージの熱放散性が問題になっ
ている。ＩＣパッケージの熱放散性を向上させる方法と
しては放熱用フィンを取り付ける方法やサーマルビアを
設ける方法がある。このうち、放熱フィンを取り付ける
方法は比較的容易に放熱効果を得ることができ、送風装
置と併用することによってさらに高い放熱効果を得るこ
とができるという利点はあるが、放熱フィンは相応な大
きさが必要であり、このためＩＣパッケージの小型化、
薄型化が阻害される。また、別部品として冷却装置を設
けた場合は機器の小型化が難しくなるという問題があ
る。また、サーマルビアを設ける場合、従来方法ではＩ
Ｃチップの直下に設け難く、そのため有効な熱放散がで
きないという問題があった。
化とともに高機能化にともない発熱量が大きくなってい
る。そのため、ＩＣパッケージの熱放散性が問題になっ
ている。ＩＣパッケージの熱放散性を向上させる方法と
しては放熱用フィンを取り付ける方法やサーマルビアを
設ける方法がある。このうち、放熱フィンを取り付ける
方法は比較的容易に放熱効果を得ることができ、送風装
置と併用することによってさらに高い放熱効果を得るこ
とができるという利点はあるが、放熱フィンは相応な大
きさが必要であり、このためＩＣパッケージの小型化、
薄型化が阻害される。また、別部品として冷却装置を設
けた場合は機器の小型化が難しくなるという問題があ
る。また、サーマルビアを設ける場合、従来方法ではＩ
Ｃチップの直下に設け難く、そのため有効な熱放散がで
きないという問題があった。
【０００７】そこで、本発明はこれら問題点を解消すべ
くなされたものであり、その目的とするところは、基板
に対してバンプが一体的に形成され、基板からバンプが
欠落したりすることを防止でき、実装時における電気的
短絡を防止して実装基板と確実に接続することができる
ＩＣパッケージおよびこのＩＣパッケージを好適に製造
することができるＩＣパッケージの製造方法を提供しよ
うとするものである。
くなされたものであり、その目的とするところは、基板
に対してバンプが一体的に形成され、基板からバンプが
欠落したりすることを防止でき、実装時における電気的
短絡を防止して実装基板と確実に接続することができる
ＩＣパッケージおよびこのＩＣパッケージを好適に製造
することができるＩＣパッケージの製造方法を提供しよ
うとするものである。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、基板に表面実装
用のバンプを形成したＩＣパッケージにおいて、前記基
板の厚み方向に透設して形成されたスルーホールに導電
性あるいは電気的絶縁性のぺーストが充填され、前記ぺ
ーストが前記スルーホールの一端から半球形状に突出し
て前記スルーホール内に充填されたぺーストと一体に固
化してバンプが形成され、該半球形のバンプ表面に銅め
っき等の導体めっき層が被着形成されたことを特徴とす
る。また、前記基板の厚み方向に透設して形成された孔
に導電性ぺーストが充填され、前記導電性ぺーストが前
記孔の一端から半球形状に突出して前記孔内に充填され
た導電性ぺーストと一体に固化形成されて成ることを特
徴とする。また、前記導電性ぺーストがハンダ付け性を
有するものである場合は、バンプに導体めっき層を形成
せずにそのままハンダ付けによって実装できる点で好ま
しい。また、前記導電性ぺーストによって形成された半
球形のバンプ表面に銅めっき等の導体めっき層が被着形
成されたことを特徴とする。また、前記基板が複数個の
ＩＣチップを搭載可能にしたマルチチップタイプのもの
であることを特徴とする。また、前記基板に複数の内層
配線パターンを有する多層基板を用いることは、種々用
途の製品を形成できる点で好ましい。また、ＩＣチップ
と接続する配線パターンの端子部が多段に形成されたこ
とは多ピン形成が容易にできる点で好ましい。また、半
球形バンプの基部にバンプよりも大径のランドが設けら
れたことを特徴とする。また、前記基板のＩＣチップ搭
載範囲にサーマルビアが設けられたものは、効果的にＩ
Ｃパッケージの熱放散性を向上させることができる点で
好ましい。また、前記基板のＩＣチップ搭載範囲に、基
板に透設されたスルーホールあるいは孔内に前記接続端
子を形成するぺーストと同じぺーストが充填されたサー
マルビアが設けられたことを特徴とする。
するため次の構成を備える。すなわち、基板に表面実装
用のバンプを形成したＩＣパッケージにおいて、前記基
板の厚み方向に透設して形成されたスルーホールに導電
性あるいは電気的絶縁性のぺーストが充填され、前記ぺ
ーストが前記スルーホールの一端から半球形状に突出し
て前記スルーホール内に充填されたぺーストと一体に固
化してバンプが形成され、該半球形のバンプ表面に銅め
っき等の導体めっき層が被着形成されたことを特徴とす
る。また、前記基板の厚み方向に透設して形成された孔
に導電性ぺーストが充填され、前記導電性ぺーストが前
記孔の一端から半球形状に突出して前記孔内に充填され
た導電性ぺーストと一体に固化形成されて成ることを特
徴とする。また、前記導電性ぺーストがハンダ付け性を
有するものである場合は、バンプに導体めっき層を形成
せずにそのままハンダ付けによって実装できる点で好ま
しい。また、前記導電性ぺーストによって形成された半
球形のバンプ表面に銅めっき等の導体めっき層が被着形
成されたことを特徴とする。また、前記基板が複数個の
ＩＣチップを搭載可能にしたマルチチップタイプのもの
であることを特徴とする。また、前記基板に複数の内層
配線パターンを有する多層基板を用いることは、種々用
途の製品を形成できる点で好ましい。また、ＩＣチップ
と接続する配線パターンの端子部が多段に形成されたこ
とは多ピン形成が容易にできる点で好ましい。また、半
球形バンプの基部にバンプよりも大径のランドが設けら
れたことを特徴とする。また、前記基板のＩＣチップ搭
載範囲にサーマルビアが設けられたものは、効果的にＩ
Ｃパッケージの熱放散性を向上させることができる点で
好ましい。また、前記基板のＩＣチップ搭載範囲に、基
板に透設されたスルーホールあるいは孔内に前記接続端
子を形成するぺーストと同じぺーストが充填されたサー
マルビアが設けられたことを特徴とする。
【０００９】また、基板に表面実装用のバンプを形成し
たＩＣパッケージの製造方法において、前記基板に形成
するバンプの平面配置位置に合わせて基板の厚み方向に
スルーホール形成用の孔を透設し、前記孔内にぺースト
を充填して、前記孔の一端から半球形状にぺーストを突
出させ、孔内のぺーストとともに一体にぺーストを固化
させることによってバンプを形成することを特徴とす
る。また、両面に銅箔を被着形成した基板の厚み方向に
スルーホール形成用の孔を透設し、スルーホールめっき
を施し、前記基板の片面をエッチングして前記孔位置に
合わせてランドを形成し、スルーホールに導電性ぺース
トを充填して前記スルーホールの一端から半球形状に前
記導電性ぺーストを突出させ、前記導電性ぺーストを固
化させてバンプを形成し、電解めっきを施して前記バン
プ表面に銅めっき等の導体めっき層を設け、前記ランド
形成面とは反対側の基板面をエッチングして所定の配線
パターンを形成することを特徴とする。また、前記ＩＣ
パッケージの製造方法において、前記導電性ぺーストに
かえて無電解めっき被膜を析出しやすいぺーストを使用
し、スルーホールを形成してバンプを形成した後、無電
解めっきを施して前記バンプ表面に無電解導体めっき層
を設け、次いで、電解めっきにより導体めっき層を厚付
けすることを特徴とする。また、基板に表面実装用のバ
ンプを形成したＩＣパッケージの製造方法において、両
面に銅箔を被着形成した基板の厚み方向にスルーホール
形成用の孔を透設し、スルーホールめっきを施し、前記
基板の両面をエッチングして前記孔位置に合わせてラン
ドおよび配線パターンを形成し、前記スルーホールに無
電解めっき被膜を析出しやすいぺーストを充填して前記
スルーホールの一端から半球形状に前記ぺーストを突出
させ、前記ぺーストを固化させてバンプを形成し、無電
解めっきにより前記バンプ表面に導体めっき層を設ける
ことを特徴とする。また、両面に銅箔を被着形成した基
板の厚み方向にスルーホール形成用の孔を透設し、前記
基板の片面をエッチングして前記孔位置に合わせてラン
ドを形成し、前記孔内に導電性ぺーストを充填して前記
スルーホールの一端から半球形状に前記導電性ぺースト
を突出させ、前記導電性ぺーストを固化させてバンプを
形成し、電解めっきを施して前記バンプ表面に導体めっ
き層を被着形成し、前記ランド形成面とは反対側の基板
面をエッチングして所定の配線パターンを形成すること
を特徴とする。また、両面に銅箔を被着形成した基板の
厚み方向にスルーホール形成用の孔を透設し、前記基板
の両面をエッチングして前記孔位置に合わせてランドお
よび配線パターンを形成し、前記孔内に無電解めっき被
膜を析出しやすい導電性ぺーストを充填してスルーホー
ルの一端から半球形状に前記導電性ぺーストを突出さ
せ、前記導電性ぺーストを固化させてバンプを形成し、
無電解めっきにより前記バンプ表面に導体めっき層を厚
付けすることを特徴とする。また、両面に銅箔を被着形
成した基板の厚み方向にスルーホール形成用の孔を透設
し、スルーホールめっきを施し、前記基板の両面をエッ
チングして前記孔位置に合わせてランドおよび配線パタ
ーンを形成し、前記スルーホールにハンダ付け性を有す
る導電性ぺーストを充填してスルーホールの一端から半
球形状に前記導電性ぺーストを突出させ、前記導電性ぺ
ーストを固化させてバンプを形成することを特徴とす
る。また、両面に銅箔を被着形成した基板の厚み方向に
接続端子形成用の孔を透設するとともにＩＣチップの搭
載範囲にサーマルビア形成用の孔を透設し、前記接続端
子形成用の孔および前記サーマルビア形成用の孔に熱伝
導性の良好なぺーストを充填して、接続端子とともにサ
ーマルビアを形成することを特徴とする。また、前記バ
ンプにニッケルめっき、銀めっき、金めっき等の保護め
っきを施すことを特徴とする。
たＩＣパッケージの製造方法において、前記基板に形成
するバンプの平面配置位置に合わせて基板の厚み方向に
スルーホール形成用の孔を透設し、前記孔内にぺースト
を充填して、前記孔の一端から半球形状にぺーストを突
出させ、孔内のぺーストとともに一体にぺーストを固化
させることによってバンプを形成することを特徴とす
る。また、両面に銅箔を被着形成した基板の厚み方向に
スルーホール形成用の孔を透設し、スルーホールめっき
を施し、前記基板の片面をエッチングして前記孔位置に
合わせてランドを形成し、スルーホールに導電性ぺース
トを充填して前記スルーホールの一端から半球形状に前
記導電性ぺーストを突出させ、前記導電性ぺーストを固
化させてバンプを形成し、電解めっきを施して前記バン
プ表面に銅めっき等の導体めっき層を設け、前記ランド
形成面とは反対側の基板面をエッチングして所定の配線
パターンを形成することを特徴とする。また、前記ＩＣ
パッケージの製造方法において、前記導電性ぺーストに
かえて無電解めっき被膜を析出しやすいぺーストを使用
し、スルーホールを形成してバンプを形成した後、無電
解めっきを施して前記バンプ表面に無電解導体めっき層
を設け、次いで、電解めっきにより導体めっき層を厚付
けすることを特徴とする。また、基板に表面実装用のバ
ンプを形成したＩＣパッケージの製造方法において、両
面に銅箔を被着形成した基板の厚み方向にスルーホール
形成用の孔を透設し、スルーホールめっきを施し、前記
基板の両面をエッチングして前記孔位置に合わせてラン
ドおよび配線パターンを形成し、前記スルーホールに無
電解めっき被膜を析出しやすいぺーストを充填して前記
スルーホールの一端から半球形状に前記ぺーストを突出
させ、前記ぺーストを固化させてバンプを形成し、無電
解めっきにより前記バンプ表面に導体めっき層を設ける
ことを特徴とする。また、両面に銅箔を被着形成した基
板の厚み方向にスルーホール形成用の孔を透設し、前記
基板の片面をエッチングして前記孔位置に合わせてラン
ドを形成し、前記孔内に導電性ぺーストを充填して前記
スルーホールの一端から半球形状に前記導電性ぺースト
を突出させ、前記導電性ぺーストを固化させてバンプを
形成し、電解めっきを施して前記バンプ表面に導体めっ
き層を被着形成し、前記ランド形成面とは反対側の基板
面をエッチングして所定の配線パターンを形成すること
を特徴とする。また、両面に銅箔を被着形成した基板の
厚み方向にスルーホール形成用の孔を透設し、前記基板
の両面をエッチングして前記孔位置に合わせてランドお
よび配線パターンを形成し、前記孔内に無電解めっき被
膜を析出しやすい導電性ぺーストを充填してスルーホー
ルの一端から半球形状に前記導電性ぺーストを突出さ
せ、前記導電性ぺーストを固化させてバンプを形成し、
無電解めっきにより前記バンプ表面に導体めっき層を厚
付けすることを特徴とする。また、両面に銅箔を被着形
成した基板の厚み方向にスルーホール形成用の孔を透設
し、スルーホールめっきを施し、前記基板の両面をエッ
チングして前記孔位置に合わせてランドおよび配線パタ
ーンを形成し、前記スルーホールにハンダ付け性を有す
る導電性ぺーストを充填してスルーホールの一端から半
球形状に前記導電性ぺーストを突出させ、前記導電性ぺ
ーストを固化させてバンプを形成することを特徴とす
る。また、両面に銅箔を被着形成した基板の厚み方向に
接続端子形成用の孔を透設するとともにＩＣチップの搭
載範囲にサーマルビア形成用の孔を透設し、前記接続端
子形成用の孔および前記サーマルビア形成用の孔に熱伝
導性の良好なぺーストを充填して、接続端子とともにサ
ーマルビアを形成することを特徴とする。また、前記バ
ンプにニッケルめっき、銀めっき、金めっき等の保護め
っきを施すことを特徴とする。
【００１０】
【発明の概要】本発明に係るＩＣパッケージは基板面に
半球形バンプを形成して表面実装を可能にした製品であ
り、バンプを基板と一体に形成したこと及び基板面から
半球形に突出させて形成したことを特徴とする。本発明
に係るＩＣパッケージの製造方法は基板にスルーホール
形成用の孔をあけ、孔内にぺーストを充填することによ
って半球形のバンプを形成することを特徴とする。な
お、使用するぺーストは導電性を有するものであっても
良いし、電気的絶縁性のものであってもよい。
半球形バンプを形成して表面実装を可能にした製品であ
り、バンプを基板と一体に形成したこと及び基板面から
半球形に突出させて形成したことを特徴とする。本発明
に係るＩＣパッケージの製造方法は基板にスルーホール
形成用の孔をあけ、孔内にぺーストを充填することによ
って半球形のバンプを形成することを特徴とする。な
お、使用するぺーストは導電性を有するものであっても
良いし、電気的絶縁性のものであってもよい。
【００１１】基板面から半球形状にバンプを突出させる
には、スクリーン印刷法等で基板に設けた孔あるいはス
ルーホール（スルーホールの用語は電気的導通を有する
ものの意で用いる）内にぺーストを充填し、孔あるいは
スルーホールの一端からぺーストを一定量押し出すよう
にし、ぺーストの自重と表面張力の作用によって半球形
に形成する。
には、スクリーン印刷法等で基板に設けた孔あるいはス
ルーホール（スルーホールの用語は電気的導通を有する
ものの意で用いる）内にぺーストを充填し、孔あるいは
スルーホールの一端からぺーストを一定量押し出すよう
にし、ぺーストの自重と表面張力の作用によって半球形
に形成する。
【００１２】このように孔内にぺーストを充填して半球
形にする場合は使用するぺーストの粘度やチクソビリテ
ィが重要な要素となる。たとえば、チクソビリティが高
過ぎるとスルーホールからぺーストが尖って突出するよ
うになり、チクソビリティが低過ぎるとぺーストがわき
に流れて立ち上がり形状が形成されなくなる。このよう
にして形成するバンプは各々の大きさや高さが均一にな
らなければならない。バンプの高さ寸法などが不均一だ
と実装の際に確実な接続ができなくなるからである。上
記のようにしてバンプを形成したスルーホールの他端は
基板面上に形成した配線パターンに接続し、半球形バン
プと配線パターンとがスルーホール部分で電気的に導通
して表面実装可能になる。
形にする場合は使用するぺーストの粘度やチクソビリテ
ィが重要な要素となる。たとえば、チクソビリティが高
過ぎるとスルーホールからぺーストが尖って突出するよ
うになり、チクソビリティが低過ぎるとぺーストがわき
に流れて立ち上がり形状が形成されなくなる。このよう
にして形成するバンプは各々の大きさや高さが均一にな
らなければならない。バンプの高さ寸法などが不均一だ
と実装の際に確実な接続ができなくなるからである。上
記のようにしてバンプを形成したスルーホールの他端は
基板面上に形成した配線パターンに接続し、半球形バン
プと配線パターンとがスルーホール部分で電気的に導通
して表面実装可能になる。
【００１３】半球形バンプを形成する方法としては、基
板にスルーホール形成用の孔を設けてスルーホールめっ
きを施してからぺーストを充填する方法と、基板にスル
ーホール形成用の孔を形成した後、スルーホールめっき
を施さずにそのままぺーストを充填して形成する方法が
ある。スルーホールめっきを施さない場合は、スルーホ
ール形成用の孔の内面とぺーストとの密着性が問題にな
るのに対し、スルーホールめっきを施した場合は、孔の
内面とめっき層との密着性が良好になってパッケージの
密封性が向上するという利点がある。また、スルーホー
ルめっきを施した場合はスルーホール部分での電気的導
通が良好になるという利点がある。なお、スルーホール
めっきを施す場合はスルーホールの内面のめっき層で電
気的に導通するから、導電性ぺーストのかわりに電気的
絶縁性のぺーストを使用することが可能である。この場
合のぺーストは半球形バンプの形状を保持するコア部を
構成することになる。
板にスルーホール形成用の孔を設けてスルーホールめっ
きを施してからぺーストを充填する方法と、基板にスル
ーホール形成用の孔を形成した後、スルーホールめっき
を施さずにそのままぺーストを充填して形成する方法が
ある。スルーホールめっきを施さない場合は、スルーホ
ール形成用の孔の内面とぺーストとの密着性が問題にな
るのに対し、スルーホールめっきを施した場合は、孔の
内面とめっき層との密着性が良好になってパッケージの
密封性が向上するという利点がある。また、スルーホー
ルめっきを施した場合はスルーホール部分での電気的導
通が良好になるという利点がある。なお、スルーホール
めっきを施す場合はスルーホールの内面のめっき層で電
気的に導通するから、導電性ぺーストのかわりに電気的
絶縁性のぺーストを使用することが可能である。この場
合のぺーストは半球形バンプの形状を保持するコア部を
構成することになる。
【００１４】半球形バンプを形成した後はバンプの半球
部の表面に銅めっき層等の導体めっき層を形成するのが
よい。この導体めっき層は、バンプを補強する作用と、
実装の際におけるハンダ付けを可能にすること、スルー
ホールの密封性を向上させＩＣパッケージの吸湿を防止
するという作用がある。
部の表面に銅めっき層等の導体めっき層を形成するのが
よい。この導体めっき層は、バンプを補強する作用と、
実装の際におけるハンダ付けを可能にすること、スルー
ホールの密封性を向上させＩＣパッケージの吸湿を防止
するという作用がある。
【００１５】上記の導体めっき層は電解めっきあるいは
無電解めっきによって形成できる。電解めっきを施す場
合はバンプと電気的に導通をとる必要があるから配線パ
ターン等を形成する製造工程とのかねあいで電解めっき
と無電解めっきを選択する必要がある。無電解めっきを
使用する場合は必要個所にのみ選択的にめっき被膜が形
成されるようにしなければならないから、その場合は無
電解めっき被膜を析出しやすいぺーストを使用すればよ
い。無電解めっき被膜を析出しやすいぺーストを使用す
ることによって、必要個所にのみ選択的に導体めっき被
膜を形成することができる。無電解めっきは電解めっき
を施すための電気的導通をとる下地めっきとしても使用
できる。
無電解めっきによって形成できる。電解めっきを施す場
合はバンプと電気的に導通をとる必要があるから配線パ
ターン等を形成する製造工程とのかねあいで電解めっき
と無電解めっきを選択する必要がある。無電解めっきを
使用する場合は必要個所にのみ選択的にめっき被膜が形
成されるようにしなければならないから、その場合は無
電解めっき被膜を析出しやすいぺーストを使用すればよ
い。無電解めっき被膜を析出しやすいぺーストを使用す
ることによって、必要個所にのみ選択的に導体めっき被
膜を形成することができる。無電解めっきは電解めっき
を施すための電気的導通をとる下地めっきとしても使用
できる。
【００１６】本発明で使用する半球形バンプ形成用のぺ
ーストとしては、上記の導電性あるいは電気的絶縁性を
有するものの他にさらにハンダ付け性を備えたぺースト
を使用できる。ハンダ付け性を有するぺーストを使用す
る場合は、半球形バンプの表面に上記のような導体めっ
き層を設けずにそのままハンダ付けによって実装できる
という利点がある。また、さらに半球形バンプ形成用の
ぺーストとして良好な熱伝導性を有するぺーストを使用
することによって、基板に熱放散用のサーマルビアを形
成してパッケージの熱放散性を向上させるようにするこ
ともできる。
ーストとしては、上記の導電性あるいは電気的絶縁性を
有するものの他にさらにハンダ付け性を備えたぺースト
を使用できる。ハンダ付け性を有するぺーストを使用す
る場合は、半球形バンプの表面に上記のような導体めっ
き層を設けずにそのままハンダ付けによって実装できる
という利点がある。また、さらに半球形バンプ形成用の
ぺーストとして良好な熱伝導性を有するぺーストを使用
することによって、基板に熱放散用のサーマルビアを形
成してパッケージの熱放散性を向上させるようにするこ
ともできる。
【００１７】本発明に係るＩＣパッケージの製造方法に
よれば、基板に設けたスルーホール形成用の孔にぺース
トを充填してバンプを形成するから、従来のような別体
で形成したハンダボールを基板に接合する方法とは異な
り基板と一体にバンプが形成でき、バンプが基板から欠
落するといったことを防止することができる。したがっ
て、従来のようにＩＣボンディングあるいは樹脂封止し
た後にハンダボールを接合するという製造工程をとる必
要がなく、ＩＣパッケージの完成品として提供すること
ができる。これによって、半導体装置の製造を容易にす
ることが可能になる。
よれば、基板に設けたスルーホール形成用の孔にぺース
トを充填してバンプを形成するから、従来のような別体
で形成したハンダボールを基板に接合する方法とは異な
り基板と一体にバンプが形成でき、バンプが基板から欠
落するといったことを防止することができる。したがっ
て、従来のようにＩＣボンディングあるいは樹脂封止し
た後にハンダボールを接合するという製造工程をとる必
要がなく、ＩＣパッケージの完成品として提供すること
ができる。これによって、半導体装置の製造を容易にす
ることが可能になる。
【００１８】また、接続端子が半球形バンプとして形成
されるから実装時における電気的短絡の発生を効果的に
防止することができる。また、バンプはぺーストを半球
形に固化したコアによって形成されているから保形性が
あり、実装の際にバンプがつぶれたりすることを防止す
ることができる。
されるから実装時における電気的短絡の発生を効果的に
防止することができる。また、バンプはぺーストを半球
形に固化したコアによって形成されているから保形性が
あり、実装の際にバンプがつぶれたりすることを防止す
ることができる。
【００１９】本発明に係るＩＣパッケージの基板材料と
しては、電気的絶縁性を有する材料が広く適用可能であ
る。一般には、ガラスエポキシを変性させた耐熱性のガ
ラスエポキシあるいはＢＴレジン、ポリイミド、あるい
はこれらとエポキシ樹脂とを混合させたものが好適であ
る。また、プラスチック基板のかわりにセラミック基板
を使用することも可能である。また、本発明に係るＩＣ
パッケージを構成する基板も単層に限らず複数の配線パ
ターン層を有する多層基板も使用できる。また、複数個
のＩＣチップを搭載するマルチチップタイプの基板に対
しても適用することができる。また、ヒートスプレッダ
を装着した基板やテープキャリアと組み合わせて使用す
る基板等についても適用できる。
しては、電気的絶縁性を有する材料が広く適用可能であ
る。一般には、ガラスエポキシを変性させた耐熱性のガ
ラスエポキシあるいはＢＴレジン、ポリイミド、あるい
はこれらとエポキシ樹脂とを混合させたものが好適であ
る。また、プラスチック基板のかわりにセラミック基板
を使用することも可能である。また、本発明に係るＩＣ
パッケージを構成する基板も単層に限らず複数の配線パ
ターン層を有する多層基板も使用できる。また、複数個
のＩＣチップを搭載するマルチチップタイプの基板に対
しても適用することができる。また、ヒートスプレッダ
を装着した基板やテープキャリアと組み合わせて使用す
る基板等についても適用できる。
【００２０】
【実施例】以下、本発明に係るＩＣパッケージ及びその
製造方法に関する好適な実施例について添付図面ととも
に説明する。 （実施例１）図１〜図６は本発明に係るＩＣパッケージ
の製造方法の第１実施例を示す。本実施例は導電性ぺー
ストを使用して半球形バンプを形成する例である。導電
性ぺーストとしては、たとえば、ＣＬＸ−２０４（タム
ラ製作所製）、ＭＤＰ−８００、９００（三井東圧化学
社製）が使用できる。
製造方法に関する好適な実施例について添付図面ととも
に説明する。 （実施例１）図１〜図６は本発明に係るＩＣパッケージ
の製造方法の第１実施例を示す。本実施例は導電性ぺー
ストを使用して半球形バンプを形成する例である。導電
性ぺーストとしては、たとえば、ＣＬＸ−２０４（タム
ラ製作所製）、ＭＤＰ−８００、９００（三井東圧化学
社製）が使用できる。
【００２１】 図１は、まず、両面に銅箔１２を被着
形成した基板１０に穴明け加工を施してスルーホール形
成用の孔１４を形成した状態を示す。孔１４は基板１０
に設けるバンプの平面配置に合わせて所定数形成する。
図では説明上、一つの孔１４のみ示す。
形成した基板１０に穴明け加工を施してスルーホール形
成用の孔１４を形成した状態を示す。孔１４は基板１０
に設けるバンプの平面配置に合わせて所定数形成する。
図では説明上、一つの孔１４のみ示す。
【００２２】 次に、スルーホールめっきにより、孔
１４の内壁面にめっき層１６を設けスルーホール１５を
形成するとともに、銅箔１２表面にめっき層１６を形成
する（図２）。このめっき層１６は基板１０の上面に形
成する配線パターンと、基板１０の下面に形成するバン
プとを電気的に導通させるためのものである。スルーホ
ールめっきは、無電解銅めっきを施した後、電解銅めっ
きを施して行う。
１４の内壁面にめっき層１６を設けスルーホール１５を
形成するとともに、銅箔１２表面にめっき層１６を形成
する（図２）。このめっき層１６は基板１０の上面に形
成する配線パターンと、基板１０の下面に形成するバン
プとを電気的に導通させるためのものである。スルーホ
ールめっきは、無電解銅めっきを施した後、電解銅めっ
きを施して行う。
【００２３】 次に、基板１０のバンプ形成面に片面
エッチングを施し、各々のスルーホール１５の位置に合
わせてランド１８を形成する。ランド１８は平面形状を
円形とし、形成すべきバンプの径サイズよりも若干大径
に形成する（図３）。
エッチングを施し、各々のスルーホール１５の位置に合
わせてランド１８を形成する。ランド１８は平面形状を
円形とし、形成すべきバンプの径サイズよりも若干大径
に形成する（図３）。
【００２４】 次に、スルーホール１５の下端部から
導電性ぺースト２０を一定量押し出すようにして基板１
０の上方からスルーホール１５内に導電性ぺースト２０
を充填する。図４はスルーホール１５内に導電性ぺース
ト２０を充填した状態を示す。スルーホール１５の下端
から押し出された導電性ぺースト２０は自重と表面張力
の作用によってランド１８の下側に半球形に突出する。
導電性ぺースト２０を充填した後、加熱して導電性ぺー
スト２０を固化させ、基板１０の下面に半球部２０ａを
形成する。
導電性ぺースト２０を一定量押し出すようにして基板１
０の上方からスルーホール１５内に導電性ぺースト２０
を充填する。図４はスルーホール１５内に導電性ぺース
ト２０を充填した状態を示す。スルーホール１５の下端
から押し出された導電性ぺースト２０は自重と表面張力
の作用によってランド１８の下側に半球形に突出する。
導電性ぺースト２０を充填した後、加熱して導電性ぺー
スト２０を固化させ、基板１０の下面に半球部２０ａを
形成する。
【００２５】 次いで、スルーホール１５の上部の導
電性ぺースト２０の端面を研削して平坦化する。次に、
電解銅めっきを施し、導電性ぺースト２０の半球部２０
ａの外面および基板１０上面の導電性ぺースト２０の露
出面、めっき層１６の表面に銅めっき層２２を設ける
（図５）。
電性ぺースト２０の端面を研削して平坦化する。次に、
電解銅めっきを施し、導電性ぺースト２０の半球部２０
ａの外面および基板１０上面の導電性ぺースト２０の露
出面、めっき層１６の表面に銅めっき層２２を設ける
（図５）。
【００２６】 次に、基板１０の上面に設けられた導
体層に対し片面エッチングを施して配線パターン２４を
形成する。これによって基板１０の上面に配線パターン
２４が形成され、配線パターン２４と基板１０下面のバ
ンプが電気的に導通される。
体層に対し片面エッチングを施して配線パターン２４を
形成する。これによって基板１０の上面に配線パターン
２４が形成され、配線パターン２４と基板１０下面のバ
ンプが電気的に導通される。
【００２７】 図６は上記工程後、バンプと配線パタ
ーン２４の表面にニッケルめっき、金めっき等の保護め
っき２６を設けた状態を示す。ＩＣパッケージはこの
後、外形加工を施して製品とされる。
ーン２４の表面にニッケルめっき、金めっき等の保護め
っき２６を設けた状態を示す。ＩＣパッケージはこの
後、外形加工を施して製品とされる。
【００２８】本実施例のＩＣパッケージは従来のハンダ
ボール等を用いてバンプ形成した製品とは異なり、スル
ーホール１５に導電性ぺースト２０を充填して形成した
ことによって基板１０と半球形バンプとが一体に形成さ
れる点が特徴である。実施例では導電性ぺースト２０の
半球部２０ａの外面に銅めっき層２２を設けたが、この
銅めっき層２２は半球形バンプを補強する作用と実装時
におけるハンダ付け性を得ること、スルーホール１５を
密封してＩＣパッケージの密封性を向上させるという作
用を有する。
ボール等を用いてバンプ形成した製品とは異なり、スル
ーホール１５に導電性ぺースト２０を充填して形成した
ことによって基板１０と半球形バンプとが一体に形成さ
れる点が特徴である。実施例では導電性ぺースト２０の
半球部２０ａの外面に銅めっき層２２を設けたが、この
銅めっき層２２は半球形バンプを補強する作用と実装時
におけるハンダ付け性を得ること、スルーホール１５を
密封してＩＣパッケージの密封性を向上させるという作
用を有する。
【００２９】実施例ではランド１８を半球部２０ａより
も大径に形成して、銅めっき層２２がバンプの基部位置
で段差形状になるようにした。このように段差形状にし
た方が半球形バンプの補強に有効である。なお、図１０
はバンプの径とランド１８の径を同サイズとしてバンプ
の基部に段差を形成しないように作成した例である。
も大径に形成して、銅めっき層２２がバンプの基部位置
で段差形状になるようにした。このように段差形状にし
た方が半球形バンプの補強に有効である。なお、図１０
はバンプの径とランド１８の径を同サイズとしてバンプ
の基部に段差を形成しないように作成した例である。
【００３０】上記実施例では電解銅めっきを施して銅め
っき層２２を設けたが、銅めっきの他にニッケルめっ
き、銀めっき、金めっき等の他の導体めっきを使用する
ことも可能であり、また、同一または異種のめっき層を
複数層に形成することもできる。
っき層２２を設けたが、銅めっきの他にニッケルめっ
き、銀めっき、金めっき等の他の導体めっきを使用する
ことも可能であり、また、同一または異種のめっき層を
複数層に形成することもできる。
【００３１】なお、上記実施例ではスルーホール１５に
充填するぺーストとして導電性ぺーストを使用したが、
導電性とともに無電解銅を析出しやすい性質を有するぺ
ーストを使用してもよい。このぺーストを使用する場合
も上記実施例と同様な製法による。ただし、この場合は
バンプに銅めっき層を形成する際に、無電解銅を析出し
やすいぺーストの性質を利用してまず無電解銅めっきを
施して電解銅めっきの下地層を形成した後、電解銅めっ
きによって銅めっき層を厚付けする。この方法は、導電
性ぺーストであっても銅めっき層が形成しにくいといっ
た場合に無電解銅を析出して銅めっき層を設けた方が銅
めっき層が確実に被着形成できるという利点がある。な
お、無電解めっきとしては銅めっきに限らず、ニッケル
めっき、銀めっき等の無電解めっきが使用でき、バンプ
を形成するぺーストとしてはこれら無電解めっき被膜を
析出しやすい材料を選べばよい。
充填するぺーストとして導電性ぺーストを使用したが、
導電性とともに無電解銅を析出しやすい性質を有するぺ
ーストを使用してもよい。このぺーストを使用する場合
も上記実施例と同様な製法による。ただし、この場合は
バンプに銅めっき層を形成する際に、無電解銅を析出し
やすいぺーストの性質を利用してまず無電解銅めっきを
施して電解銅めっきの下地層を形成した後、電解銅めっ
きによって銅めっき層を厚付けする。この方法は、導電
性ぺーストであっても銅めっき層が形成しにくいといっ
た場合に無電解銅を析出して銅めっき層を設けた方が銅
めっき層が確実に被着形成できるという利点がある。な
お、無電解めっきとしては銅めっきに限らず、ニッケル
めっき、銀めっき等の無電解めっきが使用でき、バンプ
を形成するぺーストとしてはこれら無電解めっき被膜を
析出しやすい材料を選べばよい。
【００３２】図７は基板１０に半球形バンプ３０を形成
したＩＣパッケージの側断面図、図８は底面図を示す。
図示例はキャビティダウン形式の製品で、基板１０の下
面中央部にＩＣチップを搭載する搭載穴３２を形成し、
搭載穴３２の周囲に半球形バンプ３０を形成している。
したＩＣパッケージの側断面図、図８は底面図を示す。
図示例はキャビティダウン形式の製品で、基板１０の下
面中央部にＩＣチップを搭載する搭載穴３２を形成し、
搭載穴３２の周囲に半球形バンプ３０を形成している。
【００３３】図９は半球形バンプ３０を形成したＩＣパ
ッケージにＩＣチップ３４を搭載した半導体装置を示
す。この半導体装置は基板１０が複数の内層配線パター
ン３５を有する多層基板によって構成される。プラスチ
ック基板によって形成する表面実装型のＩＣパッケージ
ではこのように複数の内層配線パターンを有する基板を
積層して形成する場合が一般的である。このように積層
体で形成した基板を使用する場合も上記実施例と同様に
基板にスルーホールを設け、スルーホールに導電性ぺー
スト２０を充填して半球形バンプ３０を形成することに
よりＩＣパッケージを製造することができる。このＩＣ
パッケージの実施例ではＩＣチップとワイヤボンディン
グによって接続する配線パターンの端子部を多段に形成
している。このように多段に形成することで多ピン化を
図ることができる。
ッケージにＩＣチップ３４を搭載した半導体装置を示
す。この半導体装置は基板１０が複数の内層配線パター
ン３５を有する多層基板によって構成される。プラスチ
ック基板によって形成する表面実装型のＩＣパッケージ
ではこのように複数の内層配線パターンを有する基板を
積層して形成する場合が一般的である。このように積層
体で形成した基板を使用する場合も上記実施例と同様に
基板にスルーホールを設け、スルーホールに導電性ぺー
スト２０を充填して半球形バンプ３０を形成することに
よりＩＣパッケージを製造することができる。このＩＣ
パッケージの実施例ではＩＣチップとワイヤボンディン
グによって接続する配線パターンの端子部を多段に形成
している。このように多段に形成することで多ピン化を
図ることができる。
【００３４】内層配線パターン３５とＩＣチップ３４と
はワイヤボンディング等で接続し、ＩＣチップ３４を樹
脂封止して半導体装置とする。３６は封止樹脂である。
図示例では搭載穴の底面にもスルーホールを設け、導電
性ぺースト２０を充填してサーマルビアを設けた。
はワイヤボンディング等で接続し、ＩＣチップ３４を樹
脂封止して半導体装置とする。３６は封止樹脂である。
図示例では搭載穴の底面にもスルーホールを設け、導電
性ぺースト２０を充填してサーマルビアを設けた。
【００３５】（実施例２）上記実施例では導電性ぺース
トを使用して半球形バンプを形成したが、本実施例は無
電解銅を析出しやすい樹脂ぺーストを使用して製造する
方法である。なお、無電解銅を析出しやすい樹脂ぺース
トとしては、パラジウム、銅等を混入したぺーストが使
用できる。本実施例でのＩＣパッケージの製造方法を図
１１〜図１４にしたがって説明する。
トを使用して半球形バンプを形成したが、本実施例は無
電解銅を析出しやすい樹脂ぺーストを使用して製造する
方法である。なお、無電解銅を析出しやすい樹脂ぺース
トとしては、パラジウム、銅等を混入したぺーストが使
用できる。本実施例でのＩＣパッケージの製造方法を図
１１〜図１４にしたがって説明する。
【００３６】 まず、両面に銅箔を被着形成した基板
にスルーホール形成用の孔を透設し、スルーホールめっ
きを施す（図１１）。 次に、基板１０に両面エッチングを施し、基板１０
の一方の面に配線パターン４０及び他方の面にランド４
２を形成する（図１２）。 次に、無電解銅を析出しやすい樹脂ぺースト４４を
用い、実施例１と同様な方法によって、基板１０に設け
たスルーホール形成用の孔に樹脂ぺースト４４を充填し
てランド４２側に半球部４４ａを形成する（図１３）。
にスルーホール形成用の孔を透設し、スルーホールめっ
きを施す（図１１）。 次に、基板１０に両面エッチングを施し、基板１０
の一方の面に配線パターン４０及び他方の面にランド４
２を形成する（図１２）。 次に、無電解銅を析出しやすい樹脂ぺースト４４を
用い、実施例１と同様な方法によって、基板１０に設け
たスルーホール形成用の孔に樹脂ぺースト４４を充填し
てランド４２側に半球部４４ａを形成する（図１３）。
【００３７】 次に、無電解銅めっきを施し、半球部
４４ａ、配線パターン４０の外面に銅めっき層４６を設
ける（図１４）。樹脂ぺースト４４は無電解銅めっきを
析出しやすいものであるから、バンプおよび配線パター
ン４０部分にのみ選択的に無電解銅を析出して図のよう
に銅めっき層４６によって被覆することができる。 次に、銅めっき層４６の外面にニッケルめっき、金
めっき等の保護めっきを施して製品とする。
４４ａ、配線パターン４０の外面に銅めっき層４６を設
ける（図１４）。樹脂ぺースト４４は無電解銅めっきを
析出しやすいものであるから、バンプおよび配線パター
ン４０部分にのみ選択的に無電解銅を析出して図のよう
に銅めっき層４６によって被覆することができる。 次に、銅めっき層４６の外面にニッケルめっき、金
めっき等の保護めっきを施して製品とする。
【００３８】本実施例では無電解銅を析出しやすい樹脂
ぺース４４を使用することによって無電解銅めっきによ
り好適に銅めっき層４６を設けることができる。この場
合、銅めっき層４６は無電解銅めっきのみによって厚付
けする。本実施例のように、あらかじめ配線パターン４
０を形成してからめっき被膜を設ける方法の場合は無電
解めっきが好適である。なお、無電解めっきとしては、
銅めっきに限らず、これ以外の無電解めっきが利用でき
る。その場合、ぺーストは無電解めっき被膜を析出しや
すいものを使用すればよい。
ぺース４４を使用することによって無電解銅めっきによ
り好適に銅めっき層４６を設けることができる。この場
合、銅めっき層４６は無電解銅めっきのみによって厚付
けする。本実施例のように、あらかじめ配線パターン４
０を形成してからめっき被膜を設ける方法の場合は無電
解めっきが好適である。なお、無電解めっきとしては、
銅めっきに限らず、これ以外の無電解めっきが利用でき
る。その場合、ぺーストは無電解めっき被膜を析出しや
すいものを使用すればよい。
【００３９】本実施例の場合は実施例１とは異なり、配
線パターン４０とランド４２が一回のエッチング工程で
形成できるという利点がある。なお、本実施例で使用す
る無電解銅を析出しやすい樹脂ぺーストには導電性はと
くに要求されず、電気的絶縁性のものであっても使用で
きる。
線パターン４０とランド４２が一回のエッチング工程で
形成できるという利点がある。なお、本実施例で使用す
る無電解銅を析出しやすい樹脂ぺーストには導電性はと
くに要求されず、電気的絶縁性のものであっても使用で
きる。
【００４０】（実施例３）上記各実施例ではいずれも基
板にスルーホール形成用の孔を設けた後にスルーホール
めっきを施しているが、本実施例はスルーホールめっき
を省略して製造する方法である。図１５〜図１８に本実
施例の製造方法を示す。
板にスルーホール形成用の孔を設けた後にスルーホール
めっきを施しているが、本実施例はスルーホールめっき
を省略して製造する方法である。図１５〜図１８に本実
施例の製造方法を示す。
【００４１】 まず、両面に銅箔１２を被着形成した
基板１０にスルーホール形成用の孔１４を形成し、片面
エッチングによって基板１０のバンプ形成面にランド１
８を形成する（図１５）。 次に、孔１４に導電性ぺースト２０を充填し、半球
部２０ａを形成する（図１６）。 次に、電解銅めっきを施して半球部２０ａの表面と
銅箔１２の表面に銅めっき層２２を設ける（図１７）。 次に、基板１０の上面のめっき層を片面エッチング
し、配線パターン４０を形成する（図１８）。
基板１０にスルーホール形成用の孔１４を形成し、片面
エッチングによって基板１０のバンプ形成面にランド１
８を形成する（図１５）。 次に、孔１４に導電性ぺースト２０を充填し、半球
部２０ａを形成する（図１６）。 次に、電解銅めっきを施して半球部２０ａの表面と
銅箔１２の表面に銅めっき層２２を設ける（図１７）。 次に、基板１０の上面のめっき層を片面エッチング
し、配線パターン４０を形成する（図１８）。
【００４２】こうして、スルーホールめっきを施さずに
半球形バンプを有するＩＣパッケージが得られる。この
ＩＣパッケージも基板と半球形バンプが一体形成されて
成るものである。半球形バンプと基板１０の上面の配線
パターン４０とはスルーホール１５の導電性ぺースト２
０を介して電気的に導通する。
半球形バンプを有するＩＣパッケージが得られる。この
ＩＣパッケージも基板と半球形バンプが一体形成されて
成るものである。半球形バンプと基板１０の上面の配線
パターン４０とはスルーホール１５の導電性ぺースト２
０を介して電気的に導通する。
【００４３】（実施例４）スルーホールめっきを省略し
て製造する他の実施例である。本実施例では、 銅箔を被着形成した基板にスルーホール形成用の孔
を透設した後、両面エッチングによってランドおよび配
線パターンを形成する。 次に、スルーホール形成用の孔に導電性を有し、か
つ無電解銅を析出しやすい樹脂ぺーストを充填してバン
プを形成する。 次に、無電解銅めっきを施してバンプおよび配線パ
ターンに選択的に銅めっき層を被着形成することによっ
て製造する。
て製造する他の実施例である。本実施例では、 銅箔を被着形成した基板にスルーホール形成用の孔
を透設した後、両面エッチングによってランドおよび配
線パターンを形成する。 次に、スルーホール形成用の孔に導電性を有し、か
つ無電解銅を析出しやすい樹脂ぺーストを充填してバン
プを形成する。 次に、無電解銅めっきを施してバンプおよび配線パ
ターンに選択的に銅めっき層を被着形成することによっ
て製造する。
【００４４】本実施例では無電解銅めっきを使用した
が、無電解銅めっきに限らず、無電解めっき被膜を析出
しやすい樹脂ぺーストを使用することにより他の無電解
めっきを使用することができる。上記実施例３および実
施例４の製造方法ではスルーホールめっきを省略するこ
とから製造工程を簡素化できるという利点がある。これ
ら実施例によって得られるＩＣパッケージも先の実施例
による場合と同様に銅めっき層によってバンプを被覆す
ることにより、バンプを補強でき、ハンダ付け性および
スルーホールの密封性を得ることができる。なお、これ
ら実施例３、４による場合はスルーホールに充填した導
電性ぺーストによってバンプと配線パターンとが電気的
に接続されるが、導電性ぺーストはスルーホールめっき
によるめっき層にくらべて電気的抵抗が大きいという不
利がある。
が、無電解銅めっきに限らず、無電解めっき被膜を析出
しやすい樹脂ぺーストを使用することにより他の無電解
めっきを使用することができる。上記実施例３および実
施例４の製造方法ではスルーホールめっきを省略するこ
とから製造工程を簡素化できるという利点がある。これ
ら実施例によって得られるＩＣパッケージも先の実施例
による場合と同様に銅めっき層によってバンプを被覆す
ることにより、バンプを補強でき、ハンダ付け性および
スルーホールの密封性を得ることができる。なお、これ
ら実施例３、４による場合はスルーホールに充填した導
電性ぺーストによってバンプと配線パターンとが電気的
に接続されるが、導電性ぺーストはスルーホールめっき
によるめっき層にくらべて電気的抵抗が大きいという不
利がある。
【００４５】（実施例５）ハンダ付け可能な導電性ぺー
ストを使用する実施例を示す。本実施例では、 両面に銅箔を被着形成した基板にスルーホール形成
用の孔を透設し、スルーホールめっきを施した後、基板
に両面エッチングを施し、ランドおよび配線パターンを
形成する。 次に、ハンダ付け性を有する導電性ぺーストをスル
ーホールに充填し、半球形バンプを形成してＩＣパッケ
ージとする。
ストを使用する実施例を示す。本実施例では、 両面に銅箔を被着形成した基板にスルーホール形成
用の孔を透設し、スルーホールめっきを施した後、基板
に両面エッチングを施し、ランドおよび配線パターンを
形成する。 次に、ハンダ付け性を有する導電性ぺーストをスル
ーホールに充填し、半球形バンプを形成してＩＣパッケ
ージとする。
【００４６】図１９に本実施例の方法によって得られた
ＩＣパッケージの構成を示す。ＩＣパッケージはスルー
ホール内に導電性およびハンダ付け性を有する導電性ぺ
ースト５０が充填され、バンプの半球部５０ａがめっき
層等で被覆されず、そのまま外部に露出する形態とな
る。本実施例の方法によって得られるＩＣパッケージは
ハンダ付けによってそのまま実装することができ、バン
プに銅めっき層を設ける必要がないという利点がある。
ＩＣパッケージの構成を示す。ＩＣパッケージはスルー
ホール内に導電性およびハンダ付け性を有する導電性ぺ
ースト５０が充填され、バンプの半球部５０ａがめっき
層等で被覆されず、そのまま外部に露出する形態とな
る。本実施例の方法によって得られるＩＣパッケージは
ハンダ付けによってそのまま実装することができ、バン
プに銅めっき層を設ける必要がないという利点がある。
【００４７】なお、この実施例の方法によって作成する
ＩＣパッケージの場合も前述した実施例と同様にバンプ
基部にはバンプ径よりも大径のランド１８が形成され
る。また、本実施例の場合もバンプの保護用としてニッ
ケルめっき、金めっき等の保護めっきを施してもよい。
ＩＣパッケージの場合も前述した実施例と同様にバンプ
基部にはバンプ径よりも大径のランド１８が形成され
る。また、本実施例の場合もバンプの保護用としてニッ
ケルめっき、金めっき等の保護めっきを施してもよい。
【００４８】（実施例６）ハンダ付け可能な導電性ぺー
ストを使用する実施例で、スルーホールめっきを省略し
た方法である。本実施例では、 両面に銅箔を被着形成した基板にスルーホール形成
用の孔を透設した後、基板に両面エッチングを施し、ラ
ンドおよび配線パターンを形成する。 次に、導電性およびハンダ付け性を有する導電性ぺ
ーストを前記スルーホール形成用の孔に充填し、半球形
バンプを形成してＩＣパッケージとする。
ストを使用する実施例で、スルーホールめっきを省略し
た方法である。本実施例では、 両面に銅箔を被着形成した基板にスルーホール形成
用の孔を透設した後、基板に両面エッチングを施し、ラ
ンドおよび配線パターンを形成する。 次に、導電性およびハンダ付け性を有する導電性ぺ
ーストを前記スルーホール形成用の孔に充填し、半球形
バンプを形成してＩＣパッケージとする。
【００４９】図２０に本実施例の方法によって得られた
ＩＣパッケージの構成を示す。本実施例のＩＣパッケー
ジはスルーホールに導電性ぺースト５０が充填されて基
板１０とバンプが一体形成され、基板１０の上面に銅箔
をエッチングしてなる配線パターン５２が形成されてい
る。本実施例の方法によって得られるＩＣパッケージは
きわめて構成が単純化されている点が特徴である。導電
性ぺースト５０はハンダ付け性を有するから、そのまま
ハンダ付けによって実装することができる。
ＩＣパッケージの構成を示す。本実施例のＩＣパッケー
ジはスルーホールに導電性ぺースト５０が充填されて基
板１０とバンプが一体形成され、基板１０の上面に銅箔
をエッチングしてなる配線パターン５２が形成されてい
る。本実施例の方法によって得られるＩＣパッケージは
きわめて構成が単純化されている点が特徴である。導電
性ぺースト５０はハンダ付け性を有するから、そのまま
ハンダ付けによって実装することができる。
【００５０】（実施例７）上記各実施例ではスルーホー
ルにぺーストを充填して基板と一体にバンプを形成した
が、スルーホールに充填するぺーストの熱伝導性を利用
して効率的な熱放散を可能にするサーマルビア付きのＩ
Ｃパッケージを形成することが可能である。良好な熱伝
導性を有する導電性ぺーストとしては、銅、銀等の金属
粉を含有するぺーストが使用できる。
ルにぺーストを充填して基板と一体にバンプを形成した
が、スルーホールに充填するぺーストの熱伝導性を利用
して効率的な熱放散を可能にするサーマルビア付きのＩ
Ｃパッケージを形成することが可能である。良好な熱伝
導性を有する導電性ぺーストとしては、銅、銀等の金属
粉を含有するぺーストが使用できる。
【００５１】図２１は熱伝導性の良好な導電性ぺースト
６０を使用して形成したＩＣパッケージをマザーボード
に搭載した例を示す。ＩＣパッケージは接続端子として
の半球形バンプ６０ａとＩＣチップ３４の搭載穴の下面
に設けたサーマルビア６２を有する。サーマルビア６２
は上記各実施例で説明したと同様に、接続端子としての
半球形バンプを形成した場合と同様な方法で形成する。
すなわち、接続端子形成用のスルーホールの他にＩＣチ
ップ搭載部にサーマルビア形成用のスルーホールを設け
ておき、これらのスルーホールに導電性ぺースト６０を
充填してバンプ形成する。その後、基板１０の上面をざ
ぐり加工して搭載穴を形成することにより、ＩＣチップ
３４の搭載面にサーマルビア６２の上端面を露出させる
ことができ、ＩＣチップ３４をサーマルビア６２にじか
に接続することができる。
６０を使用して形成したＩＣパッケージをマザーボード
に搭載した例を示す。ＩＣパッケージは接続端子として
の半球形バンプ６０ａとＩＣチップ３４の搭載穴の下面
に設けたサーマルビア６２を有する。サーマルビア６２
は上記各実施例で説明したと同様に、接続端子としての
半球形バンプを形成した場合と同様な方法で形成する。
すなわち、接続端子形成用のスルーホールの他にＩＣチ
ップ搭載部にサーマルビア形成用のスルーホールを設け
ておき、これらのスルーホールに導電性ぺースト６０を
充填してバンプ形成する。その後、基板１０の上面をざ
ぐり加工して搭載穴を形成することにより、ＩＣチップ
３４の搭載面にサーマルビア６２の上端面を露出させる
ことができ、ＩＣチップ３４をサーマルビア６２にじか
に接続することができる。
【００５２】図２１で６４はマザーボードの絶縁層、６
６は接続用パッド、６８はプリプレグ、７０はシールド
層、７２はマザーボードの熱伝導層である。ＩＣパッケ
ージは半球形バンプ６０ａが接続用パッド６６に接続さ
れ、サーマルビア６２がマザーボードの熱伝導層７２に
接続される。これによって、ＩＣパッケージとマザーボ
ードが電気的に接続されるとともに、サーマルビア６２
を介してＩＣチップ３４からの熱放散が効率的になされ
る。本実施例のＩＣパッケージに設けたサーマルビア６
２はＩＣチップ３４にじかに接続されるから、ＩＣチッ
プ３４から効率的に熱放散させることが可能になる。本
方法によるサーマルビアを有するＩＣパッケージの製造
方法は接続端子と同時にサーマルビアも形成できる点で
きわめて有効な方法である。
６は接続用パッド、６８はプリプレグ、７０はシールド
層、７２はマザーボードの熱伝導層である。ＩＣパッケ
ージは半球形バンプ６０ａが接続用パッド６６に接続さ
れ、サーマルビア６２がマザーボードの熱伝導層７２に
接続される。これによって、ＩＣパッケージとマザーボ
ードが電気的に接続されるとともに、サーマルビア６２
を介してＩＣチップ３４からの熱放散が効率的になされ
る。本実施例のＩＣパッケージに設けたサーマルビア６
２はＩＣチップ３４にじかに接続されるから、ＩＣチッ
プ３４から効率的に熱放散させることが可能になる。本
方法によるサーマルビアを有するＩＣパッケージの製造
方法は接続端子と同時にサーマルビアも形成できる点で
きわめて有効な方法である。
【００５３】なお、上記方法とは別の方法として、接続
端子とサーマルビアとを別工程で形成することももちろ
ん可能である。すなわち、多層積層する際のプリプレグ
を用いてサーマルビアを形成しておき、後工程で上記方
法にしたがってバンプ形成することによって接続端子を
形成するようにしてもよい。このように、ＩＣチップ搭
載範囲に設けるサーマルビアと接続端子を形成するバン
プ部分の材質が必ずしも同じものとは限らない。
端子とサーマルビアとを別工程で形成することももちろ
ん可能である。すなわち、多層積層する際のプリプレグ
を用いてサーマルビアを形成しておき、後工程で上記方
法にしたがってバンプ形成することによって接続端子を
形成するようにしてもよい。このように、ＩＣチップ搭
載範囲に設けるサーマルビアと接続端子を形成するバン
プ部分の材質が必ずしも同じものとは限らない。
【００５４】図２２および図２３は半球形バンプを有す
るＩＣパッケージを実装する際における接続部の様子を
示す説明図で、プリント基板７４にハンダ７６でＩＣパ
ッケージを実装した様子を示す。７８はプリント基板７
４の表面に設けたハンダ付け用パッドである。図２２は
ハンダ７６の量が少ない場合、図２３はハンダ７６の量
が多い場合である。半球形バンプはその頂点面でハンダ
付け用パッド７８に当接し、その当接部位の周囲にメニ
スカス状にハンダ７６が付着する。このように接続端子
が半球形になっていると半球形バンプの当接部位に外側
からハンダ７６が引きよせられ、ハンダ７６が外側に流
れ出ることを防止する。これによってハンダ量が変動し
ても確実な接続を行うことが可能になる。
るＩＣパッケージを実装する際における接続部の様子を
示す説明図で、プリント基板７４にハンダ７６でＩＣパ
ッケージを実装した様子を示す。７８はプリント基板７
４の表面に設けたハンダ付け用パッドである。図２２は
ハンダ７６の量が少ない場合、図２３はハンダ７６の量
が多い場合である。半球形バンプはその頂点面でハンダ
付け用パッド７８に当接し、その当接部位の周囲にメニ
スカス状にハンダ７６が付着する。このように接続端子
が半球形になっていると半球形バンプの当接部位に外側
からハンダ７６が引きよせられ、ハンダ７６が外側に流
れ出ることを防止する。これによってハンダ量が変動し
ても確実な接続を行うことが可能になる。
【００５５】実際に半球形バンプを多数個形成したＩＣ
パッケージをプリント基板に接合して個々の半球形バン
プとプリント基板のハンダ付け用パッドとの接合の様子
をＸ線装置により観察したところ、セルフアライメント
の作用によって半球形バンプとハンダ付け用パッドとの
位置が一致するとともに、パッドと半球形バンプとの当
接部位にハンダが引きよせられて確実に接合されている
ことを確認した。
パッケージをプリント基板に接合して個々の半球形バン
プとプリント基板のハンダ付け用パッドとの接合の様子
をＸ線装置により観察したところ、セルフアライメント
の作用によって半球形バンプとハンダ付け用パッドとの
位置が一致するとともに、パッドと半球形バンプとの当
接部位にハンダが引きよせられて確実に接合されている
ことを確認した。
【００５６】図２４および図２５は半球形バンプと配線
パターンとが位置ずれした場合の接続の様子を示す。図
２５は比較として平形のバンプを有するＩＣパッケージ
の場合を示す。図２５に示すように平形のバンプを有す
るＩＣパッケージの場合は、ハンダ付け用パッド７８と
バンプが位置ずれするとハンダ付け用パッド７８の外側
にまでハンダ７６がはみ出し、バンプの端面と実装基板
面とが接近して隣接するパッド７８との間で電気的短絡
が生じやすくなる。これに対して、半球形バンプの場合
は図２４に示すようにバンプの外面と実装基板面とは離
れているからハンダ付け用パッド７６の外側にハンダ７
６が流れ出ることを防止し、これによって電気的短絡を
防止することができる。このように、半球形バンプを使
用した場合はパターン間の電気的短絡を防止して好適な
接続を行うことができ、接続端子を高密度に形成するこ
とが可能となって好適に多ピン化に対応することが可能
になる。
パターンとが位置ずれした場合の接続の様子を示す。図
２５は比較として平形のバンプを有するＩＣパッケージ
の場合を示す。図２５に示すように平形のバンプを有す
るＩＣパッケージの場合は、ハンダ付け用パッド７８と
バンプが位置ずれするとハンダ付け用パッド７８の外側
にまでハンダ７６がはみ出し、バンプの端面と実装基板
面とが接近して隣接するパッド７８との間で電気的短絡
が生じやすくなる。これに対して、半球形バンプの場合
は図２４に示すようにバンプの外面と実装基板面とは離
れているからハンダ付け用パッド７６の外側にハンダ７
６が流れ出ることを防止し、これによって電気的短絡を
防止することができる。このように、半球形バンプを使
用した場合はパターン間の電気的短絡を防止して好適な
接続を行うことができ、接続端子を高密度に形成するこ
とが可能となって好適に多ピン化に対応することが可能
になる。
【００５７】
【発明の効果】本発明に係るＩＣパッケージは、上述し
たように、基板とバンプとが一体的に形成されることか
らＩＣパッケージのハンドリング時にバンプが欠落した
りすることを防止でき、またバンプが半球形に形成され
ることによって実装基板に確実に実装させることができ
る製品として提供することができる。また、本発明に係
るＩＣパッケージの製造方法によれば、基板に設けたス
ルーホール形成用の孔内にぺーストを充填することによ
り接続端子として半球形のバンプを形成するから、基板
とバンプとを確実に一体化させて形成することができ
る。また、接続端子として一定の保形性を有するバンプ
として形成することができる等の著効を奏する。
たように、基板とバンプとが一体的に形成されることか
らＩＣパッケージのハンドリング時にバンプが欠落した
りすることを防止でき、またバンプが半球形に形成され
ることによって実装基板に確実に実装させることができ
る製品として提供することができる。また、本発明に係
るＩＣパッケージの製造方法によれば、基板に設けたス
ルーホール形成用の孔内にぺーストを充填することによ
り接続端子として半球形のバンプを形成するから、基板
とバンプとを確実に一体化させて形成することができ
る。また、接続端子として一定の保形性を有するバンプ
として形成することができる等の著効を奏する。
【図１】ＩＣパッケージの製造方法の実施例において、
基板にスルーホ ール形成用の孔を形成した状態の断面
図である。
基板にスルーホ ール形成用の孔を形成した状態の断面
図である。
【図２】スルーホールめっきを施した状態の断面図であ
る。
る。
【図３】基板にランドを形成した状態の断面図である。
【図４】スルーホールに導電性ぺーストを充填した状態
の断面図である。
の断面図である。
【図５】バンプおよびめっき層に電解めっきを施した状
態の断面図である。
態の断面図である。
【図６】配線パターンを形成し、保護めっきを施した状
態の断面図である。
態の断面図である。
【図７】ＩＣパッケージの側断面図である。
【図８】ＩＣパッケージの底面図である。
【図９】ＩＣパッケージにＩＣチップを搭載した状態の
断面図である。
断面図である。
【図１０】半球形バンプの他の形成例を示す断面図であ
る。
る。
【図１１】ＩＣパッケージの製造方法の第２実施例にお
いて、スルーホールめっきを施した状態の断面図であ
る。
いて、スルーホールめっきを施した状態の断面図であ
る。
【図１２】両面エッチングによって配線パターンおよび
ランドを形成した状態の断面図である。
ランドを形成した状態の断面図である。
【図１３】バンプを形成した状態の断面図である。
【図１４】バンプ表面およびめっき層に無電解銅めっき
を施した状態の断面図である。
を施した状態の断面図である。
【図１５】ＩＣパッケージの製造方法の第４実施例にお
いて、ランドを形成した状態の断面図である。
いて、ランドを形成した状態の断面図である。
【図１６】バンプを形成した状態の断面図である。
【図１７】銅めっき層を設けた状態の断面図である。
【図１８】配線パターンを形成した状態の断面図であ
る。
る。
【図１９】ＩＣパッケージの製造方法の第６実施例で得
られるＩＣパッケージの断面図である。
られるＩＣパッケージの断面図である。
【図２０】ＩＣパッケージの製造方法の第７実施例で得
られるＩＣパッケージの断面図である。
られるＩＣパッケージの断面図である。
【図２１】ＩＣパッケージをマザーボードに搭載した状
態を示す説明図である。
態を示す説明図である。
【図２２】半球形バンプと配線パターンとの接続の様子
を示す説明図である。
を示す説明図である。
【図２３】半球形バンプと配線パターンとの接続の様子
を示す説明図である。
を示す説明図である。
【図２４】半球形バンプと配線パターンが位置ずれして
いる状態での接続の様子を示す説明図である。
いる状態での接続の様子を示す説明図である。
【図２５】平形バンプと配線パターンとが位置ずれして
いる状態での接続の様子を示す説明図である。
いる状態での接続の様子を示す説明図である。
１０ 基板 １４ スルーホール形成用の孔 １５ スルーホール １６ めっき層 １８ ランド ２０ 導電性ぺースト ２０ａ 半球部 ２２ 銅めっき層 ２４ 配線パターン ２６ 保護めっき ３０ 半球形バンプ ３２ 搭載穴 ３４ ＩＣチップ ３５ 内層配線パターン ３７ サーマルビア ４０ 配線パターン ４２ ランド ４４ 樹脂ぺースト ４４ａ 半球部 ４６ 銅めっき層 ５０ 導電性ぺースト ５２ 配線パターン ６０ 導電性ぺースト ６０ａ 半球形バンプ ６２ サーマルビア ７４ プリント基板 ７６ ハンダ ７８ ハンダ付け用パッド
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｑ 6921−4Ｅ
Claims (19)
- 【請求項１】 基板に表面実装用のバンプを形成したＩ
Ｃパッケージにおいて、 前記基板の厚み方向に透設して形成されたスルーホール
に導電性あるいは電気的絶縁性のぺーストが充填され、
前記ぺーストが前記スルーホールの一端から半球形状に
突出して前記スルーホール内に充填されたぺーストと一
体に固化してバンプが形成され、 該半球形のバンプ表面に銅めっき等の導体めっき層が被
着形成されたことを特徴とするＩＣパッケージ。 - 【請求項２】 基板に表面実装用のバンプを形成したＩ
Ｃパッケージにおいて、 前記基板の厚み方向に透設し
て形成された孔に導電性ぺーストが充填され、前記導電
性ぺーストが前記孔の一端から半球形状に突出して前記
孔内に充填された導電性ぺーストと一体に固化形成され
て成ることを特徴とするＩＣパッケージ。 - 【請求項３】 導電性ぺーストがハンダ付け性を有する
ものである請求項２記載のＩＣパッケージ。 - 【請求項４】 導電性ぺーストによって形成された半球
形のバンプ表面に銅めっき等の導体めっき層が被着形成
されたことを特徴とする請求項２記載のＩＣパッケー
ジ。 - 【請求項５】 基板が複数個のＩＣチップを搭載可能に
したマルチチップタイプのものであることを特徴とする
請求項１または２記載のＩＣパッケージ。 - 【請求項６】 基板が複数の内層配線パターンを有する
多層基板であることを特徴とする請求項１、２または５
記載のＩＣパッケージ。 - 【請求項７】 ＩＣチップと接続する配線パターンの端
子部が多段に形成されたことを特徴とする請求項６記載
のＩＣパッケージ。 - 【請求項８】 半球形バンプの基部にバンプよりも大径
のランドが設けられたことを特徴とする請求項１、２ま
たは４項記載のＩＣパッケージ。 - 【請求項９】 基板のＩＣチップ搭載範囲にサーマルビ
アが設けられたことを特徴とする請求項１、２、５また
は６記載のＩＣパッケージ。 - 【請求項１０】 基板のＩＣチップ搭載範囲に、基板に
透設されたスルーホールあるいは孔内に前記接続端子を
形成するぺーストと同じぺーストが充填されたサーマル
ビアが設けられたことを特徴とする請求項１、２、５ま
たは６記載のＩＣパッケージ。 - 【請求項１１】 基板に表面実装用のバンプを形成した
ＩＣパッケージの製造方法において、 前記基板に形成するバンプの平面配置位置に合わせて基
板の厚み方向にスルーホール形成用の孔を透設し、 前記孔内にぺーストを充填して、前記孔の一端から半球
形状にぺーストを突出させ、孔内のぺーストとともに一
体にぺーストを固化させることによってバンプを形成す
ることを特徴とするＩＣパッケージの製造方法。 - 【請求項１２】 基板に表面実装用のバンプを形成した
ＩＣパッケージの製造方法において、 両面に銅箔を被着形成した基板の厚み方向にスルーホー
ル形成用の孔を透設し、 スルーホールめっきを施し、 前記基板の片面をエッチングして前記孔位置に合わせて
ランドを形成し、 スルーホールに導電性ぺーストを充填して前記スルーホ
ールの一端から半球形状に前記導電性ぺーストを突出さ
せ、 前記導電性ぺーストを固化させてバンプを形成し、 電解めっきを施して前記バンプ表面に銅めっき等の導体
めっき層を設け、 前記ランド形成面とは反対側の基板面をエッチングして
所定の配線パターンを形成することを特徴とするＩＣパ
ッケージの製造方法。 - 【請求項１３】 請求項１２項記載のＩＣパッケージの
製造方法において、前記導電性ぺーストにかえて無電解
めっき被膜を析出しやすいぺーストを使用し、 スルーホールを形成してバンプを形成した後、 無電解めっきを施して前記バンプ表面に無電解導体めっ
き層を設け、次いで、電解めっきにより導体めっき層を
厚付けすることを特徴とするＩＣパッケージの製造方
法。 - 【請求項１４】 基板に表面実装用のバンプを形成した
ＩＣパッケージの製造方法において、 両面に銅箔を被着形成した基板の厚み方向にスルーホー
ル形成用の孔を透設し、 スルーホールめっきを施し、 前記基板の両面をエッチングして前記孔位置に合わせて
ランドおよび配線パターンを形成し、 前記スルーホールに無電解めっき被膜を析出しやすいぺ
ーストを充填して前記スルーホールの一端から半球形状
に前記ぺーストを突出させ、 前記ぺーストを固化させてバンプを形成し、 無電解めっきにより前記バンプ表面に導体めっき層を設
けることを特徴とするＩＣパッケージの製造方法。 - 【請求項１５】 基板に表面実装用のバンプを形成した
ＩＣパッケージの製造方法において、 両面に銅箔を被着形成した基板の厚み方向にスルーホー
ル形成用の孔を透設し、 前記基板の片面をエッチングして前記孔位置に合わせて
ランド を形成し、 前記孔内に導電性ぺーストを充填して前記スルーホール
の一端から半球形状に前記導電性ぺーストを突出させ、 前記導電性ぺーストを固化させてバンプを形成し、 電解めっきを施して前記バンプ表面に導体めっき層を被
着形成し、 前記ランド形成面とは反対側の基板面をエッチングして
所定の配線パターンを形成することを特徴とするＩＣパ
ッケージの製造方法。 - 【請求項１６】 基板に表面実装用のバンプを形成した
ＩＣパッケージの製造方法において、 両面に銅箔を被着形成した基板の厚み方向にスルーホー
ル形成用の孔を透設し、 前記基板の両面をエッチングして前記孔位置に合わせて
ランドおよび配線パターンを形成し、 前記孔内に無電解めっき被膜を析出しやすい導電性ぺー
ストを充填してスルーホールの一端から半球形状に前記
導電性ぺーストを突出させ、 前記導電性ぺーストを固化させてバンプを形成し、 無電解めっきにより前記バンプ表面に導体めっき層を厚
付けすることを特徴とするＩＣパッケージの製造方法。 - 【請求項１７】 基板に表面実装用のバンプを形成した
ＩＣパッケージの製造方法において、 両面に銅箔を被着形成した基板の厚み方向にスルーホー
ル形成用の孔を透設し、 スルーホールめっきを施し、 前記基板の両面をエッチングして前記孔位置に合わせて
ランドおよび配線パターンを形成し、 前記スルーホールにハンダ付け性を有する導電性ぺース
トを充填してスルーホールの一端から半球形状に前記導
電性ぺーストを突出させ、 前記導電性ぺーストを固化させてバンプを形成すること
を特徴とするＩＣパッケージの製造方法。 - 【請求項１８】 基板に表面実装用のバンプを形成した
ＩＣパッケージの製造方法において、 両面に銅箔を被着形成した基板の厚み方向に接続端子形
成用の孔を透設するとともにＩＣチップの搭載範囲にサ
ーマルビア形成用の孔を透設し、 前記接続端子形成用の孔および前記サーマルビア形成用
の孔に熱伝導性の良好なぺーストを充填して、接続端子
とともにサーマルビアを形成することを特徴とする請求
項１１、１２、１３、１４、１５、１６または１７記載
のＩＣパッケージの製造方法。 - 【請求項１９】 バンプにニッケルめっき、銀めっき、
金めっき等の保護めっきを施すことを特徴とする請求項
１１、１２、１３、１４、１５、１６または１７記載の
ＩＣパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086622A JPH07226456A (ja) | 1993-04-23 | 1994-04-25 | Ｉｃパッケージ及びその製造方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13228093 | 1993-04-23 | ||
| JP5-132280 | 1993-04-23 | ||
| JP22038693 | 1993-07-05 | ||
| JP5-220386 | 1993-07-05 | ||
| JP5-339919 | 1993-11-25 | ||
| JP33991993 | 1993-11-25 | ||
| JP6086622A JPH07226456A (ja) | 1993-04-23 | 1994-04-25 | Ｉｃパッケージ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226456A true JPH07226456A (ja) | 1995-08-22 |
Family
ID=27467285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6086622A Pending JPH07226456A (ja) | 1993-04-23 | 1994-04-25 | Ｉｃパッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07226456A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280398B1 (ko) * | 1997-09-12 | 2001-02-01 | 김영환 | 적층형 반도체 패키지 모듈의 제조 방법 |
| US6396140B1 (en) * | 1999-06-24 | 2002-05-28 | Lsi Logic Corporation | Single reference plane plastic ball grid array package |
| JP2004265956A (ja) * | 2003-02-26 | 2004-09-24 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2005093513A (ja) * | 2003-09-12 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 配線基板とその製造方法およびそれを用いた電子部品の実装体 |
| USRE40947E1 (en) | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| WO2010035865A1 (ja) * | 2008-09-29 | 2010-04-01 | 日立化成工業株式会社 | 半導体素子搭載用パッケージ基板及びその製造方法 |
| US7894203B2 (en) | 2003-02-26 | 2011-02-22 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2013077691A (ja) * | 2011-09-30 | 2013-04-25 | Fujikura Ltd | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 |
-
1994
- 1994-04-25 JP JP6086622A patent/JPH07226456A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280398B1 (ko) * | 1997-09-12 | 2001-02-01 | 김영환 | 적층형 반도체 패키지 모듈의 제조 방법 |
| USRE40947E1 (en) | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| US6396140B1 (en) * | 1999-06-24 | 2002-05-28 | Lsi Logic Corporation | Single reference plane plastic ball grid array package |
| JP2004265956A (ja) * | 2003-02-26 | 2004-09-24 | Ibiden Co Ltd | 多層プリント配線板 |
| JP4493923B2 (ja) * | 2003-02-26 | 2010-06-30 | イビデン株式会社 | プリント配線板 |
| US7894203B2 (en) | 2003-02-26 | 2011-02-22 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2005093513A (ja) * | 2003-09-12 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 配線基板とその製造方法およびそれを用いた電子部品の実装体 |
| WO2010035865A1 (ja) * | 2008-09-29 | 2010-04-01 | 日立化成工業株式会社 | 半導体素子搭載用パッケージ基板及びその製造方法 |
| JP2013077691A (ja) * | 2011-09-30 | 2013-04-25 | Fujikura Ltd | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4075306B2 (ja) | 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法 | |
| US8618669B2 (en) | Combination substrate | |
| JP3898891B2 (ja) | バイアプラグアダプター | |
| US20110156226A1 (en) | Interposer and semiconductor device | |
| EP1367642A2 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| KR20070010915A (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| US6596620B2 (en) | BGA substrate via structure | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| KR100661044B1 (ko) | 전자 장치 | |
| US6781221B2 (en) | Packaging substrate for electronic elements and electronic device having packaged structure | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| US7554197B2 (en) | High frequency IC package and method for fabricating the same | |
| JPH07226456A (ja) | Ｉｃパッケージ及びその製造方法 | |
| US6543676B2 (en) | Pin attachment by a surface mounting method for fabricating organic pin grid array packages | |
| US20120049359A1 (en) | Ball grid array package | |
| WO1994025984A1 (en) | Ic package and method of its manufacture | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| US20010005051A1 (en) | Semiconductor package and semiconductor device | |
| JP4112872B2 (ja) | Ｐｇａパッケージのピン表面実装方法 | |
| JP3938017B2 (ja) | 電子装置 | |
| JP3600138B2 (ja) | 半導体装置 | |
| JP2001024033A (ja) | 半導体素子実装用テープ、半導体装置及びそれらの製造方法 | |
| JPH0936271A (ja) | 半導体パッケージ | |
| KR101185857B1 (ko) | Ｂｇａ 타입 스택 패키지 및 이를 이용한 멀티 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |