JP4493923B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP4493923B2 JP4493923B2 JP2003049253A JP2003049253A JP4493923B2 JP 4493923 B2 JP4493923 B2 JP 4493923B2 JP 2003049253 A JP2003049253 A JP 2003049253A JP 2003049253 A JP2003049253 A JP 2003049253A JP 4493923 B2 JP4493923 B2 JP 4493923B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- conductive
- solder
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【０００１】
本発明は、ＩＣチップなどの電子部品を実装するプリント配線板に関し、特に、実装する電子部品に対してボンディングパッドからワイヤーボンディングするプリント配線板に関するものである。
【０００２】
【従来の技術】
片面に導体層を有し、ＩＶＨ（インナーバイアホール）構造からなる絶縁基板を多層化した技術が、提案されている（例えば、特開平１０−１３０２８号など）。それらは、一方の絶縁基板の導体層と他方の絶縁基板のバイアホールとを接続させることにより、電気的に接続を行うものである。外層の導体回路上にはＩＣチップ、コンデンサなどの電気部品を適時実装させることにより、その機能を発揮させる。
【０００３】
図２１に従来技術に係るＩＣチップ搭載用プリント配線板を示す。ここで、図２１（Ａ）は平面図を、図１５（Ｂ）は、図２１（Ａ）のＢ−Ｂ断面を示している。図２１（Ｂ）に示すようにプリント配線板を構成する基板１１０は、ＩＣチップ１７０を収容するためのキャビティー１１０ａと、表面と裏面を接続するバイアホール１１８とを有している。バイアホール１１８のランド１１８ａには、矩形状のボンディングパッド１３６が一体に形成されている。バイアホール１１８の裏面側には、導体回路１３８を介して半田バンプ１５６が接続されている。バイアホールランド１１８ａと一体に形成されたボンディングパッド１３６は、先端がソルダーレジスト層１４０の開口１４４から突出することで外部に露出し、ＩＣチップ１７０の端子１７１とワイヤー１７２によりワイヤーボンディングされている。
【０００４】
【特許文献１】
特開平10-13028号公報
【０００５】
【発明が解決しようとする課題】
ＩＣチップを実装した基板において、配線密度を高めることが要求されている。このためには、ワイヤーボンディングを行うボンディングパッドを高密度で配置する必要がある。しかしながら、図２１（Ａ）に示すように、ボンディングパッド１３６をバイアホールランド１１８ａと一体に形成する場合には、ボンディングパッド１３６の線幅よりも外形の大きなバイアホールランド１１８ａを配置するために、ボンディングパッドを高密度で配置することができなかった。
【０００６】
また、ＩＣチップを実装した基板の薄膜化、高機能化が要求されている。その理由として、例えば、携帯電話、カメラ、パソコンなどの電子製品の筐体が、小型化、薄膜化していることにある。それらの筐体に収めるためには、すべての材料、部品を薄くし、かつ、機能を低下させることがないようにしなければならない。そのため、ＩＣチップを多層化、積層（三次元実装）することを検討されている。その技術としては、ＩＣチップ上に直接ＩＣチップを実装して、多層化、即ち、下層ＩＣチップ上に、ダイボンディングして上層ＩＣチップを実装することで積層している。積層した各ＩＣチップはワイヤーボンディングを経て接続させている。それにより、同一面積下において、高密度化と共に小型化を実現できる。
【０００７】
しかしながら、ＩＣチップを積層したものは、リペアすることができない。また、実装した後にワイヤーボンディングで接続を取るため、ワイヤーボンディングで接続を取った後でしかＩＣチップもしくは基板を検査することしかできない。そのために、ＩＣチップの内の１つでも不具合があると、実装された基板自体が使用することができないことになってしまう。
【０００８】
さらに、積層した回路の下部もしくはＩＣチップ間には、回路を形成しておらず、配線の引き回しをすることができない。そのために、クロック数などの増加に伴い、配線長が長くなることとなる。設計変更や仕様変更の際には、適時実装形成を検討しなければならない。
【０００９】
本願発明は、上述した課題を解決するためになされたものであり、その目的とするところは、ワイヤーボンディングの配線密度を高めることができるプリント配線板を提供することにある。
【００１０】
また、本願発明の目的は、構造的にも容易に多層化でき、設計などの仕様変更に耐え得る多層プリント配線板を提供することにある。
【００１１】
【課題を解決するための手段】
発明者が鋭意研究した結果、上記課題を解決するために、実装する電子部品に対してボンディングパッドからワイヤーボンディングする多層プリント配線板において、
絶縁材料の片面もしくは両面に導体回路が形成され、導体回路へ至る非貫通孔に導電性材料が充填された基板で、
前記非貫通孔の直上の導体回路を前記ボンディングパッドとして用いることを技術的特徴とする。
また、実装する電子部品に対してボンディングパッドからワイヤーボンディングする多層プリント配線板において、
絶縁材料の片面もしくは両面に導体回路が形成され、導体回路へ至る非貫通孔に導電性材料が充填された基板を、非貫通孔に充填された導電性材料上に形成された導電性バンプを介して積層することで形成され、
前記非貫通孔に充填された導電性材料の直上の導体回路を前記ボンディングパッドとして用いることを技術的特徴とする。
【００１２】
本発明では、非貫通孔に充填された導電性材料の直上の導体回路をボンディングパッドとして用いることで、該導体回路から基板の外側に向かって導体回路を引き出すことなく、非貫通孔を介して下層へ配線を引き出すことができ、非貫通孔であるため、貫通孔であるスルーホールのように全層に渡ってスルーホールエリアを取ることがなく、その後も自由に配線を配置することができる。それ故に、ボンディングパッド領域の配線が高密度にできるにも関わらず、その周囲は、無理な配線形成によるデッドスペースが要らなくなり、配線の自由度が増す。
【００１３】
更に本発明は、実装する電子部品に対してボンディングパッドからワイヤーボンディングする多層プリント配線板において、
絶縁材料の片面もしくは両面に導体回路が形成され、導体回路へ至る非貫通孔に導電性材料が充填された基板で、
前記非貫通孔の直上の導体回路を前記ボンディングパッドとして用いて、前記ボンディングパッドの直下に非貫通孔を配置したことを技術的特徴とする。
また、実装する電子部品に対してボンディングパッドからワイヤーボンディングする多層プリント配線板において、
絶縁材料の片面もしくは両面に導体回路が形成され、導体回路へ至る非貫通孔に導電性材料が充填された基板で、非貫通孔に充填された導電性材料上に形成された導電性バンプを介して積層され、
前記非貫通孔の直上の導体回路を前記ボンディングパッドとして用いて、前記ボンディングパッドの直下に非貫通孔を配置したことを技術的特徴とする。
【００１４】
本発明では、非貫通孔に充填された導電性材料に直接接続された導体回路をボンディングパッドとしてある。即ち、導体回路（ボンディングパッド）に至る非貫通孔に導電性材料を充填することで、導体回路（ボンディングパッド）とバイアホールとを接続してあるので、導電性材料（バイアホール）と導体回路（ボンディングパッドとをバイアホールランドを介することなく接続できる。ボンディングパッドの線幅よりも直径の大きなバイアホールランドを用いないため、配線密度を高めることができる。
該導体回路から基板の外側に向かって導体回路を引き出すことなく、非貫通孔を介して下層へ配線を引き出すことができ、非貫通孔であるため、貫通孔であるスルーホールのように全層に渡ってスルーホールエリアを取ることがなく、その後も自由に配線を配置することができる。それ故に、ボンディングパッド領域の配線が高密度にできるにも関わらず、その周囲は、無理な配線形成によるデッドスペースが要らなくなり、配線の自由度が増す。
導電材料としては、めっき、導電性ペーストを用いることができる。めっきを用いることが望ましい。導電ペーストは、ワイヤーを打った語にへこみを生じることがあるからである。
【００１５】
更に、本発明では、外部端子を両面に配置する構造を案出した。多層プリント配線板の両面から外部端子を接続するパッドを有していることから、その両面に別のプリント配線板などを接続することが可能となる。例えば、表面の外部端子を介して他のＩＣモジュールを実装した状態で、裏面の外部端子を介してプリント配線板に接続することが可能である。また、実装されるＩＣモジュールの形態の自由度が増す。特に、ＩＣチップの直下にも外部端子が配設されていることが望ましい。それにより、配線の引き出す自由度が増すし、配線面積を少なくするため基板の小型化がなされ、さらにＩＣチップの多層化、積層をすることをでき得る構造となる。
【００１６】
また、別の見方をすれば、該多層プリント配線板に形成される回路は、該基板上に実装されたＩＣチップに接続させ外部へと引き出されている回路（ＰＧＫ回路）と、ＩＣモジュールに接続され該多層プリント配線板を介して外部へ引き出される回路（インターポーザ回路）との２種類が混在している。それらを適時効率よく、接続させるためには、両面に外部端子を形成させる方が望ましい。インターポーザとＰＫＧ基板との２つの役目を一枚の基板で果たすことができるのである。そのために、小型化、高機能化をすることができる。また、この場合、多層プリント配線板あるいは別の基板で不良を引き起こしたとしても、検査を行うことができ、多層プリント配線板に別の基板（ＩＣモジュール）を取り付ける前に対応できる。別の基板（ＩＣモジュール）を設計変更（例えば、メモリーであれば容量を変更した等の場合を意味する）したとしても、容易に適応することができる。
外部端子は、ＢＧＡ（ボールグリッドアレイ）、ＰＧＡ（ピングリッドアレイ）、バンプ（半田もしくは金属）などの外部と接続しうる端子を意味する。
【００１７】
また、本発明は、ＩＣチップなどの電子部品が実装される多層プリント配線板において、実装エリアにザグリを有し、外部端子を両面に配置することを技術的特徴とする。
【００１８】
ザグリが形成されていることから、その実装エリアにおける厚み（多層プリント配線板にＩＣチップを実装した状態での厚み）を薄くすることができる。さらに、ＩＣを多層化して実装しても封止樹脂を含めた基板自体の総厚みを薄くすることもできる。
【００１９】
また、上記の両面構造によると、例えば、該多層プリント配線板の片面に、ＩＣチップを実装したプリント配線板を接続し、その反対面には、コンデンサなどのＩＣチップ以外の電子部品を実装した基板を接続させることができる。いわば、インターポーザ的な役目を果たすこともできる。両面に、ＩＣチップなどを含んだプリント配線板を接続する場合は、スタック構造（三次元実装）となり得る。特に、ＩＣチップの下部領域でも外部端子を形成することが可能となる。
【００２０】
図１７に示すように、外部端子５６の直下には、反対面の外部端子５６が重ならないことが望ましい。ここで、（Ａ１）、（Ｂ１）、（Ｃ１）は、図２中の外部端子を拡大して示し、（Ａ２）、（Ｂ２）、（Ｃ２）は、（Ａ１）、（Ｂ１）、（Ｃ１）中の外部端子の斜視図である。この場合、外部端子が接触している領域の直下に、反対面の外部端子の接触している領域が重ならないことを意味している。それにより、外部端子に発生している応力などをダイレクトに伝わることを防止し、端子の位置ズレ、接触不良を防止し、電気的な接続や信頼性を低下させることがない。そもそも外部端子は、主としてＢＧＡ（ボールグリッドアレイ）、バンプ等であるために、導電性バンプなどの外部端子と比べると接続箇所が小さく、応力が集中し易い。また、他のプリント配線板との材料等の熱膨張率が異なると、熱が加わる（例えば、ヒートサイクル条件下）などの外的な要因によって応力が発生し、その応力が反対面の外部端子へ伝わるが、基板もしくは外部端子において応力が緩和される。そのために、反対面の外部端子への影響を受けない。逆に応力がダイレクトに伝わると、反対面の外部端子の接続部において、剥がれ、クラックや、外部基板との接触不良などの不具合を引き起こす。
また、片面の外部端子および外部端子のパット領域（ランドを含む場合もある）の直下には、反対面の外部端子が重ならないことが望ましい。外部端子のパッドの下部にめっき、導電性ペーストなどの導電性材料を充填したときには、パット領域までは、その応力の影響を受けてしまうことがあり、その領域を外して、反対面の外部端子の接続領域を配設することにより、確実に応力の影響を受けなくする。
【００２１】
電子部品の実装領域には、ビアが形成されていて、近接する部分に放熱機能を有する金属層が形成されていることが望ましい。特に、ＩＣチップ直下に金属層を設けて、該金属層にビア（非貫通孔）を介して外部端子に接続させることが望ましい。その構成にすることにより、外部端子に接続されたプリント配線板側へ熱を効率よく伝達させ、放熱することができるのである。
金属層が基板全体の剛性を高めて、外的な要因（熱などの影響）による応力を緩衝することができる。そのため、信頼性と接続性も改善される。
【００２２】
外部端子は、スタック状のバイアホールに接続され、かつ、外部端子に接続されるバイアホールは、隣接層のバイアホールと中心線をずらして配置されることが望ましい。
スタック構造直上に、外部端子を形成したものであると、外部端子を起因として発生した応力が直接基板内に伝達されるのである。そのために、基板内もしくは反対面の外部端子へとその応力の影響を受けるのである。基板内であれば、スタックビアの接続を阻害するし、反対面の外部端子であれば、接続不良を引き起こしてしまうのである。しかしながら、バイアホールの中心線からずらして、スタック状にバイアホールを形成させると、その応力の伝達が緩衝されるのである。
また、バイアホール内に導電性ペースト、めっきなどの導電性材料を充填したときに効果を発揮する。充填させることで応力が伝わりやすい状態になるからである。
【００２３】
本発明の多層プリント配線板は、絶縁材料に形成された非貫通孔に導電性材料が充填されて成る片面もしくは両面回路基板を２層以上積層し構成することが最適である。製造方法としては、サブトラ法、アディテイブ法（ビルドアップ法含む）ででも行えることができる。しかしながら、サブトラ法では、２層以上を貫通するスルーホールを有する構造により外部端子を配置したのであるなれば、応力を緩衝することができない。それ故に、適用することができない場合がある。また、ビルドアップ法であれば、心材が含有されない樹脂絶縁層を用いたならば、ザグリ部分を形成することは、樹脂絶縁材料での形状を安定化させることが難しいので、適用することができない場合がある。片面回路基板を用いることがより望ましい。
【００２４】
片面もしくは両面回路基板を接続させる導電性バンプの融点は、外部端子の接着剤（例えば、ＢＧＡの接着用半田）の融点よりも高いことが望ましい。それにより、導電性バンプの溶解自体を防止することができるのである。その逆に、導電性バンプの融点が外部端子の接着剤の融点よりも低い場合、外部端子を実装する際、その温度では、導電性バンプがかなりの部分で溶解してしまうために、基板内で流動してしまう。流動する範囲が大きいと導電性バンプを原因として隣の導体層とショートを引き起こしてしまう。一方、流動する範囲が小さいと、基板間で応力が発生してしまう。その応力が緩和されないと位置ズレを引き起こされてしまう。そのために、導電性バンプの厚みが薄くなり、密着強度や電気特性が低下してしまう。
導電性バンプの種類としては、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｕ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ／Ｃｕなどの半田や、スズ、鉛などの金属を用いることができる。このとき融点が２００℃以上３５０℃以下であることが望ましい。
【００２５】
特に、融点は２００℃を以上、３５０℃以下であるものが望ましい。２００℃未満では、表層の半田との融点の差が小さい、あるいは、低くなるために、ＩＣチップを実装する際、溶解、拡散などを引き起こし、隣にある独立した導体回路と短絡してしまうことがある。３５０℃を超えると、金属自体が硬くなりすぎてしまい、接続性が低下する。そのために、導体回路との接合ができなくなってしまうことがある。また、その温度で融解しようとすると、絶縁材料である樹脂が、溶解してしまうために、絶縁材料での絶縁性が低下してしまう。
さらに、２２０℃〜３２０℃の範囲ものがより望ましい。その範囲であれば、高温高湿下、ヒートサイクル条件化などの信頼性試験においても、導電性バンプが拡散することがない。
【００２６】
前述の導電性バンプ内にＣｕ、ＺｎもしくはＳｂが配合されていることにより、金属自体の流動を抑えることができるのである。つまり、一旦再固化した金属にＣｕ合金、Ｚｎ合金もしくはＳｂ合金が形成される。その合金がＩＣチップの実装時などの熱の影響を受けて溶解することを防止し、導電性金属の拡散などの不具合を抑えるのである。そのために、ショートすることがなくなり、電気特性を向上させることができるのである。
【００２７】
また、ヒートサイクル試験、高温放置などの信頼性試験のとき、特に昇温時（低温⇒高温）あるいは高温下で放置させても、導電性金属の固化の再溶解することを抑制される。そのために信頼性試験も向上させることができる。
また、信頼性試験後の導体層とバイアホールとの密着強度が低下しない。そのために、電気特性も低下することがなくなるので、電気特性を向上させることができる。さらにＣｕ、ＺｎもしくはＳｂ含有の導電性金属では金属自体の流動性が抑えられる。そのため、バイアホールピッチをさらに狭くすることができ、高密度化した多層プリント配線板を得ることが可能になる。
【００２８】
（Ｃｕ含有金属バンプ）
導電性バンプ内にＣｕが配合されていることにより、金属自体の拡散を抑えることができるのである。つまり、一旦固化した導電性バンプの金属にＣｕ合金が形成される。その合金が基板にかかる様々な熱履歴（例えば、アニール処理、めっき処理、ＩＣチップ実装工程など）の影響を受けても金属溶解を防止し、導電性バンプ金属の拡散などの不具合を抑える。そのために、抵抗変化やショート、電気性能劣化を抑え、電気特性を向上させることができる。
【００２９】
また、高温放置、ヒートサイクル試験などの信頼性試験のとき、特に高温下での放置あるいは昇温（低温⇒高温）させても、固化した導電性バンプの再溶解や拡散を抑制させる。
さらに、導電性バンプと導体部分の界面への水分の浸入を抑制させるので、界面における水分を起点とする膨張、収縮が発生することがなくなる。界面付近における部分的な電気的な絶縁状態（該水分が隙間を形成させることを意味する）を作り出さないので、電気的な接続性が確保される。そのために信頼性試験も向上させることができるのである。
さらに、信頼性試験後の導体層とバイアホールとの間には、水分が浸入しないことから密着強度が低下しない。水分が浸入すると、温度上昇した際、その水分が起点となり膨らむことがある。そのために、隙間を形成したり、クラックなどが発生したりしてしまい、密着性が低下してしまう。その発生がないために、接触性の低下による強度低下がなくなり、信頼性を向上させることができる。
さらにＣｕ含有の導電性金属では金属自体の拡散性が抑えられる。そのため、バイアホールピッチをさらに狭くすることができるので、高密度化した多層プリント配線板を得ることが可能である。
【００３０】
固化した導電性金属と導体回路との界面には、Ｃｕ−導電性金属からなる合金層が形成されている。その合金膜の形成が保護膜となり、該導電性金属のその他の部分の金属の流動を防止しているのである。また、その膜の形成により、熱履歴や熱工程などの熱の影響を受けたとしても、新たなＣｕ合金の形成、特に導体回路での形成を防止されるので、導電性金属の流動を抑えられるのである。
【００３１】
前述の導電性バンプには、Ｓｎ−Ｐｂ−Ｃｕ、Ｓｎ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ａｇ／Ｉｎ／Ｃｕ、Ｓｎ／Ｃｕ／Ｚｎのいずれか１つを用いられていることが望ましい。これらには、Ｃｕが配合されているので、導電性バンプを用いることで上記作用、効果を得られる。
【００３２】
また、鉛を用いる金属材料は、環境を悪化させる要因となるために、使用に対する制限がされているため、鉛を用いない金属材料を用いることが望ましい。しかしながらこれ以外の半田の組成であってもＣｕを配合されているものであれば用いることができるのである。前述の導電性バンプにおけるＣｕの配合比が０．１〜７ｗｔ％であることが望ましい。
【００３３】
０．１ｗｔ％未満であると、固化した後のＣｕ合金の形成が少ないため、再溶解した際に、導電性バンプの流動を抑えられない。そのために隣り合う別の導体層とで接続が発生しやすい。また、導電性金属と導体回路の界面において、その一部分でＣｕ合金膜が形成されない箇所が発生してしまう。そのＣｕ合金膜非形成部分から、導電性金属の溶解、拡散が発生してしまう。７ｗｔ％を超えると、融点が高くなり、熱をかけたとしても溶解しにくくなる。そのために、導電性バンプ自体が硬くなってしまう。導体層とバイアホールを接触させたとき、その硬くなってしまうので、導体部分において、接触しないことや導体にクラックを発生したりするために、電気接続性や密着性が低下してしまうことがある。
【００３４】
上述の範囲であれば、導電性バンプでの流動性を抑えられ、適切にＣｕ合金を形成させることができ、導体との密着性も確保することができるのである。
さらに、導電性バンプにおけるＣｕの配合比が０．５〜５ｗｔ％であることが望ましいのは、もっとも密着強度が増すことができるのである。また、硬度的にも適度なものであり、導体間で均一に広がることができるので、電気接続性も向上させられる。さらに導電性バンプを有しているバイアホールを埋めた導電性金属の種類（めっき、導電性ペースト、それらの複合体など）によらず、密着性を向上させることができる。
【００３５】
（Ｚｎ含有金属バンプ）
導電性バンプ内にＺｎが配合されていることにより、金属自体の拡散を抑えることができる。つまり、一旦固化した導電性バンプの金属にＺｎ合金が形成される。その合金が基板にかかる様々な熱履歴（例えば、アニール処理、めっき処理、ＩＣチップ実装工程など）の影響を受けても金属溶解を防止し、導電性バンプ金属の拡散などの不具合を抑えるのである。そのために、抵抗変化やショート、電気性能劣化を抑え、電気特性を向上させることができる。
また、高温放置、ヒートサイクル試験などの信頼性試験のとき、特に高温下での放置あるいは昇温（低温⇒高温）させても、固化した導電性バンプの再溶解、拡散を抑制させれる。
さらに、導電性バンプと導体部分の界面へのＺｎもしくはＺｎ合金層が導体回路の金属などの浸入を抑制する。つまり、Ｚｎ層がバリア層の役目を果たしているのである。その界面における異種物質が形成されると、その部分は他の部分と比較すると融点や熱膨張の異なるものが形成されるのである。そのためにその異種物質を起点とする膨張、収縮が発生してしまい、界面付近における部分的な応力が発生してしまうために、絶縁性が確保されないのである。そのために信頼性も低下してしまうのである。
さらに、信頼性試験後の導体層とバイアホールとの間には、水分が浸入しないことから密着強度が低下しない。水分が浸入すると、温度上昇した際、その水分が起点となり膨らむことがある。そのために、隙間を形成したり、クラックなどが発生したりしてしまい、密着性が低下してしまう。その発生がないために接触性低下による強度低下がなくなり、信頼性を向上させることができる。
さらにＺｎ含有の導電性金属では金属自体の拡散性が抑えられる。融点が高くなりやすいからである。そのため、バイアホールピッチをさらに狭くすることができ、高密度化した多層プリント配線板を得ることが可能である。
【００３６】
固化した導電性金属と導体回路との界面には、Ｚｎ−導電性金属からなる合金層が形成されている。その合金膜の形成が保護膜となり、該導電性金属のその他の部分の金属の流動を防止する。また、その膜の形成により、熱履歴や熱工程などの熱の影響を受けたとしても、新たなＺｎ合金の形成、特に導体回路での形成を防止されるので、導電性金属の流動を抑えられる。
【００３７】
前述の導電性バンプには、Ｓｎ／Ｚｎ、Ｓｎ／Ａｇ／Ｚｎ、Ｓｎ／Ｃｕ／Ｚｎのいずれか１つを用いられていることが望ましい。これらには、Ｚｎが配合されているので、導電性バンプを用いることで上記作用、効果が得られる。
また、鉛を用いる金属材料は、環境を悪化させる要因となるために、使用に対する制限がされているため、鉛を用いない金属材料を用いることが望ましい。しかしながらこれ以外の半田の組成であってもＺｎを配合されているものであれば用いることができる。
【００３８】
前述の導電性バンプにおけるＺｎの配合比が０．１〜１０ｗｔ％であることが望ましい。
０．１ｗｔ％未満であると、固化した後のＺｎ合金の形成が少ないため、再溶解した際に、導電性バンプの流動を抑えられない。そのために隣り合う別の導体層とで接続が発生しやすい。また、導電性金属と導体回路の界面において、その一部分でＺｎ合金膜が形成されない箇所が発生してしまう。そのＺｎ合金膜非形成部分から、導電性金属の溶解、拡散が発生してしまう。
１０ｗｔ％を超えると、融点が高くなり、熱をかけたとしても溶解しにくくなる。そのために、導電性バンプ自体が硬くなってしまう。導体層とバイアホールを接触させたとき、その硬くなってしまうので、導体部分において、接触しないことや導体にクラックを発生したりするために、電気接続性や密着性が低下してしまうことがある。
上述の範囲であれば、導電性バンプでの流動性を抑えられて、導体との密着性も確保することができるのである。さらに、導電性バンプにおけるＺｎの配合比が０．５〜９ｗｔ％であることが望ましいのは、もっとも密着強度が増すことができるのである。また、硬度的にも適度なものであり、導体間で均一に広がることができるので、電気接続性も向上させることができる。さらに導電性バンプを有しているバイアホールを埋めた導電性金属の種類（めっき、導電性ペースト、それらの複合体など）によらず、密着性を向上させることができる。
【００３９】
また、アンチモンを含有したものを用いてもよい。その場合は、アンチモンが亜鉛を配合したときと同じ役目を果たしている。つまり、アンチモンがバリア層の役目を果たして。銅との合金層の形成を阻害しているのである。アンチモンの配合比は、０．１〜１０％であることが望ましい。０．１ｗｔ％未満であると、固化した後のアンチモン合金の形成が少ないため、再溶解した際に、導電性バンプの流動することを抑えられない。そのために隣り合う別の導体層との接続が発生しやすい。また、導電性金属と導体回路の界面において、その一部分でアンチモン合金膜が形成されない箇所が発生してしまう。そのアンチモン合金膜非形成部分から、導電性金属の溶解、拡散が発生してしまう。
１０ｗｔ％を超えると、融点が高くなり、熱をかけたとしても溶解しにくくなる。そのために、導電性バンプ自体が硬くなってしまう。導体層とバイアホールを接触させたとき、その硬くなってしまうので、導体部分において、接触しないことや導体にクラックを発生したりするために、電気接続性や密着性が低下してしまうことがある。上述の範囲であれば、導電性バンプでの流動性を抑えて、導体との密着性も確保することができる。
【００４０】
それ以外にもＳｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕ等の一般的に適用される半田ペーストもしくは導電性ペーストをなどを用いてもよい。
【００４１】
（片面回路基板の概要説明）
本発明に係る多層プリント配線板を構成する基本単位としての片面回路基板は、絶縁性基材として、完全に硬化した樹脂材料から形成される硬質の樹脂基材を用いることが望ましい。このような樹脂材料の採用によって、樹脂基材上に導体回路を形成するための銅箔を加熱プレスによって圧着させる際に、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、バイアホールの位置ずれを最小限度に抑えて、ビアランド径を小さくできる。したがって配線ピッチを小さくして配線密度を向上させることができる。また、基材の厚みを実質的に一定に保つことができるので、後述するような充填バイアホール形成用の開口をレーザ加工によって形成する場合には、そのレーザ照射条件の設定が容易となる。
【００４２】
このような絶縁性樹脂基材として、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質基材が使用されることが好ましく、ガラス布エポキシ樹脂基材が最も好ましい。それ以外にも、熱可塑性樹脂、ポリイミドなどの熱硬化性樹脂、感光性樹脂、光硬化性樹脂、それら樹脂複合体を用いることも可能である。
【００４３】
また、上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。
その理由は、２０μｍ未満の厚さでは、強度が低下して取扱いが難しくなるとともに、電気的絶縁性に対する信頼性が低くなるからである。また、ザグリを形成させたときの形状保持性が低下してしまうときがあるからである。６００μｍを超えると、微細なバイアホール形成用開口が難くなると共に、基板そのものが厚くなるためである。
【００４４】
上記絶縁性基材の片面に形成される導体層あるいは導体回路は、絶縁性基材上に適切な樹脂接着剤を介して銅箔を貼付し、その銅箔をエッチング処理することによってそれぞれ形成される。
【００４５】
すなわち、上記導体層は、厚さが５〜５０μｍの銅箔を、半硬化状態を保持された樹脂接着剤層を介して絶縁性基材上に加熱プレスすることによって形成し、また導体回路は、銅箔を加熱プレスした後、銅箔面に感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、所定の配線パターンを有するマスクを載置し、露光・現像処理することによってめっきレジスト層を形成し、その後、エッチングレジスト非形成部分の銅箔をエッチング処理することによって形成されるのが望ましい。
【００４６】
導体回路を形成させた後に、ルーター、レーザ、パンチングなどで開口を形成させる。その開口の大きさとして、個片である基板にした場合において、基板の面積に対して、１０〜７０％であることが望ましい。１０％未満では、ザグリの形成領域が小さいために、形成するメリットが小さくなる。７０％を超えると、プレスなどのおける強度が保てないし、外部端子の形成する領域が小さくなるので、実装するＩＣチップが制限される要因になってしまう。
【００４７】
上記銅箔の絶縁性基材上への加熱プレスは、適切な温度および加圧力のもとで行なわれ、より好ましくは、減圧下において行なわれ、半硬化状態の樹脂接着剤層のみを硬化することによって、銅箔を絶縁性基材に対してしっかりと接着され得るので、従来のプリプレグを用いた回路基板に比べて製造時間が短縮される。
このとき、ザグリを形成した場合には、ザグリ部分を保護するためとその界面部分における接着剤の流動を防止するために、保護フィルムを用いるなどして行う方が望ましい。
【００４８】
なお、このような絶縁性基材上への銅箔の貼付に代えて、絶縁性基材上に予め銅箔が貼付された片面銅張積層板を採用し、その片面銅張積層板を硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種によりエッチング処理して導体回路を形成することもできる。
上記導体回路の各バイアホールに対応した表面には、導体回路の一部としてのランド(パッド)が、その口径が５０〜２５０μｍの範囲に形成されるのが好ましい。
また、バイアホールをスタックで積層する場合には、バイアホールの中心線からずらして形成させるほうが望ましい。それにより、スタック構造で伝達される応力を緩衝することができるのである。
【００４９】
上記導体回路の配線パターン表面に粗化層を形成し、回路基板相互を接合する接着剤層との密着性を改善し、剥離（デラミネーション）の発生を防止することが好ましい。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００５０】
このような導体回路が形成された絶縁性樹脂基材の表面と反対側の表面から、導体回路に達するように形成されるバイアホール形成用開口は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の条件で照射される炭酸ガスレーザによって形成されることが好ましく、その開口径は、５０〜２５０μｍの範囲であることが望ましい。
その理由は、５０μｍ未満では開口に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００５１】
このような炭酸ガスレーザによる開口形成の前に、絶縁性基材の導体回路形成面と反対側の面に樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行うのが望ましい。
【００５２】
この樹脂フィルムは、バイアホール形成用の開口内をデスミア処理し、そのデスミア処理した後の開口内に電解めっき処理によって金属めっきを充填する際の保護マスクとして機能し、またバイアホールの金属めっき層の直上に突起状導体（導電性バンプ）を形成するための印刷用マスクとして機能する。
【００５３】
上記樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
その理由は、ＰＥＴフィルムの厚さに依存して後述する突起状導体の高さが決まるので、１０μｍ未満の厚さでは突起状導体が低すぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、接続界面で突起状導体が拡がりすぎるので、ファインパターンの形成ができないからである。
【００５４】
上記バイアホール形成用開口内に導電性物質を充填してバイアホールを形成するには、めっき充填や導電性ペースト充填が望ましい。
充填工程をシンプルにして、製造コストを低減させ、歩留まりを向上させるためには、導電性ペーストの充填が適しているが、ペースト内の組成比（導電性金属、樹脂、硬化剤など）によっては硬化収縮が大きくなりすぎてしまうことがある。それよりも充填したときの形状や接続信頼性の点ではめっき充填が望ましい。
【００５５】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理によって形成される金属めっき、たとえば、すず、銀、半田、銅／すず、銅／銀等の金属めっきが好ましく、とくに、電解銅めっきが最適である。
【００５６】
電解めっき処理により充填する場合は、上記絶縁性基材の銅箔貼付面（導体回路形成面）に予め保護フィルムを粘着させた状態で、絶縁性基材に形成された銅箔をめっきリードとして電解めっきを行う。この銅箔（金属層）は、絶縁性基材の一方の表面の全域に亘って形成されているため、電流密度が均一となり、バイアホール形成用開口を電解めっきにて均一な高さで充填することができる。
ここで、電解めっき処理の前に、非貫通孔内の金属層の表面を酸などで活性化処理しておくとよい。
【００５７】
また、電解めっきした後、開口縁から盛り上がった電解めっき（金属）を、ベルトサンダー研磨やバフ研磨等により除去して、平坦化することが望ましい。
【００５８】
さらに、めっき処理による導電性物質の充填の代わりに、導電性ペーストを充填する方法、あるいは電解めっき処理又は無電解めっき処理によって開口の一部を充填し、残存部分に導電ペーストを充填して行うこともできる。
上記導電性ペーストとしては、銅、スズ、金、銀、ニッケル、各種半田から選ばれる少なくとも1種以上の金属粒子からなる導電性ペーストを使用できる。
【００５９】
また、上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
【００６０】
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂、ポリフェニレンスルフィド（ＰＰＳ）樹脂を加えた有機系導電性ペーストが望ましい。
【００６１】
上記レーザ加工によって形成された開口は、その孔径が２０〜１５０μｍの微細径であるため、導電ペーストを充填する場合には、気泡が残り易いので、電解めっきによる充填が実用的である。
【００６２】
上述した片面回路基板に形成されるバイアホールは、その配置密度が、ＬＳＩチップ等を搭載すべく外側に積層された片面回路基板については最も大きく、マザーボードに接続されるべく外側の他の片面回路基板については最も小さくなるように形成される、すなわち、積層される各回路基板に形成されるバイアホール間の距離は、ＬＳＩチップ等を搭載する側の回路基板からマザーボードに接続される側の回路基板に向かうにつれて大きくなるように形成されることが好ましく、このような構成によれば、配線の引き回し性が向上する。
【００６３】
本発明による多層プリント配線板を製造する上で、積層される基本単位となる片面回路基板には、バイアホール上に突起状導体、すなわち導電性バンプを設けて、他の片面回路基板との電気的接続を確保するように構成することが望ましい。
この導電性バンプは、レーザ照射によって形成された保護フィルムの開口内に、めっき充填または導電性ペーストを充填することによって形成されることが望ましい。
【００６４】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
電解めっきとしては、銅、金、ニッケル、スズ、各種半田等の低融点金属を使用できるが、スズめっき又は半田めっきが最適である。
【００６５】
上記導電性バンプの高さとしては、３〜６０μｍの範囲が望ましい。この理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、６０μｍを越えると抵抗値が高くなる上、バンプを形成した際に横方向に拡がってショートの原因となるからである。
【００６６】
上記導電性バンプを導電性ペーストの充填によって形成する場合には、バイアホールを形成する電解めっきの高さのばらつきは、充填される導電性ペースト量を調整することにより是正され、多数の導電性バンプの高さを揃えることができる。
この導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができるからである。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができるからである。
【００６７】
この他に、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法の他、半田溶融液に浸漬する方法、無電解もしくは電解めっきによって導電性バンプを形成することができる。
上記低融点金属としては、Ｓｎ−Ａｇ系半田、Ｓｎ−Ｓｂ系半田、Ｓｎ−Ｐｂ系半田、Ｓｎ−Ｐｂ−Ｃｕ系半田、Ｓｎ−Ｃｕ系半田、Ａｇ−Ｓｎ−Ｃｕ系半田、Ｉｎ−Ｃｕ系半田、Ｓｎ−Ｃｕ−Ｚｎ等のＣｕを配合したものを用いることがよい。具体的なものとしては、Ｓｎ／Ｐｂ／Ｃｕ、Ｓｎ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ａｇ／Ｉｎ／Ｃｕ、Ｓｎ／Ｃｕ／Ｚｎ、Ｓｎ／Ｚｎ、Ｓｎ／Ｓｂ、Ｓｎ／Ｓｂ／Ｉｎ等あるいはスズ、鉛などの金属が挙げられる。基本的には、半田内にＣｕ、ＺｎあるいはＳｂが配合されたものを用いることが望ましい。導電性ペーストの流動性を抑えることができ、高温高湿条件下やヒートサイクル条件下などの信頼性試験においても他のものよりも電気的な接続性や信頼性で優れているのである。
【００６８】
本発明にかかる多層プリント配線板は、上述したような、絶縁性基材の片面に導体回路が形成されてなる片面回路基板の複数枚が、所定の方向に積層されてなり、それらの片面回路基板のうち、内側に配置された片面回路基板の導電性バンプ側の表面に対して、一面がマット処理されてなる銅箔が、そのマット面を対向させた状態で圧着され、かつエッチング処理によって所定の配線パターンを有する導体回路に形成されている。
【００６９】
上記銅箔のマット面は、それ自体公知であるエッチング処理や、無電解めっき処理、酸化還元処理等によって形成することが望ましく、特に、エッチング処理によって形成することが望ましい。
上記エッチング処理としては、塩化第二銅、塩化第二鉄、過硫酸塩類、過酸化水素／硫酸、アルカリエッチャント、有機酸と第二銅錯体等の薬液を主剤としたエッチング液があり、
上記無電解めっき処理としては、銅、ニッケル、アルミなどの単層の無電解めっき、置換めっき、銅−ニッケル−リンなどの複合めっきなどがあり、
上記酸化還元処理としては、黒化浴とナトリウムなどのアルカリ浴である還元浴で行う処理がある。
【００７０】
上記マット処理された銅箔と絶縁性樹脂基材との間の密着性は、樹脂粘度や、銅箔の厚さ、加熱プレス圧等によっても異なるが、絶縁性樹脂基材が硬質の樹脂基材であり、銅箔の厚さが、５〜５０μｍの範囲である場合には、銅箔のマット面の粗面度は、０．１〜５μｍの範囲であり、温度は、１２０〜２５０℃で、加熱プレス圧は、１〜１０Mpaの範囲であり、その結果としてのピール強度は、０．６〜１．４Ｋｇ／ｃｍ2の範囲であることが望ましい。
【００７１】
上記銅箔のマット面は、片面回路基板の導電性バンプ側の面だけでなく、その面から突出する導電性バンプに対しても圧着されるので、その銅箔をエッチング処理して形成される導体回路と導電性バンプ側の面との間およびその導体回路と導電性バンプとの間の接合性が向上する。
【００７２】
一般的に、片面回路基板を同一方向に多層に積層する場合には、めっき液や洗浄液などに浸漬した後、乾燥やアニールなどの加熱工程を繰り返すため、金属層である導体回路が存在しない部分に加わる応力が緩衝されないために、基板自体が反ってしまい、そのために、導体回路の破断、断線、バイアホール部分での接続不良や充填金属の剥離などが発生してしまい、電気接続性と信頼性に低下を引き起こしてしまうことがある。
【００７３】
しかしながら、本願発明のように、同一方向に積層された複数の片面回路基板と銅箔とを加熱プレスによって一体化した後に、銅箔をエッチング処理して導体回路を形成し、その導体回路形成面に対して、上記方向とは反対方向に他の片面回路基板を積層して加熱プレスによって一体化される。
この場合には、より内側に位置する片面回路基板の導電性バンプ側の面に対して銅箔のマット面が圧着され、その銅箔をエッチング処理して形成した導体回路は、それに対して積層される他の片面回路基板の導電性バンプに接合されるべき導体パッドを少なくとも有する所望の配線パターンに形成することができる。
【００７４】
したがって、基板の導電性バンプ側の面に対する導体回路のピール強度やプル強度が十分に確保され、加熱プレスによるバイアホールに対する導体パッドの位置ずれを防止することができるので、確実な電気的接続を行うことができる。
【００７５】
また、この場合には、加熱プレスを２回行うことが望ましい。正確なスケールファクターを必要とするが、高いピール強度やプル強度を得ることができる。
【００７６】
上記導体回路を形成する銅箔のマット面に対して、スズ、亜鉛、ニッケル、リンから選ばれる少なくとも１種類の保護膜または金や白金等の貴金属からなる保護膜を被覆形成してもよい。
このような保護膜の膜厚は、０．０１〜３μｍの範囲が望ましい。その理由は、０．０１μｍ 未満では、マット面の微細な凹凸を完全に被覆できないことがあり、３μｍを越えると、形成したマット面の凹部に保護膜が充填されて、マット処理効果が相殺されてしまうことがあるからである。特に好ましい膜厚は、０．０３〜１μｍの範囲である。
【００７７】
上記保護膜のうち、スズからなる保護膜は、無電解置換めっきによって析出する薄膜層として形成でき、マット面との密着性にも優れることから、最も有利に適用することができる。
【００７８】
このような含スズめっき膜を形成するための無電解めっき浴は、ホウフッ化スズ−チオ尿素液または塩化スズ−チオ尿素液を使用し、そのめっき処理条件は、２０℃前後の室温において約５分とし、５０℃〜６０℃程度の高温において約１分とすることが望ましい。
このような無電解めっき処理によれば、銅パターンの表面にチオ尿素の金属錯体形成に基づく銅−スズ置換反応が起き、スズ薄膜層が形成される。銅-スズ置換反応であるため、凹凸形状を破壊することなくマット面を被覆できる。
【００７９】
また、スズ等の金属に代えて使用することができる貴金属は、金あるいは白金であることが望ましい。これらの貴金属は、銀などに比べて粗化処理液である酸や酸化剤に冒されにくく、またマット面を容易に被覆できるからである。ただし、貴金属は、コストが嵩むために、高付加価値製品にのみ使用されることが多い。このような金や白金の被膜は、スパッタ、電解あるいは無電解めっきにより形成することができる。
【００８０】
このような被覆層を設けることによって、マット面の濡れ性が均一となり、バイアホールに対応して形成された導電性バンプとの接合性が向上させるだけでなく、樹脂絶縁層を構成する芯材に含浸されている樹脂との接合性も向上させることができるため、電気的接続性と接続信頼性が大幅に改善される。
【００８１】
上記積層・加熱プレスにより形成された多層プリント配線板は、外側の回路基板の表面を覆ってソルダーレジスト層を設けることができる。
そのソルダーレジスト層は、主として熱硬化性樹脂や感光性樹脂から形成され、回路基板上のバイアホール位置に対応した個所に開口が形成され、その開口から露出する導体回路（導体パッド）上に外部端子である半田バンプや、半田ボール、Ｔ形の導電性ピン等の半田体が形成される。外部端子は、両面に形成されるのである。
【００８２】
また、外側に位置する回路基板のうち、マザーボードに接続される側にある下層にある他の回路基板については、バイアホールの直上に位置して、たとえば、４２アロイやリン青銅等の金属材料から形成されたＴ形の導電性ピンや、たとえば、金、銀、半田等の金属材料から形成された導電性ボールを設けることができる。
【００８３】
【発明の実施の形態】
[第１実施形態]
まず、本発明の第１実施形態に係る片面回路基板を積層してなる多層プリント配線板の構成について図１及び図２を参照して説明する。
図１（Ａ）は、パッケージ基板を構成する多層プリント配線板１００の構成を示し、図１（Ｂ）は該多層プリント配線板１００にＩＣチップ７０を実装した状態を示している。図２（Ａ）は、図１（Ａ）に示す多層プリント配線板のＩＣチップ７０を樹脂モールドした状態を、図２（Ｂ）は、ＩＣチップ７０を実装した多層プリント配線板１００にＩＣモジュール１２０を積層した状態を示している。
【００８４】
図１（Ａ）に示すように多層プリント配線板１００は、２層の片面回路基板Ａ、片面回路基板Ｂを積層して成る。片面回路基板Ａの上面及び片面回路基板Ｂの下面にはソルダーレジスト層４０が被覆されている。上層の片面回路基板Ａの中央部には、ＩＣチップを収容するための開口（ザグリ部）１０ａが形成されている。片面回路基板Ａの上面には、導体回路３６及びボンディングパッド３６ａが形成されており、該導体回路３６上のソルダーレジスト層４０の開口４４にＩＣモジュール接続用のＢＧＡ５６が配置されている。また、該導体回路３６及びボンディングパッド３６ｐ下に、絶縁性基材１０を貫通する開口１６にバイアホール１８が形成されている。バイアホール１８の下端には、下層の片面回路基板Ｂの導体回路２８と接続するための半田バンプ２４が配置されている。該片面回路基板Ａと、下層の片面回路基板Ｂとは、接着剤層２６を介して接続されている。下層の片面回路基板Ｂの上面中央には、ＩＣチップ７０の放熱のための金属層２８ａが設けられている。金属層２８ａの下方には、放熱用のバイアホール１８ａが設けられている。下層の片面回路基板Ｂの上面の導体回路２８の下方には、回路接続用のバイアホール１８が設けられている。下層の片面回路基板Ｂの半田バンプ２４には、導体回路３８が接続され、該導体回路３８には、ＢＧＡ５６が取り付けられている。図１（Ｂ）の平面図を図３（Ｂ）に、図１（Ｂ）に示す多層プリント配線板のソルダーレジスト層形成前の状態を図３（Ａ）に示す。図３（Ａ）に示すように、バイアホール１８直上の導体回路３６は円形に形成され、バイアホール１８に直接接続されるボンディングパッド３６ｐは、矩形に形成されており、図３（Ｂ）に示すようにボンディングパッド３６ｐは、ソルダーレジスト層４０の楕円形状の開口４４ａにより一部が露出されている。ここで、第１実施形態では、開口４４ａの形状を楕円としたが、この形状は、円形でも、小判形状でも、多角形でも、更には、図４（Ｂ）に示すように、全てのボンディングパッド３６の先端を露出させる４角形であってもよい。
【００８５】
図１（Ｂ）に示すように、多層プリント配線板１００の開口１０ａ内であって、上記金属層２８ａの上には、ＩＣチップ７０が収容される。ＩＣチップ７０は、ワイヤー７２により、多層プリント配線板側ソルダーレジスト層４０の開口４４ａ下のボンディングパッド３６ｐと接続が取られる。図１（Ｂ）の平面図を図４（Ａ）に示す。
【００８６】
図２（Ａ）に示すようにＩＣチップ７０と開口１０ａには、樹脂７４によりモールドがなされている。
【００８７】
図２（Ｂ）に示すように、多層プリント配線板１００の表面側のＢＧＡ５６には、端子１３２を介してＩＣモジュール１２０が接続される。一方、多層プリント配線板の裏面側のＢＧＡ５６は、図示しないプリント配線板等に接続される。ＩＣモジュール１２０は、端子板１３０上に載置されたＩＣチップ１２２を樹脂１２４でモールドしてなり、ＩＣチップ１２２と端子板１３０の端子１３２とは、ワイヤー１２８でボンディング接続されている。
【００８８】
第１実施形態の多層プリント配線板１００では、非貫通孔に充填された導電性材料からなるバイアホール１８にボンディングパッド３６ｐを直接接続してある。即ち、導体回路（ボンディングパッド）３６ｐに至る非貫通孔に導電性材料を充填することで、導体回路（ボンディングパッド）３６ｐと導電性材料（バイアホール）１８とを接続してあるので、図２１を参照して上述した従来技術と異なり、導電性材料（バイアホール）と導体回路（ボンディングパッド）とをバイアホールランドを介することなく接続できる。ボンディングパッドの線幅よりも直径の大きなバイアホールランドを用いないため、配線密度を高めることができる。
【００８９】
また、第１実施形態の多層プリント配線板１００は、表面及び裏面にＢＧＡ５６が配置されているため、その両面に別のプリント配線板などを接続することが可能となる。例えば、表面のＢＧＡ５６を介してＩＣモジュール１２０を実装した状態で、裏面のＢＧＡ５６を介してプリント配線板に接続することができる。また、実装されるＩＣモジュールの形態の自由度が増す。
【００９０】
また、別の見方をすれば、該多層プリント配線板に形成される回路は、該基板上に実装されたＩＣチップ７０に接続させ外部へと引き出されている回路（ＰＧＫ回路）と、ＩＣモジュール１２０に接続され該多層プリント配線板を介して外部へ引き出される回路（インターポーザ回路）との２種類が混在している。インターポーザとＰＫＧ基板の役目を一枚で果たすことができ、小型化、高機能化を可能にする。また、この場合、多層プリント配線板１００あるいはＩＣモジュール１２０で不良を引き起こしたとしても、多層プリント配線板にＩＣモジュール１２０を取り付ける前に対応できる。ＩＣモジュール１２０を設計変更（例えば、メモリーであれば容量を変更した等の場合を意味する）したとしても、容易に適応することができる。
【００９１】
ザグリ１０ａが形成されていることから、その実装エリアにおける厚み（多層プリント配線板１００にＩＣチップ７０を実装した状態での厚み）を薄くすることができる。さらに、ＩＣを多層化して実装しても封止樹脂を含めた基板自体の総厚みを薄くすることもできる。
【００９２】
第１実施形態では、表面のＢＧＡ５６およびパッド３６ｐの直下には、裏面のＢＧＡ５６が重ならないように配置されている。即ち、図２に示すように、ＢＧＡ５６を取り付けるバイアホール１８の中心線Ｘ１と、裏面のＢＧＡ５６を取り付けるバイアホール１８の中心線Ｘ２とがずれるように配置されている。即ち、表面のＢＧＡ５６およびパッドの接続領域の直下に、裏面のＢＧＡ５６の接続領域が重ならないように配置されている。ＢＧＡ５６は、導電性接続ピン等の外部端子に比べると接続箇所が小さく、応力が集中しやすい。また、他のプリント配線板との材料等の熱膨張率が異なると、熱が加わるなどの外的な要因により応力が発生し、その応力が、外部端へと伝達されるからである。そのために、発生した応力が基板にも伝えられる。このとき、両面のＢＧＡ５６が重なり合うように形成されていれば、応力が反対面へ伝わる。そのために、反対面での接続不良を引き起こすことがある。しかしながらＢＧＡ５６が重なっていないと、その応力が緩衝されるので、接続に不具合を引き起こしにくくなるのである。
【００９３】
第１実施形態では、ＩＣチップ１２２は発熱量の小さいメモリであり、ＩＣチップ７０は発熱量の多いロジックＩＣである。このＩＣチップ７０の直下に金属層２８ａを設けて、該金属層２８ａにバイアホール１８ａを介してＢＧＡ５６に接続させる。その構成にすることにより、ＢＧＡ５６に接続されたプリント配線板側へ熱を効率よく伝達させ、放熱することができるのである。
【００９４】
図１５（Ａ）は、第１実施形態の改変例に係る多層プリント配線板の断面図であり、図１５（Ｂ）は平面図である。この改変例では、パッド３６ｐが千鳥状に配置されている。
【００９５】
図１６は、第１実施形態の改変例に係る多層プリント配線板の断面図であである。この改変例のように、ＩＣチップ１２２Ａの上に、スタック状にＩＣチップ１２２Ｂを載置することも可能である。
【００９６】
以下、本発明にかかる多層プリント配線板を製造する方法の一例について、添付図面を参照にして具体的に説明する。
（１） 本発明にかかる多層プリント配線板を製造するに当たって、それを構成する基本単位としての片面回路基板１０Ａは、絶縁性基材１０の片面に銅箔１２が貼付けられたものを出発材料として用いる（図５（Ａ））。
【００９７】
この絶縁性基材は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００９８】
上記絶縁性基材１０の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、６００μｍを超える厚さでは微細なバイアホールの形成および導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００９９】
また銅箔１２の厚さは、５〜１８μｍが望ましい。その理由は、後述するようなレーザ加工を用いて、絶縁性基材にバイアホール形成用の開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、微細な線幅の導体回路パターンを形成し難いからである。
【０１００】
上記絶縁性基材１０および銅箔１２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。その理由は、銅箔がエッチングされた後の取扱中に、配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
【０１０１】
（２） 次に、絶縁性基材の銅箔が貼付けられた表面と反対側の表面に、透明な保護フィルム１４を貼付ける（図５（Ｂ））。
この保護フィルム１４は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなポリエチレンテレフタレート（ＰＥＴ）フィルムが使用される。
【０１０２】
（３） 次いで、絶縁性基材上に貼付けられたＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルムを貫通して、絶縁性基材１０の表面から銅箔（あるいは導体回路パターン）１２に達する開口１６を形成する（図５（Ｃ））。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。
このような加工条件のもとで形成され得るビア形成用開口１６の口径は、５０〜２５０μｍであることが望ましい。
なお、上記保護フィルムは、後述するような半田バンプを導電性ペーストの印刷によって形成する場合には、その印刷用マスクとして使用され得る。この場合、半田として、Ｃｕ、ＺｎもしくはＳｂが配合されたものを用いることが望ましい。Ｓｎ／Ｐｂと比較すると融点が高いこととペースト自体の流動性が小さいことから、隣り合う別の導体回路とのショート（短絡）を引き起こしにくい。そのため、電気接続性や信頼性が向上されるからである。しかしながら、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇなどの一般的に用いられている半田ペーストや銅、金などの金属粒子からなる導電性ペーストを用いてもよい。
【０１０３】
（４）前記（３）の工程で形成された開口１６の側面および底面に残留する樹脂残滓を除去するために、デスミア処理を行う。
このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われることが望ましい。
【０１０４】
（５）次に、デスミア処理した基板１０の銅箔１２面に対して、めっき保護フィルムとしてのＰＥＴフィルム１５を貼付した後（図５（Ｄ））、銅箔１２をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっきを充填して、充填バイアホール１８を形成する（図５（Ｅ））。
なお、電解銅めっき処理の後、基板に貼付したＰＥＴフィルム１５を剥離させ、開口の上部に盛り上がった電解銅めっきを、ベルトサンダー研磨やバフ研磨等によって除去して平坦化させてもよい（図６（Ａ））。
【０１０５】
（６）上記（５）の電解銅めっき処理を施した後、銅めっき１８をめっきリードとする電解半田（Ｓｎ／ＣｕなどのＣｕ、ＺｎあるいはＳｂが含有したもの全てが該当する。）めっき処理を施して、電解半田めっきからなる突起状導体、すなわち、導電性バンプ２４を電解銅めっき１８表面から僅かに突出するように形成する（図６（Ｂ））。
【０１０６】
（７） 次いで、絶縁性基材１０の導電性バンプ２４を含んだ表面に樹脂接着剤を塗布して接着剤層２６を形成した後、絶縁性基材１０の銅箔１２上に貼付したＰＥＴフィルムを剥離させる（図６（Ｃ））。
このような樹脂接着剤は、例えば、絶縁性基材の導電性バンプを含んだ表面全体または導電性バンプを含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【０１０７】
前記接着剤層は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【０１０８】
このとき、２種類の片面回路基板を作成する。
１つは、基板にルーターやパンチング等により、開口１０ａを有する片面回路基板（以下片面回路基板Ａと称する）である（図６（Ｄ））。
もう一つは、開口を有さない後述する片面回路基板（以下片面回路基板Ｂと称する）である。
【０１０９】
上記（１）〜（７）の工程にしたがって作製された片面回路基板Ａは、ルーター、パンチング、レーザ等により、基板内に開口を有するものを形成する。形成するエリアは実装するＩＣチップの面積の３％以上の面積で形成される。２％未満では、ＩＣチップのアライメント等の不可避的な位置ズレに対する許容がなくなるため、ＩＣチップを実装することができないからである。また、実装するために領域も確保されないからである。
絶縁性基材の一方の表面に導体層としての銅箔を有し、他方の表面から銅箔に達する開口に充填バイアホールを有するとともに、その充填バイアホール上に半田めっきからなる半田バンプを形成し、さらに半田バンプを含んだ絶縁性基材の表面に接着剤層を有して形成され、本発明にかかる多層プリント配線板を作製する際に、上層に位置して積層される回路基板、またはマット面を有してなる銅箔とともに両面回路基板を形成する回路基板として採用されることが望ましい。
【０１１０】
次に、上記片面回路基板Ａの下層に積層される他の片面回路基板Ｂを作製する。
（８） まず、上記（１）〜（６）の工程と同様に処理した後（図７（Ａ）〜（Ｇ）参照）、絶縁性基材１０の半田バンプ２４形成面に、エッチング保護フィルム２５を貼付け（図８（Ａ））、銅箔１２を所定の回路パターンのマスクで披覆した後、エッチング処理を施して、導体回路（ビアランドを含む）２８及びＩＣチップ直下の放熱板として機能する導体層２８ａを形成する（図８（Ｂ））。
【０１１１】
この処理工程においては、先ず、銅箔の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体回路パターンを形成する。
このエッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【０１１２】
上記銅箔をエッチングして導体回路２８を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
導体回路の一部としてのビアランドは、その内径がバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【０１１３】
（９） 上記（８）で形成した導体回路の表面に対して、無電解めっき処理によってスズ等の薄膜層２９を形成してもよい（図８（Ｃ））。
このような含スズめっき膜を形成するための無電解めっき浴は、ホウフッ化スズ−チオ尿素液または塩化スズ−チオ尿素液を使用し、そのめっき処理条件は、２０℃前後の室温において約５分とし、５０℃〜６０℃程度の高温において約１分とすることが望ましい。
このような無電解めっき処理によれば、銅パターンの表面にチオ尿素の金属錯体形成に基づく銅−スズ置換反応が起き、厚さ０．０１〜１μｍのスズ薄膜層が形成される。
【０１１４】
なお、上記(７)の工程で形成した導体回路２８の表面に対して必要に応じて粗化処理を施し、その粗化層上に上記（８）の工程で形成したスズ層を形成することもできる。
また、スズ層に代えて、亜鉛、ニッケル、リンから選ばれる少なくとも１種類からなる保護膜または金や白金等の貴金属からなる保護膜で被覆するのが望ましい。
上記粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【０１１５】
上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路パターンを溶解させることができ、反応は、次のように進行するものと推定される。
Ｃｕ＋Ｃｕ（II）Ａn →２Ｃｕ（Ｉ）Ａn/2
２Ｃｕ（Ｉ）Ａn/2 ＋ｎ／４Ｏ2 ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａn ＋ｎ／２Ｈ2Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【０１１６】
上式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明において使用される第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
このようなエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体 １０重量部、グリコール酸 ７重量部、塩化カリウム ５重量部を混合した水溶液から形成される。
また、粗化処理や被覆層を形成することなく、片面回路基板Ｂを作成してもよい。
【０１１７】
（１０） 次いで、半田バンプを含んだ絶縁性基材１０の表面から保護フィルム２５を剥離させた後、その絶縁性基材の表面に樹脂接着剤３２を塗布する（図８（Ｄ））。
このような樹脂接着剤は、例えば、絶縁性基材の半田バンプを含んだ表面全体または半田バンプを含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【０１１８】
前記接着剤層は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【０１１９】
上記（８）〜（１０）の工程にしたがって作製された片面回路基板Ｂは、絶縁性基材１０の一方の表面に導体回路を有し、他方の表面には半田めっきからなる半田バンプ２４を有し、さらに半田バンプ２４を含んだ絶縁性基材の表面に他の絶縁性基材との接着用の接着剤層２６、または、銅箔との接着用の接着剤層３２を有して形成される。
【０１２０】
（１１） 上記片面回路基板Ａの導電性バンプ側の面を下方に向け、その面に対して片面回路基板Ｂを同一方向に積層すると共に、片面回路基板Ｂの半田バンプ２４側の表面に対して、表面粗さが１．０μｍのマット面を有する厚さが５〜１８μｍの銅箔３０を、そのマット面を対向させた状態で積層し（図９（Ａ））、加熱温度１５０〜２００℃、加圧力１〜１０MＰａの条件のもとで、加熱プレスして、片面回路基板Ａと片面回路基板Ｂとを一体化する（図９（Ｂ））。
【０１２１】
このとき、片面回路基板Ａの開口１０ａ内には、金属や樹脂フィルムなどをプレス板間に挟みこむ。それにより接着剤の流出を防止するためとプレス時の位置ズレと圧力に不均一になることを回避するために有効である。この場合、何も入れなくてもよいし、凸部を有する当て板を置くだけでもよい。
【０１２２】
このような加熱プレスは、より好ましくは、減圧下において行なわれ、未硬化状態の樹脂接着剤層２６を硬化させることによって、片面回路基板Ａと片面回路基板Ｂとが接着される。接着剤層３２を硬化させることにより銅箔３０を接着させる。
【０１２３】
（１２） 上記（１１）において一体化された回路基板の上層の銅箔１２と下層の銅箔３０を、エッチング処理することによって、多層プリント配線板の上層および下層に導体回路３６および導体回路３８（バイアホールランド、パッド３６ａを含む）を形成する（図９(Ｃ)参照）。
【０１２４】
この処理工程においては、先ず、銅箔１２および銅箔３０の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、バイアホールランドを含んだ導体回路３６および導体回路３８を形成する。
【０１２５】
（１３） 次に、片面回路基板ＡおよびＢの外側にソルダーレジスト層４０をそれぞれ形成する（図１０（Ａ））。この場合、回路基板ＡよびＢの外表面全体にソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路３６直上に位置する半田パッド部分を露出させた開口４４、ボンディングパッド３６ｐの所定位置を露出させた開口４４ａをそれぞれ形成する。それ以外にもフィルムを貼り付けて、露光、現像処理もしくはレーザで開口させてもよい。
【０１２６】
（１４） 上記（１３）の工程で得られたソルダーレジストの開口からバイアホール直上に露出した半田パッド（開口４４、４４ａ）部分に、外部端子である導電性バンプ、導電性ボールあるいは導電性ピンを配設、ボンディングを行う前に、各半田パッド部上に「ニッケル５２−金５４」からなる金属層を形成することが好ましい（図１０（Ｂ））。
【０１２７】
このニッケル層５２の厚みは１〜７μｍが望ましく、金層５４の厚みは０．０１〜０．０６μｍが望ましい。この理由は、ニッケル層は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金層は、厚すぎるとコスト増になり、薄すぎると半田体との密着効果が低下するからである。スズもしくは貴金属層の単層を形成してもよい。
【０１２８】
（１５） 上記半田パッド部上に設けたニッケル−金からなる金属層上に、半田体を供給し、この半田体の溶融・固化によって外部端子である導電性バンプを形成し、あるいは導電性ボールまたは導電性ピンを半田パッド部に接合して、多層回路基板を形成する（図１（Ａ））。
【０１２９】
上記半田体の供給方法としては、半田転写法や印刷法を用いることができる。ここで、半田転写法は、プリプレグに半田箔を貼合し、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
【０１３０】
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク）を基板に載置し、半田ペーストを印刷して加熱処理する方法である。半田としては、スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビスマス、スズ−アンチモンなどが使用できる。それらの融点は、導電性バンプの融点よりも低いことが望ましい。
【０１３１】
すなわち、ソルダーレジスト層の開口から露出するそれぞれの半田パッド上に適切な半田体を供給して導電性バンプを形成したり、導電性ボールまたは導電性のＴピンを接続するように構成する。
【０１３２】
なお、導電性ボール５６やＴピンを接続する半田材料としては、導電性バンプの融点よりも融点の高いスズ／アンチモン半田、スズ／銀半田、スズ／銀／銅半田などを用いることが好ましい。
【０１３３】
得られた多層プリント配線板の開口１０ａにＩＣチップ７０を収容し、ＩＣチップ７０の端子７１とボンディングパッド３６ｐとをワイヤー７２によりワイヤーボンディングする（図１（Ｂ））。その後、開口１０ａ及びＩＣチップ７０を樹脂７４によりモールドする（図２（Ａ））。このようにしてＩＣチップ７０を実装した多層プリント配線板１００に対して、ＩＣモジュール１２０をＢＧＡ５６を介して接続させる（図２（Ｂ））。
【０１３４】
上記（１）〜（１５）の工程にしたがう実施形態によれば、本発明にかかる多層プリント配線板６０は、片面回路基板Ａと片面回路基板Ｂとを同一方向に積層すると共に、片面回路基板Ｂの半田バンプ側の表面に対して、マット面が対向するように銅箔３０を対向配置させた状態で、加熱プレスすることによって、片面回路基板同士を接着すると共に銅箔３０を片面回路基板Ｂに圧着して多層化した後、片面回路基板Ａの銅箔１２と片面回路基板Ｂ２に圧着された銅箔３０とをエッチング処理して、それぞれ導体回路３６および３８を形成した。このような実施形態の他に、以下の▲１▼改変例１、▲２▼改変例２に記載したような製造工程を採用することもできる。
【０１３５】
▲１▼ 改変例１
片面回路基板Ｂの半田バンプ２４側の表面にマット面を有する銅箔３０を対向配置させた状態で（図１１（Ａ））、真空加熱プレスにより銅箔３０を片面回路基板Ｂに圧着する（図１１（Ｂ））。その後、エッチング保護フィルムを貼付した状態で、エッチング処理を施して、銅箔を選択的にエッチングして所定パターンを有する導体回路３８を形成し、両面回路基板Ｂを形成する（図１１（Ｃ））。
その後、片面回路基板Ａの半田バンプ２４側の面に対して、回路基板Ｂの導体回路２８側の面を対向配置させた状態で（図１１（Ｄ））、真空加熱プレスすることによって多層化する（図１１（Ｅ））。その後、片面回路基板Ａの銅箔をエッチングして導体回路を形成する（図９（Ｃ）参照）。
【０１３６】
▲２▼ 改変例２
図６（Ｃ）に示す片面回路基板Ａの銅箔１２をエッチングして導体回路３６を形成し（図１２（Ａ））、基板１０にルーターやパンチング等により開口１０ａを穿設する（図１２（Ｂ））。その後、片面回路基板Ａに対して、図１１（Ｃ）の工程で導体回路３８を形成した両面回路基板Ｂを対向配置した状態で（図１２（Ｃ））、真空加熱プレスすることによって多層化する（図１２（Ｄ））。
【０１３７】
上述した実施の形態では、２枚の片面回路基板を積層一体化して、２層に多層化したが、３層以上でも片面回路基板の数を増やすことで必要に応じた多層化が可能である。
【０１３８】
[第２実施形態]
引き続き、本発明の第２実施形態に係る多層プリント配線板について図１３及び図１４を参照して説明する。
図１３（Ａ）、は、第２実施形態に係る多層プリント配線板の断面を、図１３（Ｂ）は、該多層プリント配線板にＩＣチップを実装した状態を示している。図１４（Ａ）は、図１３（Ａ）の多層プリント配線板の平面図であり、図１４（Ｂ）は、図１３（Ｂ）の多層プリント配線板の平面図である。
【０１３９】
図１及び図３を参照して上述した第１実施形態では、ボンディングパッド３６ｐが矩形に形成され、該ボンディングパッド３６ｐの１端にバイアホール１８が接続され、他端にワイヤー７２がボンディングされた。これに対して、第２実施形態では、バイアホール１８の直上に円形のボンディングパッド３６ｐが配設され、ワイヤー７２がボンディングされている。
【０１４０】
第２実施形態の多層プリント配線板では、非貫通孔に充填された導電性材料からなるバイアホール１８の直上にボンディングパッド３６ｐを配置することで、ボンディングパッドを取り回すことが無くなるので、配線密度を高めることができる。第２実施形態では、ボンディングパッドの形状を円形にしたが、この形状は、楕円形、小判形、多角形等種々の形状を採用することができる。
【０１４１】
【実施例】
[実施例１]
（１） まず、多層プリント配線板を構成する片面回路基板を製作する。この回路基板は、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる。
【０１４２】
この絶縁性基材の厚さは７５μｍ、銅箔の厚さは１７．５μｍであり、この積層板の銅箔形成面と反対側の表面に、厚みが１２μｍの粘着剤層を有し、かつフィルム自体の厚みが１２μｍであるようなＰＥＴフィルムをラミネートする。
【０１４３】
（２） ついで、ＰＥＴフィルム上から炭酸ガスレーザ照射を行って、ＰＥＴフィルムおよび絶縁性基材を貫通して銅箔に至るバイアホール形成用開口を形成し、さらにその開口内を酸素プラズマ放電によってデスミア処理や酸、酸化材、アルカリなどの薬液により浸漬してデスミア処理を行ってもよい。デスミア処理により、基材の平滑化と銅箔である導体部分の樹脂残渣を除去することができる。それにより、その後の導電性充填剤を充填しても、接続性と信頼性の確保がなされる。該樹脂残渣が、その原因となるが除去されているために、問題がなく発生しない。
【０１４４】
この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、全体として厚さ２２μｍのＰＥＴフィルムを樹脂面にラミネートした、基材厚６０μｍのガラス布エポキシ樹脂基材に、マスクイメージ法でＰＥＴフィルム側からレーザビーム照射して１００穴／秒のスピードで、１５０μｍφのバイアホール形成用の開口を形成した。
【０１４５】
（３）デスミア処理を終えた絶縁性基材の銅箔貼付面にＰＥＴフィルムを貼り付け、以下のような条件で、銅箔をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっきを充填してバイアホールを形成した。電解銅めっきは開口の上部にわずかに露出し際には、サンダーベルト研磨およびバフ研磨によって露出部分を除去して平坦化してもよい。
〔電解銅めっき水溶液〕
硫酸 ：１７５ ｇ／ｌ
硫酸銅 ：７８ ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
：０．９８ ml／ｌ
〔電解めっき条件〕
電流密度 ：１．９ Ａ／ｄｍ2
時間 ：３０ 分
温度 ：２５ ℃
【０１４６】
（４） さらに、以下のような条件で、電解半田めっき処理を施して、開口に充填された銅めっき層上に半田めっき層を形成して、絶縁性基材の表面から３〜１０μｍ突出する半田バンプを形成する。
〔電解半田めっき溶液〕
金属組成比：Ｓｎ／Ｃｕ＝９９．９／０．１〜７０／３０の範囲で形成させた。添加剤 ：５ｍｌ／ｌ
（電解半田めっき条件）
温度 ：２１℃
電流密度ｇ ：０．４１Ａ／ｄｍ2
その具体的な事例として、Ｓｎ／Ｃｕ＝９９．３／０．７（融点２２７℃）、Ｓｎ／Ｃｕ＝９５／５（融点３１０）
この場合、形成された半田バンプの比率がＳｎ／Ｃｕ＝９９．９／０．１〜９０／１０の比率のものを最適例とし、Ｓｎ／Ｃｕ＞９０／１０となるものを適用例とした。
【０１４７】
（５） 次に、上記（３）で絶縁性基材に貼付したＰＥＴフィルムを剥離させた後、絶縁性基材の半田バンプ側の全面にエポキシ樹脂接着剤を塗布し、プレキュアして、多層化のための接着剤層を形成した。
【０１４８】
（６）ルーター、パンチング、レーザ等により（５）の工程で形成された絶縁性基材に開口を形成させる。その開口する面積は１５〜７０％の間で形成させた。本実施例では、３６．５％で形成させた。
上記（１）〜（６）にしたがって作製した片面回路基板Ａは、多層化の際に、上層に配置されるべき回路基板であり、開口内にはＩＣチップが実装される領域になる。
【０１４９】
（７） 上記（１）〜（４）の工程と同様の処理をした後、絶縁性基材の銅箔貼付面からＰＥＴフィルムを剥離させ、絶縁性基材の半田バンプ側の表面にエッチング保護フィルムを貼付した状態で、銅箔に適切なエッチング処理を施し、所定パターンを有する導体回路を形成した。
【０１５０】
上記（７）で得た導体回路の表面に、無電解めっき浴として、ホウフッ化スズ−チオ尿素液を用い、４５℃前後で約５分のめっき条件にて、無電解めっき処理を施して、厚さ０．１μｍのスズ薄膜層を形成してもよい。
【０１５１】
（８） 上記（６）で絶縁性基材に貼付したエッチング保護フィルムを剥離させた後、絶縁性基材の半田バンプ側の全面にエポキシ樹脂接着剤を塗布し、プレキュアして、各回路基板を接着して多層化するための接着剤層を形成した。
【０１５２】
上記（６）〜（８）の工程にしたがって作製される片面回路基板Ａは、片面回路基板Ｂとの組み合わせで多層化される基板である。
【０１５３】
（９） マット面を有する銅箔３０が圧着される片面回路基板Ｂとして、上記（１）〜（５）、（７）の工程と同様の処理をした後、上記（８）のような接着剤に代えて、マット面を有する銅箔３０を絶縁性基材１０上に効果的に接着するためのエポキシ樹脂接着剤が塗布され、１００℃で３０分間の乾燥を行って厚さ２０μｍの樹脂接着剤層が形成された。
【０１５４】
（１０） 上記（１）〜（８）にしたがって作製した片面回路基板Ａと、上記（９）に従って作製した片面回路基板Ｂとを、同一方向に積層した後、片面回路基板Ｂの半田バンプ側の面に対して、片面がマット処理されて、その表面粗度が１．０μｍであり、厚さが１２μｍの銅箔を、そのマット面を対向させた状態で、加熱温度２００℃、加熱時間１０分、圧力２ＭＰａ、真空度２．５×１０3Ｐａの条件のもとで、加熱プレスすることによって、各片面回路基板Ａ，Ｂ間を接着すると共に、銅箔を片面回路基板に接着して多層化した。
【０１５５】
（１１） その後、多層化された基板の片面回路基板Ａおよび片面回路基板Ｂ上の銅箔に、適切なエッチング処理により導体回路および（ビアランドを含む）を形成した。
【０１５６】
（１２） 上記（１）〜（１１）の工程にしたがって作製した多層化基板の表面に、ソルダーレジスト層を形成する前に、必要に応じて、銅−ニッケル−リンからなる粗化層やエッチングによる粗面を設けてもよい。
【０１５７】
（１３） 一方、ＤＭＤＧに溶解させた６０重量％のクレゾールノポラック型エポキシ樹脂（日本化薬製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）を４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート１００１）１４.１２１重量部、イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）１.６重量部、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ６０４）１.５重量部、同じく多価アクリルモノマー（共栄社化学製、ＤＰＥ６Ａ）３０重量部、アクリル酸エステル重合物からなるレベリング剤（共栄社製、ポリフローＮｏ.７５）0.３６重量部を混合し、この混合物に対して光開始剤としてのペンゾフェノン（関東化学製）２０重量部、光増感剤としてのＥＡＢ（保土ヶ谷化学製）0.２重量部を加え、さらにＤＭＤＧ（ジエチレングリコールジメチルエーテル）１０重量部を加えて、粘度を２５℃で１.４±0.３Ｐａ・Ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、ＤＶＬ‐Ｂ型）で６０ｒｐｍの場合はローターＮｏ.４、６ｒｐｍの場合はローターＮｏ.３によった。
【０１５８】
（１４） 上記（１１）で得られた多層化基板の回路基板の表面に、前記（１３）で得られたソルダーレジスト組成物を２０μｍの厚さで塗布した。
次いで、７０℃で２０分間、１００℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、DMTG現像処理した。さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分に対応した開口を有する（開口径２００μｍ）ソルダーレジスト層（厚み２０μｍ）を形成した。
【０１５９】
（１５） 次に、ソルダーレジスト層を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層を形成した。
【０１６０】
さらに、その基板を、シアン化金力リウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層を形成し、ニッケルめっき層と金めっき層とからなる被覆金属層を形成した。場合によっては、スズもしくは貴金属層の単層を形成してもよい。
【０１６１】
（１６） そして、上層の片面回路基板Ａを覆うソルダーレジスト層の開口から露出する半田パッドに対して、融点が約１９０℃のスズ／銀半田からなる半田ペーストを印刷して１８３℃でリフローすることにより、両面に半田ボールを接続させて、多層プリント配線板を製作した。
【０１６２】
[実施例２]
実施例２の多層プリント配線板は、上記第１実施例と同様な構成（バイアホール１８を上下の片面基板でずらしてあり、ＢＧＡ５６を直下から外してある）であるが、導電性バンプをＳｎ／Ｚｎ（９７：３）で形成した。
【０１６３】
[実施例３]
実施例３の多層プリント配線板は、上記第１実施例と同様な構成であるが、導電性バンプをＳｎ／Ｓｂ（９５：５）で構成した。
【０１６４】
[実施例４]
実施例４の多層プリント配線板は、上記第１実施例と同様な構成であるが、導電性バンプをＳｎ／Ｐｂ（９７：３）で構成した。
【０１６５】
[実施例５]
実施例５の多層プリント配線板は、上記第１実施例と同様な構成であるが、導電性バンプをＳｎ／Ａｇ（９５：５）で構成した。
【０１６６】
[実施例１改１]
実施例１の改１の多層プリント配線板は、導電性バンプをＳｎ／Ｓｕ（９７：３）で構成した。但し、上記第１実施例の構成と異なり、図１８（Ａ）に示すように、表面の外部端子５６の直下に裏面の外部端子５６を配置した。
【０１６７】
[実施例１改２]
実施例１の改１の多層プリント配線板は、導電性バンプをＳｎ／Ｓｕ（９７：３）で構成した。但し、上記第１実施例の構成と異なり、図１８（Ｂ）に示すように、下面の片面回路基板のバイアホール１８を直上に上面の片面回路基板のバイアホール１８を配置した。
【０１６８】
[実施例１改３]
実施例１の改１の多層プリント配線板は、導電性バンプをＳｎ／Ｓｕ（９７：３）で構成した。但し、上記第１実施例の構成と異なり、図１８（Ｃ）に示すように、表面の外部端子５６の直下に裏面の外部端子５６を配置し、下面の片面回路基板のバイアホール１８を直上に上面の片面回路基板のバイアホール１８を配置した。
【０１６９】
[比較例１]
図１９（Ａ）に示すように、特開平１０−１３０２８に記載された製造方法により片面回路基板にて多層プリント配線板を構成した。図１９（Ｂ）は、図１９（Ａ）に示す多層プリント配線板をドータボード９０に取り付けた状態を示している。図１９（Ｃ）は、スタック状に、ＩＣチップ７０Ａ、７０Ｂを載置した状態を示している。ここでは、導電性ペーストで非貫通孔を充填してバイアホール１１８を構成し、導電性バンプを用いることなく片面回路基板を積層した。バイアホール１１８は、スタック状に配置した。バイアホールと接続する導体回路を延長したランド１３６を形成し、ＩＣチップ７０のワイヤー用のパッドからワイヤー７２でランド１３６と接続した。
【０１７０】
[比較例２]
比較例２の多層プリント配線板は、上記比較例１と同様な構成であるが、導電性ペーストの代わりに、めっきにより非貫通孔を充填させた。
【０１７１】
[比較試験]
実施例では、基板の上面にＩＣチップが実装されたＰＫＧ基板を接続し、基板の下面には、コンデンサなどの電子部品しか実装されていないサブトラ方式で作成された多層基板に接続させた。
比較例では、基板の上面には、スタック状に多層化させたＩＣチップを実装し、ＢＧＡを配置した側では、コンデンサなどの電子部品しか実装されていないサブトラ方式で作成された多層基板（ドータボード９０）に接続させた。
それぞれ、実施例及び比較例で作成した５ピースを簡易にインダクタンスを測定した平均値を図２０中に示す。測定結果はシミュレーション結果である。同時に、信頼性試験を行った導通検査（ヒートサイクル条件下 １３５℃／３分⇔−６５℃／３分を１サイクルで５００サイクル、１０００サイクル、２０００サイクル、３０００サイクル行った）の結果を示す。
従来のもの（比較例）に比べて、インダクタンスを小さくでき、電気特性や信頼性が確保されていることが確認された。導電性バンプに、Ｃｕ、Ｚｎ、Ｓｂが配合されているものは、他の導電性金属に比べて、信頼性に優れていることが確認された。更に、スタック構造（バイアホールの直上にバイアホールを配置）にせず、且つ、外部端子が反対面の外部端子の直下から外れている構成が、電気接続性及び信頼性が優れていることが確認された。
導電性バンプの無い比較例の構造は、接合面での剥がれなどが早期に発生するため信頼性が低下した。
実施例の形態では、デッドスペースを小さくすることができる。このため、比較例の形態のものと比較すると同じクロック数のＩＣを実装したとしても５〜１０％近く小型化することが可能である。
それは、ＩＣパッドのワイヤーのパッド付近におけるデッドスペース（実質的に配線を形成することができないエリアを指す）が少なくなるからである。
【０１７２】
【発明の効果】
以上のように、本発明によれば、非貫通孔無いを導電性材料で充填されたバイアホール上の導体回路にワイヤーを接続させているため、配線のデッドスペースが小さくなり、小型化することができる。
また、インダクタンスを低下するなどの電気特性も向上させることができる。
更に、導電性バンプを用いることで信頼性が向上する。バイアホールをスタック構造にしないことや両面に外部端子を設けた場合には、外部端子の直下に反対面の外部端子を設けないことで、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】図１（Ａ）は本発明の第１実施形態に係る多層プリント配線板の構成を示す断面図であり、図１（Ｂ）は該多層プリント配線板にＩＣチップを実装した状態を示す断面図である。
【図２】図２（Ａ）は、図１（Ａ）に示す多層プリント配線板のＩＣチップ７０を樹脂モールドした状態を示す断面図であり、図２（Ｂ）は、図２（Ａ）に示す多層プリント配線板にＩＣモジュールを搭載した状態を示す断面図である。
【図３】図３（Ａ）は、図９（Ｃ）に示す多層プリント配線板の平面図であり、図３（Ｂ）は、図１（Ｂ）に示す多層プリント配線板の平面図である。
【図４】図４（Ａ）は、図２（Ａ）に示す多層プリント配線板の平面図であり、図４（Ｂ）は、第１実施形態の改変例に係る多層プリント配線板の平面図である。
【図５】図１に示す多層プリント配線板を構成する片面回路基板の製造工程図である。
【図６】図１に示す多層プリント配線板を構成する片面回路基板の製造工程図である。
【図７】図１に示す多層プリント配線板を構成する片面回路基板の製造工程図である。
【図８】図１に示す多層プリント配線板を構成する片面回路基板の製造工程図である。
【図９】図１に示す多層プリント配線板の製造工程図である。
【図１０】図１に示す多層プリント配線板の製造工程図である。
【図１１】第１実施形態の第１改変例に係る多層プリント配線板の製造工程図である。
【図１２】第１実施形態の第２改変例に係る多層プリント配線板の製造工程図である。
【図１３】図１３（Ａ）、は、第２実施形態に係る多層プリント配線板の断面図であり、図１３（Ｂ）は、該多層プリント配線板にＩＣチップを実装した状態を示す断面図である。
【図１４】図１４（Ａ）は、図１３（Ａ）の多層プリント配線板の平面図であり、図１４（Ｂ）は、図１３（Ｂ）の多層プリント配線板の平面図である。
【図１５】（Ａ）は、第１実施形態の改変例に係る多層プリント配線板の断面図であり、（Ｂ）は、平面図である。
【図１６】第１実施形態の改変例に係る多層プリント配線板の断面図である。
【図１７】（Ａ１）、（Ｂ１）、（Ｃ１）は、図２中の外部端子を拡大して示し、（Ａ２）、（Ｂ２）、（Ｃ２）は、（Ａ１）、（Ｂ１）、（Ｃ１）中の外部端子の斜視図である
【図１８】（Ａ）は第１実施例の改変例１のバイアホールを示す断面図であり、（Ｂ）は第１実施例の改変例２のバイアホールを示す断面図であり、（Ｃ）は第１実施例の改変例３のバイアホールを示す断面図である。
【図１９】（Ａ）、（Ｂ）、（Ｃ）は、従来技術の多層プリント配線板の説明図である。
【図２０】実施例と比較例とで導通試験の結果を比較した図表である。
【図２１】図２１（Ａ）は、従来技術に係る多層プリント配線板の平面図であり、図２１（Ｂ）は、図２１（Ａ）の多層プリント配線板の断面図である。
【符号の説明】
１０ 絶縁性基材
１２ 銅箔
１６ 開口
１７ 銅めっき
１８ バイアホール
２４ 半田バンプ
２６ 接着剤層
２８ 導体回路
２９ スズ薄膜層
３０ 銅箔
３２ 接着剤層
３６、３８ 導体回路
３６ｐ ボンディングパッド
４０、４２ ソルダーレジスト層
４４，４６ 開口
５２ ニッケル層
５４ 金層
５６ ＢＧＡ
Ａ 片面回路基板
Ｂ 片面回路基板
本発明は、ＩＣチップなどの電子部品を実装するプリント配線板に関し、特に、実装する電子部品に対してボンディングパッドからワイヤーボンディングするプリント配線板に関するものである。
【０００２】
【従来の技術】
片面に導体層を有し、ＩＶＨ（インナーバイアホール）構造からなる絶縁基板を多層化した技術が、提案されている（例えば、特開平１０−１３０２８号など）。それらは、一方の絶縁基板の導体層と他方の絶縁基板のバイアホールとを接続させることにより、電気的に接続を行うものである。外層の導体回路上にはＩＣチップ、コンデンサなどの電気部品を適時実装させることにより、その機能を発揮させる。
【０００３】
図２１に従来技術に係るＩＣチップ搭載用プリント配線板を示す。ここで、図２１（Ａ）は平面図を、図１５（Ｂ）は、図２１（Ａ）のＢ−Ｂ断面を示している。図２１（Ｂ）に示すようにプリント配線板を構成する基板１１０は、ＩＣチップ１７０を収容するためのキャビティー１１０ａと、表面と裏面を接続するバイアホール１１８とを有している。バイアホール１１８のランド１１８ａには、矩形状のボンディングパッド１３６が一体に形成されている。バイアホール１１８の裏面側には、導体回路１３８を介して半田バンプ１５６が接続されている。バイアホールランド１１８ａと一体に形成されたボンディングパッド１３６は、先端がソルダーレジスト層１４０の開口１４４から突出することで外部に露出し、ＩＣチップ１７０の端子１７１とワイヤー１７２によりワイヤーボンディングされている。
【０００４】
【特許文献１】
特開平10-13028号公報
【０００５】
【発明が解決しようとする課題】
ＩＣチップを実装した基板において、配線密度を高めることが要求されている。このためには、ワイヤーボンディングを行うボンディングパッドを高密度で配置する必要がある。しかしながら、図２１（Ａ）に示すように、ボンディングパッド１３６をバイアホールランド１１８ａと一体に形成する場合には、ボンディングパッド１３６の線幅よりも外形の大きなバイアホールランド１１８ａを配置するために、ボンディングパッドを高密度で配置することができなかった。
【０００６】
また、ＩＣチップを実装した基板の薄膜化、高機能化が要求されている。その理由として、例えば、携帯電話、カメラ、パソコンなどの電子製品の筐体が、小型化、薄膜化していることにある。それらの筐体に収めるためには、すべての材料、部品を薄くし、かつ、機能を低下させることがないようにしなければならない。そのため、ＩＣチップを多層化、積層（三次元実装）することを検討されている。その技術としては、ＩＣチップ上に直接ＩＣチップを実装して、多層化、即ち、下層ＩＣチップ上に、ダイボンディングして上層ＩＣチップを実装することで積層している。積層した各ＩＣチップはワイヤーボンディングを経て接続させている。それにより、同一面積下において、高密度化と共に小型化を実現できる。
【０００７】
しかしながら、ＩＣチップを積層したものは、リペアすることができない。また、実装した後にワイヤーボンディングで接続を取るため、ワイヤーボンディングで接続を取った後でしかＩＣチップもしくは基板を検査することしかできない。そのために、ＩＣチップの内の１つでも不具合があると、実装された基板自体が使用することができないことになってしまう。
【０００８】
さらに、積層した回路の下部もしくはＩＣチップ間には、回路を形成しておらず、配線の引き回しをすることができない。そのために、クロック数などの増加に伴い、配線長が長くなることとなる。設計変更や仕様変更の際には、適時実装形成を検討しなければならない。
【０００９】
本願発明は、上述した課題を解決するためになされたものであり、その目的とするところは、ワイヤーボンディングの配線密度を高めることができるプリント配線板を提供することにある。
【００１０】
また、本願発明の目的は、構造的にも容易に多層化でき、設計などの仕様変更に耐え得る多層プリント配線板を提供することにある。
【００１１】
【課題を解決するための手段】
発明者が鋭意研究した結果、上記課題を解決するために、実装する電子部品に対してボンディングパッドからワイヤーボンディングする多層プリント配線板において、
絶縁材料の片面もしくは両面に導体回路が形成され、導体回路へ至る非貫通孔に導電性材料が充填された基板で、
前記非貫通孔の直上の導体回路を前記ボンディングパッドとして用いることを技術的特徴とする。
また、実装する電子部品に対してボンディングパッドからワイヤーボンディングする多層プリント配線板において、
絶縁材料の片面もしくは両面に導体回路が形成され、導体回路へ至る非貫通孔に導電性材料が充填された基板を、非貫通孔に充填された導電性材料上に形成された導電性バンプを介して積層することで形成され、
前記非貫通孔に充填された導電性材料の直上の導体回路を前記ボンディングパッドとして用いることを技術的特徴とする。
【００１２】
本発明では、非貫通孔に充填された導電性材料の直上の導体回路をボンディングパッドとして用いることで、該導体回路から基板の外側に向かって導体回路を引き出すことなく、非貫通孔を介して下層へ配線を引き出すことができ、非貫通孔であるため、貫通孔であるスルーホールのように全層に渡ってスルーホールエリアを取ることがなく、その後も自由に配線を配置することができる。それ故に、ボンディングパッド領域の配線が高密度にできるにも関わらず、その周囲は、無理な配線形成によるデッドスペースが要らなくなり、配線の自由度が増す。
【００１３】
更に本発明は、実装する電子部品に対してボンディングパッドからワイヤーボンディングする多層プリント配線板において、
絶縁材料の片面もしくは両面に導体回路が形成され、導体回路へ至る非貫通孔に導電性材料が充填された基板で、
前記非貫通孔の直上の導体回路を前記ボンディングパッドとして用いて、前記ボンディングパッドの直下に非貫通孔を配置したことを技術的特徴とする。
また、実装する電子部品に対してボンディングパッドからワイヤーボンディングする多層プリント配線板において、
絶縁材料の片面もしくは両面に導体回路が形成され、導体回路へ至る非貫通孔に導電性材料が充填された基板で、非貫通孔に充填された導電性材料上に形成された導電性バンプを介して積層され、
前記非貫通孔の直上の導体回路を前記ボンディングパッドとして用いて、前記ボンディングパッドの直下に非貫通孔を配置したことを技術的特徴とする。
【００１４】
本発明では、非貫通孔に充填された導電性材料に直接接続された導体回路をボンディングパッドとしてある。即ち、導体回路（ボンディングパッド）に至る非貫通孔に導電性材料を充填することで、導体回路（ボンディングパッド）とバイアホールとを接続してあるので、導電性材料（バイアホール）と導体回路（ボンディングパッドとをバイアホールランドを介することなく接続できる。ボンディングパッドの線幅よりも直径の大きなバイアホールランドを用いないため、配線密度を高めることができる。
該導体回路から基板の外側に向かって導体回路を引き出すことなく、非貫通孔を介して下層へ配線を引き出すことができ、非貫通孔であるため、貫通孔であるスルーホールのように全層に渡ってスルーホールエリアを取ることがなく、その後も自由に配線を配置することができる。それ故に、ボンディングパッド領域の配線が高密度にできるにも関わらず、その周囲は、無理な配線形成によるデッドスペースが要らなくなり、配線の自由度が増す。
導電材料としては、めっき、導電性ペーストを用いることができる。めっきを用いることが望ましい。導電ペーストは、ワイヤーを打った語にへこみを生じることがあるからである。
【００１５】
更に、本発明では、外部端子を両面に配置する構造を案出した。多層プリント配線板の両面から外部端子を接続するパッドを有していることから、その両面に別のプリント配線板などを接続することが可能となる。例えば、表面の外部端子を介して他のＩＣモジュールを実装した状態で、裏面の外部端子を介してプリント配線板に接続することが可能である。また、実装されるＩＣモジュールの形態の自由度が増す。特に、ＩＣチップの直下にも外部端子が配設されていることが望ましい。それにより、配線の引き出す自由度が増すし、配線面積を少なくするため基板の小型化がなされ、さらにＩＣチップの多層化、積層をすることをでき得る構造となる。
【００１６】
また、別の見方をすれば、該多層プリント配線板に形成される回路は、該基板上に実装されたＩＣチップに接続させ外部へと引き出されている回路（ＰＧＫ回路）と、ＩＣモジュールに接続され該多層プリント配線板を介して外部へ引き出される回路（インターポーザ回路）との２種類が混在している。それらを適時効率よく、接続させるためには、両面に外部端子を形成させる方が望ましい。インターポーザとＰＫＧ基板との２つの役目を一枚の基板で果たすことができるのである。そのために、小型化、高機能化をすることができる。また、この場合、多層プリント配線板あるいは別の基板で不良を引き起こしたとしても、検査を行うことができ、多層プリント配線板に別の基板（ＩＣモジュール）を取り付ける前に対応できる。別の基板（ＩＣモジュール）を設計変更（例えば、メモリーであれば容量を変更した等の場合を意味する）したとしても、容易に適応することができる。
外部端子は、ＢＧＡ（ボールグリッドアレイ）、ＰＧＡ（ピングリッドアレイ）、バンプ（半田もしくは金属）などの外部と接続しうる端子を意味する。
【００１７】
また、本発明は、ＩＣチップなどの電子部品が実装される多層プリント配線板において、実装エリアにザグリを有し、外部端子を両面に配置することを技術的特徴とする。
【００１８】
ザグリが形成されていることから、その実装エリアにおける厚み（多層プリント配線板にＩＣチップを実装した状態での厚み）を薄くすることができる。さらに、ＩＣを多層化して実装しても封止樹脂を含めた基板自体の総厚みを薄くすることもできる。
【００１９】
また、上記の両面構造によると、例えば、該多層プリント配線板の片面に、ＩＣチップを実装したプリント配線板を接続し、その反対面には、コンデンサなどのＩＣチップ以外の電子部品を実装した基板を接続させることができる。いわば、インターポーザ的な役目を果たすこともできる。両面に、ＩＣチップなどを含んだプリント配線板を接続する場合は、スタック構造（三次元実装）となり得る。特に、ＩＣチップの下部領域でも外部端子を形成することが可能となる。
【００２０】
図１７に示すように、外部端子５６の直下には、反対面の外部端子５６が重ならないことが望ましい。ここで、（Ａ１）、（Ｂ１）、（Ｃ１）は、図２中の外部端子を拡大して示し、（Ａ２）、（Ｂ２）、（Ｃ２）は、（Ａ１）、（Ｂ１）、（Ｃ１）中の外部端子の斜視図である。この場合、外部端子が接触している領域の直下に、反対面の外部端子の接触している領域が重ならないことを意味している。それにより、外部端子に発生している応力などをダイレクトに伝わることを防止し、端子の位置ズレ、接触不良を防止し、電気的な接続や信頼性を低下させることがない。そもそも外部端子は、主としてＢＧＡ（ボールグリッドアレイ）、バンプ等であるために、導電性バンプなどの外部端子と比べると接続箇所が小さく、応力が集中し易い。また、他のプリント配線板との材料等の熱膨張率が異なると、熱が加わる（例えば、ヒートサイクル条件下）などの外的な要因によって応力が発生し、その応力が反対面の外部端子へ伝わるが、基板もしくは外部端子において応力が緩和される。そのために、反対面の外部端子への影響を受けない。逆に応力がダイレクトに伝わると、反対面の外部端子の接続部において、剥がれ、クラックや、外部基板との接触不良などの不具合を引き起こす。
また、片面の外部端子および外部端子のパット領域（ランドを含む場合もある）の直下には、反対面の外部端子が重ならないことが望ましい。外部端子のパッドの下部にめっき、導電性ペーストなどの導電性材料を充填したときには、パット領域までは、その応力の影響を受けてしまうことがあり、その領域を外して、反対面の外部端子の接続領域を配設することにより、確実に応力の影響を受けなくする。
【００２１】
電子部品の実装領域には、ビアが形成されていて、近接する部分に放熱機能を有する金属層が形成されていることが望ましい。特に、ＩＣチップ直下に金属層を設けて、該金属層にビア（非貫通孔）を介して外部端子に接続させることが望ましい。その構成にすることにより、外部端子に接続されたプリント配線板側へ熱を効率よく伝達させ、放熱することができるのである。
金属層が基板全体の剛性を高めて、外的な要因（熱などの影響）による応力を緩衝することができる。そのため、信頼性と接続性も改善される。
【００２２】
外部端子は、スタック状のバイアホールに接続され、かつ、外部端子に接続されるバイアホールは、隣接層のバイアホールと中心線をずらして配置されることが望ましい。
スタック構造直上に、外部端子を形成したものであると、外部端子を起因として発生した応力が直接基板内に伝達されるのである。そのために、基板内もしくは反対面の外部端子へとその応力の影響を受けるのである。基板内であれば、スタックビアの接続を阻害するし、反対面の外部端子であれば、接続不良を引き起こしてしまうのである。しかしながら、バイアホールの中心線からずらして、スタック状にバイアホールを形成させると、その応力の伝達が緩衝されるのである。
また、バイアホール内に導電性ペースト、めっきなどの導電性材料を充填したときに効果を発揮する。充填させることで応力が伝わりやすい状態になるからである。
【００２３】
本発明の多層プリント配線板は、絶縁材料に形成された非貫通孔に導電性材料が充填されて成る片面もしくは両面回路基板を２層以上積層し構成することが最適である。製造方法としては、サブトラ法、アディテイブ法（ビルドアップ法含む）ででも行えることができる。しかしながら、サブトラ法では、２層以上を貫通するスルーホールを有する構造により外部端子を配置したのであるなれば、応力を緩衝することができない。それ故に、適用することができない場合がある。また、ビルドアップ法であれば、心材が含有されない樹脂絶縁層を用いたならば、ザグリ部分を形成することは、樹脂絶縁材料での形状を安定化させることが難しいので、適用することができない場合がある。片面回路基板を用いることがより望ましい。
【００２４】
片面もしくは両面回路基板を接続させる導電性バンプの融点は、外部端子の接着剤（例えば、ＢＧＡの接着用半田）の融点よりも高いことが望ましい。それにより、導電性バンプの溶解自体を防止することができるのである。その逆に、導電性バンプの融点が外部端子の接着剤の融点よりも低い場合、外部端子を実装する際、その温度では、導電性バンプがかなりの部分で溶解してしまうために、基板内で流動してしまう。流動する範囲が大きいと導電性バンプを原因として隣の導体層とショートを引き起こしてしまう。一方、流動する範囲が小さいと、基板間で応力が発生してしまう。その応力が緩和されないと位置ズレを引き起こされてしまう。そのために、導電性バンプの厚みが薄くなり、密着強度や電気特性が低下してしまう。
導電性バンプの種類としては、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｕ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ／Ｃｕなどの半田や、スズ、鉛などの金属を用いることができる。このとき融点が２００℃以上３５０℃以下であることが望ましい。
【００２５】
特に、融点は２００℃を以上、３５０℃以下であるものが望ましい。２００℃未満では、表層の半田との融点の差が小さい、あるいは、低くなるために、ＩＣチップを実装する際、溶解、拡散などを引き起こし、隣にある独立した導体回路と短絡してしまうことがある。３５０℃を超えると、金属自体が硬くなりすぎてしまい、接続性が低下する。そのために、導体回路との接合ができなくなってしまうことがある。また、その温度で融解しようとすると、絶縁材料である樹脂が、溶解してしまうために、絶縁材料での絶縁性が低下してしまう。
さらに、２２０℃〜３２０℃の範囲ものがより望ましい。その範囲であれば、高温高湿下、ヒートサイクル条件化などの信頼性試験においても、導電性バンプが拡散することがない。
【００２６】
前述の導電性バンプ内にＣｕ、ＺｎもしくはＳｂが配合されていることにより、金属自体の流動を抑えることができるのである。つまり、一旦再固化した金属にＣｕ合金、Ｚｎ合金もしくはＳｂ合金が形成される。その合金がＩＣチップの実装時などの熱の影響を受けて溶解することを防止し、導電性金属の拡散などの不具合を抑えるのである。そのために、ショートすることがなくなり、電気特性を向上させることができるのである。
【００２７】
また、ヒートサイクル試験、高温放置などの信頼性試験のとき、特に昇温時（低温⇒高温）あるいは高温下で放置させても、導電性金属の固化の再溶解することを抑制される。そのために信頼性試験も向上させることができる。
また、信頼性試験後の導体層とバイアホールとの密着強度が低下しない。そのために、電気特性も低下することがなくなるので、電気特性を向上させることができる。さらにＣｕ、ＺｎもしくはＳｂ含有の導電性金属では金属自体の流動性が抑えられる。そのため、バイアホールピッチをさらに狭くすることができ、高密度化した多層プリント配線板を得ることが可能になる。
【００２８】
（Ｃｕ含有金属バンプ）
導電性バンプ内にＣｕが配合されていることにより、金属自体の拡散を抑えることができるのである。つまり、一旦固化した導電性バンプの金属にＣｕ合金が形成される。その合金が基板にかかる様々な熱履歴（例えば、アニール処理、めっき処理、ＩＣチップ実装工程など）の影響を受けても金属溶解を防止し、導電性バンプ金属の拡散などの不具合を抑える。そのために、抵抗変化やショート、電気性能劣化を抑え、電気特性を向上させることができる。
【００２９】
また、高温放置、ヒートサイクル試験などの信頼性試験のとき、特に高温下での放置あるいは昇温（低温⇒高温）させても、固化した導電性バンプの再溶解や拡散を抑制させる。
さらに、導電性バンプと導体部分の界面への水分の浸入を抑制させるので、界面における水分を起点とする膨張、収縮が発生することがなくなる。界面付近における部分的な電気的な絶縁状態（該水分が隙間を形成させることを意味する）を作り出さないので、電気的な接続性が確保される。そのために信頼性試験も向上させることができるのである。
さらに、信頼性試験後の導体層とバイアホールとの間には、水分が浸入しないことから密着強度が低下しない。水分が浸入すると、温度上昇した際、その水分が起点となり膨らむことがある。そのために、隙間を形成したり、クラックなどが発生したりしてしまい、密着性が低下してしまう。その発生がないために、接触性の低下による強度低下がなくなり、信頼性を向上させることができる。
さらにＣｕ含有の導電性金属では金属自体の拡散性が抑えられる。そのため、バイアホールピッチをさらに狭くすることができるので、高密度化した多層プリント配線板を得ることが可能である。
【００３０】
固化した導電性金属と導体回路との界面には、Ｃｕ−導電性金属からなる合金層が形成されている。その合金膜の形成が保護膜となり、該導電性金属のその他の部分の金属の流動を防止しているのである。また、その膜の形成により、熱履歴や熱工程などの熱の影響を受けたとしても、新たなＣｕ合金の形成、特に導体回路での形成を防止されるので、導電性金属の流動を抑えられるのである。
【００３１】
前述の導電性バンプには、Ｓｎ−Ｐｂ−Ｃｕ、Ｓｎ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ａｇ／Ｉｎ／Ｃｕ、Ｓｎ／Ｃｕ／Ｚｎのいずれか１つを用いられていることが望ましい。これらには、Ｃｕが配合されているので、導電性バンプを用いることで上記作用、効果を得られる。
【００３２】
また、鉛を用いる金属材料は、環境を悪化させる要因となるために、使用に対する制限がされているため、鉛を用いない金属材料を用いることが望ましい。しかしながらこれ以外の半田の組成であってもＣｕを配合されているものであれば用いることができるのである。前述の導電性バンプにおけるＣｕの配合比が０．１〜７ｗｔ％であることが望ましい。
【００３３】
０．１ｗｔ％未満であると、固化した後のＣｕ合金の形成が少ないため、再溶解した際に、導電性バンプの流動を抑えられない。そのために隣り合う別の導体層とで接続が発生しやすい。また、導電性金属と導体回路の界面において、その一部分でＣｕ合金膜が形成されない箇所が発生してしまう。そのＣｕ合金膜非形成部分から、導電性金属の溶解、拡散が発生してしまう。７ｗｔ％を超えると、融点が高くなり、熱をかけたとしても溶解しにくくなる。そのために、導電性バンプ自体が硬くなってしまう。導体層とバイアホールを接触させたとき、その硬くなってしまうので、導体部分において、接触しないことや導体にクラックを発生したりするために、電気接続性や密着性が低下してしまうことがある。
【００３４】
上述の範囲であれば、導電性バンプでの流動性を抑えられ、適切にＣｕ合金を形成させることができ、導体との密着性も確保することができるのである。
さらに、導電性バンプにおけるＣｕの配合比が０．５〜５ｗｔ％であることが望ましいのは、もっとも密着強度が増すことができるのである。また、硬度的にも適度なものであり、導体間で均一に広がることができるので、電気接続性も向上させられる。さらに導電性バンプを有しているバイアホールを埋めた導電性金属の種類（めっき、導電性ペースト、それらの複合体など）によらず、密着性を向上させることができる。
【００３５】
（Ｚｎ含有金属バンプ）
導電性バンプ内にＺｎが配合されていることにより、金属自体の拡散を抑えることができる。つまり、一旦固化した導電性バンプの金属にＺｎ合金が形成される。その合金が基板にかかる様々な熱履歴（例えば、アニール処理、めっき処理、ＩＣチップ実装工程など）の影響を受けても金属溶解を防止し、導電性バンプ金属の拡散などの不具合を抑えるのである。そのために、抵抗変化やショート、電気性能劣化を抑え、電気特性を向上させることができる。
また、高温放置、ヒートサイクル試験などの信頼性試験のとき、特に高温下での放置あるいは昇温（低温⇒高温）させても、固化した導電性バンプの再溶解、拡散を抑制させれる。
さらに、導電性バンプと導体部分の界面へのＺｎもしくはＺｎ合金層が導体回路の金属などの浸入を抑制する。つまり、Ｚｎ層がバリア層の役目を果たしているのである。その界面における異種物質が形成されると、その部分は他の部分と比較すると融点や熱膨張の異なるものが形成されるのである。そのためにその異種物質を起点とする膨張、収縮が発生してしまい、界面付近における部分的な応力が発生してしまうために、絶縁性が確保されないのである。そのために信頼性も低下してしまうのである。
さらに、信頼性試験後の導体層とバイアホールとの間には、水分が浸入しないことから密着強度が低下しない。水分が浸入すると、温度上昇した際、その水分が起点となり膨らむことがある。そのために、隙間を形成したり、クラックなどが発生したりしてしまい、密着性が低下してしまう。その発生がないために接触性低下による強度低下がなくなり、信頼性を向上させることができる。
さらにＺｎ含有の導電性金属では金属自体の拡散性が抑えられる。融点が高くなりやすいからである。そのため、バイアホールピッチをさらに狭くすることができ、高密度化した多層プリント配線板を得ることが可能である。
【００３６】
固化した導電性金属と導体回路との界面には、Ｚｎ−導電性金属からなる合金層が形成されている。その合金膜の形成が保護膜となり、該導電性金属のその他の部分の金属の流動を防止する。また、その膜の形成により、熱履歴や熱工程などの熱の影響を受けたとしても、新たなＺｎ合金の形成、特に導体回路での形成を防止されるので、導電性金属の流動を抑えられる。
【００３７】
前述の導電性バンプには、Ｓｎ／Ｚｎ、Ｓｎ／Ａｇ／Ｚｎ、Ｓｎ／Ｃｕ／Ｚｎのいずれか１つを用いられていることが望ましい。これらには、Ｚｎが配合されているので、導電性バンプを用いることで上記作用、効果が得られる。
また、鉛を用いる金属材料は、環境を悪化させる要因となるために、使用に対する制限がされているため、鉛を用いない金属材料を用いることが望ましい。しかしながらこれ以外の半田の組成であってもＺｎを配合されているものであれば用いることができる。
【００３８】
前述の導電性バンプにおけるＺｎの配合比が０．１〜１０ｗｔ％であることが望ましい。
０．１ｗｔ％未満であると、固化した後のＺｎ合金の形成が少ないため、再溶解した際に、導電性バンプの流動を抑えられない。そのために隣り合う別の導体層とで接続が発生しやすい。また、導電性金属と導体回路の界面において、その一部分でＺｎ合金膜が形成されない箇所が発生してしまう。そのＺｎ合金膜非形成部分から、導電性金属の溶解、拡散が発生してしまう。
１０ｗｔ％を超えると、融点が高くなり、熱をかけたとしても溶解しにくくなる。そのために、導電性バンプ自体が硬くなってしまう。導体層とバイアホールを接触させたとき、その硬くなってしまうので、導体部分において、接触しないことや導体にクラックを発生したりするために、電気接続性や密着性が低下してしまうことがある。
上述の範囲であれば、導電性バンプでの流動性を抑えられて、導体との密着性も確保することができるのである。さらに、導電性バンプにおけるＺｎの配合比が０．５〜９ｗｔ％であることが望ましいのは、もっとも密着強度が増すことができるのである。また、硬度的にも適度なものであり、導体間で均一に広がることができるので、電気接続性も向上させることができる。さらに導電性バンプを有しているバイアホールを埋めた導電性金属の種類（めっき、導電性ペースト、それらの複合体など）によらず、密着性を向上させることができる。
【００３９】
また、アンチモンを含有したものを用いてもよい。その場合は、アンチモンが亜鉛を配合したときと同じ役目を果たしている。つまり、アンチモンがバリア層の役目を果たして。銅との合金層の形成を阻害しているのである。アンチモンの配合比は、０．１〜１０％であることが望ましい。０．１ｗｔ％未満であると、固化した後のアンチモン合金の形成が少ないため、再溶解した際に、導電性バンプの流動することを抑えられない。そのために隣り合う別の導体層との接続が発生しやすい。また、導電性金属と導体回路の界面において、その一部分でアンチモン合金膜が形成されない箇所が発生してしまう。そのアンチモン合金膜非形成部分から、導電性金属の溶解、拡散が発生してしまう。
１０ｗｔ％を超えると、融点が高くなり、熱をかけたとしても溶解しにくくなる。そのために、導電性バンプ自体が硬くなってしまう。導体層とバイアホールを接触させたとき、その硬くなってしまうので、導体部分において、接触しないことや導体にクラックを発生したりするために、電気接続性や密着性が低下してしまうことがある。上述の範囲であれば、導電性バンプでの流動性を抑えて、導体との密着性も確保することができる。
【００４０】
それ以外にもＳｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕ等の一般的に適用される半田ペーストもしくは導電性ペーストをなどを用いてもよい。
【００４１】
（片面回路基板の概要説明）
本発明に係る多層プリント配線板を構成する基本単位としての片面回路基板は、絶縁性基材として、完全に硬化した樹脂材料から形成される硬質の樹脂基材を用いることが望ましい。このような樹脂材料の採用によって、樹脂基材上に導体回路を形成するための銅箔を加熱プレスによって圧着させる際に、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、バイアホールの位置ずれを最小限度に抑えて、ビアランド径を小さくできる。したがって配線ピッチを小さくして配線密度を向上させることができる。また、基材の厚みを実質的に一定に保つことができるので、後述するような充填バイアホール形成用の開口をレーザ加工によって形成する場合には、そのレーザ照射条件の設定が容易となる。
【００４２】
このような絶縁性樹脂基材として、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質基材が使用されることが好ましく、ガラス布エポキシ樹脂基材が最も好ましい。それ以外にも、熱可塑性樹脂、ポリイミドなどの熱硬化性樹脂、感光性樹脂、光硬化性樹脂、それら樹脂複合体を用いることも可能である。
【００４３】
また、上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。
その理由は、２０μｍ未満の厚さでは、強度が低下して取扱いが難しくなるとともに、電気的絶縁性に対する信頼性が低くなるからである。また、ザグリを形成させたときの形状保持性が低下してしまうときがあるからである。６００μｍを超えると、微細なバイアホール形成用開口が難くなると共に、基板そのものが厚くなるためである。
【００４４】
上記絶縁性基材の片面に形成される導体層あるいは導体回路は、絶縁性基材上に適切な樹脂接着剤を介して銅箔を貼付し、その銅箔をエッチング処理することによってそれぞれ形成される。
【００４５】
すなわち、上記導体層は、厚さが５〜５０μｍの銅箔を、半硬化状態を保持された樹脂接着剤層を介して絶縁性基材上に加熱プレスすることによって形成し、また導体回路は、銅箔を加熱プレスした後、銅箔面に感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、所定の配線パターンを有するマスクを載置し、露光・現像処理することによってめっきレジスト層を形成し、その後、エッチングレジスト非形成部分の銅箔をエッチング処理することによって形成されるのが望ましい。
【００４６】
導体回路を形成させた後に、ルーター、レーザ、パンチングなどで開口を形成させる。その開口の大きさとして、個片である基板にした場合において、基板の面積に対して、１０〜７０％であることが望ましい。１０％未満では、ザグリの形成領域が小さいために、形成するメリットが小さくなる。７０％を超えると、プレスなどのおける強度が保てないし、外部端子の形成する領域が小さくなるので、実装するＩＣチップが制限される要因になってしまう。
【００４７】
上記銅箔の絶縁性基材上への加熱プレスは、適切な温度および加圧力のもとで行なわれ、より好ましくは、減圧下において行なわれ、半硬化状態の樹脂接着剤層のみを硬化することによって、銅箔を絶縁性基材に対してしっかりと接着され得るので、従来のプリプレグを用いた回路基板に比べて製造時間が短縮される。
このとき、ザグリを形成した場合には、ザグリ部分を保護するためとその界面部分における接着剤の流動を防止するために、保護フィルムを用いるなどして行う方が望ましい。
【００４８】
なお、このような絶縁性基材上への銅箔の貼付に代えて、絶縁性基材上に予め銅箔が貼付された片面銅張積層板を採用し、その片面銅張積層板を硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種によりエッチング処理して導体回路を形成することもできる。
上記導体回路の各バイアホールに対応した表面には、導体回路の一部としてのランド(パッド)が、その口径が５０〜２５０μｍの範囲に形成されるのが好ましい。
また、バイアホールをスタックで積層する場合には、バイアホールの中心線からずらして形成させるほうが望ましい。それにより、スタック構造で伝達される応力を緩衝することができるのである。
【００４９】
上記導体回路の配線パターン表面に粗化層を形成し、回路基板相互を接合する接着剤層との密着性を改善し、剥離（デラミネーション）の発生を防止することが好ましい。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００５０】
このような導体回路が形成された絶縁性樹脂基材の表面と反対側の表面から、導体回路に達するように形成されるバイアホール形成用開口は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の条件で照射される炭酸ガスレーザによって形成されることが好ましく、その開口径は、５０〜２５０μｍの範囲であることが望ましい。
その理由は、５０μｍ未満では開口に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００５１】
このような炭酸ガスレーザによる開口形成の前に、絶縁性基材の導体回路形成面と反対側の面に樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行うのが望ましい。
【００５２】
この樹脂フィルムは、バイアホール形成用の開口内をデスミア処理し、そのデスミア処理した後の開口内に電解めっき処理によって金属めっきを充填する際の保護マスクとして機能し、またバイアホールの金属めっき層の直上に突起状導体（導電性バンプ）を形成するための印刷用マスクとして機能する。
【００５３】
上記樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
その理由は、ＰＥＴフィルムの厚さに依存して後述する突起状導体の高さが決まるので、１０μｍ未満の厚さでは突起状導体が低すぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、接続界面で突起状導体が拡がりすぎるので、ファインパターンの形成ができないからである。
【００５４】
上記バイアホール形成用開口内に導電性物質を充填してバイアホールを形成するには、めっき充填や導電性ペースト充填が望ましい。
充填工程をシンプルにして、製造コストを低減させ、歩留まりを向上させるためには、導電性ペーストの充填が適しているが、ペースト内の組成比（導電性金属、樹脂、硬化剤など）によっては硬化収縮が大きくなりすぎてしまうことがある。それよりも充填したときの形状や接続信頼性の点ではめっき充填が望ましい。
【００５５】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理によって形成される金属めっき、たとえば、すず、銀、半田、銅／すず、銅／銀等の金属めっきが好ましく、とくに、電解銅めっきが最適である。
【００５６】
電解めっき処理により充填する場合は、上記絶縁性基材の銅箔貼付面（導体回路形成面）に予め保護フィルムを粘着させた状態で、絶縁性基材に形成された銅箔をめっきリードとして電解めっきを行う。この銅箔（金属層）は、絶縁性基材の一方の表面の全域に亘って形成されているため、電流密度が均一となり、バイアホール形成用開口を電解めっきにて均一な高さで充填することができる。
ここで、電解めっき処理の前に、非貫通孔内の金属層の表面を酸などで活性化処理しておくとよい。
【００５７】
また、電解めっきした後、開口縁から盛り上がった電解めっき（金属）を、ベルトサンダー研磨やバフ研磨等により除去して、平坦化することが望ましい。
【００５８】
さらに、めっき処理による導電性物質の充填の代わりに、導電性ペーストを充填する方法、あるいは電解めっき処理又は無電解めっき処理によって開口の一部を充填し、残存部分に導電ペーストを充填して行うこともできる。
上記導電性ペーストとしては、銅、スズ、金、銀、ニッケル、各種半田から選ばれる少なくとも1種以上の金属粒子からなる導電性ペーストを使用できる。
【００５９】
また、上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
【００６０】
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂、ポリフェニレンスルフィド（ＰＰＳ）樹脂を加えた有機系導電性ペーストが望ましい。
【００６１】
上記レーザ加工によって形成された開口は、その孔径が２０〜１５０μｍの微細径であるため、導電ペーストを充填する場合には、気泡が残り易いので、電解めっきによる充填が実用的である。
【００６２】
上述した片面回路基板に形成されるバイアホールは、その配置密度が、ＬＳＩチップ等を搭載すべく外側に積層された片面回路基板については最も大きく、マザーボードに接続されるべく外側の他の片面回路基板については最も小さくなるように形成される、すなわち、積層される各回路基板に形成されるバイアホール間の距離は、ＬＳＩチップ等を搭載する側の回路基板からマザーボードに接続される側の回路基板に向かうにつれて大きくなるように形成されることが好ましく、このような構成によれば、配線の引き回し性が向上する。
【００６３】
本発明による多層プリント配線板を製造する上で、積層される基本単位となる片面回路基板には、バイアホール上に突起状導体、すなわち導電性バンプを設けて、他の片面回路基板との電気的接続を確保するように構成することが望ましい。
この導電性バンプは、レーザ照射によって形成された保護フィルムの開口内に、めっき充填または導電性ペーストを充填することによって形成されることが望ましい。
【００６４】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
電解めっきとしては、銅、金、ニッケル、スズ、各種半田等の低融点金属を使用できるが、スズめっき又は半田めっきが最適である。
【００６５】
上記導電性バンプの高さとしては、３〜６０μｍの範囲が望ましい。この理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、６０μｍを越えると抵抗値が高くなる上、バンプを形成した際に横方向に拡がってショートの原因となるからである。
【００６６】
上記導電性バンプを導電性ペーストの充填によって形成する場合には、バイアホールを形成する電解めっきの高さのばらつきは、充填される導電性ペースト量を調整することにより是正され、多数の導電性バンプの高さを揃えることができる。
この導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができるからである。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができるからである。
【００６７】
この他に、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法の他、半田溶融液に浸漬する方法、無電解もしくは電解めっきによって導電性バンプを形成することができる。
上記低融点金属としては、Ｓｎ−Ａｇ系半田、Ｓｎ−Ｓｂ系半田、Ｓｎ−Ｐｂ系半田、Ｓｎ−Ｐｂ−Ｃｕ系半田、Ｓｎ−Ｃｕ系半田、Ａｇ−Ｓｎ−Ｃｕ系半田、Ｉｎ−Ｃｕ系半田、Ｓｎ−Ｃｕ−Ｚｎ等のＣｕを配合したものを用いることがよい。具体的なものとしては、Ｓｎ／Ｐｂ／Ｃｕ、Ｓｎ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ａｇ／Ｉｎ／Ｃｕ、Ｓｎ／Ｃｕ／Ｚｎ、Ｓｎ／Ｚｎ、Ｓｎ／Ｓｂ、Ｓｎ／Ｓｂ／Ｉｎ等あるいはスズ、鉛などの金属が挙げられる。基本的には、半田内にＣｕ、ＺｎあるいはＳｂが配合されたものを用いることが望ましい。導電性ペーストの流動性を抑えることができ、高温高湿条件下やヒートサイクル条件下などの信頼性試験においても他のものよりも電気的な接続性や信頼性で優れているのである。
【００６８】
本発明にかかる多層プリント配線板は、上述したような、絶縁性基材の片面に導体回路が形成されてなる片面回路基板の複数枚が、所定の方向に積層されてなり、それらの片面回路基板のうち、内側に配置された片面回路基板の導電性バンプ側の表面に対して、一面がマット処理されてなる銅箔が、そのマット面を対向させた状態で圧着され、かつエッチング処理によって所定の配線パターンを有する導体回路に形成されている。
【００６９】
上記銅箔のマット面は、それ自体公知であるエッチング処理や、無電解めっき処理、酸化還元処理等によって形成することが望ましく、特に、エッチング処理によって形成することが望ましい。
上記エッチング処理としては、塩化第二銅、塩化第二鉄、過硫酸塩類、過酸化水素／硫酸、アルカリエッチャント、有機酸と第二銅錯体等の薬液を主剤としたエッチング液があり、
上記無電解めっき処理としては、銅、ニッケル、アルミなどの単層の無電解めっき、置換めっき、銅−ニッケル−リンなどの複合めっきなどがあり、
上記酸化還元処理としては、黒化浴とナトリウムなどのアルカリ浴である還元浴で行う処理がある。
【００７０】
上記マット処理された銅箔と絶縁性樹脂基材との間の密着性は、樹脂粘度や、銅箔の厚さ、加熱プレス圧等によっても異なるが、絶縁性樹脂基材が硬質の樹脂基材であり、銅箔の厚さが、５〜５０μｍの範囲である場合には、銅箔のマット面の粗面度は、０．１〜５μｍの範囲であり、温度は、１２０〜２５０℃で、加熱プレス圧は、１〜１０Mpaの範囲であり、その結果としてのピール強度は、０．６〜１．４Ｋｇ／ｃｍ2の範囲であることが望ましい。
【００７１】
上記銅箔のマット面は、片面回路基板の導電性バンプ側の面だけでなく、その面から突出する導電性バンプに対しても圧着されるので、その銅箔をエッチング処理して形成される導体回路と導電性バンプ側の面との間およびその導体回路と導電性バンプとの間の接合性が向上する。
【００７２】
一般的に、片面回路基板を同一方向に多層に積層する場合には、めっき液や洗浄液などに浸漬した後、乾燥やアニールなどの加熱工程を繰り返すため、金属層である導体回路が存在しない部分に加わる応力が緩衝されないために、基板自体が反ってしまい、そのために、導体回路の破断、断線、バイアホール部分での接続不良や充填金属の剥離などが発生してしまい、電気接続性と信頼性に低下を引き起こしてしまうことがある。
【００７３】
しかしながら、本願発明のように、同一方向に積層された複数の片面回路基板と銅箔とを加熱プレスによって一体化した後に、銅箔をエッチング処理して導体回路を形成し、その導体回路形成面に対して、上記方向とは反対方向に他の片面回路基板を積層して加熱プレスによって一体化される。
この場合には、より内側に位置する片面回路基板の導電性バンプ側の面に対して銅箔のマット面が圧着され、その銅箔をエッチング処理して形成した導体回路は、それに対して積層される他の片面回路基板の導電性バンプに接合されるべき導体パッドを少なくとも有する所望の配線パターンに形成することができる。
【００７４】
したがって、基板の導電性バンプ側の面に対する導体回路のピール強度やプル強度が十分に確保され、加熱プレスによるバイアホールに対する導体パッドの位置ずれを防止することができるので、確実な電気的接続を行うことができる。
【００７５】
また、この場合には、加熱プレスを２回行うことが望ましい。正確なスケールファクターを必要とするが、高いピール強度やプル強度を得ることができる。
【００７６】
上記導体回路を形成する銅箔のマット面に対して、スズ、亜鉛、ニッケル、リンから選ばれる少なくとも１種類の保護膜または金や白金等の貴金属からなる保護膜を被覆形成してもよい。
このような保護膜の膜厚は、０．０１〜３μｍの範囲が望ましい。その理由は、０．０１μｍ 未満では、マット面の微細な凹凸を完全に被覆できないことがあり、３μｍを越えると、形成したマット面の凹部に保護膜が充填されて、マット処理効果が相殺されてしまうことがあるからである。特に好ましい膜厚は、０．０３〜１μｍの範囲である。
【００７７】
上記保護膜のうち、スズからなる保護膜は、無電解置換めっきによって析出する薄膜層として形成でき、マット面との密着性にも優れることから、最も有利に適用することができる。
【００７８】
このような含スズめっき膜を形成するための無電解めっき浴は、ホウフッ化スズ−チオ尿素液または塩化スズ−チオ尿素液を使用し、そのめっき処理条件は、２０℃前後の室温において約５分とし、５０℃〜６０℃程度の高温において約１分とすることが望ましい。
このような無電解めっき処理によれば、銅パターンの表面にチオ尿素の金属錯体形成に基づく銅−スズ置換反応が起き、スズ薄膜層が形成される。銅-スズ置換反応であるため、凹凸形状を破壊することなくマット面を被覆できる。
【００７９】
また、スズ等の金属に代えて使用することができる貴金属は、金あるいは白金であることが望ましい。これらの貴金属は、銀などに比べて粗化処理液である酸や酸化剤に冒されにくく、またマット面を容易に被覆できるからである。ただし、貴金属は、コストが嵩むために、高付加価値製品にのみ使用されることが多い。このような金や白金の被膜は、スパッタ、電解あるいは無電解めっきにより形成することができる。
【００８０】
このような被覆層を設けることによって、マット面の濡れ性が均一となり、バイアホールに対応して形成された導電性バンプとの接合性が向上させるだけでなく、樹脂絶縁層を構成する芯材に含浸されている樹脂との接合性も向上させることができるため、電気的接続性と接続信頼性が大幅に改善される。
【００８１】
上記積層・加熱プレスにより形成された多層プリント配線板は、外側の回路基板の表面を覆ってソルダーレジスト層を設けることができる。
そのソルダーレジスト層は、主として熱硬化性樹脂や感光性樹脂から形成され、回路基板上のバイアホール位置に対応した個所に開口が形成され、その開口から露出する導体回路（導体パッド）上に外部端子である半田バンプや、半田ボール、Ｔ形の導電性ピン等の半田体が形成される。外部端子は、両面に形成されるのである。
【００８２】
また、外側に位置する回路基板のうち、マザーボードに接続される側にある下層にある他の回路基板については、バイアホールの直上に位置して、たとえば、４２アロイやリン青銅等の金属材料から形成されたＴ形の導電性ピンや、たとえば、金、銀、半田等の金属材料から形成された導電性ボールを設けることができる。
【００８３】
【発明の実施の形態】
[第１実施形態]
まず、本発明の第１実施形態に係る片面回路基板を積層してなる多層プリント配線板の構成について図１及び図２を参照して説明する。
図１（Ａ）は、パッケージ基板を構成する多層プリント配線板１００の構成を示し、図１（Ｂ）は該多層プリント配線板１００にＩＣチップ７０を実装した状態を示している。図２（Ａ）は、図１（Ａ）に示す多層プリント配線板のＩＣチップ７０を樹脂モールドした状態を、図２（Ｂ）は、ＩＣチップ７０を実装した多層プリント配線板１００にＩＣモジュール１２０を積層した状態を示している。
【００８４】
図１（Ａ）に示すように多層プリント配線板１００は、２層の片面回路基板Ａ、片面回路基板Ｂを積層して成る。片面回路基板Ａの上面及び片面回路基板Ｂの下面にはソルダーレジスト層４０が被覆されている。上層の片面回路基板Ａの中央部には、ＩＣチップを収容するための開口（ザグリ部）１０ａが形成されている。片面回路基板Ａの上面には、導体回路３６及びボンディングパッド３６ａが形成されており、該導体回路３６上のソルダーレジスト層４０の開口４４にＩＣモジュール接続用のＢＧＡ５６が配置されている。また、該導体回路３６及びボンディングパッド３６ｐ下に、絶縁性基材１０を貫通する開口１６にバイアホール１８が形成されている。バイアホール１８の下端には、下層の片面回路基板Ｂの導体回路２８と接続するための半田バンプ２４が配置されている。該片面回路基板Ａと、下層の片面回路基板Ｂとは、接着剤層２６を介して接続されている。下層の片面回路基板Ｂの上面中央には、ＩＣチップ７０の放熱のための金属層２８ａが設けられている。金属層２８ａの下方には、放熱用のバイアホール１８ａが設けられている。下層の片面回路基板Ｂの上面の導体回路２８の下方には、回路接続用のバイアホール１８が設けられている。下層の片面回路基板Ｂの半田バンプ２４には、導体回路３８が接続され、該導体回路３８には、ＢＧＡ５６が取り付けられている。図１（Ｂ）の平面図を図３（Ｂ）に、図１（Ｂ）に示す多層プリント配線板のソルダーレジスト層形成前の状態を図３（Ａ）に示す。図３（Ａ）に示すように、バイアホール１８直上の導体回路３６は円形に形成され、バイアホール１８に直接接続されるボンディングパッド３６ｐは、矩形に形成されており、図３（Ｂ）に示すようにボンディングパッド３６ｐは、ソルダーレジスト層４０の楕円形状の開口４４ａにより一部が露出されている。ここで、第１実施形態では、開口４４ａの形状を楕円としたが、この形状は、円形でも、小判形状でも、多角形でも、更には、図４（Ｂ）に示すように、全てのボンディングパッド３６の先端を露出させる４角形であってもよい。
【００８５】
図１（Ｂ）に示すように、多層プリント配線板１００の開口１０ａ内であって、上記金属層２８ａの上には、ＩＣチップ７０が収容される。ＩＣチップ７０は、ワイヤー７２により、多層プリント配線板側ソルダーレジスト層４０の開口４４ａ下のボンディングパッド３６ｐと接続が取られる。図１（Ｂ）の平面図を図４（Ａ）に示す。
【００８６】
図２（Ａ）に示すようにＩＣチップ７０と開口１０ａには、樹脂７４によりモールドがなされている。
【００８７】
図２（Ｂ）に示すように、多層プリント配線板１００の表面側のＢＧＡ５６には、端子１３２を介してＩＣモジュール１２０が接続される。一方、多層プリント配線板の裏面側のＢＧＡ５６は、図示しないプリント配線板等に接続される。ＩＣモジュール１２０は、端子板１３０上に載置されたＩＣチップ１２２を樹脂１２４でモールドしてなり、ＩＣチップ１２２と端子板１３０の端子１３２とは、ワイヤー１２８でボンディング接続されている。
【００８８】
第１実施形態の多層プリント配線板１００では、非貫通孔に充填された導電性材料からなるバイアホール１８にボンディングパッド３６ｐを直接接続してある。即ち、導体回路（ボンディングパッド）３６ｐに至る非貫通孔に導電性材料を充填することで、導体回路（ボンディングパッド）３６ｐと導電性材料（バイアホール）１８とを接続してあるので、図２１を参照して上述した従来技術と異なり、導電性材料（バイアホール）と導体回路（ボンディングパッド）とをバイアホールランドを介することなく接続できる。ボンディングパッドの線幅よりも直径の大きなバイアホールランドを用いないため、配線密度を高めることができる。
【００８９】
また、第１実施形態の多層プリント配線板１００は、表面及び裏面にＢＧＡ５６が配置されているため、その両面に別のプリント配線板などを接続することが可能となる。例えば、表面のＢＧＡ５６を介してＩＣモジュール１２０を実装した状態で、裏面のＢＧＡ５６を介してプリント配線板に接続することができる。また、実装されるＩＣモジュールの形態の自由度が増す。
【００９０】
また、別の見方をすれば、該多層プリント配線板に形成される回路は、該基板上に実装されたＩＣチップ７０に接続させ外部へと引き出されている回路（ＰＧＫ回路）と、ＩＣモジュール１２０に接続され該多層プリント配線板を介して外部へ引き出される回路（インターポーザ回路）との２種類が混在している。インターポーザとＰＫＧ基板の役目を一枚で果たすことができ、小型化、高機能化を可能にする。また、この場合、多層プリント配線板１００あるいはＩＣモジュール１２０で不良を引き起こしたとしても、多層プリント配線板にＩＣモジュール１２０を取り付ける前に対応できる。ＩＣモジュール１２０を設計変更（例えば、メモリーであれば容量を変更した等の場合を意味する）したとしても、容易に適応することができる。
【００９１】
ザグリ１０ａが形成されていることから、その実装エリアにおける厚み（多層プリント配線板１００にＩＣチップ７０を実装した状態での厚み）を薄くすることができる。さらに、ＩＣを多層化して実装しても封止樹脂を含めた基板自体の総厚みを薄くすることもできる。
【００９２】
第１実施形態では、表面のＢＧＡ５６およびパッド３６ｐの直下には、裏面のＢＧＡ５６が重ならないように配置されている。即ち、図２に示すように、ＢＧＡ５６を取り付けるバイアホール１８の中心線Ｘ１と、裏面のＢＧＡ５６を取り付けるバイアホール１８の中心線Ｘ２とがずれるように配置されている。即ち、表面のＢＧＡ５６およびパッドの接続領域の直下に、裏面のＢＧＡ５６の接続領域が重ならないように配置されている。ＢＧＡ５６は、導電性接続ピン等の外部端子に比べると接続箇所が小さく、応力が集中しやすい。また、他のプリント配線板との材料等の熱膨張率が異なると、熱が加わるなどの外的な要因により応力が発生し、その応力が、外部端へと伝達されるからである。そのために、発生した応力が基板にも伝えられる。このとき、両面のＢＧＡ５６が重なり合うように形成されていれば、応力が反対面へ伝わる。そのために、反対面での接続不良を引き起こすことがある。しかしながらＢＧＡ５６が重なっていないと、その応力が緩衝されるので、接続に不具合を引き起こしにくくなるのである。
【００９３】
第１実施形態では、ＩＣチップ１２２は発熱量の小さいメモリであり、ＩＣチップ７０は発熱量の多いロジックＩＣである。このＩＣチップ７０の直下に金属層２８ａを設けて、該金属層２８ａにバイアホール１８ａを介してＢＧＡ５６に接続させる。その構成にすることにより、ＢＧＡ５６に接続されたプリント配線板側へ熱を効率よく伝達させ、放熱することができるのである。
【００９４】
図１５（Ａ）は、第１実施形態の改変例に係る多層プリント配線板の断面図であり、図１５（Ｂ）は平面図である。この改変例では、パッド３６ｐが千鳥状に配置されている。
【００９５】
図１６は、第１実施形態の改変例に係る多層プリント配線板の断面図であである。この改変例のように、ＩＣチップ１２２Ａの上に、スタック状にＩＣチップ１２２Ｂを載置することも可能である。
【００９６】
以下、本発明にかかる多層プリント配線板を製造する方法の一例について、添付図面を参照にして具体的に説明する。
（１） 本発明にかかる多層プリント配線板を製造するに当たって、それを構成する基本単位としての片面回路基板１０Ａは、絶縁性基材１０の片面に銅箔１２が貼付けられたものを出発材料として用いる（図５（Ａ））。
【００９７】
この絶縁性基材は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００９８】
上記絶縁性基材１０の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、６００μｍを超える厚さでは微細なバイアホールの形成および導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００９９】
また銅箔１２の厚さは、５〜１８μｍが望ましい。その理由は、後述するようなレーザ加工を用いて、絶縁性基材にバイアホール形成用の開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、微細な線幅の導体回路パターンを形成し難いからである。
【０１００】
上記絶縁性基材１０および銅箔１２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。その理由は、銅箔がエッチングされた後の取扱中に、配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
【０１０１】
（２） 次に、絶縁性基材の銅箔が貼付けられた表面と反対側の表面に、透明な保護フィルム１４を貼付ける（図５（Ｂ））。
この保護フィルム１４は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなポリエチレンテレフタレート（ＰＥＴ）フィルムが使用される。
【０１０２】
（３） 次いで、絶縁性基材上に貼付けられたＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルムを貫通して、絶縁性基材１０の表面から銅箔（あるいは導体回路パターン）１２に達する開口１６を形成する（図５（Ｃ））。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。
このような加工条件のもとで形成され得るビア形成用開口１６の口径は、５０〜２５０μｍであることが望ましい。
なお、上記保護フィルムは、後述するような半田バンプを導電性ペーストの印刷によって形成する場合には、その印刷用マスクとして使用され得る。この場合、半田として、Ｃｕ、ＺｎもしくはＳｂが配合されたものを用いることが望ましい。Ｓｎ／Ｐｂと比較すると融点が高いこととペースト自体の流動性が小さいことから、隣り合う別の導体回路とのショート（短絡）を引き起こしにくい。そのため、電気接続性や信頼性が向上されるからである。しかしながら、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇなどの一般的に用いられている半田ペーストや銅、金などの金属粒子からなる導電性ペーストを用いてもよい。
【０１０３】
（４）前記（３）の工程で形成された開口１６の側面および底面に残留する樹脂残滓を除去するために、デスミア処理を行う。
このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われることが望ましい。
【０１０４】
（５）次に、デスミア処理した基板１０の銅箔１２面に対して、めっき保護フィルムとしてのＰＥＴフィルム１５を貼付した後（図５（Ｄ））、銅箔１２をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっきを充填して、充填バイアホール１８を形成する（図５（Ｅ））。
なお、電解銅めっき処理の後、基板に貼付したＰＥＴフィルム１５を剥離させ、開口の上部に盛り上がった電解銅めっきを、ベルトサンダー研磨やバフ研磨等によって除去して平坦化させてもよい（図６（Ａ））。
【０１０５】
（６）上記（５）の電解銅めっき処理を施した後、銅めっき１８をめっきリードとする電解半田（Ｓｎ／ＣｕなどのＣｕ、ＺｎあるいはＳｂが含有したもの全てが該当する。）めっき処理を施して、電解半田めっきからなる突起状導体、すなわち、導電性バンプ２４を電解銅めっき１８表面から僅かに突出するように形成する（図６（Ｂ））。
【０１０６】
（７） 次いで、絶縁性基材１０の導電性バンプ２４を含んだ表面に樹脂接着剤を塗布して接着剤層２６を形成した後、絶縁性基材１０の銅箔１２上に貼付したＰＥＴフィルムを剥離させる（図６（Ｃ））。
このような樹脂接着剤は、例えば、絶縁性基材の導電性バンプを含んだ表面全体または導電性バンプを含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【０１０７】
前記接着剤層は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【０１０８】
このとき、２種類の片面回路基板を作成する。
１つは、基板にルーターやパンチング等により、開口１０ａを有する片面回路基板（以下片面回路基板Ａと称する）である（図６（Ｄ））。
もう一つは、開口を有さない後述する片面回路基板（以下片面回路基板Ｂと称する）である。
【０１０９】
上記（１）〜（７）の工程にしたがって作製された片面回路基板Ａは、ルーター、パンチング、レーザ等により、基板内に開口を有するものを形成する。形成するエリアは実装するＩＣチップの面積の３％以上の面積で形成される。２％未満では、ＩＣチップのアライメント等の不可避的な位置ズレに対する許容がなくなるため、ＩＣチップを実装することができないからである。また、実装するために領域も確保されないからである。
絶縁性基材の一方の表面に導体層としての銅箔を有し、他方の表面から銅箔に達する開口に充填バイアホールを有するとともに、その充填バイアホール上に半田めっきからなる半田バンプを形成し、さらに半田バンプを含んだ絶縁性基材の表面に接着剤層を有して形成され、本発明にかかる多層プリント配線板を作製する際に、上層に位置して積層される回路基板、またはマット面を有してなる銅箔とともに両面回路基板を形成する回路基板として採用されることが望ましい。
【０１１０】
次に、上記片面回路基板Ａの下層に積層される他の片面回路基板Ｂを作製する。
（８） まず、上記（１）〜（６）の工程と同様に処理した後（図７（Ａ）〜（Ｇ）参照）、絶縁性基材１０の半田バンプ２４形成面に、エッチング保護フィルム２５を貼付け（図８（Ａ））、銅箔１２を所定の回路パターンのマスクで披覆した後、エッチング処理を施して、導体回路（ビアランドを含む）２８及びＩＣチップ直下の放熱板として機能する導体層２８ａを形成する（図８（Ｂ））。
【０１１１】
この処理工程においては、先ず、銅箔の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体回路パターンを形成する。
このエッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【０１１２】
上記銅箔をエッチングして導体回路２８を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
導体回路の一部としてのビアランドは、その内径がバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【０１１３】
（９） 上記（８）で形成した導体回路の表面に対して、無電解めっき処理によってスズ等の薄膜層２９を形成してもよい（図８（Ｃ））。
このような含スズめっき膜を形成するための無電解めっき浴は、ホウフッ化スズ−チオ尿素液または塩化スズ−チオ尿素液を使用し、そのめっき処理条件は、２０℃前後の室温において約５分とし、５０℃〜６０℃程度の高温において約１分とすることが望ましい。
このような無電解めっき処理によれば、銅パターンの表面にチオ尿素の金属錯体形成に基づく銅−スズ置換反応が起き、厚さ０．０１〜１μｍのスズ薄膜層が形成される。
【０１１４】
なお、上記(７)の工程で形成した導体回路２８の表面に対して必要に応じて粗化処理を施し、その粗化層上に上記（８）の工程で形成したスズ層を形成することもできる。
また、スズ層に代えて、亜鉛、ニッケル、リンから選ばれる少なくとも１種類からなる保護膜または金や白金等の貴金属からなる保護膜で被覆するのが望ましい。
上記粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【０１１５】
上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路パターンを溶解させることができ、反応は、次のように進行するものと推定される。
Ｃｕ＋Ｃｕ（II）Ａn →２Ｃｕ（Ｉ）Ａn/2
２Ｃｕ（Ｉ）Ａn/2 ＋ｎ／４Ｏ2 ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａn ＋ｎ／２Ｈ2Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【０１１６】
上式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明において使用される第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
このようなエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体 １０重量部、グリコール酸 ７重量部、塩化カリウム ５重量部を混合した水溶液から形成される。
また、粗化処理や被覆層を形成することなく、片面回路基板Ｂを作成してもよい。
【０１１７】
（１０） 次いで、半田バンプを含んだ絶縁性基材１０の表面から保護フィルム２５を剥離させた後、その絶縁性基材の表面に樹脂接着剤３２を塗布する（図８（Ｄ））。
このような樹脂接着剤は、例えば、絶縁性基材の半田バンプを含んだ表面全体または半田バンプを含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【０１１８】
前記接着剤層は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【０１１９】
上記（８）〜（１０）の工程にしたがって作製された片面回路基板Ｂは、絶縁性基材１０の一方の表面に導体回路を有し、他方の表面には半田めっきからなる半田バンプ２４を有し、さらに半田バンプ２４を含んだ絶縁性基材の表面に他の絶縁性基材との接着用の接着剤層２６、または、銅箔との接着用の接着剤層３２を有して形成される。
【０１２０】
（１１） 上記片面回路基板Ａの導電性バンプ側の面を下方に向け、その面に対して片面回路基板Ｂを同一方向に積層すると共に、片面回路基板Ｂの半田バンプ２４側の表面に対して、表面粗さが１．０μｍのマット面を有する厚さが５〜１８μｍの銅箔３０を、そのマット面を対向させた状態で積層し（図９（Ａ））、加熱温度１５０〜２００℃、加圧力１〜１０MＰａの条件のもとで、加熱プレスして、片面回路基板Ａと片面回路基板Ｂとを一体化する（図９（Ｂ））。
【０１２１】
このとき、片面回路基板Ａの開口１０ａ内には、金属や樹脂フィルムなどをプレス板間に挟みこむ。それにより接着剤の流出を防止するためとプレス時の位置ズレと圧力に不均一になることを回避するために有効である。この場合、何も入れなくてもよいし、凸部を有する当て板を置くだけでもよい。
【０１２２】
このような加熱プレスは、より好ましくは、減圧下において行なわれ、未硬化状態の樹脂接着剤層２６を硬化させることによって、片面回路基板Ａと片面回路基板Ｂとが接着される。接着剤層３２を硬化させることにより銅箔３０を接着させる。
【０１２３】
（１２） 上記（１１）において一体化された回路基板の上層の銅箔１２と下層の銅箔３０を、エッチング処理することによって、多層プリント配線板の上層および下層に導体回路３６および導体回路３８（バイアホールランド、パッド３６ａを含む）を形成する（図９(Ｃ)参照）。
【０１２４】
この処理工程においては、先ず、銅箔１２および銅箔３０の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、バイアホールランドを含んだ導体回路３６および導体回路３８を形成する。
【０１２５】
（１３） 次に、片面回路基板ＡおよびＢの外側にソルダーレジスト層４０をそれぞれ形成する（図１０（Ａ））。この場合、回路基板ＡよびＢの外表面全体にソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路３６直上に位置する半田パッド部分を露出させた開口４４、ボンディングパッド３６ｐの所定位置を露出させた開口４４ａをそれぞれ形成する。それ以外にもフィルムを貼り付けて、露光、現像処理もしくはレーザで開口させてもよい。
【０１２６】
（１４） 上記（１３）の工程で得られたソルダーレジストの開口からバイアホール直上に露出した半田パッド（開口４４、４４ａ）部分に、外部端子である導電性バンプ、導電性ボールあるいは導電性ピンを配設、ボンディングを行う前に、各半田パッド部上に「ニッケル５２−金５４」からなる金属層を形成することが好ましい（図１０（Ｂ））。
【０１２７】
このニッケル層５２の厚みは１〜７μｍが望ましく、金層５４の厚みは０．０１〜０．０６μｍが望ましい。この理由は、ニッケル層は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金層は、厚すぎるとコスト増になり、薄すぎると半田体との密着効果が低下するからである。スズもしくは貴金属層の単層を形成してもよい。
【０１２８】
（１５） 上記半田パッド部上に設けたニッケル−金からなる金属層上に、半田体を供給し、この半田体の溶融・固化によって外部端子である導電性バンプを形成し、あるいは導電性ボールまたは導電性ピンを半田パッド部に接合して、多層回路基板を形成する（図１（Ａ））。
【０１２９】
上記半田体の供給方法としては、半田転写法や印刷法を用いることができる。ここで、半田転写法は、プリプレグに半田箔を貼合し、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
【０１３０】
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク）を基板に載置し、半田ペーストを印刷して加熱処理する方法である。半田としては、スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビスマス、スズ−アンチモンなどが使用できる。それらの融点は、導電性バンプの融点よりも低いことが望ましい。
【０１３１】
すなわち、ソルダーレジスト層の開口から露出するそれぞれの半田パッド上に適切な半田体を供給して導電性バンプを形成したり、導電性ボールまたは導電性のＴピンを接続するように構成する。
【０１３２】
なお、導電性ボール５６やＴピンを接続する半田材料としては、導電性バンプの融点よりも融点の高いスズ／アンチモン半田、スズ／銀半田、スズ／銀／銅半田などを用いることが好ましい。
【０１３３】
得られた多層プリント配線板の開口１０ａにＩＣチップ７０を収容し、ＩＣチップ７０の端子７１とボンディングパッド３６ｐとをワイヤー７２によりワイヤーボンディングする（図１（Ｂ））。その後、開口１０ａ及びＩＣチップ７０を樹脂７４によりモールドする（図２（Ａ））。このようにしてＩＣチップ７０を実装した多層プリント配線板１００に対して、ＩＣモジュール１２０をＢＧＡ５６を介して接続させる（図２（Ｂ））。
【０１３４】
上記（１）〜（１５）の工程にしたがう実施形態によれば、本発明にかかる多層プリント配線板６０は、片面回路基板Ａと片面回路基板Ｂとを同一方向に積層すると共に、片面回路基板Ｂの半田バンプ側の表面に対して、マット面が対向するように銅箔３０を対向配置させた状態で、加熱プレスすることによって、片面回路基板同士を接着すると共に銅箔３０を片面回路基板Ｂに圧着して多層化した後、片面回路基板Ａの銅箔１２と片面回路基板Ｂ２に圧着された銅箔３０とをエッチング処理して、それぞれ導体回路３６および３８を形成した。このような実施形態の他に、以下の▲１▼改変例１、▲２▼改変例２に記載したような製造工程を採用することもできる。
【０１３５】
▲１▼ 改変例１
片面回路基板Ｂの半田バンプ２４側の表面にマット面を有する銅箔３０を対向配置させた状態で（図１１（Ａ））、真空加熱プレスにより銅箔３０を片面回路基板Ｂに圧着する（図１１（Ｂ））。その後、エッチング保護フィルムを貼付した状態で、エッチング処理を施して、銅箔を選択的にエッチングして所定パターンを有する導体回路３８を形成し、両面回路基板Ｂを形成する（図１１（Ｃ））。
その後、片面回路基板Ａの半田バンプ２４側の面に対して、回路基板Ｂの導体回路２８側の面を対向配置させた状態で（図１１（Ｄ））、真空加熱プレスすることによって多層化する（図１１（Ｅ））。その後、片面回路基板Ａの銅箔をエッチングして導体回路を形成する（図９（Ｃ）参照）。
【０１３６】
▲２▼ 改変例２
図６（Ｃ）に示す片面回路基板Ａの銅箔１２をエッチングして導体回路３６を形成し（図１２（Ａ））、基板１０にルーターやパンチング等により開口１０ａを穿設する（図１２（Ｂ））。その後、片面回路基板Ａに対して、図１１（Ｃ）の工程で導体回路３８を形成した両面回路基板Ｂを対向配置した状態で（図１２（Ｃ））、真空加熱プレスすることによって多層化する（図１２（Ｄ））。
【０１３７】
上述した実施の形態では、２枚の片面回路基板を積層一体化して、２層に多層化したが、３層以上でも片面回路基板の数を増やすことで必要に応じた多層化が可能である。
【０１３８】
[第２実施形態]
引き続き、本発明の第２実施形態に係る多層プリント配線板について図１３及び図１４を参照して説明する。
図１３（Ａ）、は、第２実施形態に係る多層プリント配線板の断面を、図１３（Ｂ）は、該多層プリント配線板にＩＣチップを実装した状態を示している。図１４（Ａ）は、図１３（Ａ）の多層プリント配線板の平面図であり、図１４（Ｂ）は、図１３（Ｂ）の多層プリント配線板の平面図である。
【０１３９】
図１及び図３を参照して上述した第１実施形態では、ボンディングパッド３６ｐが矩形に形成され、該ボンディングパッド３６ｐの１端にバイアホール１８が接続され、他端にワイヤー７２がボンディングされた。これに対して、第２実施形態では、バイアホール１８の直上に円形のボンディングパッド３６ｐが配設され、ワイヤー７２がボンディングされている。
【０１４０】
第２実施形態の多層プリント配線板では、非貫通孔に充填された導電性材料からなるバイアホール１８の直上にボンディングパッド３６ｐを配置することで、ボンディングパッドを取り回すことが無くなるので、配線密度を高めることができる。第２実施形態では、ボンディングパッドの形状を円形にしたが、この形状は、楕円形、小判形、多角形等種々の形状を採用することができる。
【０１４１】
【実施例】
[実施例１]
（１） まず、多層プリント配線板を構成する片面回路基板を製作する。この回路基板は、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる。
【０１４２】
この絶縁性基材の厚さは７５μｍ、銅箔の厚さは１７．５μｍであり、この積層板の銅箔形成面と反対側の表面に、厚みが１２μｍの粘着剤層を有し、かつフィルム自体の厚みが１２μｍであるようなＰＥＴフィルムをラミネートする。
【０１４３】
（２） ついで、ＰＥＴフィルム上から炭酸ガスレーザ照射を行って、ＰＥＴフィルムおよび絶縁性基材を貫通して銅箔に至るバイアホール形成用開口を形成し、さらにその開口内を酸素プラズマ放電によってデスミア処理や酸、酸化材、アルカリなどの薬液により浸漬してデスミア処理を行ってもよい。デスミア処理により、基材の平滑化と銅箔である導体部分の樹脂残渣を除去することができる。それにより、その後の導電性充填剤を充填しても、接続性と信頼性の確保がなされる。該樹脂残渣が、その原因となるが除去されているために、問題がなく発生しない。
【０１４４】
この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、全体として厚さ２２μｍのＰＥＴフィルムを樹脂面にラミネートした、基材厚６０μｍのガラス布エポキシ樹脂基材に、マスクイメージ法でＰＥＴフィルム側からレーザビーム照射して１００穴／秒のスピードで、１５０μｍφのバイアホール形成用の開口を形成した。
【０１４５】
（３）デスミア処理を終えた絶縁性基材の銅箔貼付面にＰＥＴフィルムを貼り付け、以下のような条件で、銅箔をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっきを充填してバイアホールを形成した。電解銅めっきは開口の上部にわずかに露出し際には、サンダーベルト研磨およびバフ研磨によって露出部分を除去して平坦化してもよい。
〔電解銅めっき水溶液〕
硫酸 ：１７５ ｇ／ｌ
硫酸銅 ：７８ ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
：０．９８ ml／ｌ
〔電解めっき条件〕
電流密度 ：１．９ Ａ／ｄｍ2
時間 ：３０ 分
温度 ：２５ ℃
【０１４６】
（４） さらに、以下のような条件で、電解半田めっき処理を施して、開口に充填された銅めっき層上に半田めっき層を形成して、絶縁性基材の表面から３〜１０μｍ突出する半田バンプを形成する。
〔電解半田めっき溶液〕
金属組成比：Ｓｎ／Ｃｕ＝９９．９／０．１〜７０／３０の範囲で形成させた。添加剤 ：５ｍｌ／ｌ
（電解半田めっき条件）
温度 ：２１℃
電流密度ｇ ：０．４１Ａ／ｄｍ2
その具体的な事例として、Ｓｎ／Ｃｕ＝９９．３／０．７（融点２２７℃）、Ｓｎ／Ｃｕ＝９５／５（融点３１０）
この場合、形成された半田バンプの比率がＳｎ／Ｃｕ＝９９．９／０．１〜９０／１０の比率のものを最適例とし、Ｓｎ／Ｃｕ＞９０／１０となるものを適用例とした。
【０１４７】
（５） 次に、上記（３）で絶縁性基材に貼付したＰＥＴフィルムを剥離させた後、絶縁性基材の半田バンプ側の全面にエポキシ樹脂接着剤を塗布し、プレキュアして、多層化のための接着剤層を形成した。
【０１４８】
（６）ルーター、パンチング、レーザ等により（５）の工程で形成された絶縁性基材に開口を形成させる。その開口する面積は１５〜７０％の間で形成させた。本実施例では、３６．５％で形成させた。
上記（１）〜（６）にしたがって作製した片面回路基板Ａは、多層化の際に、上層に配置されるべき回路基板であり、開口内にはＩＣチップが実装される領域になる。
【０１４９】
（７） 上記（１）〜（４）の工程と同様の処理をした後、絶縁性基材の銅箔貼付面からＰＥＴフィルムを剥離させ、絶縁性基材の半田バンプ側の表面にエッチング保護フィルムを貼付した状態で、銅箔に適切なエッチング処理を施し、所定パターンを有する導体回路を形成した。
【０１５０】
上記（７）で得た導体回路の表面に、無電解めっき浴として、ホウフッ化スズ−チオ尿素液を用い、４５℃前後で約５分のめっき条件にて、無電解めっき処理を施して、厚さ０．１μｍのスズ薄膜層を形成してもよい。
【０１５１】
（８） 上記（６）で絶縁性基材に貼付したエッチング保護フィルムを剥離させた後、絶縁性基材の半田バンプ側の全面にエポキシ樹脂接着剤を塗布し、プレキュアして、各回路基板を接着して多層化するための接着剤層を形成した。
【０１５２】
上記（６）〜（８）の工程にしたがって作製される片面回路基板Ａは、片面回路基板Ｂとの組み合わせで多層化される基板である。
【０１５３】
（９） マット面を有する銅箔３０が圧着される片面回路基板Ｂとして、上記（１）〜（５）、（７）の工程と同様の処理をした後、上記（８）のような接着剤に代えて、マット面を有する銅箔３０を絶縁性基材１０上に効果的に接着するためのエポキシ樹脂接着剤が塗布され、１００℃で３０分間の乾燥を行って厚さ２０μｍの樹脂接着剤層が形成された。
【０１５４】
（１０） 上記（１）〜（８）にしたがって作製した片面回路基板Ａと、上記（９）に従って作製した片面回路基板Ｂとを、同一方向に積層した後、片面回路基板Ｂの半田バンプ側の面に対して、片面がマット処理されて、その表面粗度が１．０μｍであり、厚さが１２μｍの銅箔を、そのマット面を対向させた状態で、加熱温度２００℃、加熱時間１０分、圧力２ＭＰａ、真空度２．５×１０3Ｐａの条件のもとで、加熱プレスすることによって、各片面回路基板Ａ，Ｂ間を接着すると共に、銅箔を片面回路基板に接着して多層化した。
【０１５５】
（１１） その後、多層化された基板の片面回路基板Ａおよび片面回路基板Ｂ上の銅箔に、適切なエッチング処理により導体回路および（ビアランドを含む）を形成した。
【０１５６】
（１２） 上記（１）〜（１１）の工程にしたがって作製した多層化基板の表面に、ソルダーレジスト層を形成する前に、必要に応じて、銅−ニッケル−リンからなる粗化層やエッチングによる粗面を設けてもよい。
【０１５７】
（１３） 一方、ＤＭＤＧに溶解させた６０重量％のクレゾールノポラック型エポキシ樹脂（日本化薬製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）を４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート１００１）１４.１２１重量部、イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）１.６重量部、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ６０４）１.５重量部、同じく多価アクリルモノマー（共栄社化学製、ＤＰＥ６Ａ）３０重量部、アクリル酸エステル重合物からなるレベリング剤（共栄社製、ポリフローＮｏ.７５）0.３６重量部を混合し、この混合物に対して光開始剤としてのペンゾフェノン（関東化学製）２０重量部、光増感剤としてのＥＡＢ（保土ヶ谷化学製）0.２重量部を加え、さらにＤＭＤＧ（ジエチレングリコールジメチルエーテル）１０重量部を加えて、粘度を２５℃で１.４±0.３Ｐａ・Ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、ＤＶＬ‐Ｂ型）で６０ｒｐｍの場合はローターＮｏ.４、６ｒｐｍの場合はローターＮｏ.３によった。
【０１５８】
（１４） 上記（１１）で得られた多層化基板の回路基板の表面に、前記（１３）で得られたソルダーレジスト組成物を２０μｍの厚さで塗布した。
次いで、７０℃で２０分間、１００℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、DMTG現像処理した。さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分に対応した開口を有する（開口径２００μｍ）ソルダーレジスト層（厚み２０μｍ）を形成した。
【０１５９】
（１５） 次に、ソルダーレジスト層を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層を形成した。
【０１６０】
さらに、その基板を、シアン化金力リウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層を形成し、ニッケルめっき層と金めっき層とからなる被覆金属層を形成した。場合によっては、スズもしくは貴金属層の単層を形成してもよい。
【０１６１】
（１６） そして、上層の片面回路基板Ａを覆うソルダーレジスト層の開口から露出する半田パッドに対して、融点が約１９０℃のスズ／銀半田からなる半田ペーストを印刷して１８３℃でリフローすることにより、両面に半田ボールを接続させて、多層プリント配線板を製作した。
【０１６２】
[実施例２]
実施例２の多層プリント配線板は、上記第１実施例と同様な構成（バイアホール１８を上下の片面基板でずらしてあり、ＢＧＡ５６を直下から外してある）であるが、導電性バンプをＳｎ／Ｚｎ（９７：３）で形成した。
【０１６３】
[実施例３]
実施例３の多層プリント配線板は、上記第１実施例と同様な構成であるが、導電性バンプをＳｎ／Ｓｂ（９５：５）で構成した。
【０１６４】
[実施例４]
実施例４の多層プリント配線板は、上記第１実施例と同様な構成であるが、導電性バンプをＳｎ／Ｐｂ（９７：３）で構成した。
【０１６５】
[実施例５]
実施例５の多層プリント配線板は、上記第１実施例と同様な構成であるが、導電性バンプをＳｎ／Ａｇ（９５：５）で構成した。
【０１６６】
[実施例１改１]
実施例１の改１の多層プリント配線板は、導電性バンプをＳｎ／Ｓｕ（９７：３）で構成した。但し、上記第１実施例の構成と異なり、図１８（Ａ）に示すように、表面の外部端子５６の直下に裏面の外部端子５６を配置した。
【０１６７】
[実施例１改２]
実施例１の改１の多層プリント配線板は、導電性バンプをＳｎ／Ｓｕ（９７：３）で構成した。但し、上記第１実施例の構成と異なり、図１８（Ｂ）に示すように、下面の片面回路基板のバイアホール１８を直上に上面の片面回路基板のバイアホール１８を配置した。
【０１６８】
[実施例１改３]
実施例１の改１の多層プリント配線板は、導電性バンプをＳｎ／Ｓｕ（９７：３）で構成した。但し、上記第１実施例の構成と異なり、図１８（Ｃ）に示すように、表面の外部端子５６の直下に裏面の外部端子５６を配置し、下面の片面回路基板のバイアホール１８を直上に上面の片面回路基板のバイアホール１８を配置した。
【０１６９】
[比較例１]
図１９（Ａ）に示すように、特開平１０−１３０２８に記載された製造方法により片面回路基板にて多層プリント配線板を構成した。図１９（Ｂ）は、図１９（Ａ）に示す多層プリント配線板をドータボード９０に取り付けた状態を示している。図１９（Ｃ）は、スタック状に、ＩＣチップ７０Ａ、７０Ｂを載置した状態を示している。ここでは、導電性ペーストで非貫通孔を充填してバイアホール１１８を構成し、導電性バンプを用いることなく片面回路基板を積層した。バイアホール１１８は、スタック状に配置した。バイアホールと接続する導体回路を延長したランド１３６を形成し、ＩＣチップ７０のワイヤー用のパッドからワイヤー７２でランド１３６と接続した。
【０１７０】
[比較例２]
比較例２の多層プリント配線板は、上記比較例１と同様な構成であるが、導電性ペーストの代わりに、めっきにより非貫通孔を充填させた。
【０１７１】
[比較試験]
実施例では、基板の上面にＩＣチップが実装されたＰＫＧ基板を接続し、基板の下面には、コンデンサなどの電子部品しか実装されていないサブトラ方式で作成された多層基板に接続させた。
比較例では、基板の上面には、スタック状に多層化させたＩＣチップを実装し、ＢＧＡを配置した側では、コンデンサなどの電子部品しか実装されていないサブトラ方式で作成された多層基板（ドータボード９０）に接続させた。
それぞれ、実施例及び比較例で作成した５ピースを簡易にインダクタンスを測定した平均値を図２０中に示す。測定結果はシミュレーション結果である。同時に、信頼性試験を行った導通検査（ヒートサイクル条件下 １３５℃／３分⇔−６５℃／３分を１サイクルで５００サイクル、１０００サイクル、２０００サイクル、３０００サイクル行った）の結果を示す。
従来のもの（比較例）に比べて、インダクタンスを小さくでき、電気特性や信頼性が確保されていることが確認された。導電性バンプに、Ｃｕ、Ｚｎ、Ｓｂが配合されているものは、他の導電性金属に比べて、信頼性に優れていることが確認された。更に、スタック構造（バイアホールの直上にバイアホールを配置）にせず、且つ、外部端子が反対面の外部端子の直下から外れている構成が、電気接続性及び信頼性が優れていることが確認された。
導電性バンプの無い比較例の構造は、接合面での剥がれなどが早期に発生するため信頼性が低下した。
実施例の形態では、デッドスペースを小さくすることができる。このため、比較例の形態のものと比較すると同じクロック数のＩＣを実装したとしても５〜１０％近く小型化することが可能である。
それは、ＩＣパッドのワイヤーのパッド付近におけるデッドスペース（実質的に配線を形成することができないエリアを指す）が少なくなるからである。
【０１７２】
【発明の効果】
以上のように、本発明によれば、非貫通孔無いを導電性材料で充填されたバイアホール上の導体回路にワイヤーを接続させているため、配線のデッドスペースが小さくなり、小型化することができる。
また、インダクタンスを低下するなどの電気特性も向上させることができる。
更に、導電性バンプを用いることで信頼性が向上する。バイアホールをスタック構造にしないことや両面に外部端子を設けた場合には、外部端子の直下に反対面の外部端子を設けないことで、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】図１（Ａ）は本発明の第１実施形態に係る多層プリント配線板の構成を示す断面図であり、図１（Ｂ）は該多層プリント配線板にＩＣチップを実装した状態を示す断面図である。
【図２】図２（Ａ）は、図１（Ａ）に示す多層プリント配線板のＩＣチップ７０を樹脂モールドした状態を示す断面図であり、図２（Ｂ）は、図２（Ａ）に示す多層プリント配線板にＩＣモジュールを搭載した状態を示す断面図である。
【図３】図３（Ａ）は、図９（Ｃ）に示す多層プリント配線板の平面図であり、図３（Ｂ）は、図１（Ｂ）に示す多層プリント配線板の平面図である。
【図４】図４（Ａ）は、図２（Ａ）に示す多層プリント配線板の平面図であり、図４（Ｂ）は、第１実施形態の改変例に係る多層プリント配線板の平面図である。
【図５】図１に示す多層プリント配線板を構成する片面回路基板の製造工程図である。
【図６】図１に示す多層プリント配線板を構成する片面回路基板の製造工程図である。
【図７】図１に示す多層プリント配線板を構成する片面回路基板の製造工程図である。
【図８】図１に示す多層プリント配線板を構成する片面回路基板の製造工程図である。
【図９】図１に示す多層プリント配線板の製造工程図である。
【図１０】図１に示す多層プリント配線板の製造工程図である。
【図１１】第１実施形態の第１改変例に係る多層プリント配線板の製造工程図である。
【図１２】第１実施形態の第２改変例に係る多層プリント配線板の製造工程図である。
【図１３】図１３（Ａ）、は、第２実施形態に係る多層プリント配線板の断面図であり、図１３（Ｂ）は、該多層プリント配線板にＩＣチップを実装した状態を示す断面図である。
【図１４】図１４（Ａ）は、図１３（Ａ）の多層プリント配線板の平面図であり、図１４（Ｂ）は、図１３（Ｂ）の多層プリント配線板の平面図である。
【図１５】（Ａ）は、第１実施形態の改変例に係る多層プリント配線板の断面図であり、（Ｂ）は、平面図である。
【図１６】第１実施形態の改変例に係る多層プリント配線板の断面図である。
【図１７】（Ａ１）、（Ｂ１）、（Ｃ１）は、図２中の外部端子を拡大して示し、（Ａ２）、（Ｂ２）、（Ｃ２）は、（Ａ１）、（Ｂ１）、（Ｃ１）中の外部端子の斜視図である
【図１８】（Ａ）は第１実施例の改変例１のバイアホールを示す断面図であり、（Ｂ）は第１実施例の改変例２のバイアホールを示す断面図であり、（Ｃ）は第１実施例の改変例３のバイアホールを示す断面図である。
【図１９】（Ａ）、（Ｂ）、（Ｃ）は、従来技術の多層プリント配線板の説明図である。
【図２０】実施例と比較例とで導通試験の結果を比較した図表である。
【図２１】図２１（Ａ）は、従来技術に係る多層プリント配線板の平面図であり、図２１（Ｂ）は、図２１（Ａ）の多層プリント配線板の断面図である。
【符号の説明】
１０ 絶縁性基材
１２ 銅箔
１６ 開口
１７ 銅めっき
１８ バイアホール
２４ 半田バンプ
２６ 接着剤層
２８ 導体回路
２９ スズ薄膜層
３０ 銅箔
３２ 接着剤層
３６、３８ 導体回路
３６ｐ ボンディングパッド
４０、４２ ソルダーレジスト層
４４，４６ 開口
５２ ニッケル層
５４ 金層
５６ ＢＧＡ
Ａ 片面回路基板
Ｂ 片面回路基板
Claims (8)
- 絶縁材料に形成された非貫通孔に導電性材料が充填されて成る２枚の片面回路基板を、それぞれの導体回路面が同じ向きになるように組み合せてなるプリント配線板であって、
一方の片面回路基板は、導体回路及び絶縁材料を貫通する開口を有し、該開口内に電子部品が収容されており、前記非貫通孔の直上の導体回路には、該電子部品とワイヤーボンディング接続するためのボンディングパッドが形成されており、
他方の片面回路基板は、前記開口と対向する面側の中央部には前記電子部品の放熱用の金属層が形成され、
前記一方及び他方の片面回路基板は、前記一方の片面回路基板の非貫通孔に充填されたＣｕを配合する導電性材料上に形成された導電性バンプを介して相互に接続されることを特徴とするプリント配線板。 - 前記一方の片面回路基板は、前記開口の外側にある導体回路上に外部接続端子が配置されていることを特徴とする請求項１のプリント配線板。
- 前記絶縁材料は樹脂から成る請求項１又は請求項２のプリント配線板。
- 前記ボンディングパッドを矩形形状に形成したことを特徴とする請求項１〜請求項３のいずれか１に記載のプリント配線板。
- 前記導電性バンプは、ボンディングパッドの導体回路の反対面に形成されることを特徴とする請求項１に記載のプリント配線板。
- 外部接続端子を両面に配置したことを特徴とする請求項１〜請求項４のいずれか１に記載のプリント配線板。
- 前記片面の外部接続端子及びパッドの直下から外して、前記反対面の外部接続端子を配置したことを特徴とする請求項６に記載のプリント配線板。
- 前記他方の片面回路基板の前記開口を塞ぐ導体回路には、ビアが形成され、近接する部分に放熱機能を有することを特徴とする請求項１〜７のいずれか１に記載のプリント配線板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049253A JP4493923B2 (ja) | 2003-02-26 | 2003-02-26 | プリント配線板 |
| US10/546,620 US7894203B2 (en) | 2003-02-26 | 2004-02-05 | Multilayer printed wiring board |
| EP04708499A EP1601017A4 (en) | 2003-02-26 | 2004-02-05 | MULTILAYER PRINTED PCB |
| PCT/JP2004/001233 WO2004077560A1 (ja) | 2003-02-26 | 2004-02-05 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049253A JP4493923B2 (ja) | 2003-02-26 | 2003-02-26 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004265956A JP2004265956A (ja) | 2004-09-24 |
| JP4493923B2 true JP4493923B2 (ja) | 2010-06-30 |
Family
ID=33115014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049253A Expired - Fee Related JP4493923B2 (ja) | 2003-02-26 | 2003-02-26 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4493923B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601485B1 (ko) * | 2004-12-30 | 2006-07-18 | 삼성전기주식회사 | Ｂｇａ 패키지 기판 및 그 제조방법 |
| JP4945974B2 (ja) * | 2005-09-09 | 2012-06-06 | 大日本印刷株式会社 | 部品内蔵配線板 |
| KR100722645B1 (ko) * | 2006-01-23 | 2007-05-28 | 삼성전기주식회사 | 반도체 패키지용 인쇄회로기판 및 그 제조방법 |
| JP5068990B2 (ja) * | 2006-12-26 | 2012-11-07 | 新光電気工業株式会社 | 電子部品内蔵基板 |
| JP4805304B2 (ja) * | 2008-05-12 | 2011-11-02 | Ｊｘ日鉱日石金属株式会社 | キャリヤー付き金属箔及び多層コアレス回路基板の製造方法 |
| JP2010103518A (ja) * | 2008-09-29 | 2010-05-06 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板及びその製造方法 |
| KR20130032529A (ko) * | 2011-09-23 | 2013-04-02 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP5931547B2 (ja) | 2012-03-30 | 2016-06-08 | イビデン株式会社 | 配線板及びその製造方法 |
| JP2020150026A (ja) * | 2019-03-11 | 2020-09-17 | 株式会社村田製作所 | 多層配線基板 |
| CN111845095B (zh) * | 2019-07-05 | 2021-09-07 | 珠海艾派克微电子有限公司 | 成像盒及应用于成像盒上的芯片 |
| CN114765923A (zh) * | 2021-05-20 | 2022-07-19 | 上海贺鸿电子科技股份有限公司 | 一种5g基站隔离器三层线路板及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347961A (ja) * | 1986-08-18 | 1988-02-29 | Mitsubishi Electric Corp | 半導体パツケ−ジ |
| JPH07226456A (ja) * | 1993-04-23 | 1995-08-22 | Nippon Micron Kk | Ｉｃパッケージ及びその製造方法 |
| JPH07263869A (ja) * | 1994-03-25 | 1995-10-13 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
| JP2001015932A (ja) * | 1999-06-25 | 2001-01-19 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2001102481A (ja) * | 1999-09-28 | 2001-04-13 | Kyocera Corp | 配線基板およびその実装構造 |
| JP2001217550A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板および半導体装置 |
| JP2001319945A (ja) * | 2000-03-02 | 2001-11-16 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JP2002043454A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Chem Co Ltd | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ |
| JP2002236229A (ja) * | 2000-12-06 | 2002-08-23 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2002362937A (ja) * | 2001-06-04 | 2002-12-18 | Kyocera Corp | ガラス組成物、ガラス焼結体およびそれを用いた配線基板 |
-
2003
- 2003-02-26 JP JP2003049253A patent/JP4493923B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347961A (ja) * | 1986-08-18 | 1988-02-29 | Mitsubishi Electric Corp | 半導体パツケ−ジ |
| JPH07226456A (ja) * | 1993-04-23 | 1995-08-22 | Nippon Micron Kk | Ｉｃパッケージ及びその製造方法 |
| JPH07263869A (ja) * | 1994-03-25 | 1995-10-13 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
| JP2001015932A (ja) * | 1999-06-25 | 2001-01-19 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2001102481A (ja) * | 1999-09-28 | 2001-04-13 | Kyocera Corp | 配線基板およびその実装構造 |
| JP2001217550A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板および半導体装置 |
| JP2001319945A (ja) * | 2000-03-02 | 2001-11-16 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JP2002043454A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Chem Co Ltd | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ |
| JP2002236229A (ja) * | 2000-12-06 | 2002-08-23 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2002362937A (ja) * | 2001-06-04 | 2002-12-18 | Kyocera Corp | ガラス組成物、ガラス焼結体およびそれを用いた配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004265956A (ja) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7894203B2 (en) | Multilayer printed wiring board | |
| JP4794458B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| US8692132B2 (en) | Multilayered printed circuit board and method for manufacturing the same | |
| JP5370765B2 (ja) | 半導体素子搭載用パッケージ基板とその製造方法 | |
| WO2003067656A1 (fr) | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur | |
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| JP4475875B2 (ja) | プリント配線板 | |
| JP4824202B2 (ja) | 半田ペースト、その半田ペーストを用いて形成した半田バンプを有する多層プリント配線板および半導体チップ | |
| JP4493923B2 (ja) | プリント配線板 | |
| JP2003218273A (ja) | 半導体チップ実装用回路基板とその製造方法および半導体モジュール | |
| JP2003234432A (ja) | 半導体チップ実装回路基板および多層化回路基板 | |
| JP4592889B2 (ja) | 多層回路基板 | |
| JP5645047B2 (ja) | 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ | |
| WO2010035867A1 (ja) | 半導体素子搭載用パッケージ基板とその製造方法 | |
| JP2001217356A (ja) | 多層回路基板および半導体装置 | |
| JP4592929B2 (ja) | 多層回路基板 | |
| JP4037697B2 (ja) | 多層化回路基板およびその製造方法 | |
| JP4017451B2 (ja) | 多層化回路基板およびその製造方法 | |
| JP4592890B2 (ja) | 多層回路基板 | |
| JP4017450B2 (ja) | 多層化回路基板およびその製造方法 | |
| JP2003234431A (ja) | 半導体チップ実装回路基板とその製造方法および多層化回路基板 | |
| JP2004311705A (ja) | 多層プリント配線板 | |
| JP2004335505A (ja) | 多層プリント配線板 | |
| JP2004079554A (ja) | 片面回路基板およびその製造方法 | |
| JP3850260B2 (ja) | 半導体チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |