JP5931547B2 - 配線板及びその製造方法 - Google Patents
配線板及びその製造方法 Download PDFInfo
- Publication number
- JP5931547B2 JP5931547B2 JP2012083289A JP2012083289A JP5931547B2 JP 5931547 B2 JP5931547 B2 JP 5931547B2 JP 2012083289 A JP2012083289 A JP 2012083289A JP 2012083289 A JP2012083289 A JP 2012083289A JP 5931547 B2 JP5931547 B2 JP 5931547B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring board
- insulating layer
- conductor pattern
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 239000004020 conductor Substances 0.000 claims description 250
- 239000010410 layer Substances 0.000 claims description 232
- 238000000034 method Methods 0.000 claims description 37
- 239000012790 adhesive layer Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 description 61
- 239000011229 interlayer Substances 0.000 description 55
- 239000011162 core material Substances 0.000 description 52
- 230000008569 process Effects 0.000 description 29
- 229910000679 solder Inorganic materials 0.000 description 28
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 229920005989 resin Polymers 0.000 description 18
- 239000011347 resin Substances 0.000 description 18
- 238000007747 plating Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 238000007772 electroless plating Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 230000008054 signal transmission Effects 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000004744 fabric Substances 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 229910008433 SnCU Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 1
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 235000019687 Lamb Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- RQPZNWPYLFFXCP-UHFFFAOYSA-L barium dihydroxide Chemical compound [OH-].[OH-].[Ba+2] RQPZNWPYLFFXCP-UHFFFAOYSA-L 0.000 description 1
- 229910001863 barium hydroxide Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- AXCZMVOFGPJBDE-UHFFFAOYSA-L calcium dihydroxide Chemical compound [OH-].[OH-].[Ca+2] AXCZMVOFGPJBDE-UHFFFAOYSA-L 0.000 description 1
- 239000000920 calcium hydroxide Substances 0.000 description 1
- 229910001861 calcium hydroxide Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004679 hydroxides Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- VTHJTEIRLNZDEV-UHFFFAOYSA-L magnesium dihydroxide Chemical compound [OH-].[OH-].[Mg+2] VTHJTEIRLNZDEV-UHFFFAOYSA-L 0.000 description 1
- 239000000347 magnesium hydroxide Substances 0.000 description 1
- 229910001862 magnesium hydroxide Inorganic materials 0.000 description 1
- 229910000000 metal hydroxide Inorganic materials 0.000 description 1
- 150000004692 metal hydroxides Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- SUKJFIGYRHOWBL-UHFFFAOYSA-N sodium hypochlorite Chemical compound [Na+].Cl[O-] SUKJFIGYRHOWBL-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
また、電子部品が存在する領域では、高密度の配線が形成され、電子部品の周辺の電子部品が存在しない領域では、導体が存在せず樹脂のみ存在するようになるため、電子部品が樹脂の熱膨張や収縮の影響を受け易くなり、配線板を構成する耐熱性基材にクラックが生じることが考えられる。
第1絶縁層と、
前記第1絶縁層上に形成されている第1導体パターンと、
前記第1絶縁層上及び前記第1導体パターン上に設けられ、開口部を有する第2絶縁層と、
前記開口部に収容され、第3絶縁層と前記第3絶縁層上の第2導体パターンとを有する配線構造体と、
前記第2絶縁層上に形成されている第3導体パターンと、
前記第2絶縁層の内部に形成され、前記第1導体パターンと前記第3導体パターンとを接続するビア導体と、を備え、
前記開口部の底部には、導体部が設けられ、
前記導体部は、平坦な底面を有する凹みを有しており、前記底面上に前記配線構造体が配置されている、
ことを特徴とする。
ことが好ましい。
ことが好ましい。
ことが好ましい。
ことが好ましい。
ことが好ましい。
ことが好ましい。
前記第1パッド同士のピッチは前記第2パッド同士のピッチよりも小さい、
ことが好ましい。
ことが好ましい。
ことが好ましい。
第1絶縁層上に第1導体パターン及び導体部を形成することと、
前記第1絶縁層上、前記第1導体パターン上及び前記導体部上に第2絶縁層を形成することと、
前記第2絶縁層の内部にビア導体を形成することと、
前記第2絶縁層に、前記導体部が底部に設けられる開口部を形成し、前記導体部に、平坦な底面を有する凹みを形成することと、
前記第2絶縁層上に第3導体パターンを形成することと、
前記開口部の内部に、第3絶縁層と該第3絶縁層上の第2導体パターンとを有する配線構造体を収容し、前記底面上に前記配線構造体を配置することと、
前記第3導体パターンと前記第1導体パターンとを前記第2絶縁層の内部のビア導体で接続することと、を有する、
ことを特徴とする。
本実施形態に係る配線板100は、例えば図1A、図1Bに示されるような多層プリント配線板である。本実施形態の配線板100は、コア基板を有するビルドアップ多層積層配線板である。ただし、本発明に係る配線板は、コア基板を有するビルドアップ多層積層配線板には限定されず、例えば両面リジッド配線板、フレキシブル配線板又はフレックスリジッド配線板であってもよい。また、配線板100において、本発明の技術思想の範囲において、導体層及び絶縁層の寸法、層数等は、任意に変更することができる。
詳しくは、導体パターン111は、MPU50とDRAM51との間の信号の伝送に使用され、MPU50及びDRAM51への電源の供給には使用されない。MPU50、DRAM51の電源端子Vddは、主配線板200内のスタックドビア80(図3参照)に電気的に接続され、外部の直流電源から電源が供給される。MPU50、DRAM51のグランド端子Gndは、主配線板200内の別のスタックドビアを介してグランドに接続される。
副配線板10は、例えば図4に示すようなプロセスで製造される。
図4のステップS11では、図5Aに示されるように、支持板(支持材)1001を準備する。支持板1001は、例えば表面の平坦なガラスからなる。そして、支持板1001上に、接着層1002を形成する。
まず、図6のステップS21では、図7Aに示されるように、補強材に樹脂が含浸されてなるコア基板20を準備する。コア基板20の第1面F上及び第2面S上には銅箔22がラミネートにより形成されている。コア基板20の厚さは、例えば0.4〜0.7mmである。補強材としては、例えばガラスクロス、アラミド繊維、ガラス繊維などが使用できる。樹脂としては、例えばエポキシ樹脂、BT(ビスマレイミドトリアジン)樹脂などが使用できる。さらに、樹脂中には、水酸化物からなる粒子が含有されている。水酸化物としては、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム、水酸化バリウム等の金属水酸化物が挙げられる。水酸化物は熱で分解されることで水が生成する。このため、水酸化物は、コア基板を構成する材料から熱を奪うことが可能であると考えられる。すなわち、コア基板が水酸化物を含むことで、レーザでの加工性が向上すると推測される。
次に、銅箔22の表面に、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を施し、黒化浴(酸化浴)による黒化処理を施す。
上記実施形態では、開口部45の底面には、平板状の導体プレーン34が形成され、副配線板10の接着層120cは、導体プレーン34を含む開口部(座繰り部)45の底面に接着され、これにより、副配線板10は、開口部45内部に搭載されていた。しかしこれに限られず、図8に示されるように、導体プレーン34が形成されていなくともよい。これ以外の構成及び各構成要素の寸法は、開口部45が上から2層目の層間絶縁層33aに形成されていることを含め、上記実施形態と同様である。また、配線板100の製造プロセスについても、導体プレーン34を形成しない点以外は上記実施形態と同様である。このように開口部45が上から2層目の層間絶縁層33aに形成されていることにより、上記実施形態と同様に、最上層の層間絶縁層39aによって、配線板100の上表面に生じうる小さな陥没の影響が低減され、半田ボール43aの高さが均一化されるようになる。
上記実施形態では、開口部45の底面には、導体プレーン34が形成され、副配線板10の接着層120cは、導体プレーン34を含む開口部45の底面に接着され、これにより、副配線板10は、開口部45内部に搭載されていた。しかしこれに限られず、図9に示されるように、導体プレーン34は、配線板100の製造工程で、開口部45の内部においてエッチングなどによってその一部が除去されていてもよい。これ以外の構成及び各構成要素の寸法は、開口部45が上から2層目の層間絶縁層33aに形成されていることを含め、上記実施形態と同様である。また、配線板100の製造プロセスについても、導体プレーン34が、開口部45の内部でエッチングなどによって一部除去される点以外は上記実施形態と同様である。このように開口部45が上から2層目の層間絶縁層33aに形成されていることにより、上記実施形態と同様に、最上層の層間絶縁層39aによって、配線板100の上表面に生じうる小さな陥没の影響が低減され、半田ボール43aの高さが均一化されるようになる。
上記実施形態では、開口部45の底面には、導体プレーン34が形成され、副配線板10の接着層120cは、導体プレーン34を含む開口部45の底面に接着され、これにより、副配線板10は、開口部45内部に搭載されていた。そして、導体プレーン34は、隣接する導体層31aとは電気的に分離されていた。しかしこれに限られず、図10に示されるように、導体プレーン34は、隣接するビア導体(導体層)32aと電気的に接続されていてもよい。これ以外の構成及び各構成要素の寸法は、開口部45の底面に導体プレーン34が形成され、副配線板10の接着層120cが導体プレーン34を含む開口部45の底面に接着されることにより、副配線板10が開口部45内部に搭載されている点を含め、上記実施形態と同様である。また、配線板100の製造プロセスについても、導体プレーン34を隣接するビア導体(導体層)32aと一体形成する点以外は上記実施形態と同様である。
上記変形例5において、図11A、図11Bに示されるように、導体プレーン34に、下層の樹脂層から発生するガスの抜け道となる貫通孔34aを形成することもできる。図11Bでは、貫通孔34aは、導体プレーン34に4つ形成されており、それぞれ、配線板10の搭載領域以外の、導体プレーン34の4つの隅部近傍に配置されている。また、この場合、図1Bを参照して、副配線板10の平面視でみた場合の表面積は、主配線板200の平面視でみた場合を1とすると、0.01〜0.5とすることがよい。このような面積比率とすることにより、半導体素子(ダイ)間に配線(導体パターン111)を形成するための領域を確保しながら、製造工程で発生するガスの影響を少なくでき、得られる配線板100の表面を平坦にすることができる。
本実施形態では、図12Aに示すように、配線板102において、主配線板202と、上述した第1実施形態における副配線板10と、層間絶縁層25上に形成された電気配線55とを使用する。副配線板10上では、半田ボールを設けることなく、配線55上に設けた半田ボール43aで外部の半導体チップ(図示せず)と電気的に接続する。これ以外の構成及び機能は、第1実施形態及びその変形例と同様であり、対応する箇所には対応する符号を付して詳細な説明を省略する。
本実施形態では、図13に示すように、配線板103(主配線板203)において、2つ(複数)の副配線板10を用い、この副配線板10によって、MPU50と、2つのDRAM51a、51bとを接続する以外は、第1実施形態及びその変形例と同様であり、であり、対応する箇所には対応する符号を付して詳細な説明を省略する。
本実施形態では、図14に示すように、配線板104において、上記第1〜4実施形態又はその変形例で使用した副配線板10を、主配線板204の最上層の絶縁層46から2番目の絶縁層46aに形成された開口部45内に埋め込むとともに、当該絶縁層46上に配設されたICチップ60に対する専用の副配線板10として使用する。
20 コア基板
21 貫通孔
22 銅箔
23 ビア導体
24a、24b、29a、35a 導体層
25a、25b、26a、26b、33a、39a 層間絶縁層
26c バイアホール用開口部
30a、31a、32a、36a、38c 導体層(ビア導体)
34 導体プレーン
34a 貫通孔
38a、44、45 開口部
40a、40b ソルダーレジスト層
43a、43b 半田ボール
45 開口部
50a パッド
60 マザーボード基板
61 ICチップ
80 スタックドビア
100 配線板
101 積層部
110、120 絶縁層
111 導体層(導体パターン)
111a、111b 導体膜
120a ビア導体(孔)
120b、120c 接着層
121 導体パターン
121a、121b 導体膜
200 主配線板
301a 金属層
B1、B2 ビルドアップ部
D1、D2、D3、Da、Db、Dc、Dd 直径
F1 第1面
F2 第2面
DRAM ダイナミックラム
Gnd グランド端子
MPU マイクロプロセッサ
Vdd 電源端子
Claims (11)
- 第1絶縁層と、
前記第1絶縁層上に形成されている第1導体パターンと、
前記第1絶縁層上及び前記第1導体パターン上に設けられ、開口部を有する第2絶縁層と、
前記開口部に収容され、第3絶縁層と前記第3絶縁層上の第2導体パターンとを有する配線構造体と、
前記第2絶縁層上に形成されている第3導体パターンと、
前記第2絶縁層の内部に形成され、前記第1導体パターンと前記第3導体パターンとを接続するビア導体と、を備え、
前記開口部の底部には、導体部が設けられ、
前記導体部は、平坦な底面を有する凹みを有しており、前記底面上に前記配線構造体が配置されている、
ことを特徴とする配線板。 - 前記第2導体パターンの幅は、前記第1導体パターンの幅よりも小さい、
ことを特徴とする請求項1に記載の配線板。 - 隣接する前記第2導体パターン同士の間隔は、隣接する第1導体パターン同士の間隔よりも小さい、
ことを特徴とする請求項1又は2に記載の配線板。 - 前記開口部の底部には、前記配線構造体の下方に位置する前記導体部が設けられている、
ことを特徴とする請求項1乃至3のいずれか1項に記載の配線板。 - 前記導体部と前記配線構造体との間には接着層が介在されている、
ことを特徴とする請求項1乃至4のいずれか1項に記載の配線板。 - 前記導体部の平面視での投影面積は、前記配線構造体の平面視での投影面積よりも大きい、
ことを特徴とする請求項1乃至5のいずれか1項に記載の配線板。 - 前記第2導体パターン及び前記第3導体パターンを覆うように第4絶縁層が設けられ、前記第4絶縁層上には第1半導体素子と第2半導体素子とを実装する実装パッドが設けられている、
ことを特徴とする請求項1乃至6のいずれか1項に記載の配線板。 - 前記実装パッドは、前記第2導体パターンに接続されている第1パッドと、前記第3導体パターンに接続されている第2パッドと、を備え、
前記第1パッド同士のピッチは前記第2パッド同士のピッチよりも小さい、
ことを特徴とする請求項7に記載の配線板。 - 前記第2導体パターンは、前記第1半導体素子と前記第2半導体素子とを接続する信号線である、
ことを特徴とする請求項7又は8に記載の配線板。 - 前記第2導体パターンのL/S(ラインスペース)が1μm/1μm〜5μm/5μmである、
ことを特徴とする請求項1乃至9のいずれか1項に記載の配線板。 - 第1絶縁層上に第1導体パターン及び導体部を形成することと、
前記第1絶縁層上、前記第1導体パターン上及び前記導体部上に第2絶縁層を形成することと、
前記第2絶縁層の内部にビア導体を形成することと、
前記第2絶縁層に、前記導体部が底部に設けられる開口部を形成し、前記導体部に、平坦な底面を有する凹みを形成することと、
前記第2絶縁層上に第3導体パターンを形成することと、
前記開口部の内部に、第3絶縁層と該第3絶縁層上の第2導体パターンとを有する配線構造体を収容し、前記底面上に前記配線構造体を配置することと、
前記第3導体パターンと前記第1導体パターンとを前記第2絶縁層の内部のビア導体で接続することと、を有する、
ことを特徴とする配線板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012083289A JP5931547B2 (ja) | 2012-03-30 | 2012-03-30 | 配線板及びその製造方法 |
US13/853,338 US9565756B2 (en) | 2012-03-30 | 2013-03-29 | Wiring board and method for manufacturing the same |
CN201310109972.XA CN103369811B (zh) | 2012-03-30 | 2013-03-29 | 电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012083289A JP5931547B2 (ja) | 2012-03-30 | 2012-03-30 | 配線板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013214579A JP2013214579A (ja) | 2013-10-17 |
JP5931547B2 true JP5931547B2 (ja) | 2016-06-08 |
Family
ID=49233353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012083289A Active JP5931547B2 (ja) | 2012-03-30 | 2012-03-30 | 配線板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9565756B2 (ja) |
JP (1) | JP5931547B2 (ja) |
CN (1) | CN103369811B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7184863B2 (ja) | 2020-11-20 | 2022-12-06 | 本田技研工業株式会社 | 鞍乗型車両 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014236187A (ja) | 2013-06-05 | 2014-12-15 | イビデン株式会社 | 配線板及びその製造方法 |
JP2014236188A (ja) | 2013-06-05 | 2014-12-15 | イビデン株式会社 | 配線板及びその製造方法 |
JP2015159167A (ja) * | 2014-02-24 | 2015-09-03 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
US9679841B2 (en) * | 2014-05-13 | 2017-06-13 | Qualcomm Incorporated | Substrate and method of forming the same |
JP2016029681A (ja) | 2014-07-25 | 2016-03-03 | イビデン株式会社 | 多層配線板及びその製造方法 |
JP6557953B2 (ja) * | 2014-09-09 | 2019-08-14 | 大日本印刷株式会社 | 構造体及びその製造方法 |
JP6473595B2 (ja) * | 2014-10-10 | 2019-02-20 | イビデン株式会社 | 多層配線板及びその製造方法 |
JP2016086088A (ja) * | 2014-10-27 | 2016-05-19 | 富士通株式会社 | 積層基板およびその製造方法 |
US9595496B2 (en) * | 2014-11-07 | 2017-03-14 | Qualcomm Incorporated | Integrated device package comprising silicon bridge in an encapsulation layer |
JP6469441B2 (ja) * | 2014-12-25 | 2019-02-13 | イビデン株式会社 | 多層配線板 |
KR20160132229A (ko) * | 2015-05-07 | 2016-11-17 | 삼성전자주식회사 | 패키지 기판, 반도체 패키지 및 이를 제조하는 방법 |
KR20170009652A (ko) * | 2015-07-17 | 2017-01-25 | 삼성전자주식회사 | 배선 기판 및 이를 포함하는 메모리 시스템 |
US10438881B2 (en) * | 2015-10-29 | 2019-10-08 | Marvell World Trade Ltd. | Packaging arrangements including high density interconnect bridge |
WO2017119248A1 (ja) * | 2016-01-07 | 2017-07-13 | 株式会社村田製作所 | 多層基板、電子機器及び多層基板の製造方法 |
JP6669547B2 (ja) * | 2016-03-23 | 2020-03-18 | 京セラ株式会社 | 配線基板 |
US11277922B2 (en) * | 2016-10-06 | 2022-03-15 | Advanced Micro Devices, Inc. | Circuit board with bridge chiplets |
WO2018098650A1 (zh) * | 2016-11-30 | 2018-06-07 | 深圳修远电子科技有限公司 | 集成电路封装结构及方法 |
WO2018125166A1 (en) * | 2016-12-29 | 2018-07-05 | Intel Corporation | Package with underfill containment barrier |
JP7202785B2 (ja) | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP7145068B2 (ja) * | 2018-12-28 | 2022-09-30 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
CN114745862A (zh) * | 2021-01-07 | 2022-07-12 | 欣兴电子股份有限公司 | 线路板及其制作方法 |
TWI740767B (zh) * | 2021-01-07 | 2021-09-21 | 欣興電子股份有限公司 | 線路板及其製作方法 |
JP2023069390A (ja) * | 2021-11-05 | 2023-05-18 | イビデン株式会社 | 配線基板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3724061B2 (ja) * | 1996-06-05 | 2005-12-07 | 富士電機機器制御株式会社 | 金属基板及びその製造方法 |
JP2003332753A (ja) * | 2002-05-10 | 2003-11-21 | Nikon Corp | 多層プリント基板 |
JP4493923B2 (ja) * | 2003-02-26 | 2010-06-30 | イビデン株式会社 | プリント配線板 |
FI20031796A (fi) * | 2003-12-09 | 2005-06-10 | Asperation Oy | Menetelmä EMI-suojan rakentamiseksi piirilevylle upotettavan komponentin ympärille |
WO2006134977A1 (ja) | 2005-06-15 | 2006-12-21 | Ibiden Co., Ltd. | 多層プリント配線板 |
US7462784B2 (en) | 2006-05-02 | 2008-12-09 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
JP2009129933A (ja) | 2007-11-19 | 2009-06-11 | Fujikura Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
TWI388247B (zh) * | 2009-09-16 | 2013-03-01 | Unimicron Technology Corp | 線路板結構 |
JP5077324B2 (ja) * | 2009-10-26 | 2012-11-21 | 株式会社デンソー | 配線基板 |
US8334463B2 (en) | 2009-10-30 | 2012-12-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP2011159855A (ja) * | 2010-02-02 | 2011-08-18 | Panasonic Corp | 局所多層回路基板、および局所多層回路基板の製造方法 |
US8654538B2 (en) | 2010-03-30 | 2014-02-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
WO2011155162A1 (ja) | 2010-06-08 | 2011-12-15 | パナソニック株式会社 | 多層配線基板および多層配線基板の製造方法 |
JP2012033879A (ja) | 2010-06-30 | 2012-02-16 | Panasonic Corp | 部品内蔵基板及びその製造方法 |
US8759691B2 (en) | 2010-07-09 | 2014-06-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US8755196B2 (en) | 2010-07-09 | 2014-06-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
-
2012
- 2012-03-30 JP JP2012083289A patent/JP5931547B2/ja active Active
-
2013
- 2013-03-29 CN CN201310109972.XA patent/CN103369811B/zh active Active
- 2013-03-29 US US13/853,338 patent/US9565756B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7184863B2 (ja) | 2020-11-20 | 2022-12-06 | 本田技研工業株式会社 | 鞍乗型車両 |
Also Published As
Publication number | Publication date |
---|---|
CN103369811A (zh) | 2013-10-23 |
CN103369811B (zh) | 2016-06-15 |
US9565756B2 (en) | 2017-02-07 |
US20130256000A1 (en) | 2013-10-03 |
JP2013214579A (ja) | 2013-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5931547B2 (ja) | 配線板及びその製造方法 | |
US9431347B2 (en) | Wiring board and method for manufacturing the same | |
JP2013214578A (ja) | 配線板及びその製造方法 | |
US9425159B2 (en) | Wiring board and method for manufacturing the same | |
JP2014082334A (ja) | 配線板及びその製造方法 | |
JP6381750B2 (ja) | 配線基板、半導体装置 | |
US9893016B2 (en) | Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same | |
JP2013243227A (ja) | 配線板及びその製造方法 | |
JP6170832B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
JP6473619B2 (ja) | キャビティ付き配線板の製造方法 | |
US20100108371A1 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
US9723728B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
JP2015028986A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2014049578A (ja) | 配線板、及び、配線板の製造方法 | |
JP6082233B2 (ja) | 配線板及びその製造方法 | |
JP6157821B2 (ja) | 配線板及びその製造方法 | |
JP2001015912A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
KR20130065216A (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JP2020053560A (ja) | プリント配線板の製造方法 | |
JP2020053562A (ja) | プリント配線板及びプリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5931547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |