JP4017450B2 - 多層化回路基板およびその製造方法 - Google Patents
多層化回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP4017450B2 JP4017450B2 JP2002179059A JP2002179059A JP4017450B2 JP 4017450 B2 JP4017450 B2 JP 4017450B2 JP 2002179059 A JP2002179059 A JP 2002179059A JP 2002179059 A JP2002179059 A JP 2002179059A JP 4017450 B2 JP4017450 B2 JP 4017450B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- sided
- conductor
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、多層化回路基板およびその製造方法に関し、特に、インターステシヤルバイアホール（ＩＶＨ）構造を有する多層化回路基板およびその製造方法に関する。
【０００２】
【従来の技術】
従来の多層化回路基板は、銅張積層板とプリプレグを交互に積み重ねて一体化してなる積層体によって構成され、その積層体の表面には表層配線パターンを有し、層間絶縁層間には内層配線パターンを有している。これらの配線パターンは、積層体の厚さ方向に穿孔形成したスルーホールを介して、内層配線パターン相互間あるいは内層配線パターンと表層配線パターンとの間で電気的に接続されている。
【０００３】
従来技術としては、特開平６−２８３８６６号、特開平１０−１３０２８号などがある。特開平６−２８３８６６号には、低線膨張性ポリイミド樹脂層の片面に回路を設けて、貫通孔に金属物質を充填させているプリント配線板が開示されている。特開平１０−１３０２８号には、絶縁性硬質基板に導電性ペーストが充填されたバイアホールの形成された回路基板について開示されている。それらの従来技術の多層プリント配線板は、絶縁性樹脂基材の一面に導体回路を形成し、その絶縁性樹脂基材の他方の表面から導体回路に達する通孔に導電性物質を充填してバイアホールを形成してなる片面回路基板を複数枚積層し、または、そのような片面回路基板の複数枚と両面回路基板とを積層して、加熱プレスによって一体化する方法で製造される。
【０００４】
ところが、上述した全ての積層板を貫通するスルーホール構造の多層化回路基板は、スルーホールを形成するための領域を確保する必要があるために、部品実装の高密度化が困難であり、携帯用電子機器の超小型化や狭ピッチパッケージおよびＭＣＭの実用化の要請に十分に対処できないという欠点があった。
【０００５】
そのため、最近では、上述のようなスルーホール構造の多層プリント基板に代えて、高密度化に対応し易い全層インターステシヤルバイアホール（ＩＶＨ）構造を有する多層プリント基板が注目されている。
【０００６】
この全層ＩＶＨ構造を有する多層プリント基板は、積層体を構成する各層間絶縁層に、導体層間を電気的に接続するバイアホールが設けられている構造のプリント基板である。即ち、この基板は、内層配線パターン相互間あるいは内層配線パターンと表層配線パターン間が、基板を貫通しないバイアホール（べリードバイアホールあるいはブラインドバイアホール）によって電気的に接続されてなる。
【０００７】
それ故に、ＩＶＨ構造の多層プリント基板は、スルーホールを形成するための領域を特別に設ける必要がなく、任意の層間を微細なバイアホールで自由に接続できるため、電子機器の小型化、高密度化、信号の高速伝搬を容易に実現することができる。
【０００８】
こうしたＩＶＨ構造の多層プリント基板は片面回路基板を積層して成る。片面回路基板は、たとえば、絶縁性基材の一方の面に導体回路を形成し、該絶縁性基材に導体回路へ至るバイアホール形成用開口を穿設し、そのバイアホール形成用開口内に銅めっき等の導電物質を充填してバイアホールを形成し、該バイアホール上に半田等からなる導電性バンプを配設してなる。
【０００９】
片面回路基板の積層は、片面回路基板間に接着剤を塗布して貼り付けることにより行う。ここで、片面回路基板間の電気接続は、１の片面回路基板の導電性バンプを、他の片面回路基板の導体回路に当接させることにより行う。ここで、導電性バンプとしては、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｓｂなどの半田やスズなどの２５０℃以下で溶融する低融点金属が形成されている。それらの低融点金属によって、片面回路基板を積層して多層化回路基板を製造したとき、電気的な接続を得ると共に機械的な接続をより確実に行わしめている。
【００１０】
【発明が解決しようとする課題】
しかしながら、片面回路基板を積層してなる多層化回路基板は、厚みを薄くするという要求を満たすために片面回路基板を構成する絶縁性基材の厚みを薄くすることを検討した。基材を薄くすると、機械的強度が低下し、製造工程及び製造後、例えば、めっき後の乾燥工程やプレス工程など主に熱を加える工程で応力が加わると断線が生じ易いという問題点があった。
【００１１】
更に、上記多層化回路基板は、電気的な信頼性も低かった。この原因を本発明者が研究したところ、上記導電性バンプと接続している部分で導体回路に空隙が形成され、その空隙によって、電気接の信頼性が低下してしまうことが判明した。これは、導電回路側の金属が、半田からなる導電性バンプ側へ局部電池溶解し、流出してしまうためと考えられる。即ち、図１５（Ａ）に示すような、表面に導体回路１２８の形成された絶縁性基材１１０の開口１１６に、銅めっき１１７を充填してなるバイアホール１１８を、半田から成る導電性バンプ１２４を介して導体回路１３２に接続すると、図１５（Ｂ）に示すように導体回路１３２側に導電性バンプ１２４が流出していた。
【００１２】
また、導電性バンプを形成する金属が、拡散してしまうことがあった。そのために、積層した際のバンプ金属層の薄くなってしまい、接合強度が低下する。もしくは、導電性バンプ金属を介して隣合う回路と短絡を引き起こしてしまうこともあることが明らかになった。特に、この傾向は、ヒートサイクル条件や高温高湿条件などの信頼性試験において顕著に現れる。
【００１３】
本願発明の目的は、片面回路基板の機械的強度を改善し、信頼性に優れる多層化回路基板及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本願発明の請求項１に係る発明では、絶縁性基材と、その一方の面に形成された導体回路と、前記絶縁性基材の他方の面から前記導体回路に達し、側壁にレーザの入射光と反射光とを干渉させることで形成された複数段のくびれ形状を有する開口内に充填された導電性物質を含んでなるバイアホールと、該バイアホール上に形成された導電性バンプとを備える片面回路基板を積層してなる多層化回路基板であって、
１の片面回路基板の前記導電性バンプと他の片面回路基板の前記導体回路とを接触させることで片面回路基板の相互接続を行う多層化回路基板において、
前記導体回路の表層には、合金層を介して被覆層が形成され、
前記合金層は、被覆層を形成する金属の比率が２５〜８０％で、前記導体回路を形成する金属が残比率であることを技術的特徴とする。
【００１５】
請求項１の多層化回路基板では、導体回路の表層に合金層を介して被覆層を形成することで、導体回路を、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高める。これにより、多層化回路基板の機械的強度を改善し、信頼性を向上させることが可能になる。
【００１６】
また、合金層及び被覆層によって、導電性バンプと接触する導体回路が完全に保護され、変質、変形を防止し得るので、導体回路の強度が低下しない。更に、導電性バンプと導体回路間で発生する局部電池溶解を防止し得る。そのために、導電性バンプ金属と接合する部分の溶解することがなくなり、窪みや空隙などが形成されない。これにより、導電性バンプと導体回路との間の接続信頼性が低下することなく確保される。
【００１７】
さらに、被覆層によって、導電性バンプ金属が拡散することがなくなる。局部電池溶解などの化学的な反応が防止されることと被覆金属自体が導体層の変形を防止し得るので、導体層の伸縮運動が小さくなって、バンプ金属が流動することが無くなり、導電性バンプ間の短絡を防ぐことができる。
【００１８】
合金層は、被覆層を形成する金属の比率が２５〜８０％で、導体回路を形成する金属が残であることが望ましい。これにより、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高めることができるからである。更に望ましいのは、３５〜７０％である。２５％未満では引張強度が低下する。また、８０％を越えても同様である。３５％〜７０％であれば、引張強度がより向上されるからである。
【００１９】
また、導体回路は、主として銅で形成され、被覆層は、Ｓｎ、Ｎｉのいずれかで形成されることが望ましい。被覆層を構成するＳｎ、Ｎｉは、導体回路を構成する銅との間で合金層を形成し、これにより、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高めることができるからである。なお、貴金属層（Ａｕ、Ａｇ、Ｐｄ、Ｐｔ）も、導体回路を構成する銅との間で合金層を形成し、これにより、３層構造にして強度を高めることができ、また、表面の貴金属層（被覆層）がバンプ金属に対して耐食性を有するため、高い信頼性を得ることができる。
【００２０】
形成方法としてはスパッタ、化学蒸着、物理蒸着、無電解めっき、置換めっきのいずれかで形成することができる。厚みは、０．０１〜３μｍの間で形成するのが望ましい。厚みが０．０１μｍ未満では、導体層を完全に被覆することができないし、厚みが３μｍを超えたものでは、それ以下のものと効果が変わらないからである。より望ましい厚みとしては、０．１〜２μｍの間で形成されるのが良い。局所的な厚みのバラツキを生じたとしても問題が起き難く、また、形成する導体層の種類による影響を受けにくいからである。
【００２１】
導電性バンプは、Ｐｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム半田のいずれか１種類以上で形成されることが望ましい。これら金属を用いることで、リフローを行うことなく導電性バンプと導体回路との電気接続を実現できる。
【００２２】
導体回路の導体層は、平均粗度（Ｒａ）０．５〜５μｍで形成することが望ましい。当該範囲の粗度に形成することで、導電性バンプとの接合面積が大きくなり、接合強度が増す。そのためより強固になった多層の片面回路基板を得ることができるのである。
０．５μｍ未満では接合面積が変わらず、５μｍを越えると被覆層を形成させると厚みに関わらず、強度が増すことがない。
【００２３】
なお、絶縁性基材は、熱硬化性樹脂、熱可塑性樹脂、芯材入りの絶縁樹脂であることが望ましい。
【００２４】
本発明にかかる多層化回路基板を構成する基本単位としての片面回路基板は、絶縁性基材として、完全に硬化した樹脂材料から形成される硬質の樹脂基材を用いることが望ましく、このような樹脂材料の採用によって、樹脂基材上に導体回路を形成するための銅箔を加熱プレスによって圧着させる際に、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、バイアホールの位置ずれを最小限度に抑えて、バイアホールランド径を小さくできる。したがって配線ピッチを小さくして配線密度を向上させることができる。また、基材の厚みを実質的に一定に保つことができるので、後述するような充填バイアホール形成用の開口をレーザ加工によって形成する場合には、そのレーザ照射条件の設定が容易となる。
【００２５】
このような絶縁性樹脂基材としては、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質基材が使用されることが好ましく、ガラス布エポキシ樹脂基材が最も好ましい。また、液晶ポリマー、フェノキシ樹脂、ポリエーテルステホン、エポキシ樹脂、ポリイミドなどの樹脂フィルムでもよい。
【００２６】
また、上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱いが難しくなるとともに、電気的絶縁性に対する信頼性が低くなるからであり、６００μｍを超えると、微細なバイアホール形成用開口が難くなると共に、基板そのものが厚くなるためである。
【００２７】
上記絶縁性基材の片面に形成される導体層あるいは導体回路は、絶縁性基材上に適切な樹脂接着剤を介して銅箔を貼付すること、あるいはその銅箔をエッチング処理することによってそれぞれ形成される。
【００２８】
すなわち、上記導体層は、厚さが５〜４０μｍの銅箔を、半硬化状態を保持された樹脂接着剤層を介して絶縁性基材上に加熱プレスすることによって形成し、また導体回路は、銅箔を加熱プレスした後、銅箔面に感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、所定の配線パターンを有するマスクを載置し、露光・現像処理することによってめっきレジスト層を形成し、その後、エッチングレジスト非形成部分の銅箔をエッチング処理することによって形成されるのが望ましい。
【００２９】
上記銅箔の絶縁性基材上への加熱プレスは、適切な温度および加圧力のもとで行なわれ、より好ましくは、減圧下もしくは真空下において行なわれ、半硬化状態の樹脂接着剤層のみを硬化することによって、銅箔を絶縁性基材に対してしっかりと接着され得るので、従来のプリプレグを用いた回路基板に比べて製造時間が短縮される。
なお、このような絶縁性基材上への銅箔の貼付に代えて、絶縁性基材上に予め銅箔が貼付された片面銅張積層板を採用し、その片面銅張積層板をエッチング処理して導体回路を形成することもできる。
【００３０】
上記導体回路の各バイアホールに対応した表面には、導体回路の一部としてのランド(パッド)が、その口径が５０〜２５０μｍの範囲に形成されるのが好ましい。
上記パターン形成のためのエッチングは、硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種により行われる。
【００３１】
上記導体回路の配線パターン表面には粗化層が形成され、回路基板相互を接合する接着剤層との密着性を改善し、剥離（デラミネーション）の発生を防止することが好ましい。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００３２】
このような導体回路が形成された絶縁性樹脂基材の表面と反対側の表面から、導体回路に達するように形成されるバイアホール形成用開口は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の条件で照射される炭酸ガスレーザによって形成されることが好ましい。炭酸ガスレーザの入射波と反射波とを干渉させることで、開口の側壁に複数段のくびれ形状を形成することができる。さらに、炭酸ガスレーザを用いることで、表層（入射側）に裾広がりに形成することができる。
その開口径は、５０〜２５０μｍの範囲であることが望ましい。その理由は、５０μｍ未満では開口に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００３３】
このような炭酸ガスレーザによる開口形成の前に、絶縁性基材の導体回路形成面と反対側の面に樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行うのが望ましい。
【００３４】
この樹脂フィルムは、バイアホール形成用の開口内をデスミア処理し、そのデスミア処理した後の開口内に電解めっき処理によって金属めっきを充填する際の保護マスクとして機能し、またバイアホールの金属めっき層の直上に突起状導体（導電性バンプ）を形成するための印刷用マスクとして機能する。
【００３５】
上記樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
その理由は、ＰＥＴフィルムの厚さに依存して後述する突起状導体の高さが決まるので、１０μｍ未満の厚さでは突起状導体が低すぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、接続界面で突起状導体が拡がりすぎるので、ファインパターンの形成ができないからである。
【００３６】
上記バイアホール形成用開口内に導電性物質を充填してバイアホールを形成するには、めっき充填や導電性ペースト充填が望ましい。
充填工程をシンプルにして、製造コストを低減させ、歩留まりを向上させるためには、導電性ペーストの充填が適しているが、接続信頼性や膜の均一性という点ではめっき充填が望ましい。
【００３７】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理によって形成される金属めっき、たとえば、すず、銀、半田、銅／すず、銅／銀等の金属めっきが好ましく、とくに、電解銅めっきが最適である。
【００３８】
電解めっき処理により充填する場合は、上記絶縁性基材の銅箔貼付面（導体回路形成面）に予め保護フィルムを粘着させた状態で、絶縁性基材に形成された銅箔をめっきリードとして電解めっきを行う。この銅箔（金属層）は、絶縁性基材の一方の表面の全域に亘って形成されているため、電流密度が均一となり、バイアホール形成用開口を電解めっきにて均一な高さで充填することができる。
ここで、電解めっき処理の前に、非貫通孔内の金属層の表面を酸などで活性化処理しておくとよい。
【００３９】
また、電解めっきした後、開口縁から盛り上がった電解めっき（金属）を、ベルトサンダー研磨やバフ研磨等により除去して、平坦化することが望ましい。
【００４０】
さらに、めっき処理による導電性物質の充填の代わりに、導電性ペーストを充填する方法、あるいは電解めっき処理又は無電解めっき処理によって開口の一部を充填し、残存部分に導電ペーストを充填して行うこともできる。
上記導電性ペーストとしては、銅、スズ、金、銀、ニッケル、各種半田から選ばれる少なくとも1種以上の金属粒子からなる導電性ペーストを使用できる。
【００４１】
また、上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂、ポリフェニレンスルフィド（ＰＰＳ）樹脂を加えた有機系導電性ペーストが望ましい。
【００４２】
上記レーザ加工によって形成された開口は、その孔径が２０〜１５０μｍの微細径であり、更に側壁に多段式のくびれ部が形成されているため、導電ペーストを充填する場合には、気泡が残り易いので、電解めっきによる充填が実用的である。
【００４３】
上述した片面回路基板に形成されるバイアホールは、その配置密度が、ＬＳＩチップ等を搭載すべく最も外側に積層された片面回路基板については最も大きく、マザーボードに接続されるべく最も外側の他の片面回路基板については最も小さくなるように形成される、すなわち、積層される各回路基板に形成されるバイアホール間の距離は、ＬＳＩチップ等を搭載する側の回路基板からマザーボードに接続される側の回路基板に向かうにつれて大きくなるように形成されることが好ましく、このような構成によれば、配線の引き回し性が向上する。
【００４４】
本発明による多層化回路基板を製造する上で、積層される基本単位となる片面回路基板には、バイアホール上に突起状導体、すなわち導電性バンプを設けて、他の片面回路基板との電気的接続を確保するように構成することが望ましい。
この導電性バンプは、レーザ照射によって形成された保護フィルムの開口内に、めっき充填または導電性ペーストを充填することによって形成されることが望ましい。
【００４５】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
電解めっきとしては、銅、金、ニッケル、スズ、各種半田等の低融点金属を使用できるが、スズめっき又は半田めっきを用いることもできる。
【００４６】
上記導電性バンプの高さとしては、３〜６０μｍの範囲が望ましい。この理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、６０μｍを越えると抵抗値が高くなる上、バンプを形成した際に横方向に拡がってショートの原因となるからである。
【００４７】
上記導電性バンプを導電性ペーストの充填によって形成する場合には、バイアホールを形成する電解めっきの高さのばらつきは、充填される導電性ペースト量を調整することにより是正され、多数の導電性バンプの高さを揃えることができる。
【００４８】
この導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができるからである。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができるからである。
【００４９】
この他に、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法の他、半田溶融液に浸漬する方法によって導電性バンプを形成することができる。
上記低融点金属としては、Ｐｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム半田、スズ等を使用することができる。
【００５０】
本発明にかかる多層化回路基板は、上述したような、絶縁性基材の片面に導体回路が形成されてなる片面回路基板の複数枚が、所定の方向に積層されてなり、それらの片面回路基板のうちのいずれか一の片面回路基板の導電性バンプ側の表面に対して、一面がマット処理されてなる銅箔が、そのマット面を対向させた状態で圧着され、かつエッチング処理によって所定の配線パターンを有する導体回路に形成されている。
【００５１】
上記銅箔のマット面は、それ自体公知であるエッチング処理や、無電解めっき処理、酸化還元処理等によって形成することが望ましく、特に、エッチング処理によって形成することが望ましい。
【００５２】
上記エッチング処理としては、硫化第二銅、塩化第二鉄、過硫酸塩類、過酸化水素／硫酸、第二銅錯体と有機酸塩、アルカリエッチングがあり、
上記無電解めっき処理としては、Ｃｕ、Ｎｉ、Ｚｎ、貴金属などの金属もしくはそれら合金からなる電解めっきがあり、
酸化還元無電解めっき処理もがある。
【００５３】
上記マット処理された銅箔と絶縁性樹脂基材との間の密着性は、樹脂粘度や、銅箔の厚さ、加熱プレス圧等によっても異なるが、絶縁性樹脂基材が硬質の樹脂基材であり、銅箔の厚さが、３〜４０μｍの範囲である場合には、銅箔のマット面の粗面度は、０．１〜１０の範囲であり、加熱プレス圧は、１Ｍｐａ〜１０Ｍｐａの範囲であり、その結果としてのピール強度は、０．５〜２．０Kg／cmの範囲であることが望ましい。
【００５４】
上記銅箔のマット面は、▲１▼積層された複数の片面回路基板のうちの最も外側に位置する片面回路基板の導電性バンプ側の面に対して対向した状態で圧着され、または、▲２▼積層された複数の片面回路基板のうちの、より内側に位置する片面回路基板の導電性バンプ側の面に対して対向した状態で圧着されても良く、そのように圧着された後に、エッチング処理によって所定の配線パターンを有する導体回路に形成される。
【００５５】
上記銅箔のマット面は、片面回路基板の導電性バンプ側の面だけでなく、その面から突出する導電性バンプに対しても圧着されるので、その銅箔をエッチング処理して形成される導体回路と導電性バンプ側の面との間およびその導体回路と導電性バンプとの間の接合性が向上する。
【００５６】
特に、上記▲１▼の場合には、同一方向に積層された複数の片面回路基板と銅箔とを一回の加熱プレスによって一体化することができ、その後に、銅箔をエッチング処理してなる導体回路は、半田バンプ等の半田体を実装するための導体パッドを少なくとも有する所望の配線パターンに形成することができる。
【００５７】
一般的に、片面回路基板を同一方向に多層に積層する場合には、めっき液や洗浄液などに浸漬した後、乾燥やアニールなどの加熱工程を繰り返すため、金属層である導体回路が存在しない部分に加わる応力が緩衝されないために、基板自体が反ってしまい、そのために、導体回路の破断、断線、バイアホール部分での接続不良や充填金属の剥離などが発生してしまい、電気接続性と信頼性に低下を引き起こしてしまうことがある。
【００５８】
しかしながら、本願発明のように、同一方向に積層された複数の片面回路基板の導電性バンプ側の面に、マット面を有する銅箔を積層し、その積層体を一回の加熱プレスによって一体化した後に、その圧着した銅箔をエッチング処理して導体回路を形成した場合には、その積層方向への強度が増して、応力が緩衝される。
【００５９】
したがって、基板の導電性バンプ側の面に対する導体回路のピール強度やプル強度が十分に確保されるので、加熱プレスによるバイアホールに対する導体パッドの位置ずれを防止することができる。また、半田バンプ等の半田体やICチップ等の電子部品の導体パッド上への実装時もしくは実装後の強度も十分に確保され、しかも実装の許容範囲が広がるので確実な電気的接続を行うことができる。
【００６０】
また、上記▲２▼の場合には、同一方向に積層された複数の片面回路基板と銅箔とを上記▲１▼の場合と同様に加熱プレスによって一体化した後に、銅箔をエッチング処理して導体回路を形成し、その導体回路形成面に対して、上記方向とは反対方向に他の複数の片面回路基板を積層して加熱プレスによって一体化される。
【００６１】
この場合には、より内側に位置する片面回路基板の導電性バンプ側の面に対して銅箔のマット面が圧着され、その銅箔をエッチング処理して形成した導体回路は、それに対して積層される他の片面回路基板の導電性バンプに接合されるべき導体パッドを少なくとも有する所望の配線パターンに形成することができる。
【００６２】
したがって、上記▲１▼の場合と同様に、基板の導電性バンプ側の面に対する導体回路のピール強度やプル強度が十分に確保され、加熱プレスによるバイアホールに対する導体パッドの位置ずれを防止することができる。
【００６３】
また、この場合には、加熱プレスを２回行う必要があるので、正確なスケールファクターを必要とするが、上記▲１▼の場合に比して、高いピール強度やプル強度を得ることができる。
【００６４】
上記導体回路を形成する銅箔のマット面に対して、スズ、亜鉛、ニッケル、チタン、クロム、リンから選ばれる少なくとも１種類の保護膜または金や白金等の貴金属からなる保護膜を被覆形成することが好ましい実施の形態である。
【００６５】
このような保護膜の膜厚は、０．０１〜３μｍの範囲が望ましい。その理由は、０．０１μｍ未満では、マット面の微細な凹凸を完全に被覆できないことがあり、３μｍを越えると、形成したマット面の凹部に保護膜が充填されて、マット処理効果が相殺されてしまうことがあるからである。特に好ましい膜厚は、０．０３〜１μｍの範囲である。また、粗化層を設けることも望ましい。
【００６６】
上記保護膜のうち、スズ、亜鉛からなる保護膜は、無電解置換めっきによって析出する薄膜層として形成でき、マット面との密着性にも優れることから、最も有利に適用することができる。
【００６７】
このような含スズめっき膜を形成するための無電解めっき浴は、ほうふっ化スズ−チオ尿素液または塩化スズ−チオ尿素液を使用し、そのめっき処理条件は、２０℃前後の室温において約５分とし、４０℃〜６０℃程度の高温において約１分とすることが望ましい。
【００６８】
このような無電解めっき処理によれば、銅パターンの表面にチオ尿素の金属錯体形成に基づく銅−スズ置換反応が起き、スズ薄膜層が形成される。銅-スズ置換反応であるため、凹凸形状を破壊することなくマット面を被覆できる。
【００６９】
また、スズ等の金属に代えて使用することができる貴金属は、金あるいは白金であることが望ましい。これらの貴金属は、銀などに比べて粗化処理液である酸や酸化剤に冒されにくく、またマット面を容易に被覆できるからである。ただし、貴金属は、コストが嵩むために、高付加価値製品にのみ使用されることが多い。このような金や白金の被膜は、スパッタ、電解あるいは無電解めっきにより形成することができる。
【００７０】
このような被覆層を設けることによって、マット面の濡れ性が均一となり、バイアホールに対応して形成された導電性バンプとの接合性が向上させるだけでなく、樹脂絶縁層を構成する芯材に含浸されている樹脂との接合性も向上させることができるため、電気的接続性と接続信頼性が大幅に改善される。
【００７１】
上記積層・加熱プレスにより形成された多層化回路基板は、最も外側の回路基板、すなわち、最上層および最下層に位置する回路基板の表面を覆ってソルダーレジスト層を設けることができる。
【００７２】
そのソルダーレジスト層は、主として熱硬化性樹脂や感光性樹脂から形成され、回路基板上のバイアホール位置に対応した個所に開口が形成され、その開口から露出する導体回路（導体パッド）上に半田バンプや、半田ボール、Ｔ形の導電性ピン等の半田体が形成される。
【００７３】
たとえば、最も外側に位置する回路基板のうち、ＬＳＩ等の半導体素子が実装される側にある最上層の回路基板については、導体パッド上にスズ／銀やスズ／鉛のような導電性ペーストを印刷することによって半田バンプを形成し、その後、リフロー処理することによって固定される。
【００７４】
また、最も外側に位置する回路基板のうち、マザーボードに接続される側にある最下層にある他の回路基板については、バイアホールの直上に位置して、たとえば、４２アロイやリン青銅等の金属材料から形成されたＴ形の導電性ピンや、たとえば、金、銀、半田等の金属材料から形成された導電性ボールを設けることができる。
【００７５】
【発明の実施の形態】
まず、本発明の実施形態に係る片面回路基板を積層してなる多層化回路基板の構成について図１及び図２を参照して説明する。
図１は、パッケージ基板を構成する多層化回路基板１００の構成を示し、図２は該多層化回路基板１００にＩＣチップ７０を取り付けた状態を示している。
【００７６】
多層化回路基板１００は、５層の片面回路基板Ａ、片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５を積層して成る。最上層の片面回路基板Ａの上面には、導体回路３６が形成されており、該導体回路３６上にＩＣチップ接続用の半田バンプ５６が配置されている。また、該導体回路３６下に、絶縁性基材１０を貫通する開口１６にバイアホール１８が形成されている。バイアホール１８の下端には、下層の片面回路基板Ｂ１の導体回路２８と接続するための半田バンプ２４が配置されている。該片面回路基板Ａと、下層の片面回路基板Ｂ１とは、接着剤層２６を介して接続されている。最下層の片面回路基板Ｂ４の半田バンプ２４には、導体回路３８が接続され、該導体回路３８には、導電性接続ピン６０が取り付けられている。なお、片面回路基板Ａの上面には、ソルダーレジスト層４０が被覆され、片面回路基板Ｂ４の下面には、ソルダーレジスト層４２が被覆されている。
【００７７】
本実施形態では、片面回路基板Ａ、片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ４のバイアホール１８の側壁に複数段のくびれ部１８ａが設けられる。これにより、絶縁性基材１０と導電性物質からなるバイアホール１８との接触面積が増えるので、密着性が向上する。本実施形態では、バイアホール１８の表層側に裾広がりとなった裾広がり部１８ａが形成されている。このため、バイアホール１８と半田バンプ２４との接触面積と増やすことで、異種金属であるバイアホール１８と導電性バンプ２４との接触抵抗を低減することができる。
【００７８】
各片面回路基板Ａ、片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ４は、１の片面回路基板に設けられた半田バンプ２４と、他方の片面回路基板の導体回路２８とを接触させることで電気接続が取られている。ここで、図１中にサークルＣで囲んだ、半田バンプ２４と接触する導体回路２８の表面を図９（Ａ）に示す。導体回路２８は、主として銅からなり、銅−スズ合金層２７を介してスズ薄膜層（被覆層）２９が設けられている。スズ薄膜層（被覆層）２９の厚みは、０．１〜１μｍが望ましく、また、銅−スズ合金層２７の厚みは、０．０１〜０．１μｍが望ましい。０．０１μｍ未満では、強度向上が望めないのに対し、０．１μｍを越えても、厚みに対する強度向上率が低下するためである。
【００７９】
導体回路２８の表層に銅−スズ合金層２７を介してスズ薄膜層（被覆層）２９を形成することで、導体回路２８を、導体回路を構成する銅等の金属層と、銅−スズ合金層２７と、スズ薄膜層（被覆層）２９との３層構造にして強度を高める。これにより、多層化回路基板の機械的強度を改善し、信頼性を向上させることが可能になる。
【００８０】
また、スズ薄膜層２９によって、半田バンプ２４と接触する導体回路２８が完全に保護され、変質、変形を防止し得るので、導体回路２８の強度が低下することがない。更に、半田バンプ２４と導体回路２８間で発生する局部電池溶解を防止し得る。そのために、半田バンプ（半田）と接合する部分の溶解することがなくなり、導体回路２８に窪みや空隙などが形成されない。これにより、半田バンプ２４と導体回路２８との間の接続信頼性が低下することなく確保される。
【００８１】
さらに、スズ薄膜層２９によって、半田バンプ（半田）が拡散することがなくなる。局部電池溶解などの化学的な反応が防止されることと被覆金属（スズ薄膜層２９）自体が導体回路の変形を防止し得るので、導体回路の伸縮運動が小さくなって、半田バンプ（半田）が流動することが無くなり、半田バンプ２４間の短絡を防ぐことができる。
【００８２】
銅−スズ合金層２７は、被覆層（スズ薄膜層２９）を形成する金属（スズ）の比率が３５〜７０％で、導体回路２８を形成する金属（銅）が残り６５％〜３０％であることが望ましい。これにより、導体回路２８を構成する銅等の金属層と、銅−スズ合金層２７と、被覆層（スズ薄膜層２９）との３層構造にして強度を高めることができるからである。
【００８３】
なお、導体回路２８は、主として銅で形成され、被覆層２９は、Ｓｎ、Ｎｉのいずれかで形成されることが望ましい。被覆層２９を構成するＳｎ、Ｎｉは、導体回路２８を構成する銅との間で合金層（銅−スズ合金層、銅−ニッケル合金層）を形成し、これにより、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高めることができるからである。なお、貴金属層（Ａｕ、Ａｇ、Ｐｄ、Ｐｔ）も、導体回路を構成する銅との間で合金層を形成し、これにより、３層構造にして強度を高めることができ、また、表面の貴金属層（被覆層）がバンプ金属に対して耐食性を有するため、高い信頼性を得ることができる。
【００８４】
導体回路２８の表面は、平均粗度（Ｒａ）０．５〜５μｍで形成されている。当該範囲の粗度に形成することで、半田バンプ２４との接合面積が大きくなり、接合強度が増す。そのためより強固になった多層化回路基板を得ることができる。
【００８５】
以下、本発明にかかる多層化回路基板を製造する方法の一例について、添付図面を参照にして具体的に説明する。
（１） 本発明にかかる多層化回路基板を製造するに当たって、それを構成する基本単位としての片面回路基板は、絶縁性基材１０の片面に銅箔１２が貼付けられたものを出発材料として用いる（図３（Ａ）参照）。
【００８６】
この絶縁性基材１０は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００８７】
上記絶縁性基材１０の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、６００μｍを超える厚さでは微細なバイアホールの形成および導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００８８】
また銅箔１２の厚さは、５〜１８μｍが望ましい。その理由は、後述するようなレーザ加工を用いて、絶縁性基材にバイアホール形成用の開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、微細な線幅の導体回路パターンを形成し難いからである。
【００８９】
上記絶縁性基材１０および銅箔１２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。その理由は、銅箔１２がエッチングされた後の取扱中に、配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
【００９０】
（２） 次に、絶縁性基材１０の銅箔１２が貼付けられた表面と反対側の表面に、透明な保護フィルム１４を貼付ける（図３（Ｂ））。
この保護フィルム１４は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなポリエチレンテレフタレート（ＰＥＴ）フィルムが使用される。
【００９１】
（３） 次いで、絶縁性基材１０上に貼付けられたＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルム１４を貫通して、絶縁性基材１０の表面から銅箔１２（あるいは導体回路パターン）に達する開口１６を形成する（図３(Ｃ)参照）。
【００９２】
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。このような加工条件のもとで形成され得るバイアホール形成用開口１６の口径は、５０〜２５０μｍであることが望ましい。ここで、炭酸ガスレーザの入射波と反射波とを干渉させることで、開口１６の側壁にくびれ部１６ｂを形成する。また、炭酸ガスレーザの入射波により、表面側に裾広がり部１６ａを形成する。これにより、図１を参照して上述したバイアホール１８のくびれ部１８ｂ及び裾広がり部１８ａを形成できるようにする。
なお、上記保護フィルム１４は、後述するような半田バンプを導電性ペーストの印刷によって形成する場合には、その印刷用マスクとして使用され得る。
【００９３】
（４） 前記（３）の工程で形成された開口１６の側面および底面に残留する樹脂残滓を除去するために、デスミア処理を行う。
このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われることが望ましい。
【００９４】
（５） 次に、デスミア処理した基板の銅箔面に対して、めっき保護フィルムとしてのPETフィルム１５を貼付する（図３（Ｄ））。その後、銅箔１２をめっきリードとする電解銅めっき処理を施して、開口１６内に電解銅めっき１７を充填して、充填バイアホール１８を形成する（図４（Ａ）参照）。この際に、開口１６の側壁にくびれ部１６ｂに対応するくびれ部１８ａを、また、開口１６の裾広がり部１６ａに対応する裾広がり部１８ａを形成する。
なお、電解銅めっき処理の後、基板に貼付したＰＥＴフィルム１４を剥離させ、開口１６の上部に盛り上がった電解銅めっき１７を、ベルトサンダー研磨やバフ研磨等によって除去して平坦化してもよい（図４（Ｂ））。
【００９５】
（６） 上記（５）の電解銅めっき処理を施した後、銅めっき１７をめっきリードとする電解半田（Ｓｎ／Ｐｂ）めっき処理を施して、電解半田めっきからなる突起状導体、すなわち、半田バンプ２４を電解銅めっき表面から僅かに突出するように形成する（図４（Ｃ）参照）。
【００９６】
（７） 次いで、絶縁性基材１０の半田バンプ２４を含んだ表面に樹脂接着剤を塗布して接着剤層２６を形成した後、絶縁性基材１０の銅箔１２上に貼付したＰＥＴフィルム１５を剥離させる（図４（Ｄ）参照）。
【００９７】
このような樹脂接着剤は、例えば、絶縁性基材１０の半田バンプ２４を含んだ表面全体または半田バンプ２４を含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【００９８】
前記接着剤層２６は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【００９９】
上記（１）〜（７）の工程にしたがって作製された片面回路基板Ａは、絶縁性基材１０の一方の表面に導体層としての銅箔１２を有し、他方の表面から銅箔に達する開口に充填バイアホール１８を有するとともに、その充填バイアホール上に半田めっきからなる半田バンプ２４を有し、さらに半田バンプ２４を含んだ絶縁性基材１０の表面に接着剤層２６を有して形成され、本実施形態に係る多層化回路基板を作製する際に、最上層に位置して積層される回路基板となる。
【０１００】
次に、上記片面回路基板Ａの下層に積層される他の片面回路基板Ｂを作製する。
（８） まず、上記（１）〜（６）の工程と同様に処理した後（図５（Ａ）〜（Ｇ）参照）、絶縁性基材１０の半田バンプ２４形成面に、エッチング保護フィルム２５を貼付け（図６（Ａ））、銅箔１２を所定の回路パターンのマスクで披覆した後、エッチング処理を施して、導体回路２８（バイアホールランドを含む）を形成する（図６(Ｂ)参照）。
【０１０１】
この処理工程においては、先ず、銅箔１２の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、バイアホールランドを含んだ導体回路パターン２８を形成する。
このエッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【０１０２】
上記銅箔１２をエッチングして導体回路２８を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くしてもよい。
導体回路の一部としてのバイアホールランドは、その内径がバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【０１０３】
（９） 上記（８）で形成した導体回路２８の表面に対して、無電解めっき処理によって、銅−スズ合金層２７及びスズ薄膜層２９を形成する（図６（Ｃ））。図６（Ｃ）中のサークルＣ部分を拡大して図９（Ｂ）に示す。
このような含スズめっき膜を形成するための無電解めっき浴は、ほうふっ化スズ−チオ尿素液または塩化スズ−チオ尿素液を使用し、そのめっき処理条件は、２０℃前後の室温において約５分とし、５０℃〜６０℃程度の高温において約１分とすることが望ましい。
【０１０４】
このような無電解めっき処理によれば、銅パターンの表面にチオ尿素の金属錯体形成に基づく銅−スズ置換反応が起き、厚さ０．０１〜１μｍのスズ薄膜層が形成される。
【０１０５】
スズ薄膜層２９の形成方法としては置換めっき以外にも、スパッタ、化学蒸着、物理蒸着、無電解めっきのいずれかで形成することができる。厚みは、０．０１〜３μｍの間で形成するのが望ましい。厚みが０．０１μｍ未満では、導体層を完全に被覆することができないし、厚みが３μｍを超えたものでは、それ以下のものと効果が変わらないからである。より望ましい厚みとしては、０．１〜２μｍの間で形成されることが望ましい。局所的な厚みのバラツキを生じたとしても問題が起き難く、また、形成する導体層の種類による影響を受けにくいからである。
また、スズ層に代えて、ニッケル、更には、亜鉛、リンから選ばれる少なくとも１種類からなる保護膜または金や白金等の貴金属からなる保護膜で被覆するのができる。
【０１０６】
なお、上記(７)の工程で形成した導体回路２８の表面に対して必要に応じて粗化処理を施し、その粗化層上に上記（８）の工程で形成したスズ層を形成することもできる。
導体回路の導体層は、平均粗度（Ｒａ）０．５〜５μｍで形成することが望ましい。当該範囲の粗度に形成することで、半田バンプ２４との接合面積が大きくなり、接合強度が増す。そのためより強固になった多層化回路基板を得ることができる。
０．５μｍ未満では接合面積が変わらないであり、５μｍを越えると被覆層を形成させると厚みに関わらず、強度が増すことがない。
【０１０７】
上記粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【０１０８】
上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路パターンを溶解させることができ、反応は、次のように進行するものと推定される。
Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ2 ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ2Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【０１０９】
上式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明において使用される第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
このようなエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体 １０重量部、グリコール酸 ７重量部、塩化カリウム ５重量部を混合した水溶液から形成される。
【０１１０】
（１０） 次いで、半田バンプ２４を含んだ絶縁性基材１０の表面から保護フィルム２５を剥離させた後、その絶縁性基材１０の表面に樹脂接着剤２６を塗布する（図６（Ｄ）参照）。
【０１１１】
このような樹脂接着剤は、例えば、絶縁性基材１０の半田バンプ２４を含んだ表面全体または半田バンプ２４を含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【０１１２】
前記接着剤層２６は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【０１１３】
上記（８）〜（１０）の工程にしたがって作製された片面回路基板Ｂ１は、絶縁性基材１０の一方の表面に導体回路を有し、他方の表面には半田めっきからなる半田バンプ２４を有し、さらに半田バンプ２４を含んだ絶縁性基材１０の表面に接着剤層２６を有して形成される。
【０１１４】
（１１） 上記片面回路基板Ｂの複数枚、例えばB1、B２、B３、B４の4枚を上記片面回路基板Ａの半田バンプ側の表面に対して同一方向に積層すると共に、最下層に位置する片面回路基板Ｂ４の半田バンプ側の表面に対して、表面粗さが μｍのマット面を有する厚さが５〜１８μｍの銅箔３０を、そのマット面を対向させた状態で積層し（図７（Ａ））、加熱温度８０〜２００℃、加圧力１〜２０Ｐａの条件のもとで、一回の加熱プレスによって、片面回路基板Ａと、複数枚の片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ4と、銅箔３０とを一体化する（図７（Ｂ））。
この場合には、最下層に位置する片面回路基板Ｂ４の半田バンプ側の表面には、接着剤層２６に代えて、半硬化状態を保持された他の樹脂接着剤層３２が形成され、この樹脂接着剤層３２を介して銅箔３０が加熱プレスされることが望ましい。なお、銅箔３０には、スズ薄膜層が設けられているのが望ましい。
【０１１５】
このような加熱プレスは、適切な温度および加圧力のもとで行なわれ、より好ましくは、減圧下において行なわれ、未硬化状態の樹脂接着剤層２６および樹脂接着剤層３２を硬化することによって、片面回路基板Ａと片面回路基板Ｂとの間が接着されると共に、最下層の片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ4と銅箔３０とが接着される。
その際、銅箔３０は硬化した接着剤層３２を介して片面回路基板Ｂ４の絶縁性基材１０に接着されると共に、銅箔３０と半田バンプ２４とが電気的に接続される。
【０１１６】
（１２） 上記（１１）において一体化された回路基板の最上層の銅箔１２と最下層の銅箔３０を、エッチング処理することによって、多層化回路基板の上層および下層に導体回路３６および導体回路３８（共にバイアホールランドを含む）を形成する（図７(Ｃ)参照）。
【０１１７】
この処理工程においては、先ず、銅箔１２および銅箔３０の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、バイアホールランドを含んだ導体回路３６および導体回路３８を形成する。
【０１１８】
（１３） 次に、最も外側の回路基板AおよびB４の表面にソルダーレジスト層４０および４２をそれぞれ形成する（図８（Ａ））。この場合、回路基板AおよびB４の外表面全体にソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路３６および３８のうち、バイアホール直上の半田パッド部分を露出させた開口４４および４６をそれぞれ形成する。
【０１１９】
（１４） 上記(12)の処理で得られたソルダーレジスト層４０および４２の開口４４および４６からバイアホール直上に露出した半田パッド部分に、導電性バンプ、導電性ボールあるいは導電性ピンを配設する前に、各半田パッド部上に「ニッケル−金」からなる金属層を形成する（図８（Ｂ））。
このニッケル層５２の厚みは１〜７μｍが望ましく、金層５４の厚みは０．０１〜０．０６μｍが望ましい。この理由は、ニッケル層５２は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金層５４は、厚すぎるとコスト増になり、薄すぎると半田体との密着効果が低下するからである。
【０１２０】
（１５） 上記半田パッド部上に設けたニッケル−金からなる金属層上に、半田体を供給し、この半田体の溶融・固化によって導電性バンプ５６を形成し、あるいは導電性ボールまたは導電性ピン６０を半田パッド部に半田体５８を介して接合して、多層化回路基板１００が形成される（図１）。
上記半田体の供給方法としては、半田転写法や印刷法を用いることができる。
【０１２１】
ここで、半田転写法は、プリプレグに半田箔を貼合し、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
【０１２２】
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク） を基板に載置し、半田ペーストを印刷して加熱処理する方法である。半田としては、スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビスマスなどが使用できる。
【０１２３】
すなわち、ソルダーレジスト層４０、４２の開口４４、４６から露出するそれぞれの半田パッド上に適切な半田体を供給して導電性バンプ５６を形成したり、導電性ボールまたは導電性接続ピンを接続するように構成する。
【０１２４】
なお、導電性バンプ５６を形成する半田材料としては、融点が比較的に低いスズ／鉛半田（融点１８３℃）やスズ／銀半田（融点２２０℃）を用い、導電性ボールや導電性接続ピン６０を接続する半田材料としては、融点が２３０℃〜２７０℃と比較的融点の高いスズ／アンチモン半田、スズ／銀半田、スズ／銀／銅半田を用いることが好ましい。
【０１２５】
その後、図２に示すように、導電性バンプ５６へパッド７２が対応するようにＩＣチップ７０を載置し、リフローを行うことでＩＣチップ７０を実装する。
【０１２６】
上記（１）〜（１５）の工程にしたがう実施形態によれば、本発明にかかる多層化回路基板１００は、片面回路基板Ａと複数枚の片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ4とを同一方向に積層すると共に、最下層に位置する片面回路基板Ｂ４の半田バンプ側の表面に対して、マット処理された面を有する銅箔３０を、そのマット面を対向配置させた状態で配置させて、１回の加熱プレスによって、片面回路基板同士を接着すると共に銅箔３０を最下層の片面回路基板Ｂ４に圧着して多層化した後、最上層の片面回路基板Ａおよび最下層の片面回路基板Ｂ４にそれぞれ導体回路３６および３８を形成した。このような実施形態の他に、以下の▲１▼〜▲４▼に記載したような改変例を採用することもできる。
【０１２７】
▲１▼ 第１改変例
同一材料で形成された５枚の片面回路基板Ｂ１〜B５を、同一方向に向けて順次積層すると共に、最下層に位置する片面回路基板Ｂ５の半田バンプ側の表面に対して、マット面を有する銅箔３０を対向配置させた状態で（図１０（Ａ））、１回の真空加熱プレスにより片面回路基板同士を接着すると共に銅箔３０を最下層の片面回路基板Ｂ５に圧着して多層化する。そのような多層化の後、最上層の片面回路基板B１にエッチング保護フィルムを貼付した状態で、エッチング処理を施して、最下層の片面回路基板Ｂ５に圧着された銅箔３０を選択的にエッチングして所定パターンを有する導体回路３８を形成する（図１０（Ｂ））。
【０１２８】
▲２▼ 第２改変例
図１１（Ａ）示すように、片面回路基板Aの半田バンプ側の表面に塗布すべき接着剤層２６に代えて、銅箔接着用の樹脂接着剤３２を塗布し、半硬化状態を保持した片面回路基板に対して、マット面を有する銅箔３０を対向配置させる。その後、加熱プレスによって、片面回路基板Aに銅箔３０を圧着する（図１１（Ｂ）参照）。最後に、エッチング処理を施して、片面回路基板Aの表裏両面にそれぞれ所定パターンを有する導体回路６２および６４を形成して、導体回路６２，６４の表面にスズ薄膜層２９を被覆し、両面回路基板Cを形成する（図１１（Ｃ）参照）。その後、４枚の片面回路基板Ｂ１〜B４を、同一方向に向けて順次積層すると共に、最下層に位置する片面回路基板Ｂ４の半田バンプ２４側の表面に対して、両面回路基板Cをそのマット面を外側に向けた状態で配置し（図１１（Ｄ））、真空加熱プレスによって４枚の片面回路基板Ｂ１〜B４と1枚の両面回路基板Cとを一体化する（図１１（Ｅ））。
【０１２９】
▲３▼ 第３改変例
片面回路基板Bの半田バンプ側の表面に対して、マット面を有する銅箔３０を対向配置させる（図１２（Ａ））。銅箔３０には、予めスズ薄膜層を設けるのが望ましい。そして、加熱プレスによって、片面回路基板Bに銅箔３０を圧着する（図１２（Ｂ））。最後に、片面回路基板Bの導体回路形成面にエッチング保護フィルムを貼付した状態で、エッチング処理を施して、片面回路基板Bの裏面に所定パターンを有する導体回路６４を形成して、両面回路基板Cを形成する（図１２（Ｃ））。その後、４枚の片面回路基板Ｂ１〜B４を、同一方向に向けて順次積層すると共に、最下層の片面回路基板B４の半田バンプ２４側の表面に対して、両面回路基板Cをそのマット面を外側に向けた状態で積層し（図１２（Ｄ））、真空加熱プレスによって、４枚の片面回路基板Ｂ１〜B４と両面回路基板Cとを一体化する（図１２（Ｅ））。
【０１３０】
▲４▼ 第４改変例
上記▲２▼の実施形態と同様な方法で、両面回路基板Cを形成する（図１３（Ａ））。その後、図１３（Ｂ）に示すように、両面回路基板Cの表裏面の導体回路６２および６４のそれぞれに対して、片面回路基板Ｂ１およびB２の半田バンプ２４側の面をそれぞれ対向させる共に、それら片面回路基板B１およびB２の導体回路側の面に対して、片面回路基板A１およびA2の半田バンプ２４側の面をそれぞれ対向させた状態で順次積層し、それらの積層体を真空加熱プレスにより一体化する（図１３（Ｃ））。
【０１３１】
このような多層化の後、エッチング処理を施して、図１３（Ｄ）に示すように、最上層および最下層の片面回路基板A１およびA2の銅箔１２面をエッチング処理して、所定パターンを有する導体回路３６および３８をそれぞれ形成する。
【０１３２】
上述した実施の形態では、５枚の片面回路基板とマット面を有する銅箔とを積層一体化し、または４枚の片面回路基板と1枚の両面回路基板とを積層一体化して、５層に多層化したが、４層以下でも、６層以上でも必要に応じた多層化が可能である。
【０１３３】
【実施例】
（実施例１）
（１） まず、多層化回路基板を構成する片面回路基板を製作する。この回路基板は、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる。
【０１３４】
この絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは１２μｍであり、この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、かつフィルム自体の厚みが１２μｍであるようなＰＥＴフィルム１４をラミネートする。
【０１３５】
（２） ついで、ＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルム１４および絶縁性基材１０を貫通して銅箔１２に至るバイアホール形成用開口１６を形成し、さらにその開口１６内を酸素プラズマ放電によってデスミア処理した。
【０１３６】
この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、全体として厚さ２２μｍのＰＥＴフィルムを樹脂面にラミネートした、基材厚７５μｍのガラス布エポキシ樹脂基材に、マスクイメージ法でＰＥＴフィルム側からレーザビーム照射して１００穴／秒のスピードで、１５０μｍφのバイアホール形成用の開口を形成した。ここで、炭酸ガスレーザの入射波と反射波とを干渉させることで、開口１６の側壁にくびれ部１６ｂを形成する。また、炭酸ガスレーザの入射波により、表面側に裾広がり部１６ａを形成する。
【０１３７】
（３） デスミア処理を終えた絶縁性基材１０の銅箔貼付面にＰＥＴフィルム１５を貼り付け、以下のような条件で、銅箔１２をめっきリードとする電解銅めっき処理を施して、開口１６内に電解銅めっき１７を充填してバイアホール１８を形成した。この際に、開口１６の側壁にくびれ部１６ｂに対応するくびれ部１８ａを、また、開口１６の裾広がり部１６ａに対応する裾広がり部１８ａを形成する。その際、電解銅めっきは開口１６の上部にわずかに露出したので、サンダーベルト研磨およびバフ研磨によって露出部分を除去して平坦化した。
【０１３８】
〔電解銅めっき水溶液〕
硫酸 ：１８０ ｇ／ｌ
硫酸銅 ：８０ ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
：１ ml／ｌ
〔電解めっき条件〕
電流密度 ：２ Ａ／ｄｍ2
時間 ：３０ 分
温度 ：２５ ℃
【０１３９】
（４） さらに、以下のような条件で、電解半田めっき処理を施して、開口１６に充填された銅めっき１７上に半田めっき層を形成して、絶縁性基材１０の表面から μｍ突出する半田バンプ２４を形成する。
〔電解半田めっき溶液〕
Ｓｎ（ＢＦ4）2 ：２５ｇ／ｌ
Ｐｂ（ＢＦ4）2 ：１２ｇ／ｌ
添加剤 ：５ｍｌ／ｌ
（電解半田めっき条件）
温度 ：２０℃
電流密度 ：０．４Ａ／ｄｍ2
【０１４０】
（５） 次に、上記（３）で絶縁性基材１０に貼付したＰＥＴフィルム１５を剥離させた後、絶縁性基材１０の半田バンプ２４側の全面にエポキシ樹脂接着剤を塗布し、プレキュアして、多層化のための接着剤層２６を形成した。
上記（１）〜（５）にしたがって作製した片面回路基板Ａは、多層化の際に、最も上層に配置されるべき回路基板である。
【０１４１】
（６） 上記（１）〜（４）の工程と同様の処理をした後（図５（Ａ）〜（Ｇ）参照）、絶縁性基材１０の銅箔貼付面からＰＥＴフィルム１５を剥離させ、絶縁性基材１０の半田バンプ側の表面にエッチング保護フィルム２５を貼付した状態で、銅箔１２に適切なエッチング処理を施し、所定パターンを有する導体回路２８を形成した（図６（Ｂ）参照）。
【０１４２】
（７） 次いで、上記（６）で得た導体回路２８の表面を粗化処理した後に、無電解めっき浴として、ほうふっ化スズ−チオ尿素液を用い、２０℃前後で約５分のめっき条件にて、無電解めっき処理を施して、厚さ０．０１μｍの銅−スズ合金層２７、及び、厚さ０．１μｍのスズ薄膜層２９を形成した（図６（Ｃ）及び図９（Ｂ））。
【０１４３】
（８） 上記（６）で絶縁性基材１０に貼付したエッチング保護フィルム２５を剥離させた後、絶縁性基材１０の半田バンプ２４側の全面にエポキシ樹脂接着剤を塗布し、プレキュアして、各回路基板を接着して多層化するための接着剤層２６を形成した（図６（Ｄ）参照）。
上記（６）〜（８）にしたがって作製された片面回路基板Ｂは、上記片面回路基板Ａの半田バンプ側の面に積層されるべき回路基板であり、この実施例においては、３枚の片面回路基板Ｂを作製した。
【０１４４】
（９） さらに、これら３枚の片面回路基板Ｂの下方に位置して、最も下方に積層される回路基板として、上記（６）の工程と同様の処理をした後、上記（７）のような接着剤に代えて、後述するようなマット面を有する銅箔３０を絶縁性基材１０上に効果的に接着するためのエポキシ樹脂接着剤を塗布し、１００℃で３０分間の乾燥を行って厚さ２０μｍの樹脂接着剤層３２を形成して、他の１枚の片面回路基板Ｂを作製した。
【０１４５】
（１０） 上記（１）〜（５）にしたがって作製した片面回路基板Ａと、上記（６）〜（８）にしたがって作製した３枚の片面回路基板Ｂ１〜Ｂ３と、上記（９）にしたがって作製した１枚の片面回路基板Ｂ４とを、同一方向に、しかも所定位置に順次積層した後、最も下方に位置する片面回路基板Ｂ４の半田バンプ側の面に対して、片面がマット処理されて、その表面粗度が３μｍであり、厚さが１２μｍの銅箔３０を、そのマット面を対向させた状態で、加熱温度１８０℃、加熱時間６０分、圧力５ＭＰａ、真空度２．５×１０3Ｐａの条件のもとで、一括して加熱プレスすることによって、各片面回路基板間を接着すると共に、銅箔３０を片面回路基板Ｂ４の半田バンプ側の面に接着して多層化した。
【０１４６】
（１１） その後、多層化された基板の最上層および最下層に位置する片面回路基板Ａおよび片面回路基板Ｂ４上の銅箔１２および３０に、適切なエッチング処理により導体回路３６および３８（バイアホールランドを含む）を形成して、全層がＩＶＨ構造を有する多層化回路基板１００を作製した。
【０１４７】
（１２） 上記（１）〜（１１）の工程にしたがって作製した多層化回路基板１００の最上層および最下層に位置する回路基板ＡおよびＢ４の表面に、ソルダーレジスト層４０および４２を形成する前に、必要に応じて、銅−ニッケル−リンからなる粗化層を設ける。
【０１４８】
（１３） 一方、ＤＭＤＧに溶解させた６０重量％のクレゾールノポラック型エポキシ樹脂（日本化薬製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）を４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート１００１）１４.１２１重量部、イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）１.６重量部、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ６０４）１.５重量部、同じく多価アクリルモノマー（共栄社化学製、ＤＰＥ６Ａ）３０重量部、アクリル酸エステル重合物からなるレベリング剤（共栄社製、ポリフローＮｏ.７５）0.３６重量部を混合し、この混合物に対して光開始剤としてのペンゾフェノン（関東化学製）２０重量部、光増感剤としてのＥＡＢ（保土ヶ谷化学製）0.２重量部を加え、さらにＤＭＤＧ（ジエチレングリコールジメチルエーテル）１０重量部を加えて、粘度を２５℃で１.４±0.３Ｐａ・Ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、ＤＶＬ‐Ｂ型）で６０ｒｐｍの場合はローターＮｏ.４、６ｒｐｍの場合はローターＮｏ.３によった。
【０１４９】
（１４） 上記（１１）で得られた多層化回路基板の最上層および最下層の回路基板の表面に、前記（１３）で得られたソルダーレジスト組成物を２０μｍの厚さで塗布した。次いで、７０℃で２０分間、１００℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、DMTG現像処理した。さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分に対応した開口４４および４６を有する（開口径２００μｍ）ソルダーレジスト層４０および４２（厚み２０μｍ）を形成した。
【０１５０】
（１５） 次に、ソルダーレジスト層４０および４２を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層５２を形成した。
【０１５１】
さらに、その基板を、シアン化金力リウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層５４を形成し、ニッケルめっき層５２と金めっき層５４とからなる被覆金属層を形成した。
【０１５２】
（１６） そして、最上層の片面回路基板Ａを覆うソルダーレジスト層４０の開口４４から露出する半田パッドに対して、融点が約１８３℃のスズ／鉛半田からなる半田ペーストを印刷して１８３℃でリフローすることにより、半田バンプ５６を形成し、最下層の片面回路基板Ｂ４を覆うソルダーレジスト層４２の開口４６から露出する半田パッドに対して、融点が約２３０℃のスズ／アンチモン半田を供給して２３０℃近傍の雰囲気内でリフローすることによって、導電性接続ピン（または半田ボール）６０を接続させて、多層化回路基板１００を製作した。
【０１５３】
蛍光Ｘ線で多層化回路基板の合金層のＳｎの含有率を測定し、その都度引張強度を測定した結果の含有率−引張強度のグラフを図１４に示す。引張強度が０．８Kg／cmを越えると、接合強度的に問題が無く、信頼性試験を行っても、バンプ金属が流動していないことが確認されている。
この結果から、合金層は、被覆層を形成する金属の比率が２５〜８０％で、導体回路を形成する金属が残であることが望ましい。更に望ましいのは、３５〜７０％である。その他の合金層でもほぼ同じ結果が得られた。
【０１５４】
【発明の効果】
以上のように、本発明によれば、導体回路の表層に合金層を介して被覆層を形成することで、導体回路を、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高める。これにより、多層化回路基板の機械的強度を改善し、信頼性を向上させることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る多層化回路基板の断面図である。
【図２】本発明の第１実施形態に係る多層化回路基板の断面図である。
【図３】図１に示す多層化回路基板を構成する片面回路基板の製造工程図である。
【図４】図１に示す多層化回路基板を構成する片面回路基板の製造工程図である。
【図５】図１に示す多層化回路基板を構成する片面回路基板の製造工程図である。
【図６】図１に示す多層化回路基板を構成する片面回路基板の製造工程図である。
【図７】図１に示す多層化回路基板の製造工程図である。
【図８】図１に示す多層化回路基板の製造工程図である。
【図９】（Ａ）は、図１中にＣで示す多層化回路基板の導体回路表面の拡大図であり、（Ｂ）は、図６（Ｃ）中にＣで示す片面回路基板の導体回路表面の拡大図である。
【図１０】第１実施形態の第１改変例に係る多層化回路基板の製造工程図である。
【図１１】第１実施形態の第２改変例に係る多層化回路基板の製造工程図である。
【図１２】第１実施形態の第３改変例に係る多層化回路基板の製造工程図である。
【図１３】第１実施形態の第４改変例に係る多層化回路基板の製造工程図である。
【図１４】第１実施形態に係る多層化回路基板の含有率−引張強度のグラフである。
【図１５】従来技術の問題点を示す説明図である。
【符号の説明】
１０ 絶縁性基材
１２ 銅箔
１６ 開口
１７ 銅めっき
１８ バイアホール
１８ａ 裾広がり部
１８ｂ くびれ部
２４ 半田バンプ
２６ 接着剤層
２８ 導体回路
２７ 銅−スズ合金層
２９ スズ薄膜層
３０ 銅箔
３２ 接着剤層
３６、３８ 導体回路
４０、４２ ソルダーレジスト層
４４，４６ 開口
５２ ニッケル層
５４ 金層
５６ 半田バンプ
６０ 導電性接続ピン
Ａ１ 片面回路基板
Ｂ１、Ｂ２、Ｂ３、Ｂ４ 片面回路基板
Ｃ 片面回路基板
【発明の属する技術分野】
この発明は、多層化回路基板およびその製造方法に関し、特に、インターステシヤルバイアホール（ＩＶＨ）構造を有する多層化回路基板およびその製造方法に関する。
【０００２】
【従来の技術】
従来の多層化回路基板は、銅張積層板とプリプレグを交互に積み重ねて一体化してなる積層体によって構成され、その積層体の表面には表層配線パターンを有し、層間絶縁層間には内層配線パターンを有している。これらの配線パターンは、積層体の厚さ方向に穿孔形成したスルーホールを介して、内層配線パターン相互間あるいは内層配線パターンと表層配線パターンとの間で電気的に接続されている。
【０００３】
従来技術としては、特開平６−２８３８６６号、特開平１０−１３０２８号などがある。特開平６−２８３８６６号には、低線膨張性ポリイミド樹脂層の片面に回路を設けて、貫通孔に金属物質を充填させているプリント配線板が開示されている。特開平１０−１３０２８号には、絶縁性硬質基板に導電性ペーストが充填されたバイアホールの形成された回路基板について開示されている。それらの従来技術の多層プリント配線板は、絶縁性樹脂基材の一面に導体回路を形成し、その絶縁性樹脂基材の他方の表面から導体回路に達する通孔に導電性物質を充填してバイアホールを形成してなる片面回路基板を複数枚積層し、または、そのような片面回路基板の複数枚と両面回路基板とを積層して、加熱プレスによって一体化する方法で製造される。
【０００４】
ところが、上述した全ての積層板を貫通するスルーホール構造の多層化回路基板は、スルーホールを形成するための領域を確保する必要があるために、部品実装の高密度化が困難であり、携帯用電子機器の超小型化や狭ピッチパッケージおよびＭＣＭの実用化の要請に十分に対処できないという欠点があった。
【０００５】
そのため、最近では、上述のようなスルーホール構造の多層プリント基板に代えて、高密度化に対応し易い全層インターステシヤルバイアホール（ＩＶＨ）構造を有する多層プリント基板が注目されている。
【０００６】
この全層ＩＶＨ構造を有する多層プリント基板は、積層体を構成する各層間絶縁層に、導体層間を電気的に接続するバイアホールが設けられている構造のプリント基板である。即ち、この基板は、内層配線パターン相互間あるいは内層配線パターンと表層配線パターン間が、基板を貫通しないバイアホール（べリードバイアホールあるいはブラインドバイアホール）によって電気的に接続されてなる。
【０００７】
それ故に、ＩＶＨ構造の多層プリント基板は、スルーホールを形成するための領域を特別に設ける必要がなく、任意の層間を微細なバイアホールで自由に接続できるため、電子機器の小型化、高密度化、信号の高速伝搬を容易に実現することができる。
【０００８】
こうしたＩＶＨ構造の多層プリント基板は片面回路基板を積層して成る。片面回路基板は、たとえば、絶縁性基材の一方の面に導体回路を形成し、該絶縁性基材に導体回路へ至るバイアホール形成用開口を穿設し、そのバイアホール形成用開口内に銅めっき等の導電物質を充填してバイアホールを形成し、該バイアホール上に半田等からなる導電性バンプを配設してなる。
【０００９】
片面回路基板の積層は、片面回路基板間に接着剤を塗布して貼り付けることにより行う。ここで、片面回路基板間の電気接続は、１の片面回路基板の導電性バンプを、他の片面回路基板の導体回路に当接させることにより行う。ここで、導電性バンプとしては、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｓｂなどの半田やスズなどの２５０℃以下で溶融する低融点金属が形成されている。それらの低融点金属によって、片面回路基板を積層して多層化回路基板を製造したとき、電気的な接続を得ると共に機械的な接続をより確実に行わしめている。
【００１０】
【発明が解決しようとする課題】
しかしながら、片面回路基板を積層してなる多層化回路基板は、厚みを薄くするという要求を満たすために片面回路基板を構成する絶縁性基材の厚みを薄くすることを検討した。基材を薄くすると、機械的強度が低下し、製造工程及び製造後、例えば、めっき後の乾燥工程やプレス工程など主に熱を加える工程で応力が加わると断線が生じ易いという問題点があった。
【００１１】
更に、上記多層化回路基板は、電気的な信頼性も低かった。この原因を本発明者が研究したところ、上記導電性バンプと接続している部分で導体回路に空隙が形成され、その空隙によって、電気接の信頼性が低下してしまうことが判明した。これは、導電回路側の金属が、半田からなる導電性バンプ側へ局部電池溶解し、流出してしまうためと考えられる。即ち、図１５（Ａ）に示すような、表面に導体回路１２８の形成された絶縁性基材１１０の開口１１６に、銅めっき１１７を充填してなるバイアホール１１８を、半田から成る導電性バンプ１２４を介して導体回路１３２に接続すると、図１５（Ｂ）に示すように導体回路１３２側に導電性バンプ１２４が流出していた。
【００１２】
また、導電性バンプを形成する金属が、拡散してしまうことがあった。そのために、積層した際のバンプ金属層の薄くなってしまい、接合強度が低下する。もしくは、導電性バンプ金属を介して隣合う回路と短絡を引き起こしてしまうこともあることが明らかになった。特に、この傾向は、ヒートサイクル条件や高温高湿条件などの信頼性試験において顕著に現れる。
【００１３】
本願発明の目的は、片面回路基板の機械的強度を改善し、信頼性に優れる多層化回路基板及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本願発明の請求項１に係る発明では、絶縁性基材と、その一方の面に形成された導体回路と、前記絶縁性基材の他方の面から前記導体回路に達し、側壁にレーザの入射光と反射光とを干渉させることで形成された複数段のくびれ形状を有する開口内に充填された導電性物質を含んでなるバイアホールと、該バイアホール上に形成された導電性バンプとを備える片面回路基板を積層してなる多層化回路基板であって、
１の片面回路基板の前記導電性バンプと他の片面回路基板の前記導体回路とを接触させることで片面回路基板の相互接続を行う多層化回路基板において、
前記導体回路の表層には、合金層を介して被覆層が形成され、
前記合金層は、被覆層を形成する金属の比率が２５〜８０％で、前記導体回路を形成する金属が残比率であることを技術的特徴とする。
【００１５】
請求項１の多層化回路基板では、導体回路の表層に合金層を介して被覆層を形成することで、導体回路を、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高める。これにより、多層化回路基板の機械的強度を改善し、信頼性を向上させることが可能になる。
【００１６】
また、合金層及び被覆層によって、導電性バンプと接触する導体回路が完全に保護され、変質、変形を防止し得るので、導体回路の強度が低下しない。更に、導電性バンプと導体回路間で発生する局部電池溶解を防止し得る。そのために、導電性バンプ金属と接合する部分の溶解することがなくなり、窪みや空隙などが形成されない。これにより、導電性バンプと導体回路との間の接続信頼性が低下することなく確保される。
【００１７】
さらに、被覆層によって、導電性バンプ金属が拡散することがなくなる。局部電池溶解などの化学的な反応が防止されることと被覆金属自体が導体層の変形を防止し得るので、導体層の伸縮運動が小さくなって、バンプ金属が流動することが無くなり、導電性バンプ間の短絡を防ぐことができる。
【００１８】
合金層は、被覆層を形成する金属の比率が２５〜８０％で、導体回路を形成する金属が残であることが望ましい。これにより、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高めることができるからである。更に望ましいのは、３５〜７０％である。２５％未満では引張強度が低下する。また、８０％を越えても同様である。３５％〜７０％であれば、引張強度がより向上されるからである。
【００１９】
また、導体回路は、主として銅で形成され、被覆層は、Ｓｎ、Ｎｉのいずれかで形成されることが望ましい。被覆層を構成するＳｎ、Ｎｉは、導体回路を構成する銅との間で合金層を形成し、これにより、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高めることができるからである。なお、貴金属層（Ａｕ、Ａｇ、Ｐｄ、Ｐｔ）も、導体回路を構成する銅との間で合金層を形成し、これにより、３層構造にして強度を高めることができ、また、表面の貴金属層（被覆層）がバンプ金属に対して耐食性を有するため、高い信頼性を得ることができる。
【００２０】
形成方法としてはスパッタ、化学蒸着、物理蒸着、無電解めっき、置換めっきのいずれかで形成することができる。厚みは、０．０１〜３μｍの間で形成するのが望ましい。厚みが０．０１μｍ未満では、導体層を完全に被覆することができないし、厚みが３μｍを超えたものでは、それ以下のものと効果が変わらないからである。より望ましい厚みとしては、０．１〜２μｍの間で形成されるのが良い。局所的な厚みのバラツキを生じたとしても問題が起き難く、また、形成する導体層の種類による影響を受けにくいからである。
【００２１】
導電性バンプは、Ｐｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム半田のいずれか１種類以上で形成されることが望ましい。これら金属を用いることで、リフローを行うことなく導電性バンプと導体回路との電気接続を実現できる。
【００２２】
導体回路の導体層は、平均粗度（Ｒａ）０．５〜５μｍで形成することが望ましい。当該範囲の粗度に形成することで、導電性バンプとの接合面積が大きくなり、接合強度が増す。そのためより強固になった多層の片面回路基板を得ることができるのである。
０．５μｍ未満では接合面積が変わらず、５μｍを越えると被覆層を形成させると厚みに関わらず、強度が増すことがない。
【００２３】
なお、絶縁性基材は、熱硬化性樹脂、熱可塑性樹脂、芯材入りの絶縁樹脂であることが望ましい。
【００２４】
本発明にかかる多層化回路基板を構成する基本単位としての片面回路基板は、絶縁性基材として、完全に硬化した樹脂材料から形成される硬質の樹脂基材を用いることが望ましく、このような樹脂材料の採用によって、樹脂基材上に導体回路を形成するための銅箔を加熱プレスによって圧着させる際に、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、バイアホールの位置ずれを最小限度に抑えて、バイアホールランド径を小さくできる。したがって配線ピッチを小さくして配線密度を向上させることができる。また、基材の厚みを実質的に一定に保つことができるので、後述するような充填バイアホール形成用の開口をレーザ加工によって形成する場合には、そのレーザ照射条件の設定が容易となる。
【００２５】
このような絶縁性樹脂基材としては、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質基材が使用されることが好ましく、ガラス布エポキシ樹脂基材が最も好ましい。また、液晶ポリマー、フェノキシ樹脂、ポリエーテルステホン、エポキシ樹脂、ポリイミドなどの樹脂フィルムでもよい。
【００２６】
また、上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱いが難しくなるとともに、電気的絶縁性に対する信頼性が低くなるからであり、６００μｍを超えると、微細なバイアホール形成用開口が難くなると共に、基板そのものが厚くなるためである。
【００２７】
上記絶縁性基材の片面に形成される導体層あるいは導体回路は、絶縁性基材上に適切な樹脂接着剤を介して銅箔を貼付すること、あるいはその銅箔をエッチング処理することによってそれぞれ形成される。
【００２８】
すなわち、上記導体層は、厚さが５〜４０μｍの銅箔を、半硬化状態を保持された樹脂接着剤層を介して絶縁性基材上に加熱プレスすることによって形成し、また導体回路は、銅箔を加熱プレスした後、銅箔面に感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、所定の配線パターンを有するマスクを載置し、露光・現像処理することによってめっきレジスト層を形成し、その後、エッチングレジスト非形成部分の銅箔をエッチング処理することによって形成されるのが望ましい。
【００２９】
上記銅箔の絶縁性基材上への加熱プレスは、適切な温度および加圧力のもとで行なわれ、より好ましくは、減圧下もしくは真空下において行なわれ、半硬化状態の樹脂接着剤層のみを硬化することによって、銅箔を絶縁性基材に対してしっかりと接着され得るので、従来のプリプレグを用いた回路基板に比べて製造時間が短縮される。
なお、このような絶縁性基材上への銅箔の貼付に代えて、絶縁性基材上に予め銅箔が貼付された片面銅張積層板を採用し、その片面銅張積層板をエッチング処理して導体回路を形成することもできる。
【００３０】
上記導体回路の各バイアホールに対応した表面には、導体回路の一部としてのランド(パッド)が、その口径が５０〜２５０μｍの範囲に形成されるのが好ましい。
上記パターン形成のためのエッチングは、硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種により行われる。
【００３１】
上記導体回路の配線パターン表面には粗化層が形成され、回路基板相互を接合する接着剤層との密着性を改善し、剥離（デラミネーション）の発生を防止することが好ましい。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００３２】
このような導体回路が形成された絶縁性樹脂基材の表面と反対側の表面から、導体回路に達するように形成されるバイアホール形成用開口は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の条件で照射される炭酸ガスレーザによって形成されることが好ましい。炭酸ガスレーザの入射波と反射波とを干渉させることで、開口の側壁に複数段のくびれ形状を形成することができる。さらに、炭酸ガスレーザを用いることで、表層（入射側）に裾広がりに形成することができる。
その開口径は、５０〜２５０μｍの範囲であることが望ましい。その理由は、５０μｍ未満では開口に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００３３】
このような炭酸ガスレーザによる開口形成の前に、絶縁性基材の導体回路形成面と反対側の面に樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行うのが望ましい。
【００３４】
この樹脂フィルムは、バイアホール形成用の開口内をデスミア処理し、そのデスミア処理した後の開口内に電解めっき処理によって金属めっきを充填する際の保護マスクとして機能し、またバイアホールの金属めっき層の直上に突起状導体（導電性バンプ）を形成するための印刷用マスクとして機能する。
【００３５】
上記樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
その理由は、ＰＥＴフィルムの厚さに依存して後述する突起状導体の高さが決まるので、１０μｍ未満の厚さでは突起状導体が低すぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、接続界面で突起状導体が拡がりすぎるので、ファインパターンの形成ができないからである。
【００３６】
上記バイアホール形成用開口内に導電性物質を充填してバイアホールを形成するには、めっき充填や導電性ペースト充填が望ましい。
充填工程をシンプルにして、製造コストを低減させ、歩留まりを向上させるためには、導電性ペーストの充填が適しているが、接続信頼性や膜の均一性という点ではめっき充填が望ましい。
【００３７】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理によって形成される金属めっき、たとえば、すず、銀、半田、銅／すず、銅／銀等の金属めっきが好ましく、とくに、電解銅めっきが最適である。
【００３８】
電解めっき処理により充填する場合は、上記絶縁性基材の銅箔貼付面（導体回路形成面）に予め保護フィルムを粘着させた状態で、絶縁性基材に形成された銅箔をめっきリードとして電解めっきを行う。この銅箔（金属層）は、絶縁性基材の一方の表面の全域に亘って形成されているため、電流密度が均一となり、バイアホール形成用開口を電解めっきにて均一な高さで充填することができる。
ここで、電解めっき処理の前に、非貫通孔内の金属層の表面を酸などで活性化処理しておくとよい。
【００３９】
また、電解めっきした後、開口縁から盛り上がった電解めっき（金属）を、ベルトサンダー研磨やバフ研磨等により除去して、平坦化することが望ましい。
【００４０】
さらに、めっき処理による導電性物質の充填の代わりに、導電性ペーストを充填する方法、あるいは電解めっき処理又は無電解めっき処理によって開口の一部を充填し、残存部分に導電ペーストを充填して行うこともできる。
上記導電性ペーストとしては、銅、スズ、金、銀、ニッケル、各種半田から選ばれる少なくとも1種以上の金属粒子からなる導電性ペーストを使用できる。
【００４１】
また、上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂、ポリフェニレンスルフィド（ＰＰＳ）樹脂を加えた有機系導電性ペーストが望ましい。
【００４２】
上記レーザ加工によって形成された開口は、その孔径が２０〜１５０μｍの微細径であり、更に側壁に多段式のくびれ部が形成されているため、導電ペーストを充填する場合には、気泡が残り易いので、電解めっきによる充填が実用的である。
【００４３】
上述した片面回路基板に形成されるバイアホールは、その配置密度が、ＬＳＩチップ等を搭載すべく最も外側に積層された片面回路基板については最も大きく、マザーボードに接続されるべく最も外側の他の片面回路基板については最も小さくなるように形成される、すなわち、積層される各回路基板に形成されるバイアホール間の距離は、ＬＳＩチップ等を搭載する側の回路基板からマザーボードに接続される側の回路基板に向かうにつれて大きくなるように形成されることが好ましく、このような構成によれば、配線の引き回し性が向上する。
【００４４】
本発明による多層化回路基板を製造する上で、積層される基本単位となる片面回路基板には、バイアホール上に突起状導体、すなわち導電性バンプを設けて、他の片面回路基板との電気的接続を確保するように構成することが望ましい。
この導電性バンプは、レーザ照射によって形成された保護フィルムの開口内に、めっき充填または導電性ペーストを充填することによって形成されることが望ましい。
【００４５】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
電解めっきとしては、銅、金、ニッケル、スズ、各種半田等の低融点金属を使用できるが、スズめっき又は半田めっきを用いることもできる。
【００４６】
上記導電性バンプの高さとしては、３〜６０μｍの範囲が望ましい。この理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、６０μｍを越えると抵抗値が高くなる上、バンプを形成した際に横方向に拡がってショートの原因となるからである。
【００４７】
上記導電性バンプを導電性ペーストの充填によって形成する場合には、バイアホールを形成する電解めっきの高さのばらつきは、充填される導電性ペースト量を調整することにより是正され、多数の導電性バンプの高さを揃えることができる。
【００４８】
この導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができるからである。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができるからである。
【００４９】
この他に、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法の他、半田溶融液に浸漬する方法によって導電性バンプを形成することができる。
上記低融点金属としては、Ｐｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム半田、スズ等を使用することができる。
【００５０】
本発明にかかる多層化回路基板は、上述したような、絶縁性基材の片面に導体回路が形成されてなる片面回路基板の複数枚が、所定の方向に積層されてなり、それらの片面回路基板のうちのいずれか一の片面回路基板の導電性バンプ側の表面に対して、一面がマット処理されてなる銅箔が、そのマット面を対向させた状態で圧着され、かつエッチング処理によって所定の配線パターンを有する導体回路に形成されている。
【００５１】
上記銅箔のマット面は、それ自体公知であるエッチング処理や、無電解めっき処理、酸化還元処理等によって形成することが望ましく、特に、エッチング処理によって形成することが望ましい。
【００５２】
上記エッチング処理としては、硫化第二銅、塩化第二鉄、過硫酸塩類、過酸化水素／硫酸、第二銅錯体と有機酸塩、アルカリエッチングがあり、
上記無電解めっき処理としては、Ｃｕ、Ｎｉ、Ｚｎ、貴金属などの金属もしくはそれら合金からなる電解めっきがあり、
酸化還元無電解めっき処理もがある。
【００５３】
上記マット処理された銅箔と絶縁性樹脂基材との間の密着性は、樹脂粘度や、銅箔の厚さ、加熱プレス圧等によっても異なるが、絶縁性樹脂基材が硬質の樹脂基材であり、銅箔の厚さが、３〜４０μｍの範囲である場合には、銅箔のマット面の粗面度は、０．１〜１０の範囲であり、加熱プレス圧は、１Ｍｐａ〜１０Ｍｐａの範囲であり、その結果としてのピール強度は、０．５〜２．０Kg／cmの範囲であることが望ましい。
【００５４】
上記銅箔のマット面は、▲１▼積層された複数の片面回路基板のうちの最も外側に位置する片面回路基板の導電性バンプ側の面に対して対向した状態で圧着され、または、▲２▼積層された複数の片面回路基板のうちの、より内側に位置する片面回路基板の導電性バンプ側の面に対して対向した状態で圧着されても良く、そのように圧着された後に、エッチング処理によって所定の配線パターンを有する導体回路に形成される。
【００５５】
上記銅箔のマット面は、片面回路基板の導電性バンプ側の面だけでなく、その面から突出する導電性バンプに対しても圧着されるので、その銅箔をエッチング処理して形成される導体回路と導電性バンプ側の面との間およびその導体回路と導電性バンプとの間の接合性が向上する。
【００５６】
特に、上記▲１▼の場合には、同一方向に積層された複数の片面回路基板と銅箔とを一回の加熱プレスによって一体化することができ、その後に、銅箔をエッチング処理してなる導体回路は、半田バンプ等の半田体を実装するための導体パッドを少なくとも有する所望の配線パターンに形成することができる。
【００５７】
一般的に、片面回路基板を同一方向に多層に積層する場合には、めっき液や洗浄液などに浸漬した後、乾燥やアニールなどの加熱工程を繰り返すため、金属層である導体回路が存在しない部分に加わる応力が緩衝されないために、基板自体が反ってしまい、そのために、導体回路の破断、断線、バイアホール部分での接続不良や充填金属の剥離などが発生してしまい、電気接続性と信頼性に低下を引き起こしてしまうことがある。
【００５８】
しかしながら、本願発明のように、同一方向に積層された複数の片面回路基板の導電性バンプ側の面に、マット面を有する銅箔を積層し、その積層体を一回の加熱プレスによって一体化した後に、その圧着した銅箔をエッチング処理して導体回路を形成した場合には、その積層方向への強度が増して、応力が緩衝される。
【００５９】
したがって、基板の導電性バンプ側の面に対する導体回路のピール強度やプル強度が十分に確保されるので、加熱プレスによるバイアホールに対する導体パッドの位置ずれを防止することができる。また、半田バンプ等の半田体やICチップ等の電子部品の導体パッド上への実装時もしくは実装後の強度も十分に確保され、しかも実装の許容範囲が広がるので確実な電気的接続を行うことができる。
【００６０】
また、上記▲２▼の場合には、同一方向に積層された複数の片面回路基板と銅箔とを上記▲１▼の場合と同様に加熱プレスによって一体化した後に、銅箔をエッチング処理して導体回路を形成し、その導体回路形成面に対して、上記方向とは反対方向に他の複数の片面回路基板を積層して加熱プレスによって一体化される。
【００６１】
この場合には、より内側に位置する片面回路基板の導電性バンプ側の面に対して銅箔のマット面が圧着され、その銅箔をエッチング処理して形成した導体回路は、それに対して積層される他の片面回路基板の導電性バンプに接合されるべき導体パッドを少なくとも有する所望の配線パターンに形成することができる。
【００６２】
したがって、上記▲１▼の場合と同様に、基板の導電性バンプ側の面に対する導体回路のピール強度やプル強度が十分に確保され、加熱プレスによるバイアホールに対する導体パッドの位置ずれを防止することができる。
【００６３】
また、この場合には、加熱プレスを２回行う必要があるので、正確なスケールファクターを必要とするが、上記▲１▼の場合に比して、高いピール強度やプル強度を得ることができる。
【００６４】
上記導体回路を形成する銅箔のマット面に対して、スズ、亜鉛、ニッケル、チタン、クロム、リンから選ばれる少なくとも１種類の保護膜または金や白金等の貴金属からなる保護膜を被覆形成することが好ましい実施の形態である。
【００６５】
このような保護膜の膜厚は、０．０１〜３μｍの範囲が望ましい。その理由は、０．０１μｍ未満では、マット面の微細な凹凸を完全に被覆できないことがあり、３μｍを越えると、形成したマット面の凹部に保護膜が充填されて、マット処理効果が相殺されてしまうことがあるからである。特に好ましい膜厚は、０．０３〜１μｍの範囲である。また、粗化層を設けることも望ましい。
【００６６】
上記保護膜のうち、スズ、亜鉛からなる保護膜は、無電解置換めっきによって析出する薄膜層として形成でき、マット面との密着性にも優れることから、最も有利に適用することができる。
【００６７】
このような含スズめっき膜を形成するための無電解めっき浴は、ほうふっ化スズ−チオ尿素液または塩化スズ−チオ尿素液を使用し、そのめっき処理条件は、２０℃前後の室温において約５分とし、４０℃〜６０℃程度の高温において約１分とすることが望ましい。
【００６８】
このような無電解めっき処理によれば、銅パターンの表面にチオ尿素の金属錯体形成に基づく銅−スズ置換反応が起き、スズ薄膜層が形成される。銅-スズ置換反応であるため、凹凸形状を破壊することなくマット面を被覆できる。
【００６９】
また、スズ等の金属に代えて使用することができる貴金属は、金あるいは白金であることが望ましい。これらの貴金属は、銀などに比べて粗化処理液である酸や酸化剤に冒されにくく、またマット面を容易に被覆できるからである。ただし、貴金属は、コストが嵩むために、高付加価値製品にのみ使用されることが多い。このような金や白金の被膜は、スパッタ、電解あるいは無電解めっきにより形成することができる。
【００７０】
このような被覆層を設けることによって、マット面の濡れ性が均一となり、バイアホールに対応して形成された導電性バンプとの接合性が向上させるだけでなく、樹脂絶縁層を構成する芯材に含浸されている樹脂との接合性も向上させることができるため、電気的接続性と接続信頼性が大幅に改善される。
【００７１】
上記積層・加熱プレスにより形成された多層化回路基板は、最も外側の回路基板、すなわち、最上層および最下層に位置する回路基板の表面を覆ってソルダーレジスト層を設けることができる。
【００７２】
そのソルダーレジスト層は、主として熱硬化性樹脂や感光性樹脂から形成され、回路基板上のバイアホール位置に対応した個所に開口が形成され、その開口から露出する導体回路（導体パッド）上に半田バンプや、半田ボール、Ｔ形の導電性ピン等の半田体が形成される。
【００７３】
たとえば、最も外側に位置する回路基板のうち、ＬＳＩ等の半導体素子が実装される側にある最上層の回路基板については、導体パッド上にスズ／銀やスズ／鉛のような導電性ペーストを印刷することによって半田バンプを形成し、その後、リフロー処理することによって固定される。
【００７４】
また、最も外側に位置する回路基板のうち、マザーボードに接続される側にある最下層にある他の回路基板については、バイアホールの直上に位置して、たとえば、４２アロイやリン青銅等の金属材料から形成されたＴ形の導電性ピンや、たとえば、金、銀、半田等の金属材料から形成された導電性ボールを設けることができる。
【００７５】
【発明の実施の形態】
まず、本発明の実施形態に係る片面回路基板を積層してなる多層化回路基板の構成について図１及び図２を参照して説明する。
図１は、パッケージ基板を構成する多層化回路基板１００の構成を示し、図２は該多層化回路基板１００にＩＣチップ７０を取り付けた状態を示している。
【００７６】
多層化回路基板１００は、５層の片面回路基板Ａ、片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５を積層して成る。最上層の片面回路基板Ａの上面には、導体回路３６が形成されており、該導体回路３６上にＩＣチップ接続用の半田バンプ５６が配置されている。また、該導体回路３６下に、絶縁性基材１０を貫通する開口１６にバイアホール１８が形成されている。バイアホール１８の下端には、下層の片面回路基板Ｂ１の導体回路２８と接続するための半田バンプ２４が配置されている。該片面回路基板Ａと、下層の片面回路基板Ｂ１とは、接着剤層２６を介して接続されている。最下層の片面回路基板Ｂ４の半田バンプ２４には、導体回路３８が接続され、該導体回路３８には、導電性接続ピン６０が取り付けられている。なお、片面回路基板Ａの上面には、ソルダーレジスト層４０が被覆され、片面回路基板Ｂ４の下面には、ソルダーレジスト層４２が被覆されている。
【００７７】
本実施形態では、片面回路基板Ａ、片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ４のバイアホール１８の側壁に複数段のくびれ部１８ａが設けられる。これにより、絶縁性基材１０と導電性物質からなるバイアホール１８との接触面積が増えるので、密着性が向上する。本実施形態では、バイアホール１８の表層側に裾広がりとなった裾広がり部１８ａが形成されている。このため、バイアホール１８と半田バンプ２４との接触面積と増やすことで、異種金属であるバイアホール１８と導電性バンプ２４との接触抵抗を低減することができる。
【００７８】
各片面回路基板Ａ、片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ４は、１の片面回路基板に設けられた半田バンプ２４と、他方の片面回路基板の導体回路２８とを接触させることで電気接続が取られている。ここで、図１中にサークルＣで囲んだ、半田バンプ２４と接触する導体回路２８の表面を図９（Ａ）に示す。導体回路２８は、主として銅からなり、銅−スズ合金層２７を介してスズ薄膜層（被覆層）２９が設けられている。スズ薄膜層（被覆層）２９の厚みは、０．１〜１μｍが望ましく、また、銅−スズ合金層２７の厚みは、０．０１〜０．１μｍが望ましい。０．０１μｍ未満では、強度向上が望めないのに対し、０．１μｍを越えても、厚みに対する強度向上率が低下するためである。
【００７９】
導体回路２８の表層に銅−スズ合金層２７を介してスズ薄膜層（被覆層）２９を形成することで、導体回路２８を、導体回路を構成する銅等の金属層と、銅−スズ合金層２７と、スズ薄膜層（被覆層）２９との３層構造にして強度を高める。これにより、多層化回路基板の機械的強度を改善し、信頼性を向上させることが可能になる。
【００８０】
また、スズ薄膜層２９によって、半田バンプ２４と接触する導体回路２８が完全に保護され、変質、変形を防止し得るので、導体回路２８の強度が低下することがない。更に、半田バンプ２４と導体回路２８間で発生する局部電池溶解を防止し得る。そのために、半田バンプ（半田）と接合する部分の溶解することがなくなり、導体回路２８に窪みや空隙などが形成されない。これにより、半田バンプ２４と導体回路２８との間の接続信頼性が低下することなく確保される。
【００８１】
さらに、スズ薄膜層２９によって、半田バンプ（半田）が拡散することがなくなる。局部電池溶解などの化学的な反応が防止されることと被覆金属（スズ薄膜層２９）自体が導体回路の変形を防止し得るので、導体回路の伸縮運動が小さくなって、半田バンプ（半田）が流動することが無くなり、半田バンプ２４間の短絡を防ぐことができる。
【００８２】
銅−スズ合金層２７は、被覆層（スズ薄膜層２９）を形成する金属（スズ）の比率が３５〜７０％で、導体回路２８を形成する金属（銅）が残り６５％〜３０％であることが望ましい。これにより、導体回路２８を構成する銅等の金属層と、銅−スズ合金層２７と、被覆層（スズ薄膜層２９）との３層構造にして強度を高めることができるからである。
【００８３】
なお、導体回路２８は、主として銅で形成され、被覆層２９は、Ｓｎ、Ｎｉのいずれかで形成されることが望ましい。被覆層２９を構成するＳｎ、Ｎｉは、導体回路２８を構成する銅との間で合金層（銅−スズ合金層、銅−ニッケル合金層）を形成し、これにより、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高めることができるからである。なお、貴金属層（Ａｕ、Ａｇ、Ｐｄ、Ｐｔ）も、導体回路を構成する銅との間で合金層を形成し、これにより、３層構造にして強度を高めることができ、また、表面の貴金属層（被覆層）がバンプ金属に対して耐食性を有するため、高い信頼性を得ることができる。
【００８４】
導体回路２８の表面は、平均粗度（Ｒａ）０．５〜５μｍで形成されている。当該範囲の粗度に形成することで、半田バンプ２４との接合面積が大きくなり、接合強度が増す。そのためより強固になった多層化回路基板を得ることができる。
【００８５】
以下、本発明にかかる多層化回路基板を製造する方法の一例について、添付図面を参照にして具体的に説明する。
（１） 本発明にかかる多層化回路基板を製造するに当たって、それを構成する基本単位としての片面回路基板は、絶縁性基材１０の片面に銅箔１２が貼付けられたものを出発材料として用いる（図３（Ａ）参照）。
【００８６】
この絶縁性基材１０は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００８７】
上記絶縁性基材１０の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、６００μｍを超える厚さでは微細なバイアホールの形成および導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００８８】
また銅箔１２の厚さは、５〜１８μｍが望ましい。その理由は、後述するようなレーザ加工を用いて、絶縁性基材にバイアホール形成用の開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、微細な線幅の導体回路パターンを形成し難いからである。
【００８９】
上記絶縁性基材１０および銅箔１２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。その理由は、銅箔１２がエッチングされた後の取扱中に、配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
【００９０】
（２） 次に、絶縁性基材１０の銅箔１２が貼付けられた表面と反対側の表面に、透明な保護フィルム１４を貼付ける（図３（Ｂ））。
この保護フィルム１４は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなポリエチレンテレフタレート（ＰＥＴ）フィルムが使用される。
【００９１】
（３） 次いで、絶縁性基材１０上に貼付けられたＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルム１４を貫通して、絶縁性基材１０の表面から銅箔１２（あるいは導体回路パターン）に達する開口１６を形成する（図３(Ｃ)参照）。
【００９２】
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。このような加工条件のもとで形成され得るバイアホール形成用開口１６の口径は、５０〜２５０μｍであることが望ましい。ここで、炭酸ガスレーザの入射波と反射波とを干渉させることで、開口１６の側壁にくびれ部１６ｂを形成する。また、炭酸ガスレーザの入射波により、表面側に裾広がり部１６ａを形成する。これにより、図１を参照して上述したバイアホール１８のくびれ部１８ｂ及び裾広がり部１８ａを形成できるようにする。
なお、上記保護フィルム１４は、後述するような半田バンプを導電性ペーストの印刷によって形成する場合には、その印刷用マスクとして使用され得る。
【００９３】
（４） 前記（３）の工程で形成された開口１６の側面および底面に残留する樹脂残滓を除去するために、デスミア処理を行う。
このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われることが望ましい。
【００９４】
（５） 次に、デスミア処理した基板の銅箔面に対して、めっき保護フィルムとしてのPETフィルム１５を貼付する（図３（Ｄ））。その後、銅箔１２をめっきリードとする電解銅めっき処理を施して、開口１６内に電解銅めっき１７を充填して、充填バイアホール１８を形成する（図４（Ａ）参照）。この際に、開口１６の側壁にくびれ部１６ｂに対応するくびれ部１８ａを、また、開口１６の裾広がり部１６ａに対応する裾広がり部１８ａを形成する。
なお、電解銅めっき処理の後、基板に貼付したＰＥＴフィルム１４を剥離させ、開口１６の上部に盛り上がった電解銅めっき１７を、ベルトサンダー研磨やバフ研磨等によって除去して平坦化してもよい（図４（Ｂ））。
【００９５】
（６） 上記（５）の電解銅めっき処理を施した後、銅めっき１７をめっきリードとする電解半田（Ｓｎ／Ｐｂ）めっき処理を施して、電解半田めっきからなる突起状導体、すなわち、半田バンプ２４を電解銅めっき表面から僅かに突出するように形成する（図４（Ｃ）参照）。
【００９６】
（７） 次いで、絶縁性基材１０の半田バンプ２４を含んだ表面に樹脂接着剤を塗布して接着剤層２６を形成した後、絶縁性基材１０の銅箔１２上に貼付したＰＥＴフィルム１５を剥離させる（図４（Ｄ）参照）。
【００９７】
このような樹脂接着剤は、例えば、絶縁性基材１０の半田バンプ２４を含んだ表面全体または半田バンプ２４を含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【００９８】
前記接着剤層２６は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【００９９】
上記（１）〜（７）の工程にしたがって作製された片面回路基板Ａは、絶縁性基材１０の一方の表面に導体層としての銅箔１２を有し、他方の表面から銅箔に達する開口に充填バイアホール１８を有するとともに、その充填バイアホール上に半田めっきからなる半田バンプ２４を有し、さらに半田バンプ２４を含んだ絶縁性基材１０の表面に接着剤層２６を有して形成され、本実施形態に係る多層化回路基板を作製する際に、最上層に位置して積層される回路基板となる。
【０１００】
次に、上記片面回路基板Ａの下層に積層される他の片面回路基板Ｂを作製する。
（８） まず、上記（１）〜（６）の工程と同様に処理した後（図５（Ａ）〜（Ｇ）参照）、絶縁性基材１０の半田バンプ２４形成面に、エッチング保護フィルム２５を貼付け（図６（Ａ））、銅箔１２を所定の回路パターンのマスクで披覆した後、エッチング処理を施して、導体回路２８（バイアホールランドを含む）を形成する（図６(Ｂ)参照）。
【０１０１】
この処理工程においては、先ず、銅箔１２の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、バイアホールランドを含んだ導体回路パターン２８を形成する。
このエッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【０１０２】
上記銅箔１２をエッチングして導体回路２８を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くしてもよい。
導体回路の一部としてのバイアホールランドは、その内径がバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【０１０３】
（９） 上記（８）で形成した導体回路２８の表面に対して、無電解めっき処理によって、銅−スズ合金層２７及びスズ薄膜層２９を形成する（図６（Ｃ））。図６（Ｃ）中のサークルＣ部分を拡大して図９（Ｂ）に示す。
このような含スズめっき膜を形成するための無電解めっき浴は、ほうふっ化スズ−チオ尿素液または塩化スズ−チオ尿素液を使用し、そのめっき処理条件は、２０℃前後の室温において約５分とし、５０℃〜６０℃程度の高温において約１分とすることが望ましい。
【０１０４】
このような無電解めっき処理によれば、銅パターンの表面にチオ尿素の金属錯体形成に基づく銅−スズ置換反応が起き、厚さ０．０１〜１μｍのスズ薄膜層が形成される。
【０１０５】
スズ薄膜層２９の形成方法としては置換めっき以外にも、スパッタ、化学蒸着、物理蒸着、無電解めっきのいずれかで形成することができる。厚みは、０．０１〜３μｍの間で形成するのが望ましい。厚みが０．０１μｍ未満では、導体層を完全に被覆することができないし、厚みが３μｍを超えたものでは、それ以下のものと効果が変わらないからである。より望ましい厚みとしては、０．１〜２μｍの間で形成されることが望ましい。局所的な厚みのバラツキを生じたとしても問題が起き難く、また、形成する導体層の種類による影響を受けにくいからである。
また、スズ層に代えて、ニッケル、更には、亜鉛、リンから選ばれる少なくとも１種類からなる保護膜または金や白金等の貴金属からなる保護膜で被覆するのができる。
【０１０６】
なお、上記(７)の工程で形成した導体回路２８の表面に対して必要に応じて粗化処理を施し、その粗化層上に上記（８）の工程で形成したスズ層を形成することもできる。
導体回路の導体層は、平均粗度（Ｒａ）０．５〜５μｍで形成することが望ましい。当該範囲の粗度に形成することで、半田バンプ２４との接合面積が大きくなり、接合強度が増す。そのためより強固になった多層化回路基板を得ることができる。
０．５μｍ未満では接合面積が変わらないであり、５μｍを越えると被覆層を形成させると厚みに関わらず、強度が増すことがない。
【０１０７】
上記粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【０１０８】
上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路パターンを溶解させることができ、反応は、次のように進行するものと推定される。
Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ2 ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ2Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【０１０９】
上式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明において使用される第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
このようなエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体 １０重量部、グリコール酸 ７重量部、塩化カリウム ５重量部を混合した水溶液から形成される。
【０１１０】
（１０） 次いで、半田バンプ２４を含んだ絶縁性基材１０の表面から保護フィルム２５を剥離させた後、その絶縁性基材１０の表面に樹脂接着剤２６を塗布する（図６（Ｄ）参照）。
【０１１１】
このような樹脂接着剤は、例えば、絶縁性基材１０の半田バンプ２４を含んだ表面全体または半田バンプ２４を含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【０１１２】
前記接着剤層２６は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【０１１３】
上記（８）〜（１０）の工程にしたがって作製された片面回路基板Ｂ１は、絶縁性基材１０の一方の表面に導体回路を有し、他方の表面には半田めっきからなる半田バンプ２４を有し、さらに半田バンプ２４を含んだ絶縁性基材１０の表面に接着剤層２６を有して形成される。
【０１１４】
（１１） 上記片面回路基板Ｂの複数枚、例えばB1、B２、B３、B４の4枚を上記片面回路基板Ａの半田バンプ側の表面に対して同一方向に積層すると共に、最下層に位置する片面回路基板Ｂ４の半田バンプ側の表面に対して、表面粗さが μｍのマット面を有する厚さが５〜１８μｍの銅箔３０を、そのマット面を対向させた状態で積層し（図７（Ａ））、加熱温度８０〜２００℃、加圧力１〜２０Ｐａの条件のもとで、一回の加熱プレスによって、片面回路基板Ａと、複数枚の片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ4と、銅箔３０とを一体化する（図７（Ｂ））。
この場合には、最下層に位置する片面回路基板Ｂ４の半田バンプ側の表面には、接着剤層２６に代えて、半硬化状態を保持された他の樹脂接着剤層３２が形成され、この樹脂接着剤層３２を介して銅箔３０が加熱プレスされることが望ましい。なお、銅箔３０には、スズ薄膜層が設けられているのが望ましい。
【０１１５】
このような加熱プレスは、適切な温度および加圧力のもとで行なわれ、より好ましくは、減圧下において行なわれ、未硬化状態の樹脂接着剤層２６および樹脂接着剤層３２を硬化することによって、片面回路基板Ａと片面回路基板Ｂとの間が接着されると共に、最下層の片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ4と銅箔３０とが接着される。
その際、銅箔３０は硬化した接着剤層３２を介して片面回路基板Ｂ４の絶縁性基材１０に接着されると共に、銅箔３０と半田バンプ２４とが電気的に接続される。
【０１１６】
（１２） 上記（１１）において一体化された回路基板の最上層の銅箔１２と最下層の銅箔３０を、エッチング処理することによって、多層化回路基板の上層および下層に導体回路３６および導体回路３８（共にバイアホールランドを含む）を形成する（図７(Ｃ)参照）。
【０１１７】
この処理工程においては、先ず、銅箔１２および銅箔３０の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、バイアホールランドを含んだ導体回路３６および導体回路３８を形成する。
【０１１８】
（１３） 次に、最も外側の回路基板AおよびB４の表面にソルダーレジスト層４０および４２をそれぞれ形成する（図８（Ａ））。この場合、回路基板AおよびB４の外表面全体にソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路３６および３８のうち、バイアホール直上の半田パッド部分を露出させた開口４４および４６をそれぞれ形成する。
【０１１９】
（１４） 上記(12)の処理で得られたソルダーレジスト層４０および４２の開口４４および４６からバイアホール直上に露出した半田パッド部分に、導電性バンプ、導電性ボールあるいは導電性ピンを配設する前に、各半田パッド部上に「ニッケル−金」からなる金属層を形成する（図８（Ｂ））。
このニッケル層５２の厚みは１〜７μｍが望ましく、金層５４の厚みは０．０１〜０．０６μｍが望ましい。この理由は、ニッケル層５２は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金層５４は、厚すぎるとコスト増になり、薄すぎると半田体との密着効果が低下するからである。
【０１２０】
（１５） 上記半田パッド部上に設けたニッケル−金からなる金属層上に、半田体を供給し、この半田体の溶融・固化によって導電性バンプ５６を形成し、あるいは導電性ボールまたは導電性ピン６０を半田パッド部に半田体５８を介して接合して、多層化回路基板１００が形成される（図１）。
上記半田体の供給方法としては、半田転写法や印刷法を用いることができる。
【０１２１】
ここで、半田転写法は、プリプレグに半田箔を貼合し、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
【０１２２】
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク） を基板に載置し、半田ペーストを印刷して加熱処理する方法である。半田としては、スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビスマスなどが使用できる。
【０１２３】
すなわち、ソルダーレジスト層４０、４２の開口４４、４６から露出するそれぞれの半田パッド上に適切な半田体を供給して導電性バンプ５６を形成したり、導電性ボールまたは導電性接続ピンを接続するように構成する。
【０１２４】
なお、導電性バンプ５６を形成する半田材料としては、融点が比較的に低いスズ／鉛半田（融点１８３℃）やスズ／銀半田（融点２２０℃）を用い、導電性ボールや導電性接続ピン６０を接続する半田材料としては、融点が２３０℃〜２７０℃と比較的融点の高いスズ／アンチモン半田、スズ／銀半田、スズ／銀／銅半田を用いることが好ましい。
【０１２５】
その後、図２に示すように、導電性バンプ５６へパッド７２が対応するようにＩＣチップ７０を載置し、リフローを行うことでＩＣチップ７０を実装する。
【０１２６】
上記（１）〜（１５）の工程にしたがう実施形態によれば、本発明にかかる多層化回路基板１００は、片面回路基板Ａと複数枚の片面回路基板Ｂ１、Ｂ２、Ｂ３、Ｂ4とを同一方向に積層すると共に、最下層に位置する片面回路基板Ｂ４の半田バンプ側の表面に対して、マット処理された面を有する銅箔３０を、そのマット面を対向配置させた状態で配置させて、１回の加熱プレスによって、片面回路基板同士を接着すると共に銅箔３０を最下層の片面回路基板Ｂ４に圧着して多層化した後、最上層の片面回路基板Ａおよび最下層の片面回路基板Ｂ４にそれぞれ導体回路３６および３８を形成した。このような実施形態の他に、以下の▲１▼〜▲４▼に記載したような改変例を採用することもできる。
【０１２７】
▲１▼ 第１改変例
同一材料で形成された５枚の片面回路基板Ｂ１〜B５を、同一方向に向けて順次積層すると共に、最下層に位置する片面回路基板Ｂ５の半田バンプ側の表面に対して、マット面を有する銅箔３０を対向配置させた状態で（図１０（Ａ））、１回の真空加熱プレスにより片面回路基板同士を接着すると共に銅箔３０を最下層の片面回路基板Ｂ５に圧着して多層化する。そのような多層化の後、最上層の片面回路基板B１にエッチング保護フィルムを貼付した状態で、エッチング処理を施して、最下層の片面回路基板Ｂ５に圧着された銅箔３０を選択的にエッチングして所定パターンを有する導体回路３８を形成する（図１０（Ｂ））。
【０１２８】
▲２▼ 第２改変例
図１１（Ａ）示すように、片面回路基板Aの半田バンプ側の表面に塗布すべき接着剤層２６に代えて、銅箔接着用の樹脂接着剤３２を塗布し、半硬化状態を保持した片面回路基板に対して、マット面を有する銅箔３０を対向配置させる。その後、加熱プレスによって、片面回路基板Aに銅箔３０を圧着する（図１１（Ｂ）参照）。最後に、エッチング処理を施して、片面回路基板Aの表裏両面にそれぞれ所定パターンを有する導体回路６２および６４を形成して、導体回路６２，６４の表面にスズ薄膜層２９を被覆し、両面回路基板Cを形成する（図１１（Ｃ）参照）。その後、４枚の片面回路基板Ｂ１〜B４を、同一方向に向けて順次積層すると共に、最下層に位置する片面回路基板Ｂ４の半田バンプ２４側の表面に対して、両面回路基板Cをそのマット面を外側に向けた状態で配置し（図１１（Ｄ））、真空加熱プレスによって４枚の片面回路基板Ｂ１〜B４と1枚の両面回路基板Cとを一体化する（図１１（Ｅ））。
【０１２９】
▲３▼ 第３改変例
片面回路基板Bの半田バンプ側の表面に対して、マット面を有する銅箔３０を対向配置させる（図１２（Ａ））。銅箔３０には、予めスズ薄膜層を設けるのが望ましい。そして、加熱プレスによって、片面回路基板Bに銅箔３０を圧着する（図１２（Ｂ））。最後に、片面回路基板Bの導体回路形成面にエッチング保護フィルムを貼付した状態で、エッチング処理を施して、片面回路基板Bの裏面に所定パターンを有する導体回路６４を形成して、両面回路基板Cを形成する（図１２（Ｃ））。その後、４枚の片面回路基板Ｂ１〜B４を、同一方向に向けて順次積層すると共に、最下層の片面回路基板B４の半田バンプ２４側の表面に対して、両面回路基板Cをそのマット面を外側に向けた状態で積層し（図１２（Ｄ））、真空加熱プレスによって、４枚の片面回路基板Ｂ１〜B４と両面回路基板Cとを一体化する（図１２（Ｅ））。
【０１３０】
▲４▼ 第４改変例
上記▲２▼の実施形態と同様な方法で、両面回路基板Cを形成する（図１３（Ａ））。その後、図１３（Ｂ）に示すように、両面回路基板Cの表裏面の導体回路６２および６４のそれぞれに対して、片面回路基板Ｂ１およびB２の半田バンプ２４側の面をそれぞれ対向させる共に、それら片面回路基板B１およびB２の導体回路側の面に対して、片面回路基板A１およびA2の半田バンプ２４側の面をそれぞれ対向させた状態で順次積層し、それらの積層体を真空加熱プレスにより一体化する（図１３（Ｃ））。
【０１３１】
このような多層化の後、エッチング処理を施して、図１３（Ｄ）に示すように、最上層および最下層の片面回路基板A１およびA2の銅箔１２面をエッチング処理して、所定パターンを有する導体回路３６および３８をそれぞれ形成する。
【０１３２】
上述した実施の形態では、５枚の片面回路基板とマット面を有する銅箔とを積層一体化し、または４枚の片面回路基板と1枚の両面回路基板とを積層一体化して、５層に多層化したが、４層以下でも、６層以上でも必要に応じた多層化が可能である。
【０１３３】
【実施例】
（実施例１）
（１） まず、多層化回路基板を構成する片面回路基板を製作する。この回路基板は、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる。
【０１３４】
この絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは１２μｍであり、この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、かつフィルム自体の厚みが１２μｍであるようなＰＥＴフィルム１４をラミネートする。
【０１３５】
（２） ついで、ＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルム１４および絶縁性基材１０を貫通して銅箔１２に至るバイアホール形成用開口１６を形成し、さらにその開口１６内を酸素プラズマ放電によってデスミア処理した。
【０１３６】
この実施例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、全体として厚さ２２μｍのＰＥＴフィルムを樹脂面にラミネートした、基材厚７５μｍのガラス布エポキシ樹脂基材に、マスクイメージ法でＰＥＴフィルム側からレーザビーム照射して１００穴／秒のスピードで、１５０μｍφのバイアホール形成用の開口を形成した。ここで、炭酸ガスレーザの入射波と反射波とを干渉させることで、開口１６の側壁にくびれ部１６ｂを形成する。また、炭酸ガスレーザの入射波により、表面側に裾広がり部１６ａを形成する。
【０１３７】
（３） デスミア処理を終えた絶縁性基材１０の銅箔貼付面にＰＥＴフィルム１５を貼り付け、以下のような条件で、銅箔１２をめっきリードとする電解銅めっき処理を施して、開口１６内に電解銅めっき１７を充填してバイアホール１８を形成した。この際に、開口１６の側壁にくびれ部１６ｂに対応するくびれ部１８ａを、また、開口１６の裾広がり部１６ａに対応する裾広がり部１８ａを形成する。その際、電解銅めっきは開口１６の上部にわずかに露出したので、サンダーベルト研磨およびバフ研磨によって露出部分を除去して平坦化した。
【０１３８】
〔電解銅めっき水溶液〕
硫酸 ：１８０ ｇ／ｌ
硫酸銅 ：８０ ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
：１ ml／ｌ
〔電解めっき条件〕
電流密度 ：２ Ａ／ｄｍ2
時間 ：３０ 分
温度 ：２５ ℃
【０１３９】
（４） さらに、以下のような条件で、電解半田めっき処理を施して、開口１６に充填された銅めっき１７上に半田めっき層を形成して、絶縁性基材１０の表面から μｍ突出する半田バンプ２４を形成する。
〔電解半田めっき溶液〕
Ｓｎ（ＢＦ4）2 ：２５ｇ／ｌ
Ｐｂ（ＢＦ4）2 ：１２ｇ／ｌ
添加剤 ：５ｍｌ／ｌ
（電解半田めっき条件）
温度 ：２０℃
電流密度 ：０．４Ａ／ｄｍ2
【０１４０】
（５） 次に、上記（３）で絶縁性基材１０に貼付したＰＥＴフィルム１５を剥離させた後、絶縁性基材１０の半田バンプ２４側の全面にエポキシ樹脂接着剤を塗布し、プレキュアして、多層化のための接着剤層２６を形成した。
上記（１）〜（５）にしたがって作製した片面回路基板Ａは、多層化の際に、最も上層に配置されるべき回路基板である。
【０１４１】
（６） 上記（１）〜（４）の工程と同様の処理をした後（図５（Ａ）〜（Ｇ）参照）、絶縁性基材１０の銅箔貼付面からＰＥＴフィルム１５を剥離させ、絶縁性基材１０の半田バンプ側の表面にエッチング保護フィルム２５を貼付した状態で、銅箔１２に適切なエッチング処理を施し、所定パターンを有する導体回路２８を形成した（図６（Ｂ）参照）。
【０１４２】
（７） 次いで、上記（６）で得た導体回路２８の表面を粗化処理した後に、無電解めっき浴として、ほうふっ化スズ−チオ尿素液を用い、２０℃前後で約５分のめっき条件にて、無電解めっき処理を施して、厚さ０．０１μｍの銅−スズ合金層２７、及び、厚さ０．１μｍのスズ薄膜層２９を形成した（図６（Ｃ）及び図９（Ｂ））。
【０１４３】
（８） 上記（６）で絶縁性基材１０に貼付したエッチング保護フィルム２５を剥離させた後、絶縁性基材１０の半田バンプ２４側の全面にエポキシ樹脂接着剤を塗布し、プレキュアして、各回路基板を接着して多層化するための接着剤層２６を形成した（図６（Ｄ）参照）。
上記（６）〜（８）にしたがって作製された片面回路基板Ｂは、上記片面回路基板Ａの半田バンプ側の面に積層されるべき回路基板であり、この実施例においては、３枚の片面回路基板Ｂを作製した。
【０１４４】
（９） さらに、これら３枚の片面回路基板Ｂの下方に位置して、最も下方に積層される回路基板として、上記（６）の工程と同様の処理をした後、上記（７）のような接着剤に代えて、後述するようなマット面を有する銅箔３０を絶縁性基材１０上に効果的に接着するためのエポキシ樹脂接着剤を塗布し、１００℃で３０分間の乾燥を行って厚さ２０μｍの樹脂接着剤層３２を形成して、他の１枚の片面回路基板Ｂを作製した。
【０１４５】
（１０） 上記（１）〜（５）にしたがって作製した片面回路基板Ａと、上記（６）〜（８）にしたがって作製した３枚の片面回路基板Ｂ１〜Ｂ３と、上記（９）にしたがって作製した１枚の片面回路基板Ｂ４とを、同一方向に、しかも所定位置に順次積層した後、最も下方に位置する片面回路基板Ｂ４の半田バンプ側の面に対して、片面がマット処理されて、その表面粗度が３μｍであり、厚さが１２μｍの銅箔３０を、そのマット面を対向させた状態で、加熱温度１８０℃、加熱時間６０分、圧力５ＭＰａ、真空度２．５×１０3Ｐａの条件のもとで、一括して加熱プレスすることによって、各片面回路基板間を接着すると共に、銅箔３０を片面回路基板Ｂ４の半田バンプ側の面に接着して多層化した。
【０１４６】
（１１） その後、多層化された基板の最上層および最下層に位置する片面回路基板Ａおよび片面回路基板Ｂ４上の銅箔１２および３０に、適切なエッチング処理により導体回路３６および３８（バイアホールランドを含む）を形成して、全層がＩＶＨ構造を有する多層化回路基板１００を作製した。
【０１４７】
（１２） 上記（１）〜（１１）の工程にしたがって作製した多層化回路基板１００の最上層および最下層に位置する回路基板ＡおよびＢ４の表面に、ソルダーレジスト層４０および４２を形成する前に、必要に応じて、銅−ニッケル−リンからなる粗化層を設ける。
【０１４８】
（１３） 一方、ＤＭＤＧに溶解させた６０重量％のクレゾールノポラック型エポキシ樹脂（日本化薬製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）を４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート１００１）１４.１２１重量部、イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）１.６重量部、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ６０４）１.５重量部、同じく多価アクリルモノマー（共栄社化学製、ＤＰＥ６Ａ）３０重量部、アクリル酸エステル重合物からなるレベリング剤（共栄社製、ポリフローＮｏ.７５）0.３６重量部を混合し、この混合物に対して光開始剤としてのペンゾフェノン（関東化学製）２０重量部、光増感剤としてのＥＡＢ（保土ヶ谷化学製）0.２重量部を加え、さらにＤＭＤＧ（ジエチレングリコールジメチルエーテル）１０重量部を加えて、粘度を２５℃で１.４±0.３Ｐａ・Ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、ＤＶＬ‐Ｂ型）で６０ｒｐｍの場合はローターＮｏ.４、６ｒｐｍの場合はローターＮｏ.３によった。
【０１４９】
（１４） 上記（１１）で得られた多層化回路基板の最上層および最下層の回路基板の表面に、前記（１３）で得られたソルダーレジスト組成物を２０μｍの厚さで塗布した。次いで、７０℃で２０分間、１００℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、DMTG現像処理した。さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分に対応した開口４４および４６を有する（開口径２００μｍ）ソルダーレジスト層４０および４２（厚み２０μｍ）を形成した。
【０１５０】
（１５） 次に、ソルダーレジスト層４０および４２を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層５２を形成した。
【０１５１】
さらに、その基板を、シアン化金力リウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層５４を形成し、ニッケルめっき層５２と金めっき層５４とからなる被覆金属層を形成した。
【０１５２】
（１６） そして、最上層の片面回路基板Ａを覆うソルダーレジスト層４０の開口４４から露出する半田パッドに対して、融点が約１８３℃のスズ／鉛半田からなる半田ペーストを印刷して１８３℃でリフローすることにより、半田バンプ５６を形成し、最下層の片面回路基板Ｂ４を覆うソルダーレジスト層４２の開口４６から露出する半田パッドに対して、融点が約２３０℃のスズ／アンチモン半田を供給して２３０℃近傍の雰囲気内でリフローすることによって、導電性接続ピン（または半田ボール）６０を接続させて、多層化回路基板１００を製作した。
【０１５３】
蛍光Ｘ線で多層化回路基板の合金層のＳｎの含有率を測定し、その都度引張強度を測定した結果の含有率−引張強度のグラフを図１４に示す。引張強度が０．８Kg／cmを越えると、接合強度的に問題が無く、信頼性試験を行っても、バンプ金属が流動していないことが確認されている。
【０１５４】
【発明の効果】
以上のように、本発明によれば、導体回路の表層に合金層を介して被覆層を形成することで、導体回路を、導体回路を構成する銅等の金属層と、合金層と、被覆層との３層構造にして強度を高める。これにより、多層化回路基板の機械的強度を改善し、信頼性を向上させることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る多層化回路基板の断面図である。
【図２】本発明の第１実施形態に係る多層化回路基板の断面図である。
【図３】図１に示す多層化回路基板を構成する片面回路基板の製造工程図である。
【図４】図１に示す多層化回路基板を構成する片面回路基板の製造工程図である。
【図５】図１に示す多層化回路基板を構成する片面回路基板の製造工程図である。
【図６】図１に示す多層化回路基板を構成する片面回路基板の製造工程図である。
【図７】図１に示す多層化回路基板の製造工程図である。
【図８】図１に示す多層化回路基板の製造工程図である。
【図９】（Ａ）は、図１中にＣで示す多層化回路基板の導体回路表面の拡大図であり、（Ｂ）は、図６（Ｃ）中にＣで示す片面回路基板の導体回路表面の拡大図である。
【図１０】第１実施形態の第１改変例に係る多層化回路基板の製造工程図である。
【図１１】第１実施形態の第２改変例に係る多層化回路基板の製造工程図である。
【図１２】第１実施形態の第３改変例に係る多層化回路基板の製造工程図である。
【図１３】第１実施形態の第４改変例に係る多層化回路基板の製造工程図である。
【図１４】第１実施形態に係る多層化回路基板の含有率−引張強度のグラフである。
【図１５】従来技術の問題点を示す説明図である。
【符号の説明】
１０ 絶縁性基材
１２ 銅箔
１６ 開口
１７ 銅めっき
１８ バイアホール
１８ａ 裾広がり部
１８ｂ くびれ部
２４ 半田バンプ
２６ 接着剤層
２８ 導体回路
２７ 銅−スズ合金層
２９ スズ薄膜層
３０ 銅箔
３２ 接着剤層
３６、３８ 導体回路
４０、４２ ソルダーレジスト層
４４，４６ 開口
５２ ニッケル層
５４ 金層
５６ 半田バンプ
６０ 導電性接続ピン
Ａ１ 片面回路基板
Ｂ１、Ｂ２、Ｂ３、Ｂ４ 片面回路基板
Ｃ 片面回路基板
Claims (6)
- 絶縁性基材と、その一方の面に形成された導体回路と、前記絶縁性基材の他方の面から前記導体回路に達し、側壁にレーザの入射光と反射光とを干渉させることで形成された複数段のくびれ形状を有する開口内に充填された導電性物質を含んでなるバイアホールと、該バイアホール上に形成された導電性バンプとを備える片面回路基板を積層してなる多層化回路基板であって、
１の片面回路基板の前記導電性バンプと他の片面回路基板の前記導体回路とを接触させることで片面回路基板の相互接続を行う多層化回路基板において、
前記導体回路の表層には、合金層を介して被覆層が形成され、
前記合金層は、被覆層を形成する金属の比率が２５〜８０％で、前記導体回路を形成する金属が残比率であることを特徴とする多層化回路基板。 - 前記導体回路は、主として銅で形成され、前記被覆層は、Ｓｎ、Ｎｉ、貴金属層のいずれか１種類以上で形成されることを特徴とする請求項１に記載の多層化回路基板。
- 前記導電性バンプは、Ｐｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム半田、スズのいずれか１種類以上で形成されることを特徴とする請求項１又は請求項２に記載の多層化回路基板。
- 前記導体回路は、平均粗度（Ｒａ）で０．５〜５μｍであることを特徴とする請求項１〜請求項３のいずれか１に記載の多層化回路基板。
- 少なくとも以下（ａ）〜（ｄ）の工程を経ることを特徴とす多層化回路基板の製造方法：
（ａ）一方の面に導体回路の形成された絶縁性基材の他方の面から前記導体回路に達する開口を、レーザの入射光と反射光とを干渉させることで、側壁に複数段のくびれ部を形成して穿設する工程；
（ｂ）前記開口内に導電性物質を充填しバイアホールを形成し、該バイアホール上に導電性バンプを設け片面回路基板を形成する工程；
（ｃ）前記片面回路基板の導体回路上に合金層を介して被覆層を設ける工程；
（ｄ）１の片面回路基板の前記導電性バンプと他の片面回路基板の前記被覆層を設けた前記導体回路とを接触させて片面回路基板を積層する工程。 - 少なくとも以下（ａ）〜（ｄ）の工程を経ることを特徴とす多層化回路基板の製造方法：
（ａ）一方の面に導体回路の形成された絶縁性基材の他方の面から前記導体回路に達する開口を、レーザの入射光と反射光とを干渉させることで、側壁に複数段のくびれ部を形成して穿設する工程；
（ｂ）前記開口内に導電性物質を充填しバイアホールを形成し、該バイアホール上に導電性バンプを設け片面回路基板を形成する工程；
（ｃ）前記片面回路基板の導体回路に粗化層を形成した後に、合金層を介して被覆層を設ける工程；
（ｄ）１の片面回路基板の前記導電性バンプと他の片面回路基板の前記被覆層を設けた前記導体回路とを接触させて片面回路基板を積層する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179059A JP4017450B2 (ja) | 2002-06-19 | 2002-06-19 | 多層化回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179059A JP4017450B2 (ja) | 2002-06-19 | 2002-06-19 | 多層化回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023000A JP2004023000A (ja) | 2004-01-22 |
| JP4017450B2 true JP4017450B2 (ja) | 2007-12-05 |
Family
ID=31176602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002179059A Expired - Fee Related JP4017450B2 (ja) | 2002-06-19 | 2002-06-19 | 多層化回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4017450B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5207811B2 (ja) * | 2008-04-24 | 2013-06-12 | 京セラ株式会社 | 実装構造体および配線基板 |
| JP5091810B2 (ja) | 2008-09-03 | 2012-12-05 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
-
2002
- 2002-06-19 JP JP2002179059A patent/JP4017450B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004023000A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7894203B2 (en) | Multilayer printed wiring board | |
| JP4997105B2 (ja) | プリント配線板およびその製造方法 | |
| WO2008053833A1 (fr) | Tableau de câblage imprimé multicouche | |
| WO2007043714A1 (ja) | 多層プリント配線板およびその製造方法 | |
| KR20010082311A (ko) | 다층 회로기판 및 반도체 장치 | |
| WO1998027798A1 (fr) | Carte a circuit imprime et procede de fabrication | |
| JP2010206192A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| WO2010035866A1 (ja) | 半導体素子搭載用パッケージ基板とその製造方法 | |
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| JP4824202B2 (ja) | 半田ペースト、その半田ペーストを用いて形成した半田バンプを有する多層プリント配線板および半導体チップ | |
| JP4475875B2 (ja) | プリント配線板 | |
| JP4493923B2 (ja) | プリント配線板 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| JP4592889B2 (ja) | 多層回路基板 | |
| JP2003234432A (ja) | 半導体チップ実装回路基板および多層化回路基板 | |
| JP4037697B2 (ja) | 多層化回路基板およびその製造方法 | |
| JP4017451B2 (ja) | 多層化回路基板およびその製造方法 | |
| JP2001217356A (ja) | 多層回路基板および半導体装置 | |
| JP2007116185A (ja) | 半導体モジュール | |
| JP4017450B2 (ja) | 多層化回路基板およびその製造方法 | |
| WO2010035867A1 (ja) | 半導体素子搭載用パッケージ基板とその製造方法 | |
| JP4592929B2 (ja) | 多層回路基板 | |
| JP4592890B2 (ja) | 多層回路基板 | |
| JP2004335505A (ja) | 多層プリント配線板 | |
| JP4376890B2 (ja) | 半導体チップ実装用回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4017450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |