JP5207811B2 - 実装構造体および配線基板 - Google Patents
実装構造体および配線基板 Download PDFInfo
- Publication number
- JP5207811B2 JP5207811B2 JP2008114367A JP2008114367A JP5207811B2 JP 5207811 B2 JP5207811 B2 JP 5207811B2 JP 2008114367 A JP2008114367 A JP 2008114367A JP 2008114367 A JP2008114367 A JP 2008114367A JP 5207811 B2 JP5207811 B2 JP 5207811B2
- Authority
- JP
- Japan
- Prior art keywords
- via conductor
- layer
- insulating layer
- wiring board
- end side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
0に加わる熱応力を括れ部9aに分散し、埋設部9bにて絶縁層6と当接してアンカー効果を奏するため、熱応力によりビア導体9が導電層5から剥離する可能性を抑制できる。また、ビア導体9が積層体7の表面に形成された表面電極と接続している場合は、熱応力により配線電極が積層体7の表面から剥離することがあるが、本実施の形態においては、ビア導体9が積層体7に埋設された導電層5と接続しているため、導電層5は絶縁層6の表面から剥離する可能性は低い。以上より、実装構造体1の信頼性が低下することを抑制できる。なお、接着部材11は、錫、インジウム、又はビスマス等の低融点金属を主体とし、銅若しくは銀等を含有するはんだが用いられる。また、接着部材11は、錫、インジウム、又はビスマス等の低融点金属を含有するめっき等の導電材料が用いられても構わない。
2 配線基板
3 半導体素子
3a 端子電極
4 接着樹脂
5 導電層
6 絶縁層
6a 接着層
6b フィルム層
7 積層体
8 接続導体
9 ビア導体
9a 括れ部
9b 埋設部
9c 突出部
9d 膨れ部
9l 下部
9u 上部
10 接続部
11 接着部材
12 突起
13 金属板
14 内部金属層
15 金属層
16 突起導体
V ビア孔
P 貫通孔
R1 第一レジスト
R2 第二レジスト
Claims (4)
- 絶縁層と導電層とが積層されてなり、前記絶縁層に設けられ一端側で前記導電層と接続されているビア導体を有する配線基板と、
前記配線基板に実装され、前記ビア導体の他端側に接続されている半導体素子と、を備えた実装構造体であって、
前記ビア導体は前記一端側から前記他端側に向かって幅が小さくなるとともに、前記ビア導体の一部は前記絶縁層の表面から突出しており、
前記ビア導体は、突出方向の途中に括れ部、前記括れ部と比べて前記他端側に位置する上部、及び前記括れ部と比べて前記一端側に位置する、前記上部とは異なる材料で形成された下部を有し、且つ前記括れ部に前記上部の材料と前記下部の材料とによる合金層が形成されていて、前記上部が前記半導体素子と接続されていることを特徴とする実装構造体。 - 請求項1に記載の実装構造体において、
前記絶縁層の表面から前記ビア導体の突出した一部の側面にかけて形成されており、且つ前記突出した一部の側面から前記配線基板と対向する前記半導体素子の表面にかけて形成されている樹脂を備えたことを特徴とする実装構造体。 - 請求項1に記載の実装構造体において、
前記合金層は、錫、亜鉛又はニッケルのいずれか1種類の金属及び銅を含有することを特徴とする実装構造体。 - 絶縁層と導電層とが積層されてなり、前記絶縁層に設けられ一端側で前記導電層と接続されているとともに他端側で半導体素子と接続されるビア導体を有する配線基板であって、
前記ビア導体は前記一端側から前記他端側に向かって幅が小さくなるとともに、前記ビア導体の一部は前記絶縁層の表面から突出しており、
前記ビア導体は、突出方向の途中に括れ部、前記括れ部と比べて前記他端側に位置する上部、及び前記括れ部と比べて前記一端側に位置する、前記上部とは異なる材料で形成された下部を有し、且つ前記括れ部に前記上部の材料と前記下部の材料とによる合金層が形成されていて、前記上部が前記半導体素子と接続されることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008114367A JP5207811B2 (ja) | 2008-04-24 | 2008-04-24 | 実装構造体および配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008114367A JP5207811B2 (ja) | 2008-04-24 | 2008-04-24 | 実装構造体および配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009267055A JP2009267055A (ja) | 2009-11-12 |
JP5207811B2 true JP5207811B2 (ja) | 2013-06-12 |
Family
ID=41392532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008114367A Expired - Fee Related JP5207811B2 (ja) | 2008-04-24 | 2008-04-24 | 実装構造体および配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207811B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201657501U (zh) * | 2010-01-29 | 2010-11-24 | 比亚迪股份有限公司 | 一种线路板金手指 |
JP5919691B2 (ja) * | 2011-09-07 | 2016-05-18 | 日立化成株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309145A (ja) * | 2002-04-16 | 2003-10-31 | Kyocera Corp | 電子素子付配線基板およびその製造方法 |
JP4017450B2 (ja) * | 2002-06-19 | 2007-12-05 | イビデン株式会社 | 多層化回路基板およびその製造方法 |
JP4190989B2 (ja) * | 2003-09-12 | 2008-12-03 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 配線回路基板の製造方法及び多層配線基板の製造方法 |
JP4961848B2 (ja) * | 2006-06-12 | 2012-06-27 | 日本電気株式会社 | 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法 |
-
2008
- 2008-04-24 JP JP2008114367A patent/JP5207811B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009267055A (ja) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8431832B2 (en) | Circuit board, mounting structure, and method for manufacturing circuit board | |
KR101987374B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US8847082B2 (en) | Multilayer wiring substrate | |
US20180310417A1 (en) | Circuit board structure and method for forming the same | |
TWI294760B (ja) | ||
JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
JP5725962B2 (ja) | 配線基板の製造方法及びその実装構造体の製造方法 | |
JP2011049289A (ja) | 配線基板及びその製造方法 | |
JP5207811B2 (ja) | 実装構造体および配線基板 | |
JP5705565B2 (ja) | 実装構造体 | |
JP5127431B2 (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
KR100758188B1 (ko) | 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기 | |
JP3110389B2 (ja) | 印刷配線板とその製造方法 | |
JP5111132B2 (ja) | 配線基板の製造方法 | |
JP5363377B2 (ja) | 配線基板及びその製造方法 | |
JP5631281B2 (ja) | 配線基板の製造方法及びその実装構造体の製造方法 | |
JP5173651B2 (ja) | 配線基板の製造方法 | |
JP2009289853A (ja) | 配線基板の製造方法及び実装構造体の製造方法 | |
TWI420996B (zh) | 印刷電路板及其製造方法 | |
JP2007273896A (ja) | 配線基板 | |
JP2002118368A (ja) | 配線基板およびその製造方法 | |
JP2005123493A (ja) | 配線基板及び素子実装基板 | |
JP2008300382A (ja) | 配線基板の製造方法 | |
JP2005340355A (ja) | 配線基板 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5207811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |