JP2009267055A - 実装構造体、配線基板、および配線基板の製造方法 - Google Patents
実装構造体、配線基板、および配線基板の製造方法 Download PDFInfo
- Publication number
- JP2009267055A JP2009267055A JP2008114367A JP2008114367A JP2009267055A JP 2009267055 A JP2009267055 A JP 2009267055A JP 2008114367 A JP2008114367 A JP 2008114367A JP 2008114367 A JP2008114367 A JP 2008114367A JP 2009267055 A JP2009267055 A JP 2009267055A
- Authority
- JP
- Japan
- Prior art keywords
- via conductor
- insulating layer
- layer
- wiring board
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】上記の課題を解決するため、本発明の実装構造体1は、絶縁層6と導電層5とが積層されてなり、絶縁層6に設けられ一端側で導電層5と接続されているビア導体9を有する配線基板2と、配線基板2に実装され、ビア導体9の他端側に接続されている半導体素子3と、を備えた実装構造体1であって、ビア導体9は一端側から他端側に向かって幅が小さくなるとともに、ビア導体9の一部は絶縁層6の表面から突出しており、ビア導体9の突出部9cは、突出方向の途中に括れ部9aを有し、半導体素子3と接続されていることを特徴とする。
【選択図】図1
Description
2 配線基板
3 半導体素子
3a 端子電極
4 接着樹脂
5 導電層
6 絶縁層
6a 接着層
6b フィルム層
7 積層体
8 接続導体
9 ビア導体
9a 括れ部
9b 埋設部
9c 突出部
9d 膨れ部
10 接続部
11 接着部材
12 突起
13 金属板
14 内部金属層
15 金属層
16 突起導体
V ビア孔
P 貫通孔
R1 第一レジスト
R2 第二レジスト
Claims (8)
- 絶縁層と導電層とが積層されてなり、前記絶縁層に設けられ一端側で前記導電層と接続されているビア導体を有する配線基板と、
前記配線基板に実装され、前記ビア導体の他端側に接続されている半導体素子と、を備えた実装構造体であって、
前記ビア導体は前記一端側から前記他端側に向かって幅が小さくなるとともに、前記ビア導体の一部は前記絶縁層の表面から突出しており、
前記ビア導体の突出部は、突出方向の途中に括れ部を有し、前記半導体素子と接続されていることを特徴とする実装構造体。 - 請求項1に記載の実装構造体において、
前記絶縁層の表面から前記ビア導体の突出した一部の側面にかけて形成されており、且つ前記突出した一部の側面から前記配線基板と対向する前記半導体素子の表面にかけて形成されている樹脂を備えたことを特徴とする実装構造体。 - 請求項1に記載の実装構造体において、
前記ビア導体の括れ部に、合金層が形成されていることを特徴とする実装構造体。 - 請求項3に記載の実装構造体において、
前記合金層は、錫、亜鉛又はニッケルのいずれか1種類の金属及び銅を含有することを特徴とする実装構造体。 - 絶縁層と導電層とが積層されてなり、前記絶縁層に設けられ一端側で前記導電層と接続されているとともに他端側で半導体素子と接続されるビア導体を有する配線基板であって、
前記ビア導体は前記一端側から前記他端側に向かって幅が小さくなるとともに、前記ビア導体の一部は前記絶縁層の表面から突出しており、
前記ビア導体の突出部は、突出方向の途中に括れ部を有し、前記半導体素子と接続されることを特徴とする配線基板。 - 上面に突起が設けられた金属板を準備する工程と、
前記突起を被覆するように前記金属板の上面に絶縁層を形成する工程と、
前記絶縁層の前記突起の直上に位置する箇所にビア孔を形成し、前記突起の一部を露出する工程と、
前記金属板に電流を流し、前記突起の露出した表面にめっきを析出させて前記ビア孔にビア導体を形成する工程と、
前記ビア導体の直下に位置する前記突起を残すように前記金属板をエッチングして、前記突起を含む突起導体を形成するとともに、記絶縁層の下面を露出する工程と、
を備えたことを特徴とする配線基板の製造方法。 - 請求項6に記載の配線基板の製造方法において、
前記絶縁層の下面を露出させた後、前記絶縁層をエッチングして、前記ビア導体の側面を露出させる工程を備えたことを特徴とする配線基板の製造方法。 - 請求項7に記載の配線基板の製造方法において、
前記絶縁層は、フィルム層及び樹脂層を積層してなり、前記樹脂層をエッチングして前記ビア導体の側面を露出させることを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008114367A JP5207811B2 (ja) | 2008-04-24 | 2008-04-24 | 実装構造体および配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008114367A JP5207811B2 (ja) | 2008-04-24 | 2008-04-24 | 実装構造体および配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009267055A true JP2009267055A (ja) | 2009-11-12 |
JP5207811B2 JP5207811B2 (ja) | 2013-06-12 |
Family
ID=41392532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008114367A Expired - Fee Related JP5207811B2 (ja) | 2008-04-24 | 2008-04-24 | 実装構造体および配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207811B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058577A (ja) * | 2011-09-07 | 2013-03-28 | Hitachi Chemical Co Ltd | 半導体装置 |
JP2013518417A (ja) * | 2010-01-29 | 2013-05-20 | シェンゼェン ビーワイディー オート アールアンドディー カンパニー リミテッド | ゴールデンフィンガーの接点片、ゴールデンフィンガー、及び、ゴールデンフィンガーを備えるコネクタ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309145A (ja) * | 2002-04-16 | 2003-10-31 | Kyocera Corp | 電子素子付配線基板およびその製造方法 |
JP2004023000A (ja) * | 2002-06-19 | 2004-01-22 | Ibiden Co Ltd | 多層化回路基板およびその製造方法 |
JP2005093512A (ja) * | 2003-09-12 | 2005-04-07 | North:Kk | 配線回路基板の製造方法及び多層配線基板の製造方法 |
JP2007335464A (ja) * | 2006-06-12 | 2007-12-27 | Nec Corp | 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法 |
-
2008
- 2008-04-24 JP JP2008114367A patent/JP5207811B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309145A (ja) * | 2002-04-16 | 2003-10-31 | Kyocera Corp | 電子素子付配線基板およびその製造方法 |
JP2004023000A (ja) * | 2002-06-19 | 2004-01-22 | Ibiden Co Ltd | 多層化回路基板およびその製造方法 |
JP2005093512A (ja) * | 2003-09-12 | 2005-04-07 | North:Kk | 配線回路基板の製造方法及び多層配線基板の製造方法 |
JP2007335464A (ja) * | 2006-06-12 | 2007-12-27 | Nec Corp | 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013518417A (ja) * | 2010-01-29 | 2013-05-20 | シェンゼェン ビーワイディー オート アールアンドディー カンパニー リミテッド | ゴールデンフィンガーの接点片、ゴールデンフィンガー、及び、ゴールデンフィンガーを備えるコネクタ |
JP2013058577A (ja) * | 2011-09-07 | 2013-03-28 | Hitachi Chemical Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5207811B2 (ja) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8431832B2 (en) | Circuit board, mounting structure, and method for manufacturing circuit board | |
KR101987374B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US20180310417A1 (en) | Circuit board structure and method for forming the same | |
US10129980B2 (en) | Circuit board and electronic component device | |
TWI294760B (ja) | ||
JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
JP5725962B2 (ja) | 配線基板の製造方法及びその実装構造体の製造方法 | |
JP2011049289A (ja) | 配線基板及びその製造方法 | |
JP5207811B2 (ja) | 実装構造体および配線基板 | |
JP5982760B2 (ja) | 電子デバイス及びその製造方法 | |
JP5705565B2 (ja) | 実装構造体 | |
JP5127431B2 (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
KR100758188B1 (ko) | 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기 | |
JP3110389B2 (ja) | 印刷配線板とその製造方法 | |
JP5111132B2 (ja) | 配線基板の製造方法 | |
JP5363377B2 (ja) | 配線基板及びその製造方法 | |
JP5631281B2 (ja) | 配線基板の製造方法及びその実装構造体の製造方法 | |
JP5173651B2 (ja) | 配線基板の製造方法 | |
JP2009289853A (ja) | 配線基板の製造方法及び実装構造体の製造方法 | |
JP5206217B2 (ja) | 多層配線基板及びそれを用いた電子装置 | |
JP2002118368A (ja) | 配線基板およびその製造方法 | |
TWI420996B (zh) | 印刷電路板及其製造方法 | |
JP2008300382A (ja) | 配線基板の製造方法 | |
JP2005340355A (ja) | 配線基板 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5207811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |