TWI420996B - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI420996B
TWI420996B TW99125290A TW99125290A TWI420996B TW I420996 B TWI420996 B TW I420996B TW 99125290 A TW99125290 A TW 99125290A TW 99125290 A TW99125290 A TW 99125290A TW I420996 B TWI420996 B TW I420996B
Authority
TW
Taiwan
Prior art keywords
wafer
line pattern
insulating layer
printed circuit
circuit board
Prior art date
Application number
TW99125290A
Other languages
English (en)
Other versions
TW201206280A (en
Inventor
Hye Sun Yoon
Min Seok Lee
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Priority to TW99125290A priority Critical patent/TWI420996B/zh
Publication of TW201206280A publication Critical patent/TW201206280A/zh
Application granted granted Critical
Publication of TWI420996B publication Critical patent/TWI420996B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Description

印刷電路板及其製造方法
本發明係關於一種印刷電路板及其製造方法。
近來電子產品趨向迷你化、組裝化且小體積,因此對小型印刷電路板的需求隨之增加。
也因此增加了對內含晶片的嵌入式印刷電路板的需求。
嵌入式印刷電路板的製造過程包括一個將嵌入在印刷電路板的晶片與印刷電路板之線路圖案(circuit pattern)連接的步驟。
該晶片可包含裸晶和晶圓級封裝(WLP)晶片,而晶圓級封裝晶片可從在裸晶形成一重分配層來取得。就裸晶而言,連接至外部電路或零件的連接端子太小,而且連接端子間的間距(pith)很窄,因而不易與線路圖案連接。為解決此問題而在裸晶上另外形成一重分配層。但是由於形成此重分配層需要額外製程,製造過程複雜化且產量低,製造成本因而增加。
因此需要開發一種製造印刷電路板的方法,使印刷電路板利用裸晶即可將連接端子與外部電路或零件連接。
本發明一實施例提供具有新穎結構的一印刷電路板以及製造該印刷電路板的方法。
本發明一實施例提供一印刷電路板經由一簡單程序可以將晶片與線路圖案連接。
根據本發明一實施例,一種印刷電路板的製造方法包括準備一載體具有一第一金屬層;在第一金屬層安裝一晶片;利用一導線將晶片的連接端子與第一金屬層連接;在第一金屬層以及晶片上形成一絕緣層及在第一絕緣層形成一第二金屬層;移除載體;以及形成包括一連接線路圖案的一第一線路圖案及藉由選擇性移除第一和第二金屬層的一第二線路圖案。
根據本發明一實施例,一種印刷電路板包括具有一連接線路圖案的一第一線路圖案;在第一線路圖案上的一晶片;將晶片的連接端子與連接線路圖案連結的一導線;晶片上的一第一絕緣層和第一線路圖案,第一絕緣層因此環繞該晶片;以及在第一絕緣層上的一第二線路圖案。
本發明一實施例提供具有新穎結構的一印刷電路板以及製造該印刷電路板的方法。
本發明一實施例提供一印刷電路板經由一簡單程序可以將晶片與線路圖案連接,即使晶片的連接端子很小、線路圖案的間距很窄,以及一種製造該印刷電路板的方法。
必須說明在實施例的說明中,當指明一層(或膜)、區域、圖案、或是一架構是在另一個基板、薄膜、區域、墊狀物、或佈線「之上」或「之下」,則其可以是「直接」或「間接」在這另一個基板、薄膜、區域、墊狀物、或佈線上,或者可能呈現一個以上的中間層。再者,每一層是在「之上」或「之下」依據圖形而決定。
為求方便、清晰,圖形所示每一層的厚度與大小,可能被誇大、省略或是以示意圖繪製。另外,圖中零件大小並不完全反映實際的大小。
圖1至11為根據本發明實施例的印刷電路板以及該印刷電路板製造方法的剖視圖。
圖11所示的印刷電路板是根據實施例的方法而製成。
參閱圖11,印刷電路板包含具有一連接線路圖案85的一第一線路圖案80、附著在第一線路圖案80的一晶片40、將晶片40的一連接端子41與連接線路圖案85相連的一導線(wire)25、在晶片40和第一線路圖案80上形成的一第一絕緣層50、在第一絕緣層50上形成的一第二線路圖案81、通過第一絕緣層50以電性連接第一線路圖案80至第二線路圖案81的一第一傳導孔71、在第 一線路圖案80、在第一和第二線路圖案80,81和第一傳導孔71上形成的一第二絕緣層90、在第二絕緣層90形成的一第三線路圖案120以及用來將第一和第二線路圖案80,81連接至一第三線路圖案120的一第二傳導孔110。
導線25與連接線路圖案85接合。連接線路圖案85可包括與第一線路圖案80完全一致的材質。
除此之外,可在第一線路圖案80形成一位置決定孔21。位置決定孔21可作為偵測晶片40對齊位置以及導線25接合位置的基準標記(fiducial mark)。
晶片40可對齊一黏著層30。該黏著層30與第一線路圖案80和第二絕緣層90之至少一者接觸。黏著層30的面積可大於晶片40。
晶片40包含連接端子41,連接端子41經由導線25而連接至第一線路圖案80。
導線25的形狀可為彎曲形或抛物線形。亦即,導線25向上凸出連接到第一線路圖案80,同時和與晶片40對齊的黏著層30分隔開。導線25經由穿過第一絕緣層50而延伸。導線25具有一第一部份位於晶片40之上、一第二部份位於晶片40之下以及一第三部份則位於晶片40的外側。而第一絕緣層50環繞導線25。
至少一部份的第二絕緣層90與黏著層30接觸,且一部份的第二絕緣層90與第一傳導孔71對齊。
以下將詳細描述根據實施例而定的印刷電路板及其製造方法,並參閱圖1至11。
參閱圖1,準備形成有第一金屬層20的載體10。例如,第一金屬層20至少包括銅、錫、鋁、鎳、金、或銀的其中一種。
可在載體10的全部區域範圍形成第一金屬層20。
可經由濺鍍、電鍍或堆疊的過程,在載體10形成第一金屬層20。
載體10的材質可包括金屬或樹脂。可利用與第一金屬層20不同的材質形成載體10。
參閱圖2,選擇性移除第一金屬層20以形成位置決定孔21。位置決定孔21提供了判定第一線路圖案80位置、在印刷電路板上形成連接線路圖案85、以及晶片40附著位置等的測量標準(yardstick)。
為形成位置決定孔21,在第一金屬層20上形成一光阻圖案(未顯示),利用此光阻圖案為光罩,而選擇性的蝕刻第一金屬層20。
例如,可以在第一金屬層20的外部周邊形成位置決定孔21。詳細地說,位置決定孔21可以在稍後形成第一線路圖案80的地方形成。最好是在第一線路圖案80的外部周邊形成位置決定孔21。可以視應用狀況而改變位置決定孔21的位置。
參閱圖3,在第一金屬層20上形成黏著層30,晶片40則附 著在黏著層30。黏著層30的區域範圍可大於晶片40。
雖然圖3顯示在第一金屬層20局部形成黏著層30,但是如果必要的話可在第一金屬層20的所有區域形成黏著層30。
利用具有黏性特質的物質,例如環氧樹脂或酚醛樹脂,形成黏著層30。
晶片40可包括裸晶、從在裸晶上形成重分佈層而得的晶圓級封裝晶片、或是可以透過引線搭接方法(wire bonding scheme)而與外部裝置連接的各類晶片。
晶片40包括將其以電性連接至外部電路或是元件的連接端子41。
可根據位置決定孔21而判定晶片40的附著位置。更詳細地說,在晶片40的附著位置形成黏著層30,而晶片40附著位置是根據位置決定孔21而事先設計,之後晶片40附著在黏著層30。
參閱圖4,晶片40的連接端子41,經由導線25,而與第一金屬層20連接。根據位置決定孔21而判定導線25在第一金屬層上的接合(bonding)位置。
連接至導線25的第一金屬層20,被標稱為連接線路圖案85,稍後將詳細敘述。
根據相關技術,為了將晶片與線路圖案連接,在晶片與線路圖案之間的一絕緣層形成一傳導孔。
然而,如上所述,晶片40可包括裸晶、從在裸晶上形成重分 佈層而得的晶圓級封裝晶片、或是可以透過引線搭接方法而與外部裝置連接的各類晶片。如果以裸晶做晶片40,則晶片40的連接端子41之間的間距過窄(大約150微米或更小),而且連接端子41的寬度太小(大約100微米或更小),因此不易形成將晶片40與外部電路或元件連接的傳導孔。
根據相關技術,為解決上述問題,在裸晶上透過額外步驟形成重分佈層,而使晶片與外部電路或元件連接,雖然如此做會降低其效率。
但是根據實施例,晶片40的連接端子41經由導線25而電性連接至第一金屬層20,因此即使晶片40是祼晶,還是可以做到電性連接。換句話說,形成再分配層以及傳導孔的額外程序可以省略,製造過程因而簡化而且改善效率。
製造導線25的材料至少包括銅、錫、鋁、鎳、金、或銀的其中一種。
參閱圖5,在第一金屬層20和晶片40上準備B-狀態(B-stage)的絕緣層50;在第一絕緣層50上準備第二金屬層。
第一絕緣層50圍繞第一金屬層20和晶片40頂部的表面,而且包含一個高度符合晶片40高度的第一層51,以及蓋住晶片40和第一層51頂部表面的第二層52。除此之外亦可提供複數個第一層51和第二層52。
使用具有黏著性和絕緣特性的材料形成第一絕緣層50。例 如,第一絕緣層可包括如環氧樹脂或酚醛樹脂的樹脂材料。另外,第一絕緣層50可包括預浸材料(prepreg)、聚醯亞胺(ployimide)薄膜、或是氟化氫銨(ABF)薄膜。亦即,可第一絕緣層50可以根據應用而包含多種材料。
使用至少含有銅、錫、鋁、鎳、金、或銀其中一種的材料形成第二金屬層60。
參閱圖6,利用加熱和加壓,將B-狀態第一絕緣層50和在其上的第二金屬層60與第一金屬層20和晶片40壓緊。之後,在第一絕緣層50上加熱且照射紫外線,使其固化(cured)。
由於第一絕緣層50是以半固化狀態(B-狀態)形成,因此當第二金屬層和第一絕緣層50緊壓第一金屬層20和晶片40時,導線25可以形成在晶片40和第一金屬層20而不會受損。
因此,導線25因穿過第一絕緣層50而延伸,將晶片40的連接端子41連接至第一金屬層20。
參閱圖7,移除載體10,且形成穿過第一金屬層20、第二金屬層60、以及第一絕緣層50的第一傳導孔71。
形成第一傳導孔71,使得在印刷電路板頂部及底部表面的線路圖案得以通電。
為形成第一傳導孔71,利用雷射穿孔穿過第一金屬層20、第二金屬層60、以第一絕緣層50形成一貫孔(via hole)70,並將其電鍍。
在電鍍的過程進行一非電鍍步驟(electroless plating process)而形成一種子層,之後進行電鍍的步驟。
參閱圖8,選擇性移除第一金屬層20和第二金屬層60,以形成第一線路圖案80和第二線路圖案81。第一線路圖案80包括該連接線路圖案85。
為形成第一線路圖案80、第二線路圖案81、以及連接線路圖案85,在第一金屬層20、第二金屬層60上形成一光阻圖案(未顯示),之後利用此光阻圖案為光罩,而在第一金屬層20和第二金屬層60進行蝕刻。
根據位置決定孔21而決定第一線路圖案80、第二線路圖案81、以及連接線路圖案85的位置。
在有導線25連接的區域形成連接線路圖案85,使其可以透過導線25而與晶片40的連接端子41進行電性連接。
由於第一線路圖案80、第二線路圖案81、和連接線路圖案85是藉由選擇性移除第一金屬層20而同時形成的,製造過程因而簡化。
參閱圖9,在第一線路圖案80、第二線路圖案81、以及第一傳導孔71上形成第二絕緣層90;在第二絕緣層90上形成第三金屬層100。
使用與第一絕緣層50相同的材料建立第二絕緣層90,為避免多餘可因此省略細節描述。
為形成第二絕緣層90以及第三金屬層100,在第一線路圖案80和第二線路圖案81準備B-狀態第二絕緣層90,且在第二絕緣層90上準備第三金屬層100。之後藉由加熱和加壓,將B-狀態第二絕緣層90和第三金屬層100與第一線路圖案80、第二線路圖案81和傳導孔71壓緊。之後將第二絕緣層90固化。
第三金屬層100的材質可以和第一金屬層20和第二金屬層60相同。
參閱圖10,形成第二傳導孔110而將第一線路圖案80和第二線路圖案81電性連接至第三金屬層100。
為形成第二傳導孔110,建立一貫孔(via hole)(未顯示)穿過第二絕緣層90,且對此貫孔進行電鍍。
參閱圖11,選擇性的將第三金屬層100移除以形成第三線路圖案120。
形成第三線路圖案120的程序與形成第一線路圖案80和第二線路圖案81相似,為避免多餘因而省略其細節描述。
與此同時,視印刷電路板上的電路而決定重覆或省略在第一至第三線路圖案80、81、120間形成第一和第二絕緣層50、90的程序。此外,可在實施例的範圍內修改此程序。
之後在第三線路圖案120形成一防焊(solder mask)和焊球(solder ball),使得印刷電路板可以與其它電路、元件或基板連接。
以上雖然已描述了示範本發明的實施例,但必須了解這些示範的實施例不應限制目前的發明,而且在以下本發明所申請專利的精神與範圍內、可以藉由慣例熟練的技術進行各種各樣的變化和改動。
【產業適用性】
本發明係可應用至一種印刷電路板及製造該印刷電路板的方法。
10‧‧‧載體
20‧‧‧第一金屬層
21‧‧‧位置決定孔
25‧‧‧導線
30‧‧‧黏著層
40‧‧‧晶片
41‧‧‧連接端子
50‧‧‧第一絕緣層
51‧‧‧第一層
52‧‧‧第二層
60‧‧‧第二金屬層
70‧‧‧貫孔
71‧‧‧第一傳導孔
80‧‧‧第一線路圖案
81‧‧‧第二線路圖案
85‧‧‧連接線路圖案
90‧‧‧第二絕緣層
100‧‧‧第三金屬層
110‧‧‧第二傳導孔
120‧‧‧第三線路圖案
圖1至11為根據本發明實施例的印刷電路板以及該印刷電路板製造方法的剖視圖。
21‧‧‧位置決定孔
25‧‧‧導線
30‧‧‧黏著層
40‧‧‧晶片
41‧‧‧連接端子
50‧‧‧第一絕緣層
70‧‧‧貫孔
71‧‧‧第一傳導孔
80‧‧‧第一線路圖案
81‧‧‧第二線路圖案
85‧‧‧連接線路圖案
90‧‧‧第二絕緣層
100‧‧‧第三金屬層
110‧‧‧第二傳導孔
120‧‧‧第三線路圖案

Claims (20)

  1. 一種印刷電路板的製造方法,包含:準備具有一第一金屬層的一載體;附著一晶片於該第一金屬層;利用一導線將該晶片的一連接端子與該第一金屬層連接;形成一第一絕緣層在該第一金屬層與該晶片上,且形成一第二金屬層於該第一絕緣層上;移除該載體;以及形成具有一連接線路圖案的一第一線路圖案,且藉由選擇性移除該第一金屬層及該第二金屬層而形成一第二線路圖案,其中該導線具有一第一部份位於該晶片之上、一第二部份位於該晶片之下以及一第三部份則位於該晶片的外側。
  2. 如申請專利範圍第1項所述之製造方法,進一步包含:將該晶片附著至該第一金屬層之前,藉由選擇性移除該第一金屬層而形成一位置決定孔,其中該位置決定孔決定該連接線路圖案的位置。
  3. 如申請專利範圍第1項所述之製造方法,其更包含:在該晶片附加至該第一金屬層之前,在該第一金屬層形成一黏著層。
  4. 如申請專利範圍第3項所述之製造方法,其中該黏著層的一面積大於該晶片的一面積。
  5. 如申請專利範圍第3項所述之製造方法,其中的該導線從該黏著層分隔開。
  6. 如申請專利範圍第1項所述之製造方法,其中該導線的形狀為彎曲形或抛物線形。
  7. 如申請專利範圍第1項所述之製造方法,其中該第一絕緣層圍繞該導線。
  8. 如申請專利範圍第1項所述之製造方法,其更包含:形成一貫孔穿過該第一絕緣層,且在該貫孔形成一傳導孔,使得在該第一線路圖案和該第二線路圖案形成前,可將該第一金屬層電性連接至該第二金屬層。
  9. 一種印刷電路板,包含:包括一連接線路圖案的一第一線路圖案;在該第一線路圖案上的一晶片;該晶片的一連接端子連接至該連接線路圖案的一導線;在該晶片和該第一線路圖案上形成的一第一絕緣層,由此該第一絕緣層環繞該晶片;以及在該第一絕緣層上的一第二線路圖案,其中該導線具有一第一部份位於該晶片之上、一第二部份位於該晶片之下以及一第三部份則位於該晶片的外側。
  10. 如申請專利範圍第9項所述之印刷電路板,其更包含:在該第一線路圖案中的一位置決定孔。
  11. 如申請專利範圍第9項所述之印刷電路板,其更包含:介於該第一線路圖案和該晶片之間的一黏著層。
  12. 如申請專利範圍第11項所述之印刷電路板,其中該黏著層的一面積大於該晶片的一面積。
  13. 如申請專利範圍第11項所述之印刷電路板,其中該導線與該黏著層分隔開。
  14. 如申請專利範圍第9項所述之印刷電路板,其中該導線的形狀為彎曲形或拋物線形。
  15. 如申請專利範圍第9項所述之印刷電路板,其中該第一絕緣層環繞該導線。
  16. 如申請專利範圍第9項所述之印刷電路板,其更包含:穿過該第一絕緣層的一貫孔,以使該第一線路圖案電性連接至該第二線路圖案。
  17. 如申請專利範圍第9項所述之印刷電路板,其更包含:在該第一絕緣層、該第一線路圖案以及該第二線路圖案上形成的一第二絕緣層。
  18. 如申請專利範圍第17項所述之印刷電路板,其更包含:在該第二絕緣層上的一第三線路層,其中該第三線路圖案透過該傳導孔而電性連接至該第一線路圖案和該第二線路圖案。
  19. 如申請專利範圍第11項所述之印刷電路板,其更包含: 形成在該第一絕緣層、該第一線路圖案和該第二線路圖案上的一第二絕緣層,其中該第二絕緣層與該黏著層接觸。
  20. 如申請專利範圍第16項所述之印刷電路板,其更包含:形成在該第一絕緣層、該第一線路圖案和該第二線路圖案上的一第二絕緣層,其中該第二絕緣層的一部份設置在該傳導孔中。
TW99125290A 2010-07-30 2010-07-30 印刷電路板及其製造方法 TWI420996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99125290A TWI420996B (zh) 2010-07-30 2010-07-30 印刷電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99125290A TWI420996B (zh) 2010-07-30 2010-07-30 印刷電路板及其製造方法

Publications (2)

Publication Number Publication Date
TW201206280A TW201206280A (en) 2012-02-01
TWI420996B true TWI420996B (zh) 2013-12-21

Family

ID=46761897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99125290A TWI420996B (zh) 2010-07-30 2010-07-30 印刷電路板及其製造方法

Country Status (1)

Country Link
TW (1) TWI420996B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608763B (zh) * 2016-07-01 2017-12-11 立邁科技股份有限公司 製作電路板的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717672A (en) * 2005-08-26 2007-05-01 Shinko Electric Ind Co Method of manufacturing wiring board
TW200822833A (en) * 2006-10-20 2008-05-16 Shinko Electric Ind Co Multilayer wiring substrate mounted with electronic component and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717672A (en) * 2005-08-26 2007-05-01 Shinko Electric Ind Co Method of manufacturing wiring board
TW200822833A (en) * 2006-10-20 2008-05-16 Shinko Electric Ind Co Multilayer wiring substrate mounted with electronic component and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608763B (zh) * 2016-07-01 2017-12-11 立邁科技股份有限公司 製作電路板的方法

Also Published As

Publication number Publication date
TW201206280A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
JP5010737B2 (ja) プリント配線板
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
TWI479971B (zh) 佈線板,其製造方法及具有佈線板之半導體裝置
US8780572B2 (en) Printed circuit board having electronic component
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
US20060012048A1 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
TW201232723A (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
JP2017017300A (ja) チップパッケージ
TWI465163B (zh) 具有內建加強層之凹穴基板及其製造方法
US9510450B2 (en) Printed wiring board and method for manufacturing the same
US20130118782A1 (en) Radiant heat circuit board and method for manufacturing the same
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP2016157919A (ja) 電子モジュールの作製方法及び電子モジュール
US9281269B2 (en) Integrated circuit package and method of manufacture
US10129980B2 (en) Circuit board and electronic component device
US10211119B2 (en) Electronic component built-in substrate and electronic device
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US20160021758A1 (en) Printed wiring board and method for manufacturing the same
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP4413798B2 (ja) 半導体装置の製造方法
TWI420996B (zh) 印刷電路板及其製造方法
JP5705565B2 (ja) 実装構造体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees