KR20010082311A - 다층 회로기판 및 반도체 장치 - Google Patents

다층 회로기판 및 반도체 장치 Download PDF

Info

Publication number
KR20010082311A
KR20010082311A KR1020017006409A KR20017006409A KR20010082311A KR 20010082311 A KR20010082311 A KR 20010082311A KR 1020017006409 A KR1020017006409 A KR 1020017006409A KR 20017006409 A KR20017006409 A KR 20017006409A KR 20010082311 A KR20010082311 A KR 20010082311A
Authority
KR
South Korea
Prior art keywords
circuit board
conductor
layer
via hole
multilayer
Prior art date
Application number
KR1020017006409A
Other languages
English (en)
Other versions
KR100763692B1 (ko
Inventor
아사이모토오
가리야다카시
Original Assignee
엔도 마사루
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000245650A external-priority patent/JP4592890B2/ja
Priority claimed from JP2000245656A external-priority patent/JP4592891B2/ja
Priority claimed from JP2000245649A external-priority patent/JP4592889B2/ja
Priority claimed from JP2000245648A external-priority patent/JP2001217356A/ja
Application filed by 엔도 마사루, 이비덴 가부시키가이샤 filed Critical 엔도 마사루
Publication of KR20010082311A publication Critical patent/KR20010082311A/ko
Application granted granted Critical
Publication of KR100763692B1 publication Critical patent/KR100763692B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

절연성 경질기재의 한쪽 면 또는 양면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구에 도전성 물질이 충전되어 된 바이어 홀을 갖는 회로기판의 여러 장이 접착제층을 사이에 두고 적층되어, 일괄하여 가열 프레스됨으로써 형성되는 다층 회로기판이다. 적층된 복수의 회로기판 중, 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 그 바이어 홀의 바로 위에 위치하여 도전성 범프가 형성되고, 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 표면에는, 그 바이어 홀의 바로 위에 위치하여 도전성 핀 또는 볼이 배설되어 된다. 이러한 다층 회로기판을 팩키지 기판으로 하고, 그 위에 LSI 칩 등의 전자부품을 탑재하여 반도체 장치를 구성한다. 또한, 이러한 다층 회로기판을 코어기판으로서, 그 양면 또는 한쪽 면에 빌드 업 배선층을 형성하고, 빌드 업 배선층의 가장 바깥쪽 도체회로의 표면에는, 솔더 범프를 설치하고, 또한 빌드 업 배선층의 다른 쪽을 구성하는 가장 바깥쪽 도체층의 표면에는, 도전성 핀 또는 볼을 배설하여, 고밀도 배선 및 전자부품의 고밀도 설치에 유리한 다층 회로기판을 제공한다.

Description

다층 회로기판 및 반도체 장치{Multilayer printed-circuit board and semiconductor device}
최근, IC 칩을 설치하는 팩키지 기판은, 전자공업이 진보함에 따라 전자기기의 소형화 또는 고속화에 대응하여, 더 섬세한 패턴(finer pattern)에 의한 고밀도화 및 신뢰성이 높은 것이 요구되고 있다.
이러한 팩키지 기판으로서, 1997년, 1월호의 「표면 설치기술」에는, 다층 코어기판의 양면에 빌드 업 다층 배선층이 형성된 것이 개시되어 있다.
그러나, 상기에 게시된 종래 기술의 팩키지 기판에서는, 다층 코어기판내의도체층과 빌드 업 배선층과의 접속은, 다층 코어기판의 표면에 관통구멍(through hole)으로부터 배선한 내층 패드를 설치하여, 이 내층 패드에 바이어 홀을 접속시켜 행했다. 이 때문에, 관통구멍의 랜드형상이 오뚜기 형상 또는 아령 형상으로 되어, 그 내층 패드의 영역이 관통구멍의 배치밀도의 향상을 저해하여, 관통구멍의 형성수에는 일정 한계가 있었다. 또한, 배선의 고밀도화를 꾀하기 위해 코어기판을 다층화 하면, 외층의 빌드 업 배선층은, 다층 코어기판내의 도체층과 충분한 전기적 접속을 확보할 수 없다고 하는 문제가 있었다.
또한, 이러한 문제점에 대해서는, 본 발명자들은 먼저, 특원평 제10-15346호(특개평 제11-214846호)로서 그 개선방법을 제안했다.
이러한 개선제안에 의한 다층 프린트 배선판은, 내층에 도체층을 갖는 다층 코어기판상에, 층간 수지 절연층과 도체층이 번갈아 적층되어 각 도체층 사이가 바이어 홀에서 접속된 빌드 업 배선층이 형성되어 된 다층 프린트 배선판에 있어서, 다층 코어기판에는, 관통구멍이 형성되고, 그 관통구멍에는 충전재가 충전됨과 동시에 상기 충전재의 관통구멍으로부터의 노출면을 덮어 도체층이 형성되며, 그 도체층에는 바이어 홀이 접속된 구성으로, 그것에 의해 관통구멍의 배치밀도가 향상되어, 고밀도화된 관통구멍을 사이에 두고 다층화 된 코어기판내의 도체회로와의 접속을 확보할 수 있도록 되어 있다.
그러나, 이러한 구성의 다층 프린트 배선판에 있어서의 관통구멍은, 다층화된 코어기판에 드릴 등으로 관통구멍을 뚫어, 그 관통구멍의 벽면 및 기판표면에 무전해 도금을 행해 형성되기 때문에, 그 개구성이나 경제성을 고려하면, 형성될수 있는 관통구멍 개구경의 하한은 300 ㎛ 정도이고, 현재 전자산업계의 요청을 만족할 만한 초 고밀도 배선을 실현하기 위해서는, 50∼250 ㎛ 정도의 보다 작은 개구경과, 보다 좁은 관통구멍 랜드 피치(through-hole land pitch)를 얻기 위한 기술개발이 요망되고 있다.
따라서, 본 발명자들은, 경질재료로 된 코어재의 한쪽 면 또는 양면에 도체회로를 가지고, 그 한쪽 면으로부터 코어재를 관통하여 도체회로에 이르는 충전 바이어 홀을 형성하여 된 회로기판의 여러 장을 서로 적층하여, 접착제를 매개로 하여 일괄 가열 프레스함으로써 다층 코어기판을 형성하면, 다층 코어기판에 관통구멍을 설치하지 않고, 다층 코어기판내의 도체회로 끼리 및 다층 코어기판내의 도체회로와 다층 코어기판상에 형성한 빌드 업 배선층과의 전기적 접속이, 다층 코어기판에 형성한 충전 바이어 홀과, 그 바로 위에 형성한 빌드 업 배선층내의 바이어 홀을 사이에 두고 충분히 확보할 수 있는 것을 알게 되었다.
또한, 이러한 다층 회로기판의 가장 바깥쪽 표면에는, LSI 칩 등의 여러 가지 전자부품이 탑재되지만, 그 전자부품을 탑재하는 방법으로서는, 가장 바깥쪽 표면에 형성된 도체회로상의 소정 위치에, 전자부품의 단자부를 삽입하기 위한 부품구멍이나, 그 부품구멍을 둘러싼 개소에 부품구멍의 지름 보다 조금 큰 지름을 갖는 접속용 랜드를 형성시켜 두고, 여기에 전자부품의 리드군이 납땜(soldering)에 의해 접속되는 핀 설치방식이나, 도체회로상의 소정 위치에 형성시킨 랜드상에 크림 솔더를 미리 도포해 두고, 전자부품의 단자부가 크림 솔더에 접촉하도록 놓은 후, 솔더가 용융하는 온도범위내로 유지된 분위기내에서 리플로(reflow)시킴으로써, 전자부품이 접속되는 표면 설치방식 등을 들 수 있다.
그러나, 상기와 같은 방법으로는, 도체회로상에 적절한 크기의 지름을 갖는 랜드를 설치하는 것이 불가결하다. 또한, 최근 전자기기의 소형화, 고기능화의 요청에 따라, 전자부품의 탑재수가 많아지면, 랜드의 총면적은 무시할 수 없을 정도로 커져, 고밀도화의 저해요인으로 되어 있었다.
또한, 전자부품을 접속하기 위한 납땜 작업시에는, 불필요한 개소로 솔더가 흘러, 단락(short-circuit), 단선 등이 일어나는 것을 방지하기 위한 솔더 레지스트(solder-resist)를, 미리 도포해 두는 것도 불가결하다. 이 때문에, 솔더 레지스트 인쇄시 위치가 어긋나는 오차를 고려하여, 배선 사이에 여유를 두고 설계할 필요가 있어, 이 것도 고밀도화의 저해요인으로 되어 있었다.
본 발명은, 초 고밀도 배선에 유리한 다층 회로기판이나, 그 다층 회로기판상에 빌드 업(build up) 배선층을 더 형성한 다층 프린트 배선판 및 그들에 탑재되는 반도체부품을 포함한 반도체 장치에 관한 것으로, 특히, 충전 바이어 홀(via hole)을 갖는 한쪽 면 회로기판의 여러 장을, 또는 양면 회로기판을 코어로서 그 양면에 한쪽 면 회로기판을 각각 적층하고, 그 적층된 회로기판 끼리를 접착제를 매개로 하여 일괄 가열 프레스함으로써 형성되는 다층 회로기판이나, 그 다층 회로기판의 적어도 한쪽 면에 빌드 업 배선층을 형성한 다층프린트 배선판 및 그들을 사용한 반도체 장치를 제안한다.
발명의 개시
본 발명은, 종래 기술이 안고 있는 상술한 과제를 해결하기 위해 개발된 것으로, 그 목적으로 하는 것은, 고밀도 배선화 및 고밀도 설치화가 가능한 다층 회로기판이나 다층 프린트 배선판 및 그들을 사용한 반도체 장치를 제안하는 것에 있다.
발명자들은, 상기 목적의 실현을 위해 예의 연구한 결과, 이하에 나타내는 내용을 요지 구성으로 하는 발명에 이르렀다. 즉,
(1) 본 발명의 다층 회로기판은, 절연성 경질기재의 한쪽 면 또는 양면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 도체회로에 이르는 개구에 도전성 물질이 충전되어 된 바이어 홀을 갖는 회로기판의 여러 장이 접착제층을 사이에 두고 적층되어, 일괄하여 가열 프레스됨으로써 형성된 다층 회로기판에 있어서,
상기 적층된 복수의 회로기판 중, 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 상기 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속되는 도전성 범프(bump)가 형성되고, 또한 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 표면에는, 상기 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속되는 도전성 핀 또는 볼이 배설되어 있는 것을 특징으로 한다.
(2) 또한, 본 발명의 다층 회로기판은, 절연성 경질기재의 한쪽 면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구에 도전성 물질이 충전되어 된 바이어 홀을 갖는 한쪽 면 회로기판(single-sided circuit board)의 여러 장과, 절연성 경질기재의 한쪽 면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구를 갖는 한쪽 면 회로기판이 접착제층을 사이에 두고 각각 적층되어, 일괄하여 가열됨으로써 형성된 다층 회로기판에 있어서,
상기 적층된 복수의 회로기판 중, 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 상기 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속되는 도전성 범프가 형성되고, 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 개구내에는, 그 회로기판의 도체회로에 전기적으로 접속되는 도전성 핀 또는 볼이 배설되어 있는 것을 특징으로 한다.
상기(1)에 기재의 다층 회로기판에 있어서, 상기 복수의 회로기판 중, 가장바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 그 도체회로를 덮어 솔더 레지스트층이 설치되고, 그 솔더 레지스트에 형성한 개구로부터 노출되는 도체층/바이어 홀에 접속하는 도전성 범프가 바이어 홀 바로 위에 형성되며, 또한 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 표면에도, 그 도체회로를 덮어 솔더 레지스트층이 설치되어, 그 솔더 레지스트층에 형성한 개구로부터 노출되는 도체층/바이어 홀에 접속하는 도전성 핀 또는 볼이 바이어 홀 바로 위에 배설되어 있는 것이 바람직하다.
상기(1) 또는 (2)에 기재의 다층 회로기판에 있어서, 각 회로기판에 형성되는 인접하는 바이어 홀 사이의 거리는, 상기 한쪽 회로기판으로부터 다른 쪽 회로기판으로 향함에 따라 커지도록 형성되는 것이 바람직하다.
(3) 본 발명의 반도체 장치는, 상기(1) 또는 (2)에 기재의 다층 회로기판과, 그 다층 회로기판의 가장 바깥쪽의 한쪽 회로기판에 형성된 도전성 범프에 전기적으로 접속된 전자부품을 포함하여 된 것을 특징으로 한다.
상기(3)에 기재의 반도체 장치에 있어서는, 전자부품을 탑재하는 회로기판의 주연부에는 스티프너(stiffener)가 배치됨과 동시에, 그 회로기판에 마주 보는 가장 바깥쪽의 회로기판에 형성된 바이어 홀 중, 전자부품 탑재위치에 마주 보는 위치에 있는 바이어 홀에 대해 칩 콘덴서가 전기적으로 접속되는 것이 바람직하다.
(4) 또한, 본 발명의 반도체 장치는, 절연성 경질기재의 한쪽 면 또는 양면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구에 전해 도금이 충전되어 된 바이어 홀을 가지며, 그 바이어 홀 위치에 대응하여, 그 바이어 홀에 전기적으로 접속되는 돌기상 도체를 가져서 된 회로기판의 여러 장이 접착제층을 사이에 두고 적층되어, 일괄해서 가열 프레스됨으로써 형성된 다층 회로기판과, 그 다층 회로기판의 가장 바깥쪽에 위치하는 회로기판에 전기적으로 접속된 LSI 칩 등의 전자부품을 포함하여 된 반도체 장치에 있어서,
상기 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 상기 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속하는 범프가 형성됨과 동시에, 그 도전성 범프에 대해 상기 전자부품이 전기적으로 접속되어,
상기 전자부품이 탑재된 회로기판과 반대쪽에 있는 가장 바깥쪽에 위치하는 회로기판의 표면에는, 상기 전자부품 바로 아래에 있는 바이어 홀에 대해 칩 콘덴서가 전기적으로 접속되어 있는 것을 특징으로 한다.
상기(4)에 기재의 반도체 장치에 있어서, 전자부품이 탑재된 회로기판의 주연부에는, 기판의 휘어짐 방지를 위한 스티프너가 접착 ·고정되어 있는 것이 바람직하다.
(5) 본 발명의 다층 회로기판은,
내층에 도체회로를 갖는 다층 코어기판의 한쪽 면 또는 양면에, 층간 수지 절연층과 도체층이 번갈아 적층되고, 각 도체층 사이가 바이어 홀로 접속된 빌드 업 배선층이 형성되어 된 다층 회로기판에 있어서,
상기 다층 코어기판은, 절연성 경질기재의 양면 또는 한쪽 면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 구멍에, 도전성 물질이 충전되어 된 바이어 홀을 갖는 회로기판의 여러 장이 접착제층을 사이에 두고 적층되어, 일괄하여 가열 프레스됨으로써 형성되어 있는 것을 특징으로 한다.
상기(5)에 기재의 다층 회로기판에 있어서, 다층 코어기판의 양면에 빌드 업 배선층을 형성하고, 빌드 업 배선층의 한쪽을 구성하는 가장 바깥쪽 도체층의 표면에는, 솔더 범프(solder bump)가 설치됨과 동시에, 상기 빌드 업 배선층의 다른 쪽을 구성하는 가장 바깥쪽의 도체층 표면에는, 도전성 핀 또는 볼이 배설되어 있는 것이 바람직하다.
또한, 빌드 업 배선층을 구성하는 가장 바깥쪽의 도체층을, 솔더 레지스트층으로 덮고, 그 솔더 레지스트층에 설치한 개구로부터 노출되는 가장 바깥쪽의 도체층을 도체 패드(또는 접속용 단자의 형태)에 형성함으로써, 어미기판(mother board)으로서 바람직한 다층 프린트 배선판이 제공된다.
더욱이, 상기(5)에 기재의 다층 회로기판에 있어서, 다층 코어기판의 한쪽 면에 빌드 업 배선층을 형성하고, 빌드 업 배선층의 가장 바깥쪽의 도체층 표면에는, 바이어 홀 바로 위에 위치하여, LSI 등의 반도체 칩을 포함하는 전자부품에 접속되는 솔더 범프가 배설되고, 또한 다층화 코어기판의 다른 쪽 표면에 노출되는 도체회로상에는, 상기 충전 바이어 홀의 바로 위에 위치하여, 어미기판에 접속되는 도전성 핀 또는 볼이 배설되어 있는 것이 바람직하다. 또한, 빌드 업 배선층을 구성하는 가장 바깥쪽의 도체층 및 다층 코어기판의 다른 면을 솔더 레지스트층으로 덮어, 그 솔더 레지스트층에 설치한 개구로부터 노출되는 가장 바깥쪽 도체층의 한쪽에 도체 패드를 형성하고, 다층 코어기판의 다른 쪽 표면에 노출되는 도체회로상에는, 상기 충전 바이어 홀의 바로 위에 위치하여, 어미기판에 접속되는 도전성 핀 또는 볼을 형성하는 것이 바람직하다.
또한, 상기(1)∼(5)에 기재의 다층 회로기판에 있어서, 도전성 물질은, 전해 도금처리에 의해 형성된 금속도금, 또는, 금속입자와 열경화성 수지 또는 열가소성 수지로 된 도전성 페이스트인 것이 바람직하다.
상기(1)∼(5)에 기재의 다층 회로기판에 있어서, 다층 코어기판을 구성하는 각 회로기판은, 그 바이어 홀 위치에 대응하여, 그 바이어 홀에 전기적으로 접속된 돌기상 도체가 형성되어 있는 것이 바람직하고, 또한 그 돌기상 도체는, 도전성 페이스트로부터 형성되는 것이 바람직하다.
더욱이, 상기(1)∼(5)에 기재의 다층 회로기판에 있어서, 빌드 업 배선층의 바이어 홀의 일부는, 다층 코어기판에 형성된 바이어 홀의 바로 위에 위치하여, 그 바이어 홀에 직접 접속되어 있는 것이 바람직하다.
상기(1)∼(5)에 기재의 다층 회로기판에 있어서, 다층화된 코어기판을 구성하는 기본단위로서의 한쪽 면/양면 회로기판은, 유리천 에폭시 수지기재(glass epoxy resin), 유리천 비스말레이미드트리아진 수지기재, 유리천 폴리페닐렌에테르 수지기재, 아라미드 부직포-에폭시 수지기재, 아라미드 부직포-폴리이미드 수지기재로부터 선택되는 어느 하나의 경질기재로부터 형성되는 것이 바람직하고, 두께가 20∼100 ㎛인 유리천 에폭시 수지기재로부터 형성되어, 충전 바이어 홀 지름이 50∼250 ㎛인 것이 바람직하다.
더욱이, 각 회로기판의 바이어 홀은, 펄스 에너지가 0.5∼10O mJ, 펄스 폭이 1∼100 μs, 펄스 간격이 0.5 ms 이상, 쇼트수가 1∼50의 조건하에서, 유리천 에폭시 수지기재의 표면에 조사되는 탄산가스 레이저에 의해 형성된 개구에 대해 형성되는 것이 바람직하다.
도면의 간단한 설명
도1은 본 발명을 구성하는 한쪽 면 회로기판의 한 적층상태를 나타내는 도, 도2는 본 발명을 구성하는 한쪽 면 회로기판의 다른 적층상태를 나타내는 도, 도3은 본 발명을 구성하는 한쪽 면 회로기판의 또 다른 적층상태를 나타내는 도, 도4는 본 발명을 구성하는 한쪽 면 회로기판의 또 다른 적층상태를 나타내는 도, 도5(a)∼(g)는 본 발명을 구성하는 양면 회로기판의 제조공정의 일부를 나타내는 도, 도6(a)∼(f)는 본 발명을 구성하는 한쪽 면 회로기판의 제조공정의 일부를 나타내는 도, 도7은 본 발명의 다층 회로기판의 한 실시형태(한쪽 면 회로기판과 양면 회로기판으로부터 구성한다)를 나타내는 도, 도8은 본 발명의 다층 회로기판의 다른 실시형태(한쪽 면 회로기판 만으로 구성된다)를 나타내는 도, 도9는 도8에 나타내는 실시형태에 있어서의 충전 바이어 홀 위치를 설명하기 위한 도, 도10은 본 발명의 반도체 장치를 나타내는 도, 도11은 본 발명의 다른 실시형태를 나타내는 도, 도12(a)∼(f)는 본 발명의 또 다른 실시형태(다층화 코어기판의 한쪽 면에 빌드 업 배선층을 형성한 형태)의 다층 회로기판의 제조공정의 일부를 나타내는 도, 도13(a)∼(c)는 마찬가지로 다층 회로기판의 제조공정의 일부를 나타내는 도, 도14(a) 및 (b)는 마찬가지로 다층 회로기판의 제조공정의 일부를 나타내는 도, 도15(a)∼(f)는 본 발명의 다층 회로기판의 다른 실시형태(다층화 코어기판의 양면에 빌드 업 배선층을 형성했다)의 다층 회로기판의 제조공정의 일부를 나타내는 도, 도16(a)∼(c)는 마찬가지로 다층 회로기판의 제조공정의 일부를 나타내는 도,도17(a)∼(b)는 마찬가지로 다층 회로기판의 제조공정의 일부를 나타내는 도, 도18은 도17(b)에 나타내는 실시형태에 더하여 BGA나 PGA를 배설한 또 다른 실시형태를 나타내는 도이다.
발명을 실시하기 위한 최선의 형태
(1) 본 발명은, 절연성 경질기재의 한쪽 면 또는 양면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구에 도전성 물질이 충전되어 된 바이어 홀을 갖는 한쪽 면/양면 회로기판을 구성단위로서, 이들 여러 장을 적절히 조합시키고, 또는 필요에 따라, 이들의 한쪽 면 또는 양면 회로기판에 가하여, 개구에 도전성 물질이 충전된 바이어 홀을 갖지만 도체회로를 갖지 않는 회로기판을 조합시켜, 접착제층을 사이에 두고 적층한 후, 일괄하여 가열 프레스함으로써 성형한 다층화 기판을 팩키지 기판으로서 사용한 점에 특징이 있다.
즉, 적층 ·일괄 프레스 성형된 복수의 회로기판 중, 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 전자부품의 접속용 단자에 접속되도록 바이어 홀의 바로 위에 위치하여 바이어 홀에 전기적으로 접속되는 도전성 범프가 형성되고, 또한 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 표면에는, 어미기판상의 접속용 구멍 또는 접속용 패드에 접속되도록, 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속하는 도전성 핀(PGA) 또는 볼(BGA)이 배설되어 있는 점에 특징이 있다.
① 상기 다층화 기판을, 예를 들면 4장의 한쪽 면 회로기판 A∼D를 사용하여구성하는 경우에는, 예를 들면 도1에 나타내는 바와 같이, 가장 바깥쪽에 위치하는 한쪽의 회로기판 A의 표면에는, 도체회로가 노출되고, 가장 바깥쪽에 위치하는 다른 쪽의 회로기판 D의 표면에는, 바이어 홀에 접속하는 돌기상 도체가 노출된 구조로 되며, 또한, 도2에 나타내는 바와 같이, 가장 바깥쪽에 위치하는 회로기판 A 및 D의 표면에는, 도체회로가 노출된 구조로 된다.
② 또한, 상기 다층화 기판을, 3장의 한쪽 면 회로기판 A, B, C와, 1장의 양면 회로기판 E를 사용하여 구성하는 경우에는, 예를 들면 도3에 나타내는 바와 같이, 가장 바깥쪽에 위치하는 회로기판 A, C의 표면에는, 각각 도체회로가 노출된 구조로 된다.
③ 더욱이, 상기 다층화 회로기판을, 3장의 한쪽 면 회로기판 A, B, C와, 1장의 도체회로를 갖지 않는 회로기판 F를 사용하여 구성하는 경우에는, 예를 들면 도4에 나타내는 바와 같이, 가장 바깥쪽에 위치하는 회로기판 A, F의 표면에는, 각각 바이어 홀에 접속하는 돌기상 도체가 노출된 구조로 된다.
상기 ①~③과 같은 조합 이외에도 다층화 기판을 구성할 수 있지만, 이러한 다층화 기판을 구성하는 가장 바깥쪽 회로기판 도체회로의 바이어 홀 바로 위에 위치하는 부분은, 도체 패드에 형성되고, 또한 가장 바깥쪽의 회로기판 표면에 노출되는 돌기상 도체는, 그 노출부분이 가열 프레스시에 용융되어 절연성 기재의 표면상에 거의 원형으로 퍼진 도체 패드에 형성되어, 다층 회로기판이 형성된다.
도1에 나타내는 바와 같은 조합에 의하면, 최상층의 회로기판 표면에 노출되는 도체회로상에, LSI 등의 반도체 칩을 포함한 전자부품에 접속되도록, 적절한 솔더체를 공급하여 솔더 범프가 형성되고, 또한 최하층 회로기판의 바이어 홀 위치에 돌기상 도체에 의해 형성되는 도체 패드상에는, 어미기판상의 커넥터(connector) 또는 접속용 패드에 접속되도록, T형 핀 또는 솔더 볼이 배설되는 것이 바람직한 실시의 형태이다.
또한, 가장 바깥쪽 회로기판의 표면에 노출되는 도체회로상에, 적절한 솔더체를 공급함으로써, T형 핀 또는 솔더 볼이 접속되어, 최하층 회로기판의 바이어 홀 위치에 돌기상 도체에 의해 형성된 도체 패드에, 솔더 범프를 형성할 수도 있다.
어떤 조합에 의한 구성이더라도, 상기 솔더 범프는, 가장 바깥쪽에 위치하는 한쪽 회로기판의 도체회로의 일부에 형성된 도체 패드상 또는 바이어 홀 바로 위의 돌기상 도체에 의해 형성된 도체 패드상에 형성되고, T형 핀 또는 솔더 볼은, 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 표면에 노출되는 바이어 홀 바로 위의 돌기상 도체에 의해 형성된 도체 패드상 또는 도체회로의 일부에 형성된 도체 패드상에 각각 배설되게 된다.
다른 실시형태로서는, 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 그 도체회로를 덮어 솔더 레지스트층을 설치하여, 그 솔더 레지스트층에 형성한 개구로부터 노출되는 도체층/바이어 홀에 접속하는 도전성 범프를 바이어 홀 바로 위에 형성하고, 또한 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 표면에도, 그 도체회로를 덮어 솔더 레지스트층을 설치하여, 그 솔더 레지스트층에 형성한 개구로부터 노출되는 도체층/바이어 홀에 접속하는 도전성 핀 또는 볼을 바이어 홀 바로 위에 형성할 수도 있다.
이러한 구성에 의하면, 다층 회로기판내에 충전 바이어 홀이 고밀도로 설치되고, 이렇게 하여 고밀도화된 바이어 홀 중, 가장 바깥쪽에 위치하는 회로기판의 표면에 노출되는 바이어 홀의 바로 위에 위치하여, 도전성 범프나, 도전성 핀 또는 볼이 배설되기 때문에, 다층 회로기판내의 배선층은, 이러한 도전성 범프, 도전성 핀 또는 볼을 사이에 두고, LSI 등의 반도체 칩을 포함한 전자부품이나 어미기판에 최단의 배선길이로 접속되어, 고밀도 배선화가 가능해진다.
더욱이, 본 발명에 의한 다층 회로기판은, 기본이 되는 한쪽 면 또는 양면 회로기판을 동일재료로 형성하여, 그들을 적층한 구조이기 때문에, 열팽창에 기인하는 계면을 기점으로 하는 균열이나 박리가 일어나기 어렵고, 따라서, 온도사이클 시험에 대한 신뢰성도 향상된다.
또한, 한쪽 면 회로기판 만을 사용하여 다층 회로기판을 구성한 실시형태의 경우에는, 배선형성의 유무에 관계 없이 휘어짐이 발생하기 어려워진다는 유익성이 있다.
더욱이, 상기 실시형태에 있어서는, 도전성 범프, 도전성 핀 및 볼은, 다층 회로기판의 가장 바깥쪽에 위치하는 회로기판의 표면에 노출되는 바이어 홀의 바로 위에 위치하여 형성되기 때문에, 종래 기술과 같이 솔더 레지스트층을 반드시 형성할 필요가 없어진다. 왜냐하면, 가장 바깥쪽에 위치하는 회로기판의 절연층이, 솔더 레지스트의 역할을 다 하고 있기 때문이다.
(2) 또한, 본 발명의 다층 회로기판은, 적층된 복수의 회로기판으로 된 다층화 기판 중, 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속하는 도전성 범프가 형성되고, 또한 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 개구내에는 도전성 물질이 충전되지 않고, 그 도체회로에 전기적으로 접속되는 도전성 핀 또는 볼이 배설되는 점에 특징이 있다.
이러한 구성에 의하면, 다층화 기판을 구성하는 한쪽 면 회로기판의 가장 바깥쪽에 위치하는 회로기판의 하나가 충전 바이어 홀을 갖지 않는 보강판(reinforcing plate)으로서 기능한다. 왜냐하면, 바이어 홀은, 내층의 바이어 랜드 보다도 작기 때문에, 바이어 형성시의 상태는, 바이어 랜드의 주위를 가장 바깥쪽 회로기판의 절연층이 누르고 있는 것이 되기 때문이다. 더욱이, 그와 같은 회로기판에 설치한 개구내에 도전성 핀 또는 볼이 도체회로와 전기적으로 접속하도록 배설되기 때문에, 솔더 레지스트층을 필요로 하지 않는다.
(3) 본 발명은, 상기(1) 또는 (2)에 기재의 다층 회로기판의 가장 바깥쪽의 회로기판에 형성된 도전성 범프에, LSI 칩 등의 전자부품을 전기적으로 접속하여 된 반도체 장치인 것을 특징으로 한다.
이러한 구성에 의하면, 도전성 범프의 평탄성이 유지되기 때문에, 그 범프와 전자부품과의 사이의 미접속이나 접속불량이 없어진다.
상기 반도체 장치에 있어서, 전자부품을 탑재하는 회로기판에는, 전자부품을 둘러싼 그 주연부에 스티프너가 배치됨과 동시에, 전자부품을 탑재하는 회로기판과 마주 보는 가장 바깥쪽의 회로기판에 형성된 바이어 홀 중, 전자부품 탑재위치에마주 보는 위치에 있는 바이어 홀에, 칩 콘덴서가 직접 접속되는 것이 바람직하다.
이러한 구성에 의하면, LSI 칩 등의 전자부품과, 칩 콘덴서와이 사이의 거리를 최단화 할 수 있어, 양자 사이의 루프 인덕턴스(loop inductance)를 작게 할 수 있다.
(4) 더욱이, 본 발명은, 충전 바이어 홀을 전해 도금에 의해 형성한 복수의 한쪽 면 회로기판을 적층 ·일괄 프레스하여 형성한 다층화 기판과, 그 다층화 기판의 가장 바깥쪽에 위치하는 회로기판에 전기적으로 접속된 LSI 칩 등의 전자부품을 포함하여 된 반도체 장치에 있어서,
상기 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 상기 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속하는 도전성 범프가 형성됨과 동시에, 그 도전성 범프에 대해 전자부품이 솔더 볼을 사이에 두고 전기적으로 접속되고, 상기 전자부품이 탑재된 회로기판과 반대쪽에 있는 가장 바깥쪽에 위치하는 회로기판의 표면에는, 상기 전자부품 바로 아래에 있는 바이어 홀에 대해 칩 콘덴서가 전기적으로 접속되어 있는 것을 특징으로 한다.
이러한 구성에 의하면, LSI 등의 전자부품과, 칩 콘덴서와의 사이의 거리를 최단화 할 수 있어, 양자 사이의 루프 인덕턴스를 작게 할 수 있다.
상기 반도체 장치에 있어서는, 전자부품이 탑재된 회로기판의 주연부에는, 회로기판을 구성하는 각 재료의 열팽창률의 차이에 기인하는, 기판 전체의 휘어짐을 방지하기 위한 스티프너가 접착 ·고정되어 있는 것이 바람직한 실시의 형태이다.
이 스티프너는, 예를 들면, BT, FR4, FR5와 같은 유리-수지 복합재료나, 동 등의 금속재료로부터 형성되어, 회로기판에 탑재된 전자부품을 둘러싸듯이 배설되는 것이 바람직하다.
(5) 본 발명의 다층 회로기판은, 절연성 경질기재의 한쪽 면 또는 양면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구에 도전성 물질이 충전되어 된 바이어 홀을 갖는 회로기판을 구성단위로서, 그들의 복수를 적층 ·일괄 프레스하여 된 다층화 기판을 코어로 하여, 그 다층화 코어기판의 한쪽 면 또는 양면에 빌드 업 배선층을 형성한 점에 특징이 있다.
상기 빌드 업 배선층을 다층화 코어기판의 양면에 형성하는 한 실시형태에 있어서는, 다층화 코어기판의 양면에 대해, 층간 수지 절연층과 도체회로를 번갈아 적층하여, 각 도체회로 사이가 바이어 홀에 의해 전기적으로 접속된 구조로, 빌드 업 배선층의 가장 바깥쪽에 위치하는 한쪽 도체회로의 표면의 적어도 일부를, 각각 도체 패드에 형성하여, 그들의 도체 패드상에 솔더 범프 등의 도전성 범프를 형성하여 전자부품의 접속용 단자 또는 도전성 핀이나 볼에 접속되도록 하여, 가장 바깥쪽에 위치하는 다른 쪽 도체회로의 표면의 적어도 일부를, 도체 패드에 형성하고, 그 도체 패드상에 도전성 핀 또는 볼을 배설하여, 어미기판상의 접속용 구멍(커넥터) 또는 접속용 패드에 접속되도록 구성한다.
상기의 실시형태에 있어서는, 빌드 업 배선층의 가장 바깥쪽에 위치하는 도체회로를 덮어 솔더 레지스트층을 설치하고, 그 솔더 레지스트층에 형성한 개구로부터 노출되는 도체회로의 일부를 각각 도체 패드에 형성하여, 그들의 도체 패드상에 도전성 범프나, 도전성 핀 또는 볼을 배설함으로써, 전자부품을 탑재하는데 바람직한 팩키지 기판용 다층 회로기판이 형성된다.
또한, 상기의 실시형태에 있어서는, 빌드 업 배선층의 가장 바깥쪽에 위치하는 도체회로를 덮어 솔더 레지스트층을 설치하고, 그 솔더 레지스트층에 형성한 개구로부터 노출되는 도체회로의 일부를 각각 도체 패드에 형성함으로써, 어미기판용 다층 회로기판으로서 사용되는데 바람직한 형태로 할 수 있다. 이러한 실시형태에 있어서는, 도체 패드상에는, 필요에 따라 팩키지 기판과의 전기적 접속을 행하기 위한 커넥터를 설치하는 것이 바람직하다.
마찬가지로, 상기 빌드 업 배선층을 다층화 코어기판의 한쪽 면에 형성하는 실시형태에 있어서는, 빌드 업 배선층의 가장 바깥쪽에 위치하는 한쪽 도체회로 표면의 적어도 일부를, 도체 패드에 형성하고, 그 도체 패드상에 솔더 범프 등의 도전성 범프를 형성하여 전자부품의 접속용 단자 또는 도전성 핀이나 볼에 접속되 도록 하고, 한편, 다층화 코어기판의 빌드 업 배선층이 형성되지 않는 쪽의 도체회로 표면의 적어도 일부를, 도체 패드에 형성하고, 그 도체 패드상에 도전성 핀 또는 볼을 배설하여, 어미기판상의 접속용 구멍(커넥터) 또는 접속용 패드에 접속되도록 구성한다.
상기 각 실시형태와 같은 구성에 의하면, 다층화 코어기판에 관통구멍을 설치하는 것이 불필요해지기 때문에, 랜드 등의 패드 배설의 자유도가 향상된다. 그 결과, 충전 바이어 홀을 고밀도로 설치할 수 있고, 이렇게 고밀도화된 바이어 홀을 사이에 두고, 외층의 빌드 업 배선층은, 다층화 코어기판내의 도체회로와 충분한접속을 확보할 수 있게 되어, 고밀도 배선화가 가능해진다. 또한, 다층 코어화 기판내에 있어서도 배선을 한층 고밀도화 하는 것이 가능해진다.
더욱이, 빌드 업 배선층내에 바이어 홀이 고밀도로 설치되고, 이렇게 해서 고밀도화된 바이어 홀 중, 가장 바깥쪽에 위치하는 층간 수지 절연층에 형성한 개구로부터 노출되는 도체 패드상에, 도전성 범프나, 도전성 핀 또는 도전성 볼이 배설되기 때문에, 다층 회로기판내의 빌드 업 배선층은, 이러한 도전성 범프, 도전성 핀 또는 도전성 볼을 사이에 두고, LSI 등의 반도체 칩을 포함한 전자부품이나 어미기판에 최단의 배선길이로 접속되어, 고밀도 배선화 및 전자부품의 고밀도 설치화가 가능해진다.
상술한 바와 같은 (1)∼(5)에 기재된 다층 회로기판 및 반도체 장치에 있어서, 다층화 기판을 구성하는 양면/한쪽 면 회로기판에 사용되는 절연성 기재는, 반경화 상태의 프리프레그(prepreg)가 아니라, 완전히 경화된 수지재료로부터 형성되는 경질의 절연성 기재로, 이러한 재료를 사용함으로써, 절연성 기재상으로 동박을 가열 프레스에 의해 압착시킬 때에, 프레스압에 의한 절연성 기재의 최종적인 두께의 변동이 없어지기 때문에, 바이어 홀의 위치가 어긋나는 것을 최소한도로 억제하여, 바이어 랜드 지름을 작게할 수 있다. 따라서 배선 피치를 작게 하여 배선밀도를 향상시킬 수 있다. 또한, 기재의 두께를 실질적으로 일정하게 유지할 수 있기 때문에, 충전 바이어 홀 형성용 개구를 레이저 가공에 의해 형성하는 경우에는, 그 레이저 조사조건의 설정이 용이해진다.
이러한 절연성 수지 기재로서는, 유리천 에폭시 수지기재, 유리천 비스말레이미드트리아진 수지기재, 유리천 폴리페닐렌에테르 수지기재, 아라미드 부직포-에폭시 수지기재, 아라미드 부직포-폴리이미드 수지기재로부터 선택되는 경질기재가 사용되는 것이 바람직하고, 유리천 에폭시 수지기재가 가장 바람직하다.
또한, 상기 절연성 기재의 두께는, 20∼600 ㎛가 바람직하다. 그 이유는, 절연성을 확보하기 위해서이다. 20 ㎛ 미만의 두께로는, 강도가 저하되어 취급이 어려워짐과 동시에, 전기적 절연성에 대한 신뢰성이 낮아지기 때문이고, 600 ㎛를 초과하면, 미세한 바이어 홀 형성용 개구가 어려워짐과 동시에, 기판 그 자체가 두꺼워지기 때문이다.
상기 범위의 두께를 갖는 유리 에폭시 기판상에 형성되는 바이어 홀 형성용 개구는, 펄스 에너지가 O.5∼10O mJ, 펄스 폭이 1∼100 μs, 펄스 간격이 O.5 ms 이상, 쇼트수가 1∼5O의 조건으로 조사되는 탄산가스 레이저에 의해 형성되는 것이 바람직하고, 그 개구경은 50∼250 ㎛의 범위인 것이 바람직하다. 그 이유는, 50 ㎛ 미만으로는 개구에 도전성 물질을 충전하기 어려워짐과 동시에, 접속신뢰성이 낮아지기 때문이고, 250 ㎛를 초과하면, 고밀도화가 곤란해지기 때문이다.
이러한 탄산가스 레이저에 의한 개구 형성전에, 절연성 기재의 도체회로 형성면과 반대쪽 면에 수지 필름을 점착시켜, 그 수지 필름상에 레이저조사를 행하는 것이 바람직하다.
이 수지 필름은, 바이어 홀 형성용 개구내를 데스미어(desmeare) 처리하여, 그 데스미어 처리한 후의 개구내에 전해 도금처리에 의해 금속도금을 충전할 때의 보호마스크로서 기능하고, 또 바이어 홀의 금속도금층의 바로 위에 돌기상 도체를형성하기 위한 인쇄용 마스크로서 기능한다.
상기 수지 필름은, 예를 들면, 점착제층의 두께가 1∼20 ㎛이고, 필름 자체의 두께가 O∼50 ㎛인 PET 필름으로부터 형성되는 것이 바람직하다.
그 이유는, PET 필름의 두께에 의존하여 후술하는 돌기상 도체의 높이가 결정되기 때문에, 10 ㎛ 미만의 두께로는 돌기상 도체가 지나치게 낮아 접속불량이 되기 쉽고, 반대로 5O ㎛를 초과한 두께로는, 접속계면에서 돌기상 도체가 지나치게 확장되기 때문에, 더 섬세한 패턴의 형성을 할 수 없기 때문이다.
상기 절연성 기재를 관통하는 개구내부에 충전되는 도전성 물질로서는, 도전성 페이스트나 전해 도금처리에 의해 형성되는 금속도금이 바람직하다.
충전공정을 심플하게 하여, 제조비용을 줄이고 제품 수율을 향상시키기 위해서는 도전성 페이스트의 충전이 적합하지만, 접속 신뢰성면에서는 전해 도금처리에 의해 형성되는 금속도금, 예를 들면, 주석, 은, 솔더, 동/주석, 동/은 등의 금속도금이 바람직하고, 특히 전해동도금이 가장 적합하다.
이와 같이 도전성 물질이 충전된 개구는, 절연성 기재에 형성한 도체회로 끼리를 전기적으로 접속하는 바이어 홀을 형성하지만, 본 발명에 의한 팩키지 기판으로서의 다층 회로기판 및 그것을 사용한 반도체 장치의 실시형태에 따라, 적층되는 각 회로기판에 형성되는 바이어 홀은, 그 인접하는 바이어 홀 사이의 거리가, LSI 칩 등의 전자부품을 탑재하는 쪽에 있는 가장 바깥쪽의 회로기판에 대해서는 가장 작고, 어미기판에 접속되는 쪽에 있는 가장 바깥쪽의 다른 회로기판에 대해서는 가장 크게 되도록 형성되는, 즉, 적층되는 각 회로기판에 형성되는 바이어 홀의 배치밀도는, LSI 칩 등의 전자부품을 탑재하는 쪽의 회로기판으로부터 어미기판에 접속되는 쪽의 회로기판에 향함에 따라 작아지도록 형성되는 것이 바람직하고, 이러한 구성에 의하면, 배선의 인회성(引回性)이 향상된다.
상기 절연성 기재의 한쪽 면 또는 양면에 형성되는 도체회로는, 두께가 5∼18 ㎛인 동박을, 반경화 상태가 유지된 수지 접착제층을 사이에 두고 가열 프레스한 후, 적절한 에칭처리를 함으로써 형성되는 것이 바람직하다
이러한 가열 프레스는, 적절한 온도 및 가압력하에서 행해지고, 보다 바람직하게는, 감압하에서 행해져, 반경화 상태의 수지 접착제층 만을 경화함으로써, 동박을 절연성 기재에 대해 확실히 접착할 수 있기 때문에, 종래의 프리프레그를 사용한 회로기판에 비해 제조시간이 단축된다.
이러한 도체회로가 절연성 기재의 양면에 형성되는 회로기판은, 다층화 기판의 코어로서 사용할 수 있고, 각 바이어 홀에 대응한 기판표면에는, 도체회로의 일부로서의 바이어 랜드(패드)가, 그 구경이 50∼250 ㎛의 범위로 형성되는 것이 바람직하다.
또한, 절연성 기재의 한쪽 면에 도체회로가 형성되는 한쪽 면 회로기판은, 양면 회로기판과 함께 적층되는 회로기판으로서 사용될 뿐 아니라, 한쪽 면 회로기판 만을 적층하여 다층화 기판을 형성할 수도 있다.
이러한 한쪽 면 회로기판에 있어서는, 충전 바이어 홀의 바로 위에 돌기상 도체가 형성되는 것이 바람직하다.
상기 돌기상 도체는, 도전성 페이스트나 저융점 금속으로부터 형성되는 것이바람직하고, 각 회로기판을 적층하여, 일괄해서 가열 프레스하는 공정에 있어서, 도전성 페이스트 또는 저융점 금속이 열변형하기 때문에, 상기 바이어 홀내에 충전되는 도전성 물질이나 금속도금층 높이의 격차를 흡수할 수 있고, 또한, 접속불량을 방지하여 접속 신뢰성이 우수한 다층 회로기판을 얻을 수 있다.
상기 돌기상 도체는, 바이어 홀내에 충전되는 도전성 물질, 예를 들면 도전성 페이스트와 동일한 재료로, 또한 동일한 충전공정에 의해 형성할 수도 있다.
상기 적층 ·가열 프레스에 의해 형성된 다층화 기판의, 가장 바깥쪽에 위치하는 회로기판 중, LSI 칩 등의 전자부품을 탑재하는 쪽에 있는 회로기판의 표면에, 바이어 홀의 바로 위에 위치하여 형성되는 도전성 범프는, 예를 들면, 도트 매트릭스상 또는 그 보다 조금 빗긴 매트릭스상으로 형성된다.
또한, 가장 바깥쪽에 위치하는 회로기판 중, 어미기판에 접속되는 쪽에 있는 다른 회로기판의 표면에, 바이어 홀의 바로 위에 위치하여 형성된 도전성 핀 또는 도전성 볼은, 예를 들면, 상기 도전성 범프와 마찬가지로, 도트 매트릭스상 또는 그 보다 조금 빗긴 매트릭스상으로 형성된다.
이하, 본 발명의 다층 회로기판 및 그것을 사용한 반도체 장치를 제조하는 방법에 대해서, 첨부도면을 참조로 하여 구체적으로 설명한다.
(A) 적층용 회로기판의 형성
(1) 본 발명의 다층 회로기판을 제조하는데 있어서, 그것을 구성하는 기본이 되는 회로기판은, 절연성 기재(10)의 한쪽 면에 동박(12)이 부착된 것을 출발재료로서 사용한다.
이 절연성 기재(1O)는, 예를 들면, 유리천 에폭시 수지기재, 유리천 비스말레이미드트리아진 수지기재, 유리천 폴리페닐렌에테르 수지기재, 아라미드 부직포-에폭시 수지기재, 아라미드 부직포-폴리이미드 수지기재로부터 선택되는 경질의 적층기재가 사용될 수 있지만, 유리천 에폭시 수지기재가 가장 바람직하다.
상기 절연성 기재(10)의 두께는, 20∼600 ㎛가 바람직하다. 그 이유는, 20 ㎛ 미만의 두께로는, 강도가 저하되어 취급이 어려워짐과 동시에, 전기적 절연성에 대한 신뢰성이 낮아지고, 600 ㎛를 초과하는 두께로는 미세한 바이어 홀의 형성 및 도전성 페이스트의 충전이 어려워짐과 동시에, 기판 그 자체가 두꺼워지기 때문이다.
또한 동박(12)의 두께는, 5∼18 ㎛가 바람직하다. 그 이유는, 후술하는 바와 같은 레이저가공을 사용하여, 절연성 기재에 바이어 홀 형성용 개구를 형성할 때에, 지나치게 얇으면 관통되어 버리기 때문이고, 반대로 지나치게 두꺼우면 에칭에 의해, 미세한 선폭의 도체회로 패턴을 형성하기 어렵기 때문이다.
상기 절연성 기재(10) 및 동박(12)으로서는, 특히, 에폭시 수지를 유리직물(glass cloth)에 함침시켜 B 스테이지로 한 프리프레그와, 동박을 적층하여 가열 프레스함으로써 얻어지는 한쪽 면 동장 적층판을 사용하는 것이 바람직하다. 그 이유는, 동박(12)이 후술하는 바와 같이 에칭된 후의 취급중에, 배선 패턴이나 바이어 홀의 위치가 어긋나지 않아, 위치 정밀도가 우수하기 때문이다.
(2) 다음에, 양면에 도체회로가 형성된 회로기판을 제조하는 경우에는, 이러한 절연성 기재(10)의 동박(12)이 부착된 표면과 반대쪽 표면에, 보호 필름(14)을 부착한다(도5(a)참조).
이 보호 필름(14)은, 후술하는 돌기상 도체를 형성하는 도전성 페이스트의 인쇄용 마스크로서 사용되고, 예를 들면, 표면에 점착층을 설치한 폴리에틸렌테레프탈레이트(PET) 필름이 사용될 수 있다.
상기 PET 필름(14)은, 점착제층의 두께가 1∼20 ㎛, 필름 자체의 두께가 10∼50 ㎛인 것이 사용된다.
(3) 이어서, 절연성 기재(10)상에 부착된 PET 필름(14)상으로부터 탄산가스 레이저조사를 행하고, PET 필름(14)을 관통하여, 절연성 기재(10)의 표면으로부터 동박(12)(또는 도체회로 패턴)에 이르는 개구(16)를 형성한다(도5(b)참조).
이 레이저 가공은, 펄스 발진형 탄산가스 레이저 가공장치에 의해 행해지고, 그 가공조건은, 펄스 에너지가 O.5∼10O mJ, 펄스 폭이 1∼100 μs, 펄스 간격이 0.5 ms 이상, 쇼트수가 1∼50의 범위내인 것이 바람직하다.
이러한 가공조건하에서 형성될 수 있는 바이어 구경은, 50∼250 ㎛인 것이 바람직하다.
(4) 상기 (3)의 공정에서 형성된 개구(16)의 측면 및 저면에 잔류하는 수지잔재(resin residue)를 제거하기 위해, 데스미어처리를 행한다.
이 데스미어처리는, 산소 플라즈마 방전처리, 코로나 방전처리, 자외선 레이저처리 또는 엑시머 레이저처리 등에 의해 행해진다. 특히, 개구내에 자외선 레이저 또는 엑시머 레이저를 조사함으로써 데스미어 처리하는 것이, 접속신뢰성 확보의 관점에서 바람직하다.
이 데스미어처리를, 예를 들면, YAG 제3고조파를 사용한 자외선 레이저 조사에 의해 행하는 경우의 레이저 조사조건은, 발신 주파수가 3∼15 KHz, 펄스 에너지가 0.1∼5 mJ, 쇼트수가 5∼30의 범위가 바람직하다.
(5) 다음에, 데스미어처리된 기판에 대해, 이하와 같은 조건으로 동박(12)을 도금리드하는 전해 동도금처리를 행하고, 개구(16)내에 전해 동도금(18)을 충전하여, 충전 바이어 홀(20)을 형성한다(도5(c)참조). 이 도금 처리에 의해, 개구(16)의 상부에 후술하는 도전성 페이스트(22)를 충전하는 약간의 빈틈을 남기고 전해 동도금(18)이 충전된다.
[전해 동도금 수용액]
황산동 ·5수화물 : 65 g/l
레벨링제(아토텍제, HL) : 2O ml/l
황산 : 220 g/l
광택제(아토텍제, UV) : 0.5 ml/l
염소이온 : 40 ppm
[전해 도금 조건]
버블링 : 3.0ℓ/분
전류밀도 : O.5 A/dm2
설정 전류값 : 0.18 A
도금시간: : 130분
(6) 상기 (5)에서 전해 동도금(20)이 충전되지 않은 개구(18)의 빈틈 또는 패인 부분에 대해, 보호 필름(14)을 인쇄용 마스크로서 도전성 페이스트(22)를 충전하여, 절연성 기재(10)의 표면으로부터 보호 필름(14)의 두께에 상당하는 만큼 돌출된 도체부분(24)(이하, 「돌기상 도체」라고 한다)을 형성한다(도5(d)참조).
(7) 이어서, 돌기상 도체(24)를 포함한 절연성 기재(10)의 표면에 접착제층(26)을 형성한다(도5(e)참조). 이 접착제(26)는 반경화 상태, 즉 B 스테이지의 접착제로, 도체회로 패턴이 형성되어야 할 동박을 접착하기 위한 것으로, 예를 들면, 에폭시 수지 와니스(varnish)가 사용되고, 그 층두께는 10∼50 ㎛의 범위가 바람직하다.
(8) 상기 (7)의 공정에서 접착제층(26)을 설치한 절연성 기재(10)의 표면에, 동박(28)을 가열 프레스에 의해 압착하여, 접착제층(26)을 경화시킨다(도5(f)참조).
그 때, 동박(28)은 경화한 접착제층(26)을 사이에 두고 절연성 기재(10)에 접착되어, 돌기상 도체(24)와 동박(28)이 전기적으로 접속된다. 이 동박(28)의 두께는, 5∼18 ㎛가 바람직하다.
(9) 이어서, 절연성 기재(10)의 양면에 부착된 동박(12) 및 (28)상에, 각각 에칭 보호 필름을 부착하고, 소정의 회로패턴의 마스크로 피복한 후, 에칭처리를 행하여, 도체회로(30) 및 (32)(바이어 랜드를 포함한다)를 형성한다(도5(g)참조).
이 처리공정에 있어서는, 먼저, 동박(12) 및 (28)의 표면에 감광성 드라이 필름 레지스트를 부착한 후, 소정의 회로패턴을 따라 노광, 현상 처리하여 에칭레지스트를 형성하고, 에칭레지스트 비형성부분의 금속층을 에칭하여, 바이어 랜드를포함한 도체회로 패턴(30) 및 (32)를 형성한다.
에칭액으로서는, 황산-과산화수소, 과황산염, 염화제2동, 염화제2철의 수용액으로부터 선택되는 적어도 1종의 수용액이 바람직하다.
상기 동박(12) 및 (28)을 에칭하여 도체회로(30) 및 (32)를 형성하는 전처리로서, 더 섬세한 패턴을 형성하기 쉽게 하기 위해, 미리 동박의 표면 전면을 에칭하여 두께를 1∼10 ㎛, 보다 바람직하게는 2∼8 ㎛ 정도까지 얇게 할 수 있다.
도체회로의 일부로서의 바이어 랜드는, 그 내경이 바이어 홀 구경과 거의 동일하지만, 그 외경은 50∼250 ㎛의 범위로 형성되는 것이 바람직하다.
(10) 다음에, 상기 (8)의 공정에서 형성한 도체회로(30) 및 (32)의 표면을, 필요에 따라 조화처리하여(조화층의 표시는 생략한다), 양면 회로기판(34)을 형성한다.
이 조화처리는, 다층화할 때에 접착제층과의 밀착성을 개선하여, 박리(데라미네이션)를 방지하기 위함이다.
조화처리 방법으로서는, 예를 들면, 소프트 에칭처리나, 흑화(산화)-환원처리, 동-니켈-인으로 된 바늘상 합금도금(에바라 유지라이트제: 상품명 인터플레이트)의 형성, 멕크사제의 상품명 「멕크에치본드(MecEtchbond)」라는 에칭액에 의한 표면조화가 있다.
이 실시형태에 있어서는, 상기 조화층의 형성은, 에칭액을 사용하여 형성되는 것이 바람직하고, 예를 들면, 도체회로의 표면을 제2동착체와 유기산의 혼합수용액으로부터 에칭액을 사용하여 에칭처리함으로써 형성할 수 있다. 이러한 에칭액은, 스프레이나 버블링 등의 산소공존 조건하에서, 동도체회로 패턴을 용해시킬 수있고, 반응은, 다음과 같이 진행하는 것으로 추정된다.
Cu + Cu (II) An→ 2Cu (I) An/2
2Cu (I) An/2+ n/4O2+ nAH (에어레이션)
→ 2Cu (Ⅱ) An+ n/2H2O
식중, A는 착화제(킬레이트제로서 작용), n은 배위수를 나타낸다.
상기 식에 나타내어지는 바와 같이, 발생한 제1동착체는, 산의 작용으로 용해되고, 산소와 결합하여 제2동착체로 되어, 다시 동의 산화에 기여한다. 본 발명에 있어서 사용되는 제2동착체는, 아졸류의 제2동착체가 좋다. 이 유기산-제2동착체로 된 에칭액은, 아졸류의 제2동착체 및 유기산(필요에 따라 할로겐이온)을, 물에 용해하여 조제할 수 있다.
이러한 에칭액은, 예를 들면, 이미다졸동(II)착체 10중량부, 글리콜산 7중량부, 염화칼륨 5중량부를 혼합한 수용액으로부터 형성된다.
본 발명의 다층 회로기판을 구성하는 양면 회로기판은, 상기(1)∼(10)의 공정에 따라 제조된다.
(11) 다음에, 이러한 양면 회로기판의 표면이나 이면에 대해 각각 적층되는 한쪽 면 회로기판의 제조시에, 먼저, 절연성 기재(10)의 한쪽 면에 부착된 동박(12)(도6(a)참조)상에, 에칭 보호필름을 부착하고, 소정의 회로패턴의 마스크로 피복한 후, 에칭처리를 행하여, 도체회로(40)(바이어 랜드를 포함한다)를 형성한다(도6(b)참조).
이 처리공정에 있어서는, 먼저, 동박(12)의 표면에 감광성 드라이필름 레지스트를 부착한 후, 소정의 회로패턴을 따라 노광, 현상처리하여 에칭 레지스트를 형성하고, 에칭레지스트 비형성부분의 금속층을 에칭하여, 바이어 랜드를 포함한 도체회로 패턴(40)을 형성한다.
에칭액으로서는, 황산-과산화수소, 과황산염, 염화제2동, 염화제2철의 수용액으로부터 선택되는 적어도 1종의 수용액이 바람직하다.
상기 동박(12)을 에칭하여 도체회로(40)를 형성하는 전처리로서, 더 섬세한 패턴을 형성하기 쉽게 하기 위해, 미리 동박의 표면 전면을 에칭하여 두께를 1∼10 ㎛, 보다 바람직하게는 2∼8 ㎛ 정도까지 얇게 할 수 있다.
(12) 절연성 기재(10)의 한쪽 면에 도체회로(40)를 형성한 후, 상기(2)∼(6)의 공정에 따른 처리를 행하고, 그 후, PET 필름(14)을 절연성 기재(10)의 표면으로부터 박리시킨다(도6(c)∼도6(e)참조).
상기(6)의 공정에 따라 형성한 돌기상 도체(44)(양면 회로기판의 돌기상 도체(24)와 구별하기 위해 부호(44)로 나타낸다)의 절연성 기재(10)의 표면으로부터의 돌출 높이는, 보호 필름(14)의 두께와 거의 비슷하게, 5∼30 ㎛의 범위가 바람직하다.
그 이유는, 5 ㎛ 미만으로는, 접속불량을 초래하기 쉽고, 30 ㎛를 초과하면 저항값이 높아짐과 동시에, 가열 프레스공정에 있어서 돌기상 도체(24)가 열변형했을 때에, 절연성 기판의 표면을 따라 지나치게 확산되기 때문에, 더 섬세한 패턴을 형성할 수 없게 되기 때문이다.
또한, 상기 돌기상 도체(44)는, 프레큐어(precure)되는 것이 바람직하다. 그 이유는, 돌기상 도체(44)는 반경화 상태라도 딱딱하여, 적층 프레스 단계에서 접착제층이 연화되기 전에, 적층되는 다른 회로기판의 도체회로(도체 패드)와 전기적 접촉이 가능해지기 때문이다.
이러한 돌기상 도체(44)는, 가열 프레스시에 변형하여 접촉면적이 증대되기 때문에, 도통저항(electrical resistance)을 낮게 할 수 있고, 또한 돌기상 도체(44)의 높이의 격차가 시정된다.
(13) 이어서, 절연성 기재(10)의 돌기상 도체(44)를 포함한 표면에 수지 접착제(46)를 도포한다(도6(f)참조).
이러한 수지 접착제는, 예를 들면, 절연성 기재(10)의 돌기상 도체(44)를 포함한 표면 전체 또는 돌기상 도체(44)를 포함하지 않는 표면에 도포되어, 건조화된 상태의 미경화 수지로 된 접착제층으로서 형성된다. 이 접착제층은, 취급이 용이해지기 때문에, 프레큐어 해 두는 것이 바람직하고, 그 두께는, 5∼50 ㎛의 범위가 바람직하다.
상기 접착제층(46)은, 유기계 접착제로 된 것이 바람직하고, 유기계 접착제로서는, 에폭시 수지, 폴리이미드 수지, 열경화형 폴리페놀렌에테르(PPE), 에폭시 수지와 열가소성 수지와의 복합 수지, 에폭시 수지와 실리콘 수지와의 복합 수지, BT 레진으로부터 선택되는 1종 이상의 수지인 것이 바람직하다.
유기계 접착제인 미경화 수지의 도포방법은, 커튼 코팅기, 스핀 코팅기, 롤 코팅기, 스프레이 코팅기, 스크린인쇄 등을 사용할 수 있다. 또한, 접착제층의 형성은, 접착제 시트를 라미네이트함으로써 할 수도 있다.
상기 한쪽 면 회로기판(50)은, 절연성 기재(10)의 한쪽 표면에 도체회로(40)를 가지고, 다른 쪽 표면에는 도전성 페이스트의 일부가 노출되어 형성되는 돌기상 도체(44)를 가지며, 더욱이 돌기상 도체(44)를 포함한 절연성 기재(10)의 표면에 접착제층(46)을 가져 형성되고, 그들의 여러 장이 서로 적층 접착되거나, 미리 제조된 양면 회로기판(34)에 적층 접착되어, 다층화 기판(60)이 형성되지만, 수지 접착제(46)는 이러한 적층단계에서 사용되는 것이 바람직하다.
(B) 다층화 기판의 제작
상기(A)의 각 처리공정에 따라 제조된 양면 회로기판(34)의 양면에, 3장의 한쪽 면 회로기판(50, 52) 및 (54)가 적층되어 된 4층기판이, 가열온도 150∼200℃, 가압력 1 M∼4 MPa의 조건하에서, 1도의 프레스성형에 의해 일체화되어 다층화 기판(60)이 형성된다(도7 참조).
상기와 같은 조건하에서, 가압과 동시에 가열함으로써, 각 한쪽 면 회로기판의 접착제층(46)이 경화되어, 인접하는 한쪽 면 회로기판과의 사이에서 강고한 접착이 행해진다. 또한, 가열 프레스로서는, 진공 열 프레스를 사용하는 것이 바람직하다.
상술한 실시의 형태로는, 1층의 양면 회로기판과 3층의 한쪽 면 회로기판을 사용하여 4층으로 다층화 했지만, 5층 또는 6층을 초과하는 다층화에도 적용할 수 있다.
(C) 도전성 범프나, 도전성 핀, 도전성 볼의 배설
상기 (B)의 각 처리공정에 따라 형성된 다층화된 회로기판 중, 가장 바깥쪽에 위치하는 회로기판에 도전성 범프를 설치하여, LSI 칩 등의 전자부품을 직접 탑재하도록 하고, 또한 가장 바깥쪽에 위치하는 다른 쪽 회로기판에 도전성 핀 또는 도전성 볼을 배설하여, 어미기판상의 접속용 단자(커넥터) 또는 도전성 볼에 직접적으로 접속할 수 있는 팩키지 기판으로서 구성한다.
예를 들면, 도7에 나타내는 바와 같은 다층화 기판(60)은, 가장 바깥쪽에 위치하는 회로기판(50) 및 (54)의 도체회로(40)가 각각 바깥쪽에 노출된 구조로, 이러한 다층화 기판의 경우에는, 각각의 도체회로(40)상에 바이어 홀 바로 위에 위치한 적절한 솔더 패드부를 설치하여, 이들 솔더 패드부상에 적절한 솔더체를 공급하여 도전성 범프(62)를 형성하거나, 도전성 핀(64) 또는 도전성 볼(66)을 배설하도록 구성한다.
또한, 도전성 범프(62)를 형성하는 솔더체로서는, 융점이 비교적 낮은 주석/납 솔더(융점 183℃)나 주석/은 솔더(융점 220℃)를 사용하고, 도전성 핀(64)이나 도전성 볼(66)을 접속하는 솔더체로서는, 융점이 230℃∼270℃로 비교적 융점이 높은 주석/안티몬 솔더, 주석/은 솔더, 주석/은/동 솔더를 사용하는 것이 바람직하다.
또한, 도8에 나타내는 바와 같은 4장의 한쪽 면 회로기판(70, 72, 74) 및 (76)이 순서대로 적층되어 된 4층기판을, 적절한 가열, 가압조건하에서, 1도의 프레스성형에 의해 일체화한 다층화 기판(80)을 사용하는 경우에는, 가장 바깥쪽에 위치하는 한쪽 회로기판(70)은, 그 바이어 홀의 바로 아래에 있는 돌기상 도체가용융되어 절연성 기재(10)의 표면상에 거의 원형의 도체 패드를 형성하고, 다른 쪽 회로기판(76)은, 그 도체회로(40)의 바이어 홀 바로 윗부분이 도체 패드에 형성된 구조가 된다.
이러한 다층화 기판(80)의 경우에는, 최하층의 회로기판(70)은, 그 바이어 홀 바로 아래의 도체 패드상에, 도전성 핀(64) 또는 도전성 볼(66)이 접속되어, 어미기판(도시를 생략했다)의 접속용 단자 또는 솔더 볼에 접속되도록 되어 있고, 또한 최상층의 회로기판(76)은, 그 도체회로(40)의 일부에 형성한 도체 패드상에 도전성 범프(62)가 형성되어, LSI 칩 등의 전자부품(82)의 솔더 볼(84)에 접속되 도록 구성된다.
도8에 있어서 파선으로 나타내는 바와 같이, 가장 바깥쪽의 회로기판(70) 및 (76)의 표면에 솔더 레지스트층(83)을 형성하더라도 좋다. 이 경우, 솔더 레지스트 조성물을 도포하여, 그 도막을 건조한 후, 이 도막에, 개구부를 묘사한 포토 마스크필름을 놓고, 노광, 현상처리함으로써, 도체회로(40)중, 솔더 패드부분을 노출시킨 개구를 형성하여, 그 노출된 솔더 패드부분에, 도전성 범프(62), 도전성 핀(64) 또는 도전성 볼(66)을 설치한다.
상기 실시형태에 있어서, 도전성 패드나, 도전성 핀, 도전성 볼을 포함한 다층화 기판(80)과, 그 다층화 기판(80)상에 탑재되는 전자부품(82)으로부터 반도체 장치가 구성되고, 또한 이러한 전자부품을 포함한 다층화 기판(80)과, 그것이 설치되는 어미기판을 포함한 전체로서도 반도체 장치가 구성된다.
도10은, 다층화 기판(80)의 가장 바깥쪽에 위치하는 한쪽 회로기판(70)에 대해 칩 콘덴서(86)가 접속 ·고정되고, 다른 쪽 회로기판(76)의 외주연(circumference)을 따라 휘어짐 방지를 위한 스티프너(88)가 고착되어 있는 다른 반도체 장치를 나타낸다.
이러한 반도체 장치에 있어서는, 칩 콘덴서(86)는, 세라믹, 티탄산바륨 등의 고 유전체로부터 형성되고, 탑재된 전자부품(82)의 바로 아래에 위치하는 바이어 볼에 전기적으로 접속되어, 루프 인덕턴스를 줄일 수 있다.
또한, 스티프너(88)는, BT, FR4, FR5와 같은 유리 에폭시 복합재료나, 동 등의 금속재료로부터 형성되고, 회로기판을 구성하는 각 재료의 열팽창량의 차이에 기인하는 휘어짐을 방지하고 있다.
더욱이, 도11에 나타내는 바와 같이, 다층화 기판(80)을 구성하는 가장 바깥쪽의 회로기판의 한쪽은, 그 도체회로(40)에 형성한 도체 패드상에 도전성 범프(62)를 형성하고, 다른 쪽 회로기판(여기서는 최하층의 회로기판(70))은, 절연성 기재(10)에 설치한 개구(16)에 전해 동도금층을 충전하지 않은 구성으로 하여, 그 개구(16)내에 노출되는 도체회로(40)에 형성한 도체 패드부에, 적절한 솔더체를 공급하여 도전성 핀(64)을 접속시킨 구조로 할 수도 있다.
이러한 구조는, 도전성 핀(64)이 절연성 기재(10)에 의해 그 주위가 둘러싸여 있기 때문에, 미리 솔더 레지스트층을 설치할 필요가 없어진다.
상기 실시의 형태에 있어서, 각 솔더 패드부상에 「니켈-금」으로 된 금속층을 형성하는 것이 바람직하고, 니켈층은 1∼7 ㎛가 바람직하며, 금층은 0.01∼0.06 ㎛가 좋다. 이 이유는, 니켈층은 지나치게 두꺼우면 저항값의 증대를 초래하고, 지나치게 얇으면 박리되기 쉽기때문이다. 한편 금층은, 지나치게 두꺼우면 비용이 증가되고, 지나치게 얇으면 솔더체와의 밀착효과가 저하되기 때문이다.
이러한 솔더 패드부상에 설치한 니켈-금으로 된 금속층상에, 솔더체를 공급하여, 이 솔더체의 용융 ·고화에 의해 도전성 범프를 형성하고, 또는 도전성 핀이나 도전성 볼을 솔더 패드부에 접합하여, 다층 회로기판이 형성된다.
상기 솔더체의 공급방법으로서는, 솔더 전사법이나 인쇄법을 사용할 수 있다.
여기서, 솔더 전사법은, 프리프레그에 솔더 박을 붙이고, 이 솔더 박을 개구부분에 상당하는 개소 만을 남기고 에칭함으로써, 솔더 패턴을 형성하여 솔더 캐리어필름으로 하고, 이 솔더 캐리어필름을, 기판의 솔더 레지스트 개구부분에 플럭스(flux)를 도포한 후, 솔더 패턴이 패드에 접촉하도록 적층하고, 이것을 가열하여 전사하는 방법이다.
한편, 인쇄법은, 패드에 상당하는 개소에 개구를 설치한 인쇄 마스크(메탈 마스크)를 기판에 놓고, 솔더 페이스트를 인쇄하여 가열처리하는 방법이다. 솔더로서는, 주석-은, 주석-인듐, 주석-아연, 주석-비스머스 등을 사용할 수 있다.
(D1) 한쪽 면 빌드 업 배선층의 형성
상기(A) 및 (B)의 공정에 의해서 형성된 다층화 기판(60)의 한쪽 면에, 빌드 업 배선층을 형성한 실시형태에 대해서 설명한다. 다층화 기판(60)을 구성하는 양면 및 한쪽 면 회로기판의 도시는, 간단화의 목적으로 모두 생략한다(도12(a)참조).
① 다층화 기판(60)의 한쪽 면에 있는 도체회로(40)의 표면에 동-니켈-인으로 된 조화층(62)을 형성한다(도12(b)참조).
이 조화층(62)은, 무전해 도금에 의해 형성된다. 이 무전해 도금 수용액의 액조성은, 동이온농도, 니켈이온농도, 차아인산이온농도가, 각각 2.2×1O-2∼4.1×1O-2mol/l, 2.2×1O-3∼4.1×1O-3mol/l, 0.20∼0.25 mol/l인 것이 바람직하다.
이 범위에서 석출되는 피막의 결정구조는 바늘상 구조가 되기 때문에, 앵커효과가 우수하기 때문이다. 이 무전해 도금 수용액에는 상기 화합물에 더하여 착화제(complexing agent)나 첨가제를 가하더라도 좋다.
조화층(roughened layer)의 형성방법으로서는, 상술한 바와 같이, 동-니켈-인 바늘상 합금 도금에 의한 처리, 산화-환원처리, 동 표면을 입계(粒界)를 따라 에칭하는 처리로 조화면을 형성하는 방법 등이 있다.
② 다음에, 상기①에서 제작한 조화층(62)을 갖는 다층화 기판(60)상에, 층간 수지 절연층(64)을 형성한다(도12(c)).
층간 수지 절연층(64)의 형성에는, 미리 점도 등을 조정한 액상으로 한 수지를 커튼 코팅기, 롤 코팅기, 인쇄 등에 의해 도포하여 형성하는 방법, 반경화의 B 스테이지 상태로 한 필름상으로 한 것을 부착하는 방법, 또는 판상으로 된 수지막을 압착, 가열 압착하여 형성시키는 방법을 행할 수 있다.
상기 층간 절연 수지층을 형성하는 수지로서는, 열경화성 수지, 열가소성 수지, 감광성 수지(자외선 경화성 수지 등도 의미한다), 열경화성 수지의 일부를 아크릴화 한 수지, 열경화성 수지와 열가소성 수지의 수지 복합체, 감광성 수지와 열가소성 수지의 수지 복합체로부터 선택되는 적어도 1종류 이상을 사용하는 것이 바람직하다. 그들 이외에도 경화제, 반응촉진제, 광반응중합제, 첨가제, 용제 등을 함유시킬 수도 있다.
상기 열경화성 수지로서는, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 비스말레이드 수지, 폴리페닐렌 수지, 폴리올레핀 수지, 플루오르 수지 등을 사용할 수 있다.
상기 에폭시 수지로서는, 페놀노볼락형, 크레졸노볼락형 등의 노볼락형 에폭시 수지, 디시클로펜타디엔 변성한 지환식 에폭시 수지 등을 사용할 수 있다.
상기 감광성 수지로서는, 아크릴 수지, 또한, 열경화성 수지에 감광화 하는 경우는, 열경화성 수지의 열경화기에 메타크릴산이나 아크릴산 등을 아크릴화 반응시킨다.
열가소성 수지로서는, 페녹시 수지, 폴리에테르술폰(PES), 폴리술폰(PSF), 폴리페닐렌술폰(PPS), 폴리페닐렌설파이드(PPES), 폴리페닐에테르(PPE), 폴리에테르이미드(PI) 등을 사용할 수 있다.
상기 수지 복합체로서는, 열경화성 수지와 열가소성 수지, 감광성 수지와 열가소성 수지와의 조합이 있다.
상기 열경화성 수지와 열가소성 수지와의 조합으로서는, 페놀 수지와 폴리에테르술폰, 폴리이미드 수지와 폴리술폰, 에폭시 수지와 폴리에테르술폰, 에폭시 수지와 페녹시 수지 등이 있다.
상기 감광성 수지와 열가소성 수지와의 조합으로서는, 에폭시기의 일부를 아크릴화 한 에폭시 수지와 폴리에테르술폰, 아크릴 수지와 페녹시 수지 등이 있다. 수지 복합체의 혼합비율은, 열경화성 수지(감광성 수지)/열가소성 수지= 95/5∼50/50이 좋다. 내열성을 손상시키지 않고, 높은 인성값(靭性値)을 확보할 수 있기 때문이다.
상기 층간 수지 절연층은 2층구성 이상으로 하더라도 좋다. 즉 2층의 다른 수지에 의해 수지층으로부터 형성하더라도 좋다. 예를 들면, 필름성분을 적게 하여 절연성을 향상시키고, 상층에는, 산 또는 산화제에 대해 가용성 필러를 함침시킴으로써, 무전해 도금막과 밀착성을 높이는 구성으로 하더라도 좋다. 형성시키는 수지층의 두께는, 20∼70 ㎛의 사이에서 형성시키는 것이 바람직하다. 특히 바람직한 것은, 25∼5O ㎛의 사이로, 그 두께라면 절연성면에서도 도금막과의 밀착성면에서도 쉽게 통과할 수 있기 때문이다.
상기 수지필름은, 산 또는 산화제에 가용성 입자(이하, 가용성 입자라고 한다)가 산 또는 산화제에 난용성 수지(이하, 난용성 수지라고 한다)중에 분산된 것이다. 또한, 본 발명에서 사용하는 「난용성」「가용성」이라는 말은, 동일의 산 또는 산화제로 된 용액에 동일시간 침지한 경우에, 상대적으로 용해속도가 빠른 것을 편의상 「가용성」이라고 부르고, 상대적으로 용해속도가 느린 것을 편의상 「난용성」이라고 부른다.
상기 가용성 입자로서는, 예를 들면, 산 또는 산화제에 가용성 수지입자(이하, 가용성 수지입자), 산 또는 산화제에 가용성 무기입자(이하, 가용성 무기입자), 산 또는 산화제에 가용성 금속입자(이하, 가용성 금속입자) 등을 들 수 있다. 이들 가용성 입자는, 단독으로 사용하더라도 좋고, 2종 이상 병용하더라도 좋다.
상기 가용성 입자의 형상은 특별히 한정되지 않고, 구상, 파쇄상 등을 들 수 있다. 또한, 상기 가용성 입자의 형상은, 똑같은 형상인 것이 바람직하다. 균일한 거칠기의 요철을 갖는 조화면을 형성할 수 있기 때문이다.
상기 가용성 입자의 평균입경으로서는, O.1∼1O ㎛가 바람직하다. 이 입경의 범위라면, 2종류 이상의 다른 입경의 것을 함유하더라도 좋다. 즉, 평균입경이 0.1∼0.5 ㎛인 가용성 입자와 평균입경이 1∼3 ㎛인 가용성 입자를 함유하는 것 등이다. 이것에 의해, 보다 복잡한 조화면을 형성할 수 있고, 도체회로와의 밀착성도 우수하다. 또한, 본 발명에 있어서, 가용성 입자의 입경이란, 가용성 입자의 가장 긴 부분의 길이다.
상기 가용성 수지입자로서는, 열경화성 수지, 열가소성 수지 등으로 된 것을 들 수 있고, 산 또는 산화제로 된 용액에 침지한 경우에, 상기 난용성 수지 보다도 용해속도가 빠른 것이라면 특별히 한정되지 않는다.
상기 가용성 수지입자의 구체예로서는, 예를 들면, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리페닐렌 수지, 폴리올레핀 수지, 플루오르 수지 등으로 된 것을 들 수 있고, 이들 수지의 1종으로 된 것이더라도 좋고, 2종 이상의 수지 혼합물로 된 것이더라도 좋다.
또한, 상기 가용성 수지입자로서는, 고무로 된 수지입자를 사용할 수도 있다. 상기 고무로서는, 예를 들면, 폴리부탄디엔 고무, 에폭시 변성, 우레탄 변성, (메타)아크릴로니트릴 변성 등의 각종 변성 폴리부타디엔 고무, 카르복실기를 함유한 (메타)아크릴로니트릴 ·부타디엔고무 등을 들 수 있다. 이들 고무를 사용함으로써, 가용성 수지입자가 산 또는 산화제에 용해되기 쉬워진다. 즉, 산을 사용하여 가용성 수지입자를 용해할 때에는, 강산 이외의 산으로도 용해할 수 있고, 산화제를 사용하여 가용성 수지입자를 용해할 때에는, 비교적 산화력이 약한 과망간산으로도 용해할 수 있다. 또한, 크롬산을 사용한 경우에도, 저농도로 용해할 수 있다. 그 때문에, 산이나 산화제가 수지표면에 잔류함 없이, 후술하는 바와 같이, 조화면 형성후, 염화파라듐 등의 촉매를 부여할 때에, 촉매가 부여되지 않거나, 촉매가 산화되거나 하는 일이 없다.
상기 가용성 무기입자로서는, 예를 들면, 알루미늄화합물, 칼슘화합물, 칼륨화합물, 마그네슘화합물 및 규소화합물로 이루어진 군으로부터 선택되는 1종 이상으로 된 입자 등을 들 수 있다.
상기 알루미늄화합물로서는, 예를 들면, 알루미나, 수산화알루미늄 등을 들 수 있고, 상기 칼슘화합물로서는, 예를 들면, 탄산칼슘, 수산화칼슘 등을 들 수 있으며, 상기 칼륨화합물로서는, 탄산칼륨 등을 들 수 있고, 상기 마그네슘화합물로서는, 마그네시아, 돌로마이트, 염기성 탄산마그네슘 등을 들 수 있으며, 상기 규소화합물로서는, 실리카, 제올라이트 등을 들 수 있다. 이들은 단독으로 사용하더라도 좋고, 2종 이상 병용하더라도 좋다.
상기 가용성 금속입자로서는, 예를 들면, 동, 니켈, 철, 아연, 납, 금, 은, 알루미늄, 마그네슘, 칼슘 및 규소로 이루어진 군으로부터 선택되는 1종 이상으로 된 입자 등을 들 수 있다. 또한, 이들 가용성 금속입자는, 절연성을 확보하기 위해, 표층이 수지 등에 의해 피복되어 있더라도 좋다.
상기 가용성 입자를, 2종 이상 혼합하여 사용하는 경우, 혼합하는 2종의 가용성 입자의 조합으로서는, 수지입자와 무기입자와의 조합이 바람직하다. 양자 모두 도전성이 낮기 때문에 수지필름의 절연성을 확보할 수 있음과 동시에, 난용성 수지와의 사이에서 열팽창의 조정을 꾀하기 쉬워, 수지필름으로 된 층간 수지 절연층에 균열이 발생하지 않고, 층간 수지 절연층과 도체회로와의 사이에서 박리가 발생하지 않기 때문이다.
상기 난용성 수지로서는, 층간 수지 절연층에 산 또는 산화제를 사용하여 조화면을 형성할 때에, 조화면의 형상을 유지할 수 있는 것이라면 특별히 한정되지 않고, 예를 들면, 열경화성 수지, 열가소성 수지, 이들의 복합체 등을 들 수 있다. 또한, 이들 수지에 감광성을 부여한 감광성 수지이더라도 좋다. 감광성 수지를 사용함으로써, 층간 수지 절연층에 노광, 현상처리를 사용하여 바이어 홀용 개구를 형성할 수 있다.
이들 중에서는, 열경화성 수지를 함유하고 있는 것이 바람직하다. 그것에 의해, 도금액 또는 여러 가지 가열처리에 의해서도 조화면의 형상을 유지할 수 있기 때문이다.
상기 난용성 수지의 구체예로서는, 예를 들면, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리페닐렌 수지, 폴리올레핀 수지, 플루오르 수지 등을 들 수 있다. 이들 수지는 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다.
더 나아가서는, 1분자중에, 2개 이상의 에폭시기를 갖는 에폭시 수지가 보다 바람직하다. 상술의 조화면을 형성할 수 있을 뿐 아니라, 내열성 등도 우수하기 때문에, 히트 사이클 조건하에 있어서도, 금속층에 응력의 집중이 발생하지 않고, 금속층의 박리 등이 일어나기 어렵기 때문이다.
상기 에폭시 수지로서는, 예를 들면, 크레졸노볼락형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 페놀노볼락형 에폭시 수지, 알킬페놀노볼락형 에폭시 수지, 비페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀류와 페놀성 수산기를 갖는 방향족 알데히드와의 축합물의 에폭시화물, 트리글리시딜이소시아눌레이트, 지환식 에폭시 수지 등을 들 수 있다. 이들은, 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다. 그것에 의해, 내열성 등이 우수한 것으로 된다.
본 발명에서 사용하는 수지필름에 있어서, 상기 가용성 입자는, 상기 난용성 수지중에 거의 균일하게 분산되어 있는 것이 바람직하다. 균일한 거칠기의 요철을 갖는 조화면을 형성할 수 있어, 수지필름에 바이어 홀이나 관통구멍을 형성하더라도, 그 위에 형성하는 도체회로의 금속층의 밀착성을 확보할 수 있기 때문이다. 또한, 조화면을 형성하는 표층부에만 가용성 입자를 함유하는 수지필름을 사용하더라도 좋다. 그것에 의해, 수지필름의 표층부 이외에는 산 또는 산화제에 접촉되는 일이 없기 때문에, 층간 수지 절연층을 사이에 둔 도체회로간 절연성이 확실히 유지된다.
상기 수지필름에 있어서, 난용성 수지중에 분산되어 있는 가용성 입자의 배합량은, 수지필름에 대해, 3∼40중량%가 바람직하다. 가용성 입자의 배합량이 3중량% 미만에서는, 목적으로 하는 요철을 갖는 조화면을 형성할 수 없는 경우가 있고, 40중량%를 초과하면, 산 또는 산화제를 사용하여 가용성 입자를 용해했을 때, 수지필름의 심부까지 용해되어 버려, 수지필름으로 된 층간 수지 절연층을 사이에 둔 도체회로간 절연성을 유지할 수 없어, 단락의 원인이 되는 경우가 있다.
상기 수지필름은, 상기 가용성 입자, 상기 난용성 수지 이외에, 경화제, 그 밖의 성분 등을 함유하고 있는 것이 바람직하다.
상기 경화제로서는, 예를 들면, 이미다졸계 경화제, 아민계 경화제, 구아니딘계 경화제, 이들 경화제의 에폭시 첨가생성물(epoxy adduct)이나 이들 경화제를 마이크로캡슐화 한 것, 트리페닐포스핀, 테트라페닐포스포늄(tetraphenyl phosphonium) ·테트라페닐보레이트(tetraphenyl borate) 등의 유기포스핀계 화합물 등을 들 수 있다.
상기 경화제의 함유량은, 수지필름에 대해 0.05∼10중량%인 것이 바람직하다. 0.05중량% 미만에서는, 수지필름의 경화가 불충분하기 때문에, 산이나 산화제가 수지필름에 침입하는 정도가 커져, 수지필름의 절연성이 손상되어지는 경우가 있다. 한편, 10중량%를 초과하면, 과잉의 경화제성분이 수지의 조성을 변성시키는 경우가 있어, 신뢰성의 저하를 초래해 버리는 경우가 있다.
상기 그 밖의 성분으로서는, 예를 들면, 조화면의 형성에 영향을 주지 않는무기화합물 또는 수지 등의 필러를 들 수 있다. 상기 무기화합물로서는, 예를 들면, 실리카, 알루미나, 돌로마이트 등을 들 수 있고, 상기 수지로서는, 예를 들면, 폴리이미드 수지, 폴리아크릴 수지, 폴리아미드이미드 수지, 폴리페닐렌 수지, 멜라닌 수지, 올레핀계 수지 등을 들 수 있다. 이들 필러를 함유시킴으로써, 열팽창계수의 정합이나 내열성, 내약품성의 향상 등을 꾀하여 프린트 배선판의 성능을 향상시킬 수 있다.
또한, 상기 수지필름은, 용제를 함유하고 있더라도 좋다. 상기 용제로서는, 예를 들면, 아세톤, 메틸에틸케톤, 시클로헥사논 등의 케톤류, 초산에틸, 초산부틸, 셀로솔브아세테이트나 톨루엔, 크실렌 등의 방향족 탄화수소 등을 들 수 있다. 이들은 단독으로 사용하더라도 좋고, 2종류 이상 병용하더라도 좋다.
특히 본 발명에서는, 후술하는 바이어 홀(70)을 형성하는 층간 수지절연재로서, 열경화성 수지와 열가소성 수지의 복합체를 수지 매트릭스로 한 무전해 도금용 접착제를 사용하는 것이 바람직하다. 또한, 반경화 상태의 수지필름을 적층하여 사용하더라도 좋다.
③ 상기 ②에서 형성한 무전해 도금용 접착제층을 건조한 후, 바이어 홀 형성용 개구부(65)를 설치한다(도12(d)).
감광성 수지의 경우는, 노광, 현상하고 나서 열경화함으로써, 또한, 열경화성 수지의 경우는, 열경화한 후 레이저 가공함으로써 상기 접착제층(64)에 바이어 홀 형성용 개구부(65)를 설치한다.
④ 다음에, 경화한 상기 접착제층(64)의 표면에 존재하는 에폭시 수지입자를 산 또는 산화제에 의해 분해 또는 용해하여 제거하고, 접착제층 표면에 조화처리를 행해 조화면(66)으로 한다(도12(e)).
여기서, 상기 산으로서는, 인산, 염산, 황산, 또는 포름산이나 초산 등의 유기산이 있지만, 특히 유기산을 사용하는 것이 바람직하다. 조화처리한 경우에, 바이어 홀로부터 노출되는 금속도체층을 부식시키기 어렵기 때문이다.
한편, 상기 산화제로서는, 크롬산, 과망간산염(과망간산칼륨 등)을 사용하는 것이 바람직하다.
⑤ 다음에, 접착제층(64)표면의 조화면(66)에 촉매핵을 부여한다.
촉매핵의 부여에는, 귀금속이온이나 귀금속콜로이드 등을 사용하는 것이 바람직하고, 일반적으로는, 염화파라듐이나 파라듐콜로이드를 사용한다. 또, 촉매핵을 고정하기 위해 가열처리를 행하는 것이 바람직하다. 이러한 촉매핵으로서는 파라듐이 좋다.
⑥ 더욱이, (무전해 도금용)접착제층(64)의 표면에 무전해 도금을 행해, 조화면 전역에 추종하도록, 무전해 도금막(67)을 형성한다(도12(f)). 이 때, 무전해 도금막(67)의 두께는, 0.1∼5 ㎛의 범위가 바람직하고, 보다 바람직하게는 0.5∼3 ㎛로 한다.
다음에, 무전해 도금막(67)상에 도금 레지스트(68)를 형성한다(도13(a)). 도금 레지스트 조성물로서는, 특히 크레졸노볼락형 에폭시 수지나 페놀노볼락형 에폭시 수지의 아크릴레이트와 이미다졸경화제로 된 조성물을 사용하는 것이 바람직하지만, 그 밖에 시판품 드라이필름을 사용할 수도 있다.
⑦ 더욱이, 무전해 도금막(67)상의 도금 레지스트 비형성부에 전해 도금을 행해, 상층 도체회로(72)를 형성해야 할 도체층을 설치함과 동시에 개구(65)내부에 전해 도금막(69)을 충전하여 바이어 홀(70)을 형성한다(도12(b)).
이 때, 개구(5)의 바깥쪽에 노출되는 전해 도금막(69)의 두께는, 5∼30 ㎛가 바람직하다. 여기서, 상기 전해 도금으로서는, 동도금을 사용하는 것이 바람직하다.
⑧ 더욱이, 도금 레지스트(68)를 제거한 후, 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄 등의 에칭액으로 도금 레지스트하의 무전해 도금막을 용해 제거하여, 독립된 상층 도체회로(72)와 충전 바이어 홀(70)로 한다.
⑨ 다음에, 상층 도체회로(72)의 표면에 조화층(74)을 형성한다.
조화층(74)의 형성방법으로서는, 에칭처리, 연마처리, 산화환원처리, 도금처리가 있다.
이들 처리중, 산화환원처리는, NaOH(20 g/l), NaClO2(5O g/l), NaPO4(15.O g/l)를 산화욕(흑화욕)으로 하고, NaOH(2.7 g/l), NaBH4(1.O g/l)를 환원욕으로 한다.
또한, 동-니켈-인 합금층으로 된 조화층은, 무전해 도금처리에 의한 석출에 의해 형성된다.
이 합금의 무전해 도금액으로서는, 황산동 1∼40 g/l, 황산니켈 0.1∼6.0 g/l, 구연산 10∼20 g/l, 차아인산염 10∼100 g/l, 붕산 10∼40 g/l, 계면활성제0.01∼10 g/l로 된 액조성의 도금욕을 사용하는 것이 바람직하다.
더욱이, 이 조화층(74)의 표면을 이온화 경향이 동보다 크고 티탄 이하인 금속 또는 귀금속층으로 피복한다.
주석의 경우는, 플루오르화 붕소 주석과 티오요소의 용액, 또는 염화주석과 티오요소의 용액을 사용한다. 이 때, Cu-Sn의 치환반응에 의해 0.1∼2 ㎛ 정도의 Sn층이 형성된다. 귀금속의 경우는, 스펏터나 증착 등의 방법을 채용할 수 있다.
⑩ 다음에, 이 기판상에 층간 수지 절연층으로서, 무전해 도금용 접착제층(76)을 형성한다.
⑪ 더욱이, 상기 공정③~⑨를 반복하여, 바이어 홀(70)의 바로 위에 다른 바이어 홀(도시를 생략한다)을 설치함과 동시에 상층 도체회로(72) 보다도 더 바깥쪽에 상층 도체회로(82)를 설치하고(도13(c)참조), 이 상층 도체회로(82)의 표면 및 도시를 생략한 바이어 홀의 내벽을 포함한 표면을 조화처리하여 조화층(84)을 설치한다.
⑫ 이어서, 이렇게 해서 얻어진 빌드 업 배선층의 가장 바깥쪽의 표면을 덮어, 솔더 레지스트 조성물(90)을 도포하고, 그 도막을 건조한 후, 이 도막에 개구부를 묘사한 포토마스크 필름을 놓고 노광, 현상처리 함으로써, 도체층중 솔더 패드가 될 도체부분(도체 패드, 바이어 홀을 포함한다)을 노출시킨 개구(91)를 형성한다(도14(a)참조).
여기서, 노출되는 개구(91)의 개구경은, 솔더 패드가 될 도체부분의 직경 보다도 크게할 수 있고, 또한, 그 도체부분을 완전히 노출시키더라도 좋다. 또한, 반대로 상기 개구(91)의 개구경은, 상기 솔더 패드가 될 도체부분의 직경 보다도 작게 할 수 있고, 그 도체부분의 연주를 솔더 레지스트층(90)으로 피복할 수 있다. 이 경우, 솔더 패드가 될 부분을 솔더 레지스트층(90)으로 누를 수 있고, 최종적으로는 솔더 패드의 박리를 방지할 수 있도록 구성하는 것이 바람직하다.
⑬ 더욱이, 상기 솔더 레지스트층(90)의 개구부(91)로부터 노출된 상기 도체부분상에 「니켈-금」으로 된 금속층을 형성하여, 솔더 패드가 형성된다.
니켈층(92)은 1∼7 ㎛가 바람직하고, 금층은 0.01∼0.06 ㎛가 좋다. 이 이유는, 니켈층(92)은, 지나치게 두꺼우면 저항값의 증대를 초래하고, 지나치게 얇으면 박리되기 쉽기 때문이다. 한편 금층(94)은, 지나치게 두꺼우면 비용이 증가되고, 지나치게 얇으면 솔더체와의 밀착효과가 저하되기 때문이다.
⑭ 더욱이, 다층화기판의 한쪽 면에 형성한 빌드 업 배선층의 가장 바깥쪽에 위치하는 솔더 레지스트층의 한쪽에 형성한 개구부(91)(윗쪽에 위치하는 개구부)로부터 노출되는 도체회로(솔더 패드)상에는, 솔더체를 공급하여 솔더 범프(96)를 형성함과 동시에, 다층화 기판의 빌드 업 배선층이 형성되지 않는 쪽의 표면에 노출된 도체회로(52)(솔더 패드)상에는, 솔더체를 공급하여 T 핀(96) 또는 솔더 볼(100)을 형성함으로써, 다층 회로기판이 제조된다(도14(b)참조).
솔더체의 공급방법으로서는, 솔더 전사법이나 인쇄법을 사용할 수 있다.
여기서, 솔더 전사법은, 프리프레그에 솔더 박을 부착하고, 이 솔더 박을 개구부분에 상당하는 개소 만을 남기고 에칭함으로써, 솔더 패턴을 형성하여 솔더 캐리어 필름으로 하고, 이 솔더 캐리어 필름을, 기판의 솔더 레지스트 개구부분에 플럭스를 도포한 후, 솔더 패턴이 패드에 접촉하도록 적층하고, 이를 가열하여 전사하는 방법이다. 한편, 인쇄법은, 패드에 상당하는 개소에 관통구멍을 설치한 인쇄 마스크(메탈마스크)를 기판에 놓고, 솔더 페이스트를 인쇄하여 가열처리하는 방법이다. 솔더로서는, 주석-은, 주석-인듐, 주석-아연, 주석-비스머스 등을 사용할 수 있다.
또한, 도전성 범프(96)를 형성하는 솔더체로서는, 융점이 비교적 낮은 주석/납 솔더(융점 183℃)나 주석/은 솔더(융점 220℃)를 사용하여, 도전성 핀(98)이나 도전성 볼(100)을 접속하는 솔더체로서는, 융점이 230℃∼270℃로 비교적 융점이 높은 주석/안티몬 솔더, 주석/은 솔더, 주석/은/솔더를 사용하는 것이 바람직하다.
(D2) 양면 빌드 업 배선층의 형성
상기 (A) 및 (B)의 공정에 의해 형성된 다층화 코어기판(60)의 양면에 빌드 업 배선층을 형성한 실시형태에 대해서는, 상기 (D1)의 한쪽 면 빌드 업 배선층의 형성공정 ①~⑫에 따른 처리를 행한 후(도17(a)참조), 빌드 업 배선층의 가장 바깥쪽 도체회로(82)의 일부에, 니켈층(92)과 금층(94)을 포함하여 된 솔더 패드(95)를 형성함으로써, 어미기판으로서 사용하기에 바람직한 다층 회로기판이 제조된다(도17(b)참조).
더욱이, 상기 양면 빌드 업 배선층의 한쪽을 구성하는 가장 바깥쪽의 도체회로(82)상에 형성된 솔더 패드(95)상에, 솔더체를 공급하여 솔더 범프(96)를 형성함과 동시에, 다른 쪽 빌드 업 배선층을 구성하는 가장 바깥쪽의 도체회로(82)상에 형성된 솔더 패드(95)상에, 솔더체를 공급하여 T 핀(96) 또는 솔더 볼(1O0)을 배설함으로써, 전자부품의 고밀도 설치가 가능한 팩키지 기판으로서 사용하기에 바람직한 회로기판이 제조된다(도18 참조).
이하, 실시예를 토대로 설명한다.
(실시예 1)
(1) 먼저, 다층화 기판을 구성하는 양면 회로기판을 제작한다. 이 회로기판은, 에폭시 수지를 유리 직물에 함침(impregnate)시켜 B 스테이지로 한 프리프레그와, 동박을 적층하여 가열 프레스함으로써 얻어지는 한쪽 면 동장 적층판을 출발재료로서 사용한다.
이 절연성 기재(10)의 두께는 75 ㎛, 동박(12)의 두께는 12 ㎛이고, 이 적층판의 동박 형성면과 반대 쪽 표면에, 두께가 1O ㎛인 점착제층을 갖고, 또한 필름 자체의 두께가 12 ㎛인 PET 필름(14)을 라미네이트한다.
(2) 이어서, PET 필름(14)상으로부터 탄산가스 레이저 조사를 행하여, PET 필름(14) 및 절연성 기재(10)를 관통하여 동박(12)에 이르는 바이어 홀 형성용 개구(16)를 형성하고, 더욱이 그 개구(16)내를 자외선 레이저 조사에 의해 데스미어처리했다.
이 실시예에 있어서는, 바이어 홀 형성용 개구의 형성에는, 미쓰비시 전기제의 고 피크 단 펄스 발진형 탄산가스 레이저 가공기를 사용하여, 전체로서 두께 22 ㎛인 PET 필름을 수지면에 라이네이트한, 기재 두께 75 ㎛인 유리천 에폭시 수지기재에, 마스크이미지법으로 PET 필름쪽에서 레이저 빔 조사하여 1OO구멍/초의 스피드로, 150 ㎛Ø의 바이어 홀 형성용 개구를 형성했다.
또한, 데스미어 처리용 YAG 제3고조파를 사용한 자외선 레이저 조사장치는, 미쓰비시 전기사제의 GT605LDX를 사용하고, 그 데스미어처리를 위한 레이저 조사조건은, 발신주파수가 5 KHz, 펄스 에너지가 O.8 mJ, 쇼트수가 10이었다.
(3) 데스미어처리를 끝낸 기판에 대해, 동박(12)을 도금 리드로 하는 전해 동도금 처리를 행해, 개구(16)의 상부에 약간의 빈틈을 남기고, 그 개구(16)내에 전해 동도금(18)을 충전하여 바이어 홀(20)을 형성한다.
(4) 더욱이, PET 필름(14)을 인쇄 마스크로서, 개구(16)에 충전된 동도금층(18)상에 도전성 페이스트(22)를 충전하여, 절연성 기재(10)의 표면으로부터 거의 PET 필름(14)의 두께 만큼 돌출되는 돌기상 도체(24)를 형성한다.
(5) 다음에, PET 필름(14)을 절연성 기재(10)의 표면으로부터 박리시킨 후, 에폭시 수지 접착제를 돌기상 도체(24)쪽 전면에 도포하고, 100℃에서 30분간의 건조를 행하여 두께 20 ㎛의 접착제층(26)을 형성했다.
(6) 상기(5)에서 형성한 접착제층(26)상에, 두께 12 ㎛인 동박(28)을, 가열온도 180℃, 가열시간 70분, 압력 2 MPa, 진공도 2.5×103Pa의 조건하에서 가열 프레스했다.
(7) 그 후, 기판 양면의 동박(12) 및 (28)에 적절한 에칭처리를 행해, 도체회로(30) 및 (32)(바이어 랜드를 포함한다)를 형성하여, 양면 회로기판(34)을 제작했다.
(8) 다음에, 적층용 한쪽 면 회로기판을 제작한다. 이 회로기판은, 양면 회로기판(34)과 동일한 한쪽 면 동장 적층판을 출발재료로서 사용했다.
먼저, 절연성 기재(10)상의 동박(12)에 적절한 에칭처리를 행해, 도체회로(40)를 형성하고, 더욱이, 도체회로(40)와 반대쪽에 위치하는 절연성 기재(10)의 표면에, PET 필름(14)을 라미네이트했다.
(9) 그 후, 상기(2)∼(5)의 공정에 따라 처리함으로써, 절연성 기재(10)의 한쪽 표면에 도체회로(40)가 형성되고, 절연성 기재(10)의 다른 쪽 면으로부터 도체회로(40)에 이르는 개구내에 전해 동도금(18)이 충전되는 동시에, 그 전해동도금(18)상에 돌기상 도체(44)가 형성되고, 더욱이 돌기상 도체(44)를 포함한 절연성 기재(10)의 표면에 에폭시 수지 접착제(46)가 도포되었다.
이 에폭시 수지 접착제는 프레큐어되고, 다층화를 위한 접착제층을 형성하여, 이러한 한쪽 면 회로기판(50)을 3장 제작했다.
(10) 상기(1)∼(9)의 처리에 의해 형성된, 1장의 양면 회로기판(34)과, 3장의 한쪽 면 회로기판(50, 52) 및 (54)를, 도3에 나타내는 바와 같은 소정위치에 스택(stack)하고, 진공 열 프레스를 사용하여 180℃의 온도로 적층 일괄 프레스함으로써, 다층화 기판(60)을 작성했다.
(11) 이러한 다층 회로기판(60)을 구성하는 가장 바깥쪽의 회로기판 중, 한쪽 회로기판(50)(하층기판)의 도체회로(40)상에, 용융온도가 약 230℃인 주석/안티몬 솔더에 의해 T 핀(64) 또는 솔더 볼(66)을 접속하고, 다른 쪽 회로기판(54)(상층기판)의 도체회로(40)상에는, 용융온도가 약 183℃인 주석/납 솔더로 된 솔더체를 공급하여, 솔더 범프(62)를 형성하여 다층 회로기판을 제작하고, 더욱이, 이 다층 회로기판의 상층 회로기판에 전자부품(82)을 놓은 상태에서, 주석/납 솔더 용융점 근방의 분위기내에서 리플로시켜, 솔더 범프(62)에 전자부품(82)의 솔더 볼(84)을 용융 고착시킴으로써, 다층 회로기판과 전자부품으로 된 반도체 장치를 제조했다.
(실시예 2)
4층의 한쪽 면 회로기판을 도1에 나타내는 바와 같은 소정위치에 적층하고, 일괄 가열 프레스함으로써 다층화 기판을 형성하여, 가장 바깥쪽에 위치하는 한쪽 회로기판의 도체회로(도체 패드)에 대해 솔더 범프를 형성하고, 다른 쪽 회로기판의 바깥쪽에 노출되는 돌기상 도체가 가열 프레스되어 형성된 솔더 패드에 대해, T 핀 또는 솔더 볼이 접착된 것 이외에는, 실시예 1과 동일하게 하여 다층 회로기판 및 반도체 장치를 제조했다.
(실시예 3)
도2에 나타내는 바와 같이, 4층의 한쪽 면 회로기판 중, 가장 바깥쪽에 위치하는 회로기판의 한쪽을, 그 도체회로에 형성한 솔더 패드상에 솔더 범프를 형성하고, 가장 바깥쪽에 위치하는 회로기판의 다른 쪽을, 절연성 기재에 설치한 개구에 전해 동도금층을 충전하지 않는 구성으로 하여, 그 개구내에 노출되는 도체회로에 형성한 솔더 패드에, 솔더체를 공급하여 T 핀을 접속시킨 구조로 한 것 이외에는, 실시예 1과 동일하게 하여 다층 회로기판 및 반도체 장치를 제조했다.
(실시예 4)
도2에 나타내는 바와 같이, 4층의 한쪽 면 회로기판 중, 가장 바깥쪽에 위치하는 표면 및 이면의 회로기판상에 솔더 레지스트층을 설치하고, 그 솔더 레지스트층에 형성한 개구로부터 노출되는 솔더 패드상에 솔더 범프를 형성한 것 이외에는, 실시예 3과 동일하게 하여 다층 회로기판 및 반도체 장치를 제조했다.
(실시예 5)
도1에 나타내는 바와 같이, 4층의 한쪽 면 회로기판 중, 가장 바깥쪽에 위치하는 표면 및 이면의 회로기판상에 솔더 레지스트층을 설치하고, 그 솔더 레지스트층에 형성한 개구로부터 노출되는 솔더 패드상에 솔더 범프를 형성한 것 이외에는, 실시예 3과 동일하게 하여 다층 회로기판 및 반도체 장치를 제조했다.
(실시예 6)
(1) 실시예 1의 공정(1)∼(1O)에 따른 처리를 행하여, L/S= 75 ㎛/75 ㎛, 랜드 지름이 250 ㎛, 바이어 홀 구경이 150 ㎛, 도체층의 두께가 12 ㎛, 그리고 절연층의 두께가 75 ㎛인 다층화 코어기판(60)을 제조했다.
(2) 다음에, 양면에 도체회로(40)를 형성한 다층 코어기판(60)((도15(a)참조)을, 황산동 8 g/l, 황산니켈 0.6 g/l, 구연산 15 g/l, 차아인산나트륨 29 g/l, 붕산 31 g/l, 계면활성제 0.1 g/l로 된 pH=9의 무전해 도금액에 침지하여, 상기 도체회로(40)의 표면에 두께 3 ㎛인 동-니켈-인으로 된 조화층(62)을 형성했다. 이어서, 그 기판을 수세하고, 0.1 mol/l 플루오르화 붕소 주석-1.0 mol/l 티오요소액으로 된 무전해 주석치환 도금욕에 50℃에서 1시간 침지하고, 상기 조화층(63)의 표면에 0.3 ㎛인 주석층을 설치했다(도15(b)참조, 단, 주석층에 대해서는 도시하지 않는다).
(3) 하기 ①~③에서 얻은 조성물을 혼합 교반하여, 무전해 도금용 접착제를 조제했다.
① 크레졸노볼락형 에폭시 수지(니혼카야쿠제, 분자량 2500)의 25% 아크릴화물을 35중량부(고형분 80%), 감광성 단량체(도아고세이제, 알로닉스 M315) 4중량부, 소포제(산노푸코제, S-65) O.5중량부, NMP 3.6중량부를 교반 혼합했다.
② 폴리에테르술폰(PES) 8중량부, 에폭시 수지입자(산요카세이제, 폴리머 폴)의 평균입경 0.5 ㎛인 것을 7.245중량부를 혼합한 후, NMP 2O 중량부를 더 첨가하여 교반 혼합했다.
③ 이미다졸 경화제(시코쿠카세이제, 2E4MZ-CN) 2중량부, 광개시제(치바가이기제, 이루가큐아 I-907) 2중량부, 광증감제(니혼카야쿠제, DETX-S) O.2중량부, NMP 1.5중량부를 교반 혼합했다.
(4) 상기(3)에서 조제한 무전해 도금용 접착제를 상기(2)의 처리를 행한 기판(60)에 도포하고(도15(c)참조), 건조시켜 접착제층을 형성한 그 기판(60)의 양면에, 85 ㎛Ø의 흑원이 인쇄된 포토마스크 필름을 밀착시켜, 초 고압수은등에 의해 5OO mJ/cm2로 노광했다. 이를 DMDG(디에틸렌글리콜디메틸에테르)용액으로 스프레이 현상함으로써, 접착제층에 85 ㎛Ø의 바이어 홀이 되는 개구(65)를 형성했다. 더욱이, 해당 기판을 초 고압수은등에 의해 300O mJ/cm2로 노광하고, 100℃에서 1시간, 그 후 150℃에서 5시간의 가열처리를 행함으로써, 포토마스크 필름에 상당하는 치수정밀도가 우수한 개구를 갖는 두께 35 ㎛인 층간 절연재층(64)(접착제층)을형성했다(도15(d)참조). 또한, 바이어 홀이 되는 개구(65)에는, 주석도금층을 부분적으로 노출시켰다.
(5) 바이어 홀 형성용 개구(65)를 형성한 기판을, 크롬산에 20분간 침지하여, 접착제층 표면에 존재하는 에폭시 수지입자를 용해 제거하고, 해당 접착제층(64)의 표면을 Rmax=1∼5 ㎛ 정도의 깊이로 조화하여 조화면(66)을 형성하고, 그 후, 중화용액(시프레이사제)에 침지하고 나서 수세했다.
(6) 접착제층 표면의 조화층(66)(조화깊이 3.5 ㎛)에 대해, 파라듐촉매(아토텍제)를 부여함으로써, 접착제층(64) 및 바이어 홀 형성용 개구(65)의 표면에 촉매핵을 부여했다.
(7) 이하의 조성의 무전해 동도금욕중에 기판을 침지하고, 조화면 전체에 두께 0.6 ㎛의 무전해 동도금막(67)을 형성했다(도15(f)참조). 이 때, 그 무전해 도금막(67)은 얇기 때문에, 그 막 표면에는, 접착제층(64)의 조화면(66)에 추종한 요철이 관찰되었다.
[무전해 도금 수용액]
NiSO4: 0.OO3 mol/l
주석산 : 0.20 mol/l
황산동 : 0.03 mol/l
HCHO : O.O5 mol/l
NaOH : O.1O mol/l
α, α'-비피리딜 : 40 mg/l
폴리에틸렌글리콜(PEG) : 0.1 g/l
[무전해 도금 조건]
33℃의 액온도
(8) 상기 (7)에서 형성한 무전해 동도금막(67)상에 시판의 감광성 드라이 필름을 붙이고, 마스크를 놓아, 1OO mJ/cm2로 노광, O.8% 탄산나트륨으로 현상처리하여, 두께 15 ㎛인 도금 레지스트(68)를 설치했다(도16(a)참조).
(9) 다음에, 이하의 조건으로, 도금 레지스트 비형성부분에 전해 도금을 행해, 두께 20 ㎛인 전해 도금막(69)을 설치하여 상층 도체회로(72)를 형성해야 할 도체층을 설치함과 동시에, 개구부내를 도금막(69)으로 충전하여 바이어 홀(70)을 형성했다(도16(b)참조).
[전해 도금 수용액]
황산동 ·5수화물 : 60 g/l
레벨링제(아토텍제, HL) : 40 ml/l
황산 : 190 g/1
광택제(아토텍제, UV) : 0.5 ml/l
염소이온 : 40 ppm
[전해 도금 조건]
버블링 : 3.0 ℓ/분
전류밀도 : O.5 A/dm2
설정전류값 : O.18 A
도금시간 : 130분
(10) 도금 레지스트(68)를 박리, 제거한 후, 황산과 과산화수소의 혼합액이나 과황산나트륨, 과황산암모늄 등의 에칭액으로 도금 레지스트하의 무전해 도금막(67)을 용해 제거하여, 무전해 도금막(67)과 전해 동도금막(69)으로 된 두께 약 20 ㎛, L/S=25 ㎛/25 ㎛의 상층 도체회로(72)를 형성했다. 이 때, 바이어 홀(70)의 표면은 평탄하고, 도체회로 표면과 바이어 홀 표면의 레벨은 동일했다.
(11) 이 기판에 상기(2)와 동일하게 하여 조화층(84)을 형성하고, 더욱이 상기 (3)∼(10)의 순서를 반복하여, 상층의 층간 수지 절연층(76)과 도체회로(82)(바이어 홀(80)을 포함한다)를 더 형성하고, 다층화 기판(60)의 양면에 빌드 업 배선층을 형성했다.
또한, 여기서는, 도체회로(82)의 표면에 동-니켈-인으로 된 조화층(84)을 설치하지만, 이 조화층(84) 표면에는 주석치환 도금층을 형성하지 않는다.
(12) 한편, DMDG에 용해시킨 60중량%의 크레졸노볼락형 에폭시 수지(니혼카야쿠제)의 에폭시기 50%를 아크릴화 한 감광성 부여 올리고머(분자량 4000)를 46.67중량부, 메틸에틸케톤에 용해시킨 80중량%의 비스페놀 A형 에폭시 수지(유카쉘제, 에피코트 1OO1) 14.121중량부, 이미다졸경화제(시코쿠카세이제, 2E4MZ-CN) 1.6중량부, 감광성 단량체인 다가 아크릴 단량체(니혼카야쿠제, R604) 1.5중량부, 마찬가지로다가 아크릴 단량체(교에이샤제, DPE6A) 30중량부, 아크릴산 에스테르중합물로 된 레벨링제(교에이샤제, 폴리 플로 No.75) O.36중량부를 혼합하여, 이 혼합물에 대해 광개시제로서의 벤조페논(간토카가쿠제) 2O중량부, 광증감제로서의 EAB(호도가야카가쿠제) 0.2중량부를 가하고, DMDG(디에틸렌글리콜디메틸에테르) 10중량부를 더 가하여, 점도를 25℃에서 1.4±0.3 pa ·s로 조정한 솔더 레지스트 조성물을 얻었다.
또한, 점도측정은, B형 점도계(도쿄케이키, DVL-B형)를 사용하여 행하고, 60 rpm의 경우는 로터 No.4, 6 rpm의 경우는 로터 No.3에 의했다.
(13) 상기(11)에서 얻어진 빌드 업 배선층의 양면에, 상기 (12)에서 얻어진 솔더 레지스트 조성물을 20 ㎛의 두께로 도포했다. 이어서, 70℃에서 20분간, 70℃에서 30분간의 건조처리를 행한 후, 크롬층에 의해 솔더 레지스트 개구부의 원 패턴(마스크패턴)이 묘사된 두께 5 mm의 소다 라임(soda lime) 유리기판을, 크롬층이 형성된 쪽을 솔더 레지스트층에 밀착시켜 1OOO mJ/cm2의 자외선으로 노광하여, DMTG 현상 처리했다. 더욱이, 8O℃에서 1시간, 1O0℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건으로 가열처리하여, 패드부분이 개구된(개구경 200 ㎛) 솔더 레지스트층(90)(두께 20 ㎛)을 형성했다.
(14) 다음에, 솔더 레지스트층(90)을 형성한 기판을, 염화니켈 30 g/l, 차아인산나트륨 10 g/l, 구연산나트륨 1O g/l로 된 pH=5의 무전해 니켈도금액에 20분간 침지하여, 개구부에 두께 5 ㎛인 니켈 도금층(92)을 형성했다. 더욱이, 그 기판을, 시안화 금칼륨 2 g/l, 염화암모늄 75 g/l, 구연산나트륨 50 g/l, 차아인산나트륨 10g/l로 된 무전해 금도금액에 93℃의 조건에서 23초간 침지함으로써, 니켈 도금층(92)상에 두께 0.03 ㎛인 도금층(94)을 형성했다.
이것에 의해, 상층 도체회로(82)상에 니켈도금층(92)과 금도금층(94)을 포함한 솔더 패드(95)가 형성되어, 한쪽 면 3층, 양면 6층의 어미기판에 사용하기에 바람직한 다층 회로기판을 제작했다(도17(b)참조).
이렇게 하여 제조한 다층 회로기판으로는, 다층화 코어기판의 바이어 홀의 랜드형상을 진원으로 할 수 있고, 랜드 피치를 600 ㎛ 정도로 할 수 있기 때문에, 바이어 홀을 밀집하여 형성할 수 있고, 바이어 홀의 고밀도화를 쉽게 달성할 수 있다. 또한, 다층화 코어기판중의 바이어 홀수를 늘릴 수 있기 때문에, 다층 코어기판내의 도체회로와 빌드 업 배선층내의 도체회로와의 전기적 접속을 충분히 확보할 수 있다.
또한, 빌드 업 배선층의 가장 바깥쪽에 설치한 솔더 패드(95)에 대해, LSI 등의 반도체 칩을 포함하는 전자부품을 탑재하는 팩키지 기판의 도전성 볼(솔더 볼)이 접속되기 때문에, 팩키지 기판의 설치에 유리해진다.
(실시예 7)
실시예 6을 따라 제조한 다층 회로기판의, 가장 바깥쪽에 있는 한쪽 상층 도체회로(82)상에 형성한 솔더 패드(95)상에는, 솔더 범프(96)를 형성하고, 가장 바깥쪽에 있는 다른 쪽 상층 도체회로(82)상에 형성한 솔더 패드(95)상에는, T 핀(98) 또는 솔더 볼(100)을 배설한, 팩키지 기판에 바람직한 다층 회로기판을 제조했다(도18 참조).
이렇게 하여 제조된 다층 회로기판으로는, 빌드 업 배선층의 윗쪽에 설치한 솔더 레지스트층(90)의 개구로부터 노출된 금도금층(94)(솔더 패드)에 배설한 솔더 범프(96)를 매개로 하여 LSI 칩 등의 전자부품에 접속되어, 빌드 업 배선층의 아래쪽에 설치한 솔더 레지스트층(90)의 개구로부터 노출된 금도금층(94)(솔더 패드)에 설치한 도전성 핀(98) 또는 도전성 볼(100)을 매개로 하여 어미기판상의 접속단자 등에 접속되기 때문에, 전자부품의 고밀도 설치가 가능해진다.
(실시예 8)
다층화 기판을 구성하는 양면 회로기판 및 한쪽 면 회로기판의 바이어 홀 형성용 비관통구멍에, 도전성 페이스트를 충전하여 바이어 홀을 형성함과 동시에, 그 바이어 홀 형성과 동일 공정에 의해 바이어 홀상에 도전성 페이스트를 충전하여, 돌기상 도체를 형성한 것 이외에는, 실시예 6과 동일하게 하여 다층 회로기판을 제조했다.
(실시예 9)
층간 수지 절연층을, 두께 20 ㎛의 에폭시 수지필름을 열 압착시킴으로써 형성하고, 탄산가스 레이저를 조사하여 직경 60 ㎛인 바이어 홀 형성용 개구를 설치하여, 그 개구내 벽면을 포함한 층간 수지 절연층의 표면을 과망간산용액에 의해 조화처리를 행한 것 이외에는, 실시예 6과 동일하게 하여 다층 회로기판을 제조했다.
상기 에폭시 수지필름은, 페녹시 수지와의 수지 복합체인 것이 바람직하고, 조화층 형성용 입자를 함유시키고 있다.
(실시예 10)
다층화 코어기판을 구성하는 양면 회로기판 및 한쪽 면 회로기판의 바이어 홀 형성용 비관통구멍에, 도전성 페이스트를 충전하여 바이어 홀을 형성함과 동시에, 그 바이어 홀 형성과 동일 공정에 의해 바이어 홀상에 도전성 페이스트를 충전하여, 돌기상 도체를 형성한 것 이외에는, 실시예 9와 동일하게 하여 다층 회로기판을 제작했다.
(실시예 11)
층간 수지 절연층을, 두께 20 ㎛인 폴리올레핀 수지필름을 열 압착시킴으로써 형성하고, 탄산가스 레이저를 조사하여 직경 60 ㎛의 바이어 홀 형성용 개구를 설치하고, 그 후, 무전해 도금막을 형성하는 대신에, 조화처리를 행하지 않고, 스펏터링에 의해 개구내 벽면을 포함한 층간 수지 절연층의 포면에 두께 0.1 ㎛인 동 스펏터막 또는 동-니켈 스펏터막을 형성한 것 이외에는 실시예 6과 동일하게 하여 다층 회로기판을 제조했다.
(실시예 12)
다층화 코어기판을 구성하는 양면 회로기판 및 한쪽 면 회로기판의 바이어 홀 형성용 비관통구멍에, 도전성 페이스트를 충전하여 바이어 홀을 형성함과 동시에, 그 바이어 홀 형성과 동일 공정에 의해 바이어 홀상에 도전성 페이스트를 충전하여, 돌기상 도체를 형성한 것 이외에는, 실시예 11과 동일하게 하여 다층 회로기판을 제작했다.
(실시예 13)
(1) 실시예 1의 공정(1)∼(1O)에 따른 처리를 행하여, L/S=75 ㎛/75 ㎛, 랜드경이 250 ㎛, 바이어 홀 구경이 150 ㎛, 도체층의 두께가 12 ㎛, 그리고 절연층의 두께가 75 ㎛인 다층화 코어기판(60)을 제조했다.
(2) 다음에, 양면에 도체회로(40)를 형성한 다층 코어기판(60)((도12(a)참조)의 한쪽 면에 대해, 실시예 6의 공정(2)∼(14)의 처리를 행해, 다층화 코어기판(60)의 한쪽 면에 빌드 업 배선층을 형성하여, 그 상층 도체회로(82)상을 덮은 솔더 레지스트층(90)의 개구(91)내에 노출된, 니켈도금층(92)과 금도금층(94)을 포함한 솔더 패드(95)를 형성했다.
(3) 상기 솔더 패드(95)상에는, 솔더 범프(96)를 형성하여, 빌드 업 배선층이 형성되지 않는 다층화 기판(60)의 도체회로(40)상에는, T 핀(98) 또는 솔더 볼(100)을 배설하여, 팩키지 기판에 알맞는 한쪽 면 3층의 다층 회로기판을 제조했다(도14(b)참조).
(실시예 14)
다층화 기판을 구성하는 양면 회로기판 및 한쪽 면 회로기판의 바이어 홀 형성용 비관통구멍에, 도전성 페이스트를 충전하여 바이어 홀을 형성함과 동시에, 그 바이어 홀 형성과 동일 공정에 의해 바이어 홀상에 도전성 페이스트를 충전하여, 돌기상 도체를 형성한 것 이외에는, 실시예 13과 동일하게 하여 다층 회로기판을 제조했다.
(실시예 15)
층간 수지 절연층을, 두께 20 ㎛인 에폭시 수지필름을 열 압착시킴으로써 형성하고, 탄산가스 레이저를 조사하여 직경 60 ㎛ 바이어 홀 형성용 개구를 설치하여, 그 개구내 벽면을 포함한 층간 수지 절연층의 표면을 과망간산용액에 의해 조화처리를 행한 것 이외에는, 실시예 13과 동일하게 하여 다층 회로기판을 제조했다.
상기 에폭시 수지필름은, 페녹시 수지와의 수지 복합체인 것이 바람직하고, 조화층 형성용 입자를 함유시키고 있다.
(실시예 16)
다층화 코어기판을 구성하는 양면 회로기판 및 한쪽 면 회로기판의 바이어 홀 형성용 비관통구멍에, 도전성 페이스트를 충전하여 바이어 홀을 형성함과 동시에, 그 바이어 홀 형성과 동일 공정에 의해 바이어 홀상에 도전성 페이스트를 충전하여, 돌기상 도체를 형성한 것 이외에는, 실시예 15와 동일하게 하여 다층 회로기판을 제작했다.
(실시예 17)
층간 수지 절연층을, 두께 20 ㎛의 폴리올레핀 수지필름을 열 압착시킴으로써 형성하여, 탄산가스 레이저를 조사하여 직경 60 ㎛인 바이어 홀 형성용 개구를 설치하고, 그 후, 무전해 도금막을 형성하는 대신에, 조화처리를 행하지 않고, 스펏터링에 의해 개구내 벽면을 포함한 층간 수지 절연층의 표면에 두께 O.1 ㎛인 동 스펏터막 또는 동-니켈 스퍼터막을 형성한 것 이외에는 실시예 13과 동일하게 하여 다층 회로기판을 제조했다.
(실시예 18)
다층화 코어기판을 구성하는 양면 회로기판 및 한쪽 면 회로기판의 바이어 홀 형성용 비관통구멍에, 도전성 페이스트를 충전하여 바이어 홀을 형성함과 동시에, 그 바이어 홀 형성과 동일 공정에 의해 바이어 홀상에 도전성 페이스트를 충전하여, 돌기상 도체를 형성한 것 이외에는, 실시예 17과 동일하게 하여 다층 회로기판을 제작했다.
(비교예)
(1) 두께 0.8 ㎛의 양면 동장 적층판으로 된 절연기판을 코어기판으로 하여, 그 코어기판에 직경 300 ㎛인 관통구멍을 드릴로 삭공(削孔)하고, 그 후, 무전해 도금, 전해 도금처리를 행해 관통구멍을 포함하는 도체층을 형성하고, 더욱이, 관통구멍을 포함하는 도체층의 전 표면에 조화층을 설치하여, 관통구멍내에 비도전성 구멍 매움용 충전재를 충전하여, 건조 경화시켰다.
(2) 이어서, 관통구멍으로부터 밀려 나온 충전재를 제거하여 평탄화하고, 그 표면에 무전해 도금, 전해 도금처리를 행해 두껍게 하여, 도체회로 및 관통구멍에 충전된 충전재를 덮는 도체층이 되는 부분을 형성했다.
(3) 도체회로 및 관통구멍에 충전된 충전재를 덮는 도체층이 되는 부분을 형성한 기판 표면에, 에칭 레지스트를 형성하고, 그 에칭 레지스트 비형성부분의 도금막을 에칭 제거하고, 더욱이 에칭 레지스트를 박리 제거하여, 독립된 도체회로 및 충전재를 덮는 도체층을 형성했다.
더욱이, 실시예 4의 (2)∼(14)와 같은 공정에 따라 다층 회로기판을 제조했다.
상기 실시예 1∼5에 대해서, LSI 칩 등의 전자부품으로부터 솔더 범프, BGA(ball grid array) 또는 PGA(pin grid array)까지의 배선길이, 랜드 형성수 및 랜드 총면적을 조사한 결과, 종래의 프린트 배선판에 비해, 배선길이로 8/10∼1/2이 되고, 랜드 형성수는 1.5∼2.0배, 랜드 면적은 2/3∼8/10으로 되어 고밀도 배선이 가능해지고, 실시예 4 및 5에 대해서는, 팩키지 기판으로서의 절연성이 더욱 향상되는 것이 확인되었다.
실시예 6∼18에 대해서, LSI 칩 등의 전자부품으로부터 솔더 범프, BGA(ball grid array) 또는 PGA(pin grid array)까지의 배선길이 및 코어의 랜드 형성수를 조사한 결과, 비교예에 비해 배선길이를 10∼25% 단축시켜, 단위면적(cm2)당 코아랜드수를 1O∼3O% 증가시킬 수 있어, 전기 특성이나 신뢰성에 악영향을 초래하는 것은 확인되지 않았다.
이상 설명한 바와 같이, 본 발명의 다층 회로기판에 의하면, 경질의 절연성 기재의 한쪽 면 또는 양면에 도체회로를 가지고, 도체회로 형성면과 반대쪽 면으로부터 레이저 조사에 의해 형성한 미세한 개구에 도전성 물질을 충전한 바이어 홀을 갖는 한쪽 면 또는 양면 회로기판을 기본구성으로서, 그들을 적절히 조합시켜 적층하여 일괄 열 프레스함으로써 형성한 다층화 기판은, 기판내의 배선밀도를 대폭 높일 수 있어, 종래와 같은 관통구멍을 설치하지 않고, 회로기판 사이의 전기적 접속을 충전 바이어 홀을 사이에 두고 충분히 확보할 수 있기 때문에, LSI 칩 등의 전자부품을 탑재하는 팩키지 기판으로서 바람직하게 이용할 수 있다.
더욱이 그와 같은 다층화 기판을 코어로서, 그 다층화 코어기판의 한쪽 면 또는 양면에 빌드 업 배선층을 설치한 다층 회로기판은, 팩키지 기판으로서 뿐 아니라, 팩키지 기판을 탑재하는 어미기판로서 바람직하게 이용하는 것이 가능하다.
다층 회로기판의 가장 바깥쪽에 있는 한쪽 회로기판에는 도전성 범프를 형성하고, 가장 바깥쪽에 있는 다른 쪽 회로기판에는 도전성 핀 또는 도전성 볼을 배설한 구성은, 팩키지 기판으로서 바람직하고, 전자부품이나 어미기판와의 전기적 접속을 이루는 도전성 범프, 도전성 핀 또는 도전성 볼을 고밀도로 배치할 수 있기 때문에, 고밀도 배선 및 전자부품의 고밀도 설치가 가능해진다. 또한, 응력도 완화되는 구조이기 때문에, 배선에 휘어짐도 없고, T 핀이나 도전성 범프의 평탄성도 확보할 수 있다.

Claims (21)

  1. 절연성 경질기재의 한쪽 면 또는 양면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구에 도전성 물질이 충전되어 된 바이어 홀을 갖는 회로기판의 여러 장이 접착제층을 사이에 두고 적층되어, 일괄하여 가열 프레스됨으로써 형성된 다층 회로기판에 있어서,
    상기 적층된 복수의 회로기판 중, 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 상기 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속되는 도전성 범프가 형성되고, 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 표면에는, 상기 바이어 홀 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속되는 도전성 핀 또는 도전성 볼이 배설되어 있는 것을 특징으로 하는 다층 회로기판.
  2. 절연성 경질기재의 한쪽 면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구내에 도전성 물질이 충전되어 된 바이어 홀을 갖는 한쪽 면 회로기판의 여러 장과,
    절연성 경질기재의 한쪽 면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구를 갖는 한쪽 면 회로기판이 접착제층을 사이에 두고 각각 적층되어, 일괄하여 가열 프레스됨으로써 형성된 다층 회로기판에 있어서,
    상기 적층된 복수의 회로기판 중, 가장 바깥쪽에 위치하는 한쪽 회로기판의표면에는, 상기 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속되는 도전성 범프가 형성되고, 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 개구내에는, 그 회로기판의 도체회로에 전기적으로 접속되는 도전성 핀 또는 볼이 배설되어 있는 것을 특징으로 하는 다층회로기판.
  3. 제1항에 있어서, 상기 복수의 회로기판 중, 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 그 도체회로를 덮어 솔더 레지스트층이 설치되고, 그 솔더 레지스트에 형성한 개구로부터 노출되는 도체층 또는 바이어 홀에 접속하는 도전성 범프가 바이어 홀 바로 위에 형성되며, 또한 가장 바깥쪽에 위치하는 다른 쪽 회로기판의 표면에도, 그 도체회로를 덮어 솔더 레지스트층이 설치되고, 그 솔더 레지스트층에 형성한 개구로부터 노출되는 도체층 또는 바이어 홀에 접속하는 도전성 핀 또는 도전성 볼이 바이어 홀 바로 위에 배설되어 있는 것을 특징으로 하는 다층 회로기판.
  4. 제1항 또는 제2항에 있어서, 상기 다층 회로기판을 구성하는 각 회로기판의 바이어 홀에 충전되는 도전성 물질은, 전해 도금처리에 의해 형성된 금속도금층으로, 그 금속도금층에 전기적으로 접속하는 돌기상 도체가 형성되어 있는 것을 특징으로 하는 다층 회로기판.
  5. 제4항에 있어서, 상기 돌기상 도체는, 도전성 페이스트로부터 형성되는 것을특징으로 하는 다층 회로기판.
  6. 제1항 또는 제2항에 있어서, 상기 다층 회로기판을 구성하는 각 회로기판의 바이어 홀에 충전되는 도전성 물질은, 금속입자와 열경화성 또는 열가소성 수지로 된 도전성 페이스트인 것을 특징으로 하는 다층 회로기판.
  7. 제1항 또는 제2항에 있어서, 상기 각 회로기판에 형성되는 인접하는 바이어 홀 사이의 거리는, 상기 한쪽 회로기판으로부터 다른 쪽 회로기판으로 향함에 따라 커지도록 형성되는 것을 특징으로 하는 다층 회로기판.
  8. 제1항 또는 제2항의 다층 회로기판과, 그 다층 회로기판의 가장 바깥쪽의 회로기판에 형성된 도전성 범프에 전기적으로 접속된 전자부품을 포함하여 된 반도체 장치.
  9. 제7항에 있어서, 상기 전자부품을 탑재하는 가장 바깥쪽 회로기판의 주연부에는 스티프너가 배치됨과 동시에, 그 회로기판과 마주 보는 가장 바깥쪽 다른 회로기판의 표면에는, 콘덴서 칩이 전기적으로 접속되어 된 반도체 장치.
  10. 절연성 경질기재의 한쪽 면 또는 양면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 개구에 전해 도금이 충전되어 된 바이어홀을을 가지며, 그 바이어 홀 위치에 대응하여, 그 바이어 홀에 전기적으로 접속하는 돌기상 도체를 가져 된 회로기판의 여러 장이 접착제층을 사이에 두고 적층되어, 일괄하여 가열 프레스됨으로써 형성된 다층 회로기판과,
    그 다층 회로기판의 가장 바깥쪽에 위치하는 회로기판에 전기적으로 접속된 LSI 칩 등의 전자부품을 포함하여 된 반도체 장치에 있어서,
    상기 가장 바깥쪽에 위치하는 한쪽 회로기판의 표면에는, 상기 바이어 홀의 바로 위에 위치하여 그 바이어 홀에 전기적으로 접속되는 도전성 범프가 형성됨과 동시에, 그 도전성 범프에 대해 상기 전자부품이 전기적으로 접속되어,
    상기 전자부품이 탑재된 회로기판과 반대쪽에 있는 가장 바깥쪽에 위치하는 회로기판의 표면에는, 상기 전자부품 바로 아래에 있는 바이어 홀에 대해 칩 콘덴서가 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 상기 전자부품이 탑재된 회로기판의 주연부에는, 스티프너가 접착 ·고정되어 있는 것을 특징으로 하는 반도체 장치.
  12. 내층에 도체회로를 갖는 다층 코어기판의 한쪽 면 또는 양면에, 층간 수지 절연층과 도체층이 번갈아 적층되고, 또한 각 도체층 사이가 바이어 홀로 접속 빌드 업 배선층이 형성되어 된 다층 회로기판에 있어서,
    상기 다층 코어기판은, 절연성 경질기재의 한쪽 면 또는 양면에 도체회로를 가지고, 이 절연성 경질기재를 관통하여 상기 도체회로에 이르는 구멍에, 도전성물질이 충전되어 된 바이어 홀을 갖는 회로기판의 여러 장이 접착제층을 사이에 두고 적층되어, 일괄하여 가열 프레스됨으로써 형성되어 있는 것을 특징으로 하는 다층 회로기판.
  13. 제12항에 있어서, 상기 다층 코어기판의 양면에 상기 빌드 업 배선층이 형성되어 된 다층 회로기판으로서,
    빌드 업 배선층의 한쪽을 구성하는 가장 바깥쪽의 도체층 표면에는, 솔더 범프가 설치되고, 또한 빌드 업 배선층의 다른 쪽을 구성하는 가장 바깥쪽의 도체층 표면에는, 도전성 핀 또는 볼이 배설되어 있는 것을 특징으로 하는 다층 회로기판.
  14. 제12항에 있어서, 상기 다층 코어기판의 양면에 상기 빌드 업 배선층이 형성되어 된 다층 회로기판으로서,
    상기 빌드 업 배선층의 가장 바깥쪽의 도체층은, 솔더 레지스트층에 덮이고, 그 솔더 레지스트층에 설치한 개구로부터 노출되는 상기 도체층의 적어도 일부는, 도체 패드 또는 접속용 단자의 형태로 형성되어 있는 것을 특징으로 하는 다층 회로기판.
  15. 제12항에 있어서, 상기 도전성 물질은, 전해 도금처리에 의해 형성된 금속도금층으로, 그 금속도금층에 전기적으로 접속되어 돌기상 도체가 형성되어 있는 것을 특징으로 하는 다층 회로기판.
  16. 제15항에 있어서, 상기 돌기상 도체는, 도전성 페이스트로부터 형성되는 것을 특징으로 하는 다층 회로기판.
  17. 제12항에 있어서, 상기 도전성 물질은, 금속입자와 열경화성 또는 열가소성 수지로 된 도전성 페이스트인 것을 특징으로 하는 다층 회로기판.
  18. 제12항에 있어서, 상기 빌드 업 배선층의 바이어 홀의 일부는, 상기 다층 코어기판에 형성된 바이어 홀의 바로 위에 위치하여, 그 바이어 홀에 직접 접속되어 있는 것을 특징으로 하는 다층 프린트 배선판.
  19. 제12항에 있어서, 상기 다층 코어기판을 구성하는 각 회로기판의 절연성 기재는, 유리천 에폭시 수지기재, 유리천 비스말레이미드트리아진 수지기재, 유리천 폴리페닐렌에테르 수지기재, 아라미드 부직포-에폭시 수지기재, 아라미드 부직포-폴리이미드 수지기재로부터 선택되는 어느 하나의 경질기재로부터 형성되는 것을 특징으로 하는 다층 회로기판.
  20. 제19항에 있어서, 상기 다층 코어기판을 구성하는 각 회로기판의 절연성 기재는, 두께가 20∼100 ㎛인 유리천 에폭시 수지기재로부터 형성되고, 상기 충전 바이어 홀 지름은 50∼250 ㎛인 것을 특징으로 하는 다층 회로기판.
  21. 제20항에 있어서, 상기 다층 코어기판을 구성하는 각 회로기판의 바이어 홀은, 펄스 에너지가 0.5∼10O mJ, 펄스 폭이 1∼100 μs, 펄스 간격이 0.5 ms 이상, 쇼트수가 1∼50의 조건으로, 유리천 에폭시 수지기재의 표면에 조사되는 탄산가스 레이저에 의해 형성된 개구에 대해 형성되어 있는 것을 특징으로 하는 다층 회로기판.
KR1020017006409A 1999-11-26 2000-11-24 다층 회로기판 및 반도체 장치 KR100763692B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP1999-335534 1999-11-26
JP33553499 1999-11-26
JP2000-245648 2000-08-14
JP2000-245649 2000-08-14
JP2000245650A JP4592890B2 (ja) 1999-11-26 2000-08-14 多層回路基板
JP2000-245656 2000-08-14
JP2000245656A JP4592891B2 (ja) 1999-11-26 2000-08-14 多層回路基板および半導体装置
JP2000245649A JP4592889B2 (ja) 1999-11-26 2000-08-14 多層回路基板
JP2000245648A JP2001217356A (ja) 1999-11-26 2000-08-14 多層回路基板および半導体装置
JP2000-245650 2000-08-14

Publications (2)

Publication Number Publication Date
KR20010082311A true KR20010082311A (ko) 2001-08-29
KR100763692B1 KR100763692B1 (ko) 2007-10-04

Family

ID=27531232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017006409A KR100763692B1 (ko) 1999-11-26 2000-11-24 다층 회로기판 및 반도체 장치

Country Status (6)

Country Link
US (1) US6534723B1 (ko)
EP (2) EP1156525A4 (ko)
KR (1) KR100763692B1 (ko)
CN (1) CN1319157C (ko)
TW (1) TW512653B (ko)
WO (1) WO2001039267A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014986B1 (ko) * 2007-08-14 2011-02-16 가부시키가이샤 히타치세이사쿠쇼 반도체 기판의 접합 방법 및 그것에 의해 제조된 적층체
KR101101432B1 (ko) * 2009-09-08 2012-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
KR101877321B1 (ko) * 2014-07-22 2018-07-11 가부시키가이샤후지쿠라 프린트 배선판
KR20200042658A (ko) * 2018-10-16 2020-04-24 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Families Citing this family (188)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100475005C (zh) 1998-02-26 2009-04-01 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
TW526693B (en) * 2000-06-15 2003-04-01 Murata Manufacturing Co Multilayer circuit component and method for manufacturing the same
JP3729092B2 (ja) * 2001-06-19 2005-12-21 ソニー株式会社 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
KR100384769B1 (ko) * 2001-06-21 2003-05-23 (주)포커스전자 반도체 검사용 기기에 사용되는 인쇄회로기판에 있어서,인쇄회로기판에 형성된 테스트죤의 홀이 폐쇄된 기판과 그폐쇄방법
KR100416141B1 (ko) * 2001-06-22 2004-01-31 삼성에스디아이 주식회사 카본계 물질로 형성된 에미터를 갖는 전계 방출표시소자의 제조방법
CN1264391C (zh) * 2001-06-27 2006-07-12 日本特殊陶业株式会社 布线基板的制造方法
JP2003017862A (ja) * 2001-07-02 2003-01-17 Nitto Denko Corp 多層配線基板の製造方法
JP2003023250A (ja) 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
MY140754A (en) * 2001-12-25 2010-01-15 Hitachi Chemical Co Ltd Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
CN100550355C (zh) * 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
US6690580B1 (en) * 2002-03-07 2004-02-10 Amd, Inc. Integrated circuit structure with dielectric islands in metallized regions
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
JP3969192B2 (ja) * 2002-05-30 2007-09-05 株式会社デンソー 多層配線基板の製造方法
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
US6806563B2 (en) * 2003-03-20 2004-10-19 International Business Machines Corporation Composite capacitor and stiffener for chip carrier
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
US7235910B2 (en) * 2003-04-25 2007-06-26 Metglas, Inc. Selective etching process for cutting amorphous metal shapes and components made thereof
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
JP4266326B2 (ja) * 2003-05-21 2009-05-20 タイコエレクトロニクスアンプ株式会社 電気接続構造および電気接続システム
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
TWI220304B (en) * 2003-06-20 2004-08-11 Advanced Semiconductor Eng Flip-chip package substrate and flip-chip bonding process thereof
US6861754B2 (en) * 2003-07-25 2005-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with anchor type seal ring
US8166101B2 (en) 2003-08-21 2012-04-24 Microsoft Corporation Systems and methods for the implementation of a synchronization schemas for units of information manageable by a hardware/software interface system
US8238696B2 (en) 2003-08-21 2012-08-07 Microsoft Corporation Systems and methods for the implementation of a digital images schema for organizing units of information manageable by a hardware/software interface system
US7401104B2 (en) * 2003-08-21 2008-07-15 Microsoft Corporation Systems and methods for synchronizing computer systems through an intermediary file system share or device
US20050041405A1 (en) * 2003-08-22 2005-02-24 Intel Corporation Stacked via structure that includes a skip via
JP4397653B2 (ja) * 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR100567087B1 (ko) 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
US7143022B1 (en) 2003-12-30 2006-11-28 Hewlett-Packard Development Company, L.P. System and method for integrating subcircuit models in an integrated power grid analysis environment
DE112005000522T5 (de) * 2004-03-03 2007-01-18 Shinko Electric Industries Co., Ltd. Platinen-Herstellungsverfahren und Platine
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7652213B2 (en) * 2004-04-06 2010-01-26 Murata Manufacturing Co., Ltd. Internal conductor connection structure and multilayer substrate
US7778962B2 (en) * 2004-04-30 2010-08-17 Microsoft Corporation Client store synchronization through intermediary store change packets
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7220132B2 (en) * 2004-06-28 2007-05-22 Intel Corporation Tilted land grid array package and socket, systems, and methods
JP4354993B2 (ja) * 2004-06-28 2009-10-28 Ｔｄｋ株式会社 積層型電子部品の製造方法
US7335979B2 (en) * 2004-06-28 2008-02-26 Intel Corporation Device and method for tilted land grid array interconnects on a coreless substrate package
US7365007B2 (en) * 2004-06-30 2008-04-29 Intel Corporation Interconnects with direct metalization and conductive polymer
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
KR100626618B1 (ko) * 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
JP4319976B2 (ja) * 2004-12-27 2009-08-26 日本シイエムケイ株式会社 多層プリント配線板及びその製造方法
US7394159B2 (en) * 2005-02-23 2008-07-01 Intel Corporation Delamination reduction between vias and conductive pads
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
US7286366B2 (en) 2005-03-24 2007-10-23 Motorola, Inc. Multilayer circuit board with embedded components and method of manufacture
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4093425B2 (ja) 2005-04-26 2008-06-04 Ｔｄｋ株式会社 積層基板の製造方法
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
WO2006134220A1 (en) 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
JP2007076327A (ja) * 2005-09-16 2007-03-29 Fujifilm Corp 電気接続構造、液体吐出ヘッド及びその製造方法並びに画像形成装置
US8129628B2 (en) * 2005-10-31 2012-03-06 Sharp Kabushiki Kaisha Multilayer wiring board and method for manufacturing multilayer wiring board
KR100712549B1 (ko) * 2006-01-31 2007-05-02 삼성전자주식회사 패키지 리드를 포함하는 멀티 스택 패키지
JP5105042B2 (ja) * 2006-03-23 2012-12-19 イビデン株式会社 多層プリント配線板
US7523545B2 (en) * 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
US9615463B2 (en) * 2006-09-22 2017-04-04 Oscar Khaselev Method for producing a high-aspect ratio conductive pattern on a substrate
JP4719657B2 (ja) * 2006-09-28 2011-07-06 富士通株式会社 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
KR100826979B1 (ko) 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
WO2008053833A1 (fr) 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
EP2114579B1 (en) * 2007-01-02 2019-09-11 Ormet Circuits, Inc. Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
ITRM20070189A1 (it) * 2007-04-04 2008-10-05 Uni Degli Studi Magna Graecia Di Catanzaro Deposizione di strati di materiali porosi su supporti strati cosi' ottenuti e dispositivi che li comprendono
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
US20080304267A1 (en) * 2007-06-07 2008-12-11 Lin Yu-Ho Stationary led lamp
FI20070904A0 (fi) * 2007-06-07 2007-11-26 Focoil Oy Menetelmä piirilevyjen valmistuksessa
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
TWI455672B (zh) * 2007-07-06 2014-10-01 Murata Manufacturing Co A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
US20110036617A1 (en) * 2007-08-03 2011-02-17 Leonid Kokurin Compensating Conductive Circuit
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
KR100998303B1 (ko) * 2007-12-13 2010-12-03 삼성에스디아이 주식회사 보호회로 조립체 및 이를 구비하는 배터리 팩
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
JP5191283B2 (ja) * 2008-06-06 2013-05-08 セイコープレシジョン株式会社 溶着機、多層プリント配線板の製造方法
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
KR101111930B1 (ko) * 2008-09-30 2012-02-14 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
KR20100062550A (ko) * 2008-12-02 2010-06-10 삼성전기주식회사 패턴부가 형성된 솔더 레지스트층을 구비한 패키지 기판 및그 제조방법
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
JP2010186848A (ja) * 2009-02-12 2010-08-26 Fujitsu Ltd 電子部品ユニットの製造方法
US8179639B2 (en) * 2009-03-02 2012-05-15 Seagate Technology Llc Head gimbal assembly without bus traces for plating
US8531015B2 (en) 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
EP2461659A4 (en) * 2009-09-02 2014-08-20 Panasonic Corp FITTED PCB, MULTILAYER BUILT-UP PCB AND MANUFACTURING PROCESS THEREFOR
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
WO2011061969A1 (ja) * 2009-11-18 2011-05-26 株式会社フジクラ 部分多層配線基板及びその製造方法
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8609995B2 (en) * 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof
JP2012084799A (ja) 2010-10-14 2012-04-26 Panasonic Corp 電子回路
US8698303B2 (en) * 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
JP5848110B2 (ja) * 2011-02-15 2016-01-27 日本特殊陶業株式会社 多層配線基板の製造方法
CN102905465A (zh) * 2011-07-26 2013-01-30 鸿富锦精密工业（深圳）有限公司 双面电路板结构
CN102595799B (zh) * 2011-12-30 2015-03-25 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
US8921703B2 (en) * 2012-02-17 2014-12-30 Htc Corporation Circuit board, structural unit thereof and manufacturing method thereof
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
CN102625604B (zh) * 2012-03-20 2014-10-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法
TWI458414B (zh) * 2012-05-24 2014-10-21 Viking Tech Corp A substrate conduction process method
CN103687306A (zh) * 2012-09-05 2014-03-26 北大方正集团有限公司 一种印刷电路板及其制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP2014150091A (ja) * 2013-01-31 2014-08-21 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US9929038B2 (en) 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
FR3007403B1 (fr) 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
US10231333B1 (en) 2013-08-27 2019-03-12 Flextronics Ap, Llc. Copper interconnect for PTH components assembly
US20150101846A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR102172314B1 (ko) * 2013-11-12 2020-10-30 삼성전자주식회사 반도체 장치
KR20150062558A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조방법
TWI482541B (zh) * 2013-12-10 2015-04-21 Subtron Technology Co Ltd 線路板及其製作方法
KR102008491B1 (ko) * 2013-12-31 2019-08-07 코오롱인더스트리 주식회사 유기 절연막용 감광성 수지 조성물
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
JP6128046B2 (ja) * 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
US9920893B2 (en) 2014-06-18 2018-03-20 General Led Opco, Llc Busline LED module
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9673287B2 (en) * 2014-12-15 2017-06-06 Infineon Technologies Americas Corp. Reliable and robust electrical contact
DE102015101440B4 (de) * 2015-02-02 2021-05-06 Infineon Technologies Ag Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
US10154583B1 (en) 2015-03-27 2018-12-11 Flex Ltd Mechanical strain reduction on flexible and rigid-flexible circuits
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US10466118B1 (en) 2015-08-28 2019-11-05 Multek Technologies, Ltd. Stretchable flexible durable pressure sensor
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
CN105899003B (zh) 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
US9883582B2 (en) * 2015-11-20 2018-01-30 Hamilton Sundstrand Corporation Circuit boards and circuit board assemblies
CN105357911B (zh) * 2015-12-16 2019-04-02 拓卡奔马机电科技有限公司 一种铺布机转接盒新型的电气连接结构
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法
JP6759784B2 (ja) * 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール
US10811182B2 (en) * 2016-10-28 2020-10-20 Samsung Electro-Mechanics Co., Ltd. Inductor and method of manufacturing the same
US10881001B2 (en) 2017-03-02 2020-12-29 Flex Ltd. Micro conductive thread interconnect component to make an interconnect between conductive threads in fabrics to PCB, FPC, and rigid-flex circuits
US10446515B2 (en) * 2017-03-06 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and semiconductor packaging device, and method for forming the same
US10381296B2 (en) 2017-03-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US10535845B1 (en) 2017-07-14 2020-01-14 Flex Ltd. Flexible and stretchable chain battery
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR102442386B1 (ko) * 2017-10-20 2022-09-14 삼성전기주식회사 인쇄회로기판
KR102483613B1 (ko) * 2017-10-20 2023-01-02 삼성전기주식회사 인쇄회로기판
CN107734856A (zh) * 2017-11-15 2018-02-23 泰州市博泰电子有限公司 一种高压线束配电盒pcb板的制作方法
US10426029B1 (en) * 2018-01-18 2019-09-24 Flex Ltd. Micro-pad array to thread flexible attachment
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US10687421B1 (en) 2018-04-04 2020-06-16 Flex Ltd. Fabric with woven wire braid
TWI655739B (zh) * 2018-04-19 2019-04-01 南亞電路板股份有限公司 封裝結構及其形成方法
US10575381B1 (en) 2018-06-01 2020-02-25 Flex Ltd. Electroluminescent display on smart textile and interconnect methods
US10667398B1 (en) * 2018-09-26 2020-05-26 United States Of America As Represented By The Administrator Of Nasa Dual dynamic random (DDR) access memory interface design for aerospace printed circuit boards
US11039540B2 (en) * 2019-01-01 2021-06-15 Catlam, Llc Multi-layer circuit board with traces thicker than a circuit board layer
TWI809055B (zh) * 2019-03-13 2023-07-21 美商凱特聯有限責任公司 具有在積層期間形成的導電跡線之催化性積層板
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法
CN110689820A (zh) * 2019-10-09 2020-01-14 深圳市科伦特电子有限公司 一种led灯板及制作工艺
US11528806B2 (en) * 2020-02-22 2022-12-13 Kla Corporation Electromagnet coils made from flexible circuits
CN111741592B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法
WO2022202322A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 配線基板、積層基板及び配線基板の製造方法
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
TWI803174B (zh) * 2022-01-27 2023-05-21 福懋科技股份有限公司 應用於球柵陣列封裝基板的球墊及形成方法
WO2023175965A1 (ja) * 2022-03-18 2023-09-21 日本電気株式会社 基地局及び電波の放射方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
JPH0719964B2 (ja) * 1990-08-08 1995-03-06 日本電気株式会社 銀系配線セラミック基板
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JP2658672B2 (ja) * 1991-10-11 1997-09-30 日本電気株式会社 Ｉ／ｏピンの修理構造および修理方法
JP3059568B2 (ja) 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
EP0651602B1 (en) * 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JP3199592B2 (ja) * 1995-01-27 2001-08-20 株式会社日立製作所 多層印刷回路基板
JPH0917828A (ja) 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
EP1796446B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
DE69725689T2 (de) * 1996-12-26 2004-04-29 Matsushita Electric Industrial Co., Ltd., Kadoma Gedruckte Leiterplatte und elektronische Bauteile
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JPH1154926A (ja) * 1997-06-06 1999-02-26 Ibiden Co Ltd 片面回路基板およびその製造方法
JPH1154934A (ja) * 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JPH11214846A (ja) 1998-01-28 1999-08-06 Ibiden Co Ltd 多層プリント配線板
JP4159136B2 (ja) 1998-04-16 2008-10-01 イビデン株式会社 多層プリント配線板
JP2000003980A (ja) 1998-04-17 2000-01-07 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板及びその製造方法
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
JP4124297B2 (ja) 1998-09-16 2008-07-23 大日本印刷株式会社 多層配線基板とその製造方法
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014986B1 (ko) * 2007-08-14 2011-02-16 가부시키가이샤 히타치세이사쿠쇼 반도체 기판의 접합 방법 및 그것에 의해 제조된 적층체
KR101101432B1 (ko) * 2009-09-08 2012-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
KR101877321B1 (ko) * 2014-07-22 2018-07-11 가부시키가이샤후지쿠라 프린트 배선판
KR20200042658A (ko) * 2018-10-16 2020-04-24 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
CN1338117A (zh) 2002-02-27
CN1319157C (zh) 2007-05-30
TW512653B (en) 2002-12-01
EP1156525A1 (en) 2001-11-21
US6534723B1 (en) 2003-03-18
WO2001039267A1 (fr) 2001-05-31
EP1156525A4 (en) 2005-12-14
KR100763692B1 (ko) 2007-10-04
EP1760778A3 (en) 2008-05-28
EP1760778A2 (en) 2007-03-07

Similar Documents

Publication Publication Date Title
KR100763692B1 (ko) 다층 회로기판 및 반도체 장치
KR100833723B1 (ko) 다층프린트배선판 및 다층프린트배선판의 제조 방법
KR100797422B1 (ko) 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
WO2000076281A1 (fr) Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
WO1999020090A1 (fr) Plaquette a circuit imprime multicouche, son procede de fabrication et composition resineuse de remplissage de trous traversants
WO2001019148A1 (fr) Carte de circuit imprime et procede de fabrication associe
KR20080031522A (ko) 다층프린트배선판 및 다층프린트배선판의 제조방법
JP2001332437A (ja) コンデンサおよび多層プリント配線板
JP2001352141A (ja) プリント配線板及びプリント配線板の製造方法
JP4863563B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002170840A (ja) 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
JP2002076618A (ja) 多層プリント配線板の製造方法
JP4592889B2 (ja) 多層回路基板
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP4592929B2 (ja) 多層回路基板
JP2002271040A (ja) 多層プリント配線板の製造方法
JP2002050874A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4535598B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4592890B2 (ja) 多層回路基板
JP2001217356A (ja) 多層回路基板および半導体装置
JP4605888B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2001102751A (ja) 多層プリント配線板およびその製造方法
JP4748889B2 (ja) 多層プリント配線板の製造方法
JP4743974B2 (ja) 樹脂フィルムおよび多層プリント配線板の製造方法
JP2002053973A (ja) 無電解めっき用前処理液、無電解めっき用処理液、および、多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee