KR20080031522A - 다층프린트배선판 및 다층프린트배선판의 제조방법 - Google Patents

다층프린트배선판 및 다층프린트배선판의 제조방법 Download PDF

Info

Publication number
KR20080031522A
KR20080031522A KR1020087006498A KR20087006498A KR20080031522A KR 20080031522 A KR20080031522 A KR 20080031522A KR 1020087006498 A KR1020087006498 A KR 1020087006498A KR 20087006498 A KR20087006498 A KR 20087006498A KR 20080031522 A KR20080031522 A KR 20080031522A
Authority
KR
South Korea
Prior art keywords
layer
chip
substrate
multilayer printed
resin
Prior art date
Application number
KR1020087006498A
Other languages
English (en)
Inventor
하지메 사카모토
타다시 스기야마
왕돈돈
타카시 카리야
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20080031522A publication Critical patent/KR20080031522A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층프린트배선판은, 코어기판(30)에 IC칩(20)을 미리 내장시키고, 해 IC칩(20)의 패드(24)에는 트랜지션층(38)을 형성시키고 있다.
이 때문에, 리드부품이나 봉지수지를 사용하지 않고, IC칩과 다층프린트배선판과의 전기적 접속을 취하는 것이 가능하다. 또, 다이패드(24) 상에 동제의 트랜지션층(38)을 설치하는 것으로, 패드(24) 상의 수지잔재를 방지할 수 있어, 패드(24)와 비아홀(60)과의 접속성이나 신뢰성을 향상시킨다.
Figure P1020087006498
다층프린트배선판

Description

다층프린트배선판 및 다층프린트배선판의 제조방법{Multilayer printed wiring board and method for producing multilayer printed wiring board}
본 발명은, 빌드업다층프린트배선판에 관한 것으로서, 특히 IC칩 등의 전자부품을 내장하는 다층프린트배선판 및 다층프린트배선판의 제조방법에 관한 것이다.
IC칩은, 와이어본딩, TAB, 플립칩 등의 실장방법에 의해, 프린트배선판과의 전기적 접속을 취하여 왔다.
와이어본딩은, 프린트배선판에 IC칩을 접착제에 의해 다이본딩시켜, 프린트배선판의 패드와 IC칩의 패드를 금선 등의 와이어로 접속시킨 후, IC칩 및 와이어유지하기 위해 열경화성수지 혹은 열가소성수지 등의 봉지수지를 시공하고 있다.
TAB는, IC칩의 범프와 프린트배선판의 패드를 리드라고 불리는 선을 납땜 등에 의해 일괄하여 접속시킨 후, 수지에 의한 봉지를 행하고 있었다.
플립칩은, IC칩과 프린트배선판의 패드부를 범프를 개재하여 접속시키고, 범프와의 사이에 수지를 충진시키는 것에 의한 행하고 있었다.
그러나, 각각의 실장방법은, IC칩과 프린트배선판의 사이에 접속용의 리드부 품(와이어, 리드, 범프)을 개재하여 전기적 접속을 행하고 있다. 그들의 각 리드부품은, 절단, 부식하기 쉽고, 이로 인해, IC칩과의 접속이 끊어진다든지, 오작동의 원인이 되는 일이 있었다.
또, 각각의 실장방법은, IC칩을 보호하기 위해 에폭시수지 등의 열가소성수지에 의한 봉지를 행하고 있는데, 그 수지를 충진하는 때에 기포를 함유하면, 기포를 기점으로 하여, 리드부품의 파괴나, IC패드의 부식, 신뢰성의 저하를 초래하게 된다. 열가소성수지에 의한 봉지는, 각각의 부품에 맞추어 수지장진용 프랜저, 금형을 제작할 필요가 있고, 또, 열경화성수지라 할지라도 리드부품, 솔더레지스트 등의 재질 등을 고려한 수지를 선정하지 않으면 안되기 때문에, 각각에 있어서, 비용이 상승하게 되는 원인이 되었다.
본 발명은 상술한 과제를 해결하기 위해 행해진 것이며, 그 목적으로 하는 것은, 리드부품을 개재하지 않고, IC칩과 직접 전기적으로 접속할 수 있는 다층프린트배선판 및 다층프린트배선판의 제조방법을 제안하는 것을 목적으로 한다.
본 발명자는 예의 연구한 결과, 수지절연성 기판에 개구부, 통공이나 스폿페이싱부를 설치하고, IC칩 등의 전자부품을 미리 내장시켜서, 층간절연층을 적층하고, 해당 IC칩의 다이패드 상에, 포토에칭 혹은 레이저에 의해, 비아홀을 설치하고, 도전층인 도체회로를 형성시킨 후, 다시, 층간절연층과 도전층을 반복하여, 다층프린트배선판을 설치하는 것에 의해, 봉지수지를 사용하지 않고, 리드레스에 의해 IC칩과의 전기적 접속을 취하는 것이 가능한 구조를 제안하였다.
또, 본 발명자는, 수지절연성기판에 개구부, 통공이나 스폿페이싱부를 설치하여, IC칩 등의 전자부품을 미리 내장시켜서, 층간절연층을 적층하고, 해당 IC칩의 다이패드 상에, 포토에칭 혹은 레이저에 의해, 비아홀을 설치하여, 도전층인 도체회로를 형성시킨 후, 다시, 층간절연층과 도전층을 반복하여, 다층프린트배선판의 표층에도 IC칩 등의 전자부품을 실장시킨 구조를 제안하였다. 그로 인해, 봉지수지를 사용하지 않고, 리드레스에 의해 IC칩과의 전기적 접속을 취하는 것이 가능하다. 또, 각각의 기능이 다른 IC칩 등의 전자부품을 실장시키는 것이 가능하고, 보다 고기능적인 다층프린트배선판을 얻는 것이 가능하다. 구체예로서, 내장 IC칩 에는, 캐쉬메모리를 매입시키고, 표층에는 연산기능을 가지는 IC칩을 실장시키는 것에 의해, 원료의 낭비가 적은 캐쉬메모리를 IC칩과 별도로 제조하면서, IC칩과 캐쉬메모리를 근접하여 배치하는 것이 가능하게 된다.
또 다시, 본 발명자는, 예의 연구한 결과, 수지절연성기판에 개구부, 통공이나 스폿페이싱부를 설치하고, IC칩 등의 전자부품을 미리 수용시켜, 해당 IC칩의 다이패드에는 적어도 2층구조로 이루어지는 트랜지션층을 형성시키는 것을 안출하였다. 트랜지션층의 상층에는 층간절연층을 적층하고, 해당 IC칩의 트랜지션층인 비아홀 상에, 포토에칭 혹은 레이저에 의해, 비아홀을 설치하고, 도전층인 도체회로를 형성시킨 후, 다시, 층간절연층과 도전층을 반복하여, 다층프린트배선판을 설치하는 것에 의해, 봉지수지를 사용하지 않고, 리드레스에 의해 IC칩과의 전기적 접속을 취하는 것이 가능하다. 또, IC칩 부분에 트랜지션층이 형성되고 있는 것에 의하여, IC칩 부분에는 평탄화되기 때문에, 상층의 층간절연층도 평탄화되고, 막두께도 균일하게 된다. 또, 상술한 트랜지션층에 의해, 상층의 비아홀을 형성할 때에도, 형상의 안정성을 지키는 것이 가능하다.
IC칩의 패드에 트랜지션층을 설치하는 이유는, 다음과 같다. 첫째, 다이패드가 미세한(파인한) 구성 및 스몰사이즈가 되면, 비어를 형성하는 때의 어라인먼트(alignment)가 곤란하게 되기 때문에, 트랜지션층을 설치하여 어라인먼트를 하기 쉽게 한다. 트랜지션층을 설치하면, 다이패드피치 150 ㎛ 이하, 패드사이즈 20 ㎛ 이하로도 빌드업층이 안정하게 형성할 수 있다. 트랜지션층을 형성시키지 않은 다이패드인 채로 포토에칭에 의해 층간절연층의 비어를 형성시키면, 비어경이 다이패 드경보다도 크고, 비어바닥 잔사제거, 층간수지절연층 표면조화처리로서 행하는 때에, 다이패드 표면의 보호층인 폴리이미드층을 용해, 손상시킨다. 한편, 레이저의 경우, 비어경이 다이패드경보다 클 때에는, 다이패드 및 패시베이션막인 폴리미드층(IC의 보호막)이 레이저에 의해 파괴된다. 또, IC칩의 다이패드가 매우 작고, 비어경이 다이패드 사이즈보다 커지면, 포토에칭법으로도, 레이저법으로도 위치맞춤이 매우 곤란하고, 다이패드와 비어와의 접속불량이 다발한다.
이에 대하여, 다이패드 상에 트랜지션층을 설치함으로서, 다이패드피치 150 ㎛ 이하, 패드사이즈 20 ㎛ 이하로 되어도 다이패드 상에 비어를 확실하게 접속시키는 것이 가능하고, 패드와 비어와의 접속성이나 신뢰성을 향상시킨다. 또, IC칩의 패드 상에 보다 큰 직경의 트랜지션층을 개재시키는 것으로, 데스미어, 도금공정 등의 후공정 시에, 산이나 에칭액에 침적시키거나, 각종 아닐공정을 거쳐도, 다이패드 및 IC의 보호막을 용해, 손상하는 위험이 없어진다.
각각에 다층프린트배선판 만으로 기능을 수행하고도 있지만, 경우에 따라서는 반도체장치로서의 패키지기판으로서 기능시키기 위해서 외부기판인 마더보드나 도터보드와의 접속을 위해, BGA, 납땜범프나 PGA(도전성접속핀)를 형성시켜도 좋다, 또, 이 구성은, 종래의 실장방법으로 접속한 경우보다도 배선길이를 짧게 할 수 있고, 루프인덕턴스도 저감할 수 있다.
본원 발명에서 정의되고 있는 트랜지션층에 대하여 설명한다.
트랜지션층은, 종래 기술의 IC칩 실장기술을 사용하지 않고, 반도체소자인 IC칩과 프린트배선판을 직접적으로 접속을 취하기 위해, 설치된 중간의 중개층을 의미한다. 그 특징으로서, 2층 이상의 금속층으로 형성되고 있다. 또는, 반도체소자인 IC칩의 다이패드보다도 크게 하는 것이다. 상기 트랜지션층의 폭은, 패드의 폭의 1.0 ~ 30 배인 것이 바람직하다. 그로 인해, 전기적 접속이나 위치맞춤성을 향상시키는 것이며, 또, 다이패드에 손상을 부여하는 일 없이 레이저나 포토에칭에 의한 비아홀가공을 가능하게 하는 것이다. 그 때문에, IC칩의 프린트배선판으로의 매입, 수용, 수납이나 접속을 확실하게 하는 것이 가능하다, 또, 트랜지션층 상에는, 직접, 프린트배선판의 도체층인 금속을 형성하는 것을 가능하게 한다. 그 도체층의 일례로서는, 층간수지절연층의 비아홀이나 기판 상의 스루홀 등이 있다.
본원 발명에 사용되는 IC칩 등의 전자부품을 내장시키는 수지제 기판으로서는, 에폭시수지, BT수지, 페놀수지 등에 글래스에폭시수지 등의 보강재나 심재를 함침시킨 수지, 에폭시수지를 함침시킨 프리프레그를 적층시킨 것 등이 사용되는데, 일반적으로 프린트배선판으로 사용되는 것은 이용가능하다. 그 이외에도 양면 동장적층판, 편면판, 금속막을 가지지 않는 수지판, 수지필름을 사용하는 것이 가능하다. 단, 350 ℃ 이상의 온도를 가하면 수지는, 용해, 탄화하여 버린다. 또, 세라믹으로는, 외형가공성이 떨어지기 때문에 사용할 수 없다.
코어기판 등의 초벌의 수지제 절연기판에 IC칩 등의 전자부품을 수용하는 캐비티를 스폿페이싱, 통공, 개구를 형성한 것에 해당 IC칩을 접착제 등으로 접착시킨다.
IC칩을 내장시킨 코어기판의 전면에 증착, 스패터링 등을 행하고, 전체면에 도전성의 금속막(제 1박막층)을 형성한다. 그 금속으로서는, 주석, 크롬, 티탄, 니 켈, 아연, 코발트, 금, 동 등이 좋다. 두께는, 0.001 ~ 2.0 ㎛ 의 사이로 형성시키는 것이 좋다. 0.001 ㎛ 미만으로는, 전면에 균일하게 적층할 수 없다. 2.0 ㎛ 를 넘겨 형성시키는 것은 곤란하고, 효과가 높아지는 것도 아니다. 특히, 0.01 ~ 1.0 ㎛ 가 바람직하다. 크롬의 경우는 0.1 ㎛ 의 두께가 바람직하다.
제 1 박막층에 의해, 다이패드의 피복을 행하고, 트랜지션층과 IC칩에 다이패드와의 계면의 밀착성을 높이는 것이 가능하다. 또, 이들 금속으로 다이패드를 피복하는 것으로, 계면으로의 습기의 칩입을 방지하고, 다이패드의 용해, 부식을 방지하며, 신뢰성을 높이는 것이 가능하다. 또, 이 제 1 박막층에 의해, 리드가 없는 실장방법에 의해 IC칩과의 접속을 취하는 것이 가능하다. 여기서, 크롬, 니켈, 티탄을 사용하는 것은, 계면으로의 습기의 침입을 방지하고, 금속밀착성이 뛰어나기 때문이다. 크롬,티탄의 두께는, 스패터층에 크랙이 유발되어 들어가지 않고, 또, 상층의 금속과의 밀착성을 얻을 수 있는 두께로 한다. 그리고, IC칩의 위치결정마크를 기준으로 하여 코어기판에 위치결정마크를 형성한다.
제 1 박막층 상에, 스패터, 증착, 또는, 무전해도금에 의해 제 2 박막층을 형성시킨다. 그 금속으로서는 니켈, 동, 금, 은 등이 있다. 전기특성, 경제성, 또는, 후공정에서 형성되는 두께형성층인 후부층은 주로 동이라는 사실로부터, 동을 사용하면 좋다.
여기서 제 2 박막층을 설치하는 이유는, 제 1 박막층으로는, 후술하는 두께형성도금층을 형성하기 위한 전해도금용의 리드를 취하는 것이 불가능하기 때문이다. 제 2 박막층(36)은, 두께형성의 리드로 사용할 수 있다. 그 두께는 0.01 ~ 5 ㎛ 의 범위로 행하는 것이 좋다. 0.01 ㎛ 미만에서는, 리드로서의 역할을 다 할 수 없고, 5 ㎛ 를 넘으면, 에칭 시에, 하층의 제 1 박막층이 보다 많이 부식되어 간극이 생겨, 습기가 침입하기 쉬우며, 신뢰성이 저하되기 때문이다.
제 2 박막층 상에, 무전해 혹은 전해도금에 의해 두께를 형성시킨다. 형성되는 금속의 종류로서는 동, 니켈, 금, 은, 아연, 철 등이 있다. 전기특성, 경제성, 트랜지션층으로서의 강도나 구조상의 내성, 또, 후공정에서 형성되는 빌드업인 도체층은 주로 동이라는 사실로부터, 동을 사용하여 전해도금으로 형성하는 것이 바람직하다. 그 두께는 1 ~ 20 ㎛ 의 범위에서 행하는 것이 좋다. 1 ㎛ 보다 얇으면, 상층의 비아홀과의 접속신뢰성이 저하하고, 20 ㎛ 보다도 두꺼워지면, 에칭 시에 언더컷이 발생하여, 형성되는 트랜지션층과 비아홀과 계면에 틈이 발생하기 때문이다. 또, 경우에 따라서는, 제 1 박막층 상에 직접 후부(두꼐형성)도금하여도, 또, 다층으로 적층하여도 좋다.
그 후, 코어기판의 위치결정마크를 기준으로서 에칭레지스트를 형성하고, 노광, 현상하여 트랜지션층 이외의 부분의 금속을 노출시켜 에칭을 행하며, IC칩의 다이패드 상에 제 1 박막층, 제 2 박막층, 후부도금층으로 이루어지는 트랜지션층을 형성시킨다.
또, 서브트래프로세스로 트랜지션층을 형성하는 경우에는, 금속막 상에, 무전해 혹은 전해도금에 의해, 후부(두께형성)시킨다. 형성되는 도금의 종류로서는, 동, 니켈, 금, 은, 아연, 철 등이 있다. 전기특성, 경제성, 또, 후공정에서 형성되는 빌드업인 도체층은 주로 동이라는 사실로부터, 동을 사용하는 것이 좋다. 그 두 께는 1 ~ 20 ㎛ 의 범위에서 행하는 것이 좋다. 그보다 두꺼워지면, 에칭 시에 언더컷이 발생해하여, 형성되는 트랜지션층과 비어와 계면에 간극이 발생하는 일이 있다. 그 후, 에칭레지스트를 형성하고, 노광, 현상하여 트랜지션층 이외의 부분의 금속을 노출시켜 에칭을 행하고, IC칩의 패드 상에 트랜지션층을 형성시킨다.
상술한 바와 같이 본 발명자들은, 코어기판에 형성한 오목부인 요부에 IC칩을 수용하고, 해 코어기판 상에 층간수지절연층과 도체회로를 적층시키는 것으로, 패키지기판 내에 IC칩을 내장시키는 것을 안출하였다.
이 방법으로는, IC칩이 수납된 코어기판 상의 전체면에 금속막을 형성하고, 전자부품인 IC칩의 패드를 피복시키거나, 보호시키고, 경우에 따라서는, 해당 패드 상에 트랜지션층을 형성시키는 것에 의해, 패드와 층간수지절연층의 비아홀과의 전기적 접속을 취한다.
그러나, 전체면에 금속막이 시공되어 있기 때문에, IC칩 상에 형성된 위치결정마크가 숨겨져 버리기 때문에, 배선 등이 그려진 마스크나 레이저장치 등과 기판의 위치맞춤이 행해질 수 없다. 그 때문에, 해 IC칩의 패드와 비아홀과의 위치어긋남이 발생해버려, 전기적 접속이 취해질 수 없게 되는 일이 예상되었다.
본 발명은 상술한 과제를 해결하기 위하여 이루어진 것이며, 그 목적으로 하는 바는, 내장한 IC칩과의 접속을 적절하게 취하는 것이 가능한 다층프린트배선판의 제조방법을 제안하는 것을 목적으로 한다.
청구항 14의 다층프린트배선판의 제조방법으로는, 기판 상에 층간절연층과 도체층을 반복하여 형성하고, 해당 층간절연층에 비아홀을 형성하며, 해당 비아홀 을 개재하여 전기적 접속시키는 다층프린트배선판의 제조방법이며, 적어도 (a) ~ (c) 공정을 구비하는 것을 기술적 특징으로 한다. :
(a) 상기 기판에 전자부품을 수용하는 공정 ;
(b) 상기 전자부품의 위치결정마크에 기초하여, 상기 기판에 위치결정마크를 형성하는 공정 ;
(c) 상기 기판의 위치결정마크에 기초하여 가공 혹는 형성을 행하는 공정.
청구항 14에서는, 전자부품의 위치결정마크에 기초하여, 전자부품을 수용하는 기판에 위치결정마크를 형성하고, 기판의 위치결정마크에 기초하여 가공 혹은 형성을 행한다. 이 때문에, 전자부품과 위치가 정확히 맞추어지도록, 기판 상의 층간수지절연층에 비아홀을 형성하는 것이 가능하다.
이 경우의 가공이라는 것은, 전자부품인 IC칩 또는 기판 상에 형성되는 것 모두를 의미한다. 예를 들면, IC칩의 패드 상의 트랜지션층, 인식문자(알파벳, 숫자 등), 위치결정마크 등이다.
또, 이 경우의 형성이라는 것은, 코어기판 상에 시공된 층간수지절연층(글래스크로스 등의 보강재가 포함되지 않은 것) 상에 형성되는 모든 것을 의미한다. 예를 들면, 비아홀, 배선, 인식문자(알파벳, 숫자 등), 위치결정마크 등이 있다.
청구항 15의 다층프린트배선판의 제조방법에서는, 기판 상에 층간절연층과 도체층을 반복하여 형성하고, 해당 층간절연층에 비아홀을 형성하며, 해당 비아홀을 개재하여 전기적 접속시키는 다층프린트배선판의 제조방법이며, 적어도 이하의 (a) ~ (d) 공정을 구비하는 것을 기술적 특징으로 한다.
(a) 상기 기판에 전자부품을 수용하는 공정 ;
(b) 상기 전자부품의 위치결정마크에 기초하여, 상기 기판에 위치결정마크를 레이저로 형성하는 공정 ;
(c) 상기 기판의 위치결정마크에 금속막을 형성하는 공정 ;
(d) 상기 기판의 위치결정마크에 기초하여 가공 혹은 형성을 행하는 공정.
청구항 15에서는, 전자부품의 위치결정마크에 기초하여, 전자부품을 수용하는 기판에 위치결정마크를 레이저로 천공설치하고, 레이저로 천공설치한 위치결정마크에 금속막을 형성한 후, 기판의 위치결정마크에 기초하여 가공 혹은 형성을 행한다.
이 때문에, 전자부품과의 위치가 정확히 맞추어 지도록, 기판 상의 층간수지절연층에 비아홀을 형성하는 것이 가능하다. 또, 레이저로 천공설치한 위치결정마크에 금속막을 형성하고 있기 때문에, 반사식으로 용이하게 위치결정마크를 인식할 수 있고, 정확하게 위치맞춤을 할 수 있다.
청구항 16의 다층프린트배선판의 제조방법에서는, 기판 상에 층간절연층과 도체층을 반복하여 형성하고, 해당 층간절연층에 비아홀을 형성하고, 해당 비아홀을 개재하여 전기적 접속시키는 다층프린트배선판의 제조방법에 있어서, 적어도 이하의 (a) ~ (e) 공정을 구비하는 것을 기술적 특징으로 한다 :
(a) 상기 기판에 전자부품을 수용하는 공정 ;
(b) 상기 전자부품의 위치결정마크에 기초하여, 상기 기판에 위치결정마크를 레이저로 형성하는 공정 ;
(c) 상기 기판의 위치결정마크에 금속막을 형성하는 공정.
(d) 상기 기판에 층간절연층을 형성하는 공정 ;
(e) 상기 기판의 위치결정마크에 기초하여 상기 층간절연층에 비아홀용 개구를 가공 혹은 형성하는 공정.
청구항 16에서는, 전자부품의 위치결정마크에 기초하여, 전자부품을 수용하는 기판에 위치결정마크를 형성하고, 위치결정마크에 금속막을 형성한 후, 기판의 위치결정마크에 기초하여 가공 또는 형성을 행한다. 이 때문에, 전자부품과의 위치가 정확히 맞추어 지도록, 기판 상의 층간절연층에 비아홀을 형성하는 것이 가능하다. 또, 레이저로 천공설치한 위치결정마크에도 금속막을 형성하고 있기 때문에, 해당 위치결정마크 상에 층간절연층이 형성되어도, 반사식에 의해 화상인식을 행하면, 용이하게 위치결정마크를 인식할 수 있고, 정확하게 위치를 맞추는 것이 가능하다.
상술한 바와 같이 발명자는, 수지절연성기판에 개구부, 통공이나 스폿페이싱을 설치하여, IC칩 등의 전자부품을 미래 내장시켜서, 층간절연층을 적층하고, 해 IC칩의 패드 상에, 포토에칭 혹은 레이저에 의해, 비어를 설치하고, 도체층인 도체회로를 형성시킨 후, 다시, 층간절연층과 도체층을 반복하여 설치해, 다층프린트배선판을 형성하는 것에 의해, 봉지수지를 사용하지 않고, 리드레스, 범프레스에 의해 IC칩과의 전기적 접속을 취하는 것이 가능한 구조를 출안하였다.
그러나, IC칩의 패드는, 일반적으로 알루미늄 등으로 제조되고 있고, 제조공정에서 산화하고, 표면에 산화피막이 형성되고 있다. 이 때문에, 표면에 형성된 산 화피막에 의해, 패드의 접속저항이 상승해버려서, IC칩으로 적절한 전기적 접속을 얻는 것이 불가능하다는 것이 판명되었다. 또, 다이패드의 상에 산화막이 잔재하면, 패드와 트랜지션층의 밀착성이 불충분하게 되고 신뢰성을 만족시키는 것이 불가능하다는 것을 알게 되었다.
본 발명은 상술한 과제를 해결하기 위해 이루어진 것이며, 그 목적으로 하는 것은, IC칩에 리드레스로 적절하게 전기적 접속을 취하는 것이 가능한 다층프린트배선판 및 다층프린트배선판의 제조방법을 제안하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 청구항 17의 다층프린트배선판의 제조방법으로는, 적어도 이하의 (a) ~ (e) 의 공정을 구비하는 것을 기술적 특징으로 한다 :
(a) 상기 기판에 전자부품을 수용하는 공정 ;
(b) 상기 전자부품의 다이패드의 표면의 피막을 제거하는 공정 ;
(c) 상기 다이패드 상에, 최하층의 층간절연층의 비아홀과 접속시키기 위한 트랜지션층을 형성하는 공정.
(d) 상기 기판 상에, 층간절연층을 형성하는 공정 ;
(e) 상기 층간절연층에, 도체회로 및 트랜지션층에 접속하는 비아홀을 형성하는 공정.
청구항 17에서는, 기판 내에 IC칩을 수용하기 때문에, 리드레스로 IC칩과의 전기적 접속을 취하는 것이 가능하였다. 또, IC칩 등의 전자부품의 다이패드의 접속면에 산화피막제거처리를 시공하기 때문에, 다이패드의 전기저항을 낮추고, 도전성을 높이는 것이 가능해진다. 또, IC칩 부분에 트랜지션층을 설치하는 것에 의해, IC칩 부분이 평탄화되기 때문에, 상층의 층간절연층도 평탄화되고, 막의 두께도 일정하게 된다. 그 뿐 아니라, 비아홀을 형성하는 때에도, 형성의 안정성을 유지하는 것이 가능하다. 피막은 완전하게 제거하는 것이 바람직하다.
청구항 18에서는, 산화피막을 역스퍼터, 플래즈마처리의 어느 하나로 완전히 제거하는 것에 의해, IC칩의 다이패드의 도전성을 높이는 것이 가능하게 된다.
역스퍼터를 행하는 경우는, 스패터링가스로서 아르곤 등의 불활성가스를 사용하고, 다이패드 표면의 산화피막에 역스퍼터링을 행하여 산화피막을 완전하게 제거한다. 플라즈마처리로 행하는 경우는, 기판을 진공상태로 한 장치 내에 넣어, 산소, 혹은, 질소, 탄소가스, 사불화탄소 중에 플라즈마를 방출시켜 다이패드 표면의 산화피막을 제거시킨다.
청구항 19에서는, 피막제거와, 트랜지션층의 최하층의 형성을, 연속적으로 비산소분위기 중에서 행하기 때문에, 패드표면에 산화피막이 다시 형성되는 일이 없고, IC칩의 다이패드와 트랜지션층과의 사이의 도전성을 밀착성을 높이는 것이 가능하다.
청구항 20의 다층프린트배선판은, 기판 상에 층간절연층과 도체층이 반복하여 형성되고, 해당 층간절연층에는, 비아홀이 형성되고, 해당 비아홀을 개재하여 전기적 접속되는 다층프린트배선판에 있어서,
상기 기판에는, 전자부품이 내장되고,
상기 전자부품의 다이패드 상에는, 최하층의 층간절연층의 비아홀과 접속시키기 위한 트랜지션층이 형성되고,
상기 다이패드의 표면의 피막이 제거되어 있는 것을 기술적 특징이라고 한다.
청구항 20에서는, 기판 내에 IC칩을 수용하기 때문에, 리드레스로 IC칩과의 전기적 접속을 취하는 것이 가능하다. 또, IC칩 등의 전자부품의 다이패드의 접속면에 산화피막제거처리를 시공하기 때문에, 다이패드의 전기저항을 낮추고, 도전성을 높이는 것이 가능해진다. 또, IC칩 부분에 트랜지션층을 설치하는 것에 의해, IC칩 부분이 평탄화되기 때문에, 상층의 층간절연층도 평탄화되고, 막의 두께도 일정하다. 그 뿐 아니라, 비아홀을 형성하는 때에도, 형상의 안정성을 유지하는 것이 가능하다. 피막은 완전하게 제거하는 편이 좋다.
다층프린트배선판은, 코어기판(30)에 IC칩(20)을 미리 내장시키고, 해 IC칩(20)의 패드(24)에는 트랜지션층(38)을 형성시키고 있다.
이 때문에, 리드부품이나 봉지수지를 사용하지 않고, IC칩과 다층프린트배선판과의 전기적 접속을 취하는 것이 가능하다. 또, 다이패드(24) 상에 동제의 트랜지션층(38)을 설치하는 것으로, 패드(24) 상의 수지잔재를 방지할 수 있어,패드(24)와 비아홀(60)과의 접속성이나 신뢰성을 향상시킨다.
이하, 본 발명의 실시형태에 대하여 도면을 참조하여 설명한다.
〔제 1 실시형태〕
우선, 본 발명의 제 1 실시형태에 관계하는 다층프린트배선판의 구성에 대하 여, 다층프린트배선판(10)의 단면을 도시하는 도 6 을 참조하여 설명한다.
도 6 에 도시하는 바와 같이 다층프린트배선판(10)은, IC칩(20)을 수용하는 코어기판(30)과, 층간수지절연층(50), 층간수지절연층(150)으로 된다. 층간수지절연층(50)에는, 비아홀(60) 및 도체회로(58)가 형성되고, 층간수지절연층(150)에는, 비아홀(160) 및 도체회로(158)이 형성되고 있다.
IC칩(20)에는, 패시베이션막(22)이 피복되고, 패시베이션막(22)의 개구 내에 입출력단자를 구성하는 다이패드(24)가 형성되고 있다. 알루미늄제의 다이패드(24) 상에는, 트랜지션층(38)이 형성되고 있다. 트랜지션층(38)은, 제 1 박막층(33), 제 2 박막층(36), 후부(두께형성)막(37)의 3 층으로 이루어딘다.
층간수지절연층(150) 상에는, 솔더레지스트층(70)이 형성되고 있다. 솔더레지스트층(70)의 개구부(71) 하의 도체회로(158)에는, 도시하지 않은 도터보드, 마더보드 등의 외부기판과 접속하기 위한 BGA(76)가 설치되어있다.
제 1 실시형태의 다층프린트배선판(10)에는, 코어기판(30)에 IC칩(20)을 미리 내장시키고, 해당 IC칩(20)의 다이패드(24)에는 트랜지션층(38)을 형성시키고 있다. 이 때문에, 리드부품이나 봉지수지를 사용하지 않고, IC칩과 다층프린트배선판(패키지기판)과의 전기적 접속을 취하는 것이 가능하다. IC칩 부분에는 평탄화시키기 때문에, 상층의 층간절연층(50)도 평탄화되고, 막두께도 균일하게 된다. 또, 트랜지션층에 의해, 상층의 비아홀(60)을 형성할 때에도 형상의 안정성을 유지하는 것이 가능하다.
또, 다이패드(24) 상에 동제의 트랜지션층(38)을 설치하는 것으로서, 다이패 드(24) 상의 수지잔류를 방지할 수 있고, 또, 후가공 시에 산이나 산화제 혹은 에칭액에 침적시키거나, 각각의 아닐공정을 거쳐도 다이패드(24)의 변색, 용해가 발생하지 않는다. 이로 인해, IC칩의 다이패드와 비아홀과의 접속성이나 신뢰성을 향상시킨다. 또, 40 ㎛ 전후의 직경의 다이패드(24) 상에 60 ㎛ 직경 이상의 트랜지션층(38)을 개재시키는 것으로, 60 ㎛ 직경의 비아홀을 정확하게 접속시키는 것이 가능하다.
계속해서, 도 6 을 참조하여 상술한 다층프린트배선판의 제조방법에 대하여, 도 1 ~ 도 5 를 참조하여 설명한다.
(1) 우선, 글래스크로스 등의 심재에 에폭시 등의 수지를 함침시킨 프리프래그를 적층한 절연수지기판(코어기판)(30)을 출발재료로 한다(도 1(A)참조). 다음으로, 코어기판(30)의 한쪽 면에, 스폿페이싱가공으로 IC칩 수용부의 오목부인 요부(32)를 형성한다.(도 1(B)참조). 여기서는, 스폿페이싱가공에 의해 요부를 설치하고 있지만, 개구를 설치한 절연수지기판과 개구를 설치하지 않은 수지절연기판을 맞춰붙임으로써, 수용부를 구비하는 코어기판을 형성할 수 있다.
(2) 그 후, 요부(32)에, 인쇄기를 사용하여 접착재료(34)를 도포한다. 이 때, 도포 이외에도, 폿팅 등을 하여도 좋다. 다음으로, IC칩(20)을 접착재료(34) 상에 적재한다.(도 1(C)참조).
(3) 그리고, IC칩(20)의 상면을 누르거나 혹은 두드려서 요부(32) 내에 완전히 수용시킨다(도 1(D)참조). 이로 인해, 코어기판(30)을 평활하게 하는 것이 가능하다.
(4) 그 후, IC칩(20)을 수용시킨 코어기판(30)의 전면에 증착, 스팻터링 등을 행하고, 전체면에 도전성의 제 1 박막층(33)을 형성시킨다.(도 2(A)). 그 금속으로서는, 주석, 크롬, 티탄, 니켈, 아연, 코발트, 금, 동 등이 좋다. 특히, 니켈, 크롬, 티탄을 사용하는 것이, 계면에서의 습기의 침입을 억제하고, 또 막형성 상, 전기특성 상으로 적합하다. 두께로서는, 0.001 ~ 2.0 ㎛ 의 사이에서 형성시키는 것이 좋고, 특히 0.01 ~ 1.0 ㎛ 이 더욱 바람직하다. 크롬의 경우에는 0.1 ㎛ 의 두께가 바람직하다.
제 1 박막층(33)에 의해, 다이패드(24)의 피복을 행하고, 트랜지션층과 IC칩에 다이패드(24)와의 계면의 밀착성을 높이는 것이 가능하다. 또, 이들 금속으로 다이패드(24)를 피복하는 것으로, 계면으로의 습기의 침입을 방지하고, 다이패드의 용해, 부식을 방지하고, 신뢰성을 높이는 것이 가능하다. 또, 이 제 1 박막층(33)에 의해, 리드가 없는 실장방법에 의해 IC칩과의 접속을 취하는 것이 가능하다. 여기서, 크롬, 티탄, 니켈을 사용하는 것이, 계면으로의 습기의 침입을 방지하고, 금속밀착성이 높인다는 점에서 좋다.
(5) 제 1 박막층(33) 상에, 스패터, 증착, 또는, 무전해도금에 의해, 제 2 박막층(36)을 형성시킨다.(도 2(B)). 그 금속으로서는 니켈, 동, 금, 은 등이 있다. 전기특성, 경제성, 또, 후공정에서 형성되는 빌드업인 도체층은 주로 동이라는 사실로부터, 동을 사용하면 좋다.
제 2 박막층을 설치하는 이유는, 제 1 박막층에서는, 후술하는 후부층을 형성하기 위한 전해도금용의 리드를 취하는 것이 불가능하였기 때문이다. 제 2 박막 층(36)은, 후부의 리드로서 사용된다. 그 두께는 0.01 ~ 5 ㎛ 의 범위에서 행하는 것이 좋다. 특히, 0.1 ~ 3 ㎛ 의 사이가 바람직하고, 제 1 박막층의 피복과 리드에 최적이다. 0.01 ㎛ 미만에서는, 리드로서의 역할을 다할 수 없고, 5 ㎛ 을 넘으면, 에칭 시, 하층의 제 1 박막층보다 많이 부식되어 간격이 생겨버려, 습기가 침입하기 쉽고, 신뢰성이 저하하기 때문이다.
또, 바람직한 제 1 박막층과 제 2 박막층과의 조합은, 크롬-동, 크롬-니켈, 티탄-동, 티탄-니켈 등이다. 금속과의 신뢰성이나 전기전도성이라는 점에서 다른 조합보다도 뛰어나다.
(6) 그 후, 레지스트를 도포하고, 노광, 현상하여 IC칩의 다이패드의 상부에 개구를 설치하도록 도금레지스트(35)를 설치하고, 이하의 조건에서 전해도금을 시공하고, 전해도금막(후부막)(37)을 설치한다(도 2(C)).
〔전해도금수용액〕
유산 2.24 mol/l
유산동 0.26 mol/l
첨가제(어드텍저팬제, 카파라시드HL) 19.5 ml/l
〔전해도금조건〕
전류밀도 1 A/dm2
시간 65 분
습도 22 ± 2 ℃
도금레지스트(35)를 제거한 후, 도금레지스트(35) 하의 무전해 제 2 박막층(36), 제 1 박막층(33)을 에칭으로 제거하는 것으로, IC칩의 다이패드(24) 상에 트랜지션층(38)을 형성한다(도 2(D)). 여기서는, 도금레지스트에 의해 트랜지션층을 형성하였는데, 무전해 제 2 박막층(36) 상에 전해도금막을 균일하게 형성한 후, 에칭레지스트를 형성하고, 노광, 현상하고 트랜지션층 이외의 부분의 금속을 노출시켜서 에칭을 행하고, IC칩의 다이패드 상에 트랜지션층을 형성시키는 것도 가능하다. 전해도금막의 두께는 1 ~ 20 ㎛ 의 범위가 좋다. 그보다 두꺼워지면, 에칭 시에 언더컷이 발생해버리고, 형성되는 트랜지션층과 비아홀과 계면에 간격이 발생하는 일이 있기 때문이다.
(7) 다음으로, 기판에 에칭액을 스프레이로 뿌리고, 트랜지션층(38)의 표면을 에칭하는 것에 의해 조화면(38α)를 형성한다(도 3(A)참조). 무전해도금이나 산화환원처리를 사용하여 조화면을 형성하는 것도 가능하다. 도 3(A) 중의 트랜지션층(38)을 확대하여 도 7(A)에 도시하고, 도 7(A)의 B 화살표에서 본 도면을 도 7(B)에 도시한다. 트랜지션층(38)은, 제 1 박막층(33), 제 2 박막층(36), 후부막(37)의 3층 구조로 이루어진다. 도 7(A)에 도시하는 바와 같이, 트랜지션은 원형으로 형성되고 있지만, 그 대신에, 도 7(C)에 도시하는 바와 같이 타원형으로, 도 7(D)에 도시하는 바와 같이 사각형으로, 도 7(E)에 도시하는 바와 같이 작은 모서리가 둥근 사각형으로 형성하는 것도 가능하다.
(8) 상기 공정을 거친 기판에, 두께 50 ㎛ 의 열경화형수지시트를 온도 50 ~ 150 ℃ 까지 승온하면서 압력 5 ㎏/㎠ 로 진공압착 라미네이트하고, 층간수지절연 층(50)을 설치한다(도 3(B)참조). 진공압착 시의 진공도는, 10 mmHg 이다.
(9) 다음으로, 파장 10.4 ㎛ 의 CO2 가스레이저로, 빔경 5 mm, 톱핫모드, 펄스폭 5.0 마이크로 초, 마스크 구멍경 0.5 mm, 1 쇼트의 조건으로, 층간수지절연층(50)에 직경 80 ㎛ 의 비아홀용 개구(48)을 설치한다(도 3(C)참조). 크롬산을 사용하여, 개구(48) 내의 수지잔재를 제거한다. 다이패드(24) 상에 동제의 트랜지션층(38)을 설치하는 것으로, 다이패드(24) 상의 수지잔재를 방지하는 것이 가능하고, 이로 인해, 다이패드(24)와 후술하는 비아홀(60)과의 접속성이나 신뢰성을 향상시킨다. 또, 40 ㎛ 경 전후의 다이패드(24) 상에 60 ㎛ 이상의 지름의 트랜지션층(38)을 개재시키는 것으로, 60 ㎛ 경의 비아홀용 개구(48)을 확실하게 접속시키는 것이 가능하다. 또, 여기서는, 과망간산을 사용하여 수지잔재를 제거하고 있지만, 산소플라즈마를 사용하여 데스미어처리를 행하는 것도 가능하다.
(10) 다음으로, 크롬산, 과망간산염 등의 산화제 등에 침적시킴에 의하여, 층간수지절연층(50)의 조화면(50α)을 설치한다(도 3(D)참조). 상기 조화면(50α)은, 0.05 ~ 5 ㎛ 의 범위로 형성하는 것이 좋다. 그 일례로서, 과망간산나트륨용액 50 g/1, 습도 60 ℃ 중에서 5 ~ 25 분간 침적시키는 것에 의해, 1 ~ 5 ㎛ 의 조화면(50α)을 설치한다. 상기 이외에는, 일본진공기술주식회사제의 SV-4540 을 사용하여 플라즈마처리를 행하고, 층간수지절연층(50)의 표면에 조화면(50α)을 형성하는 것도 가능하다. 이 때, 불활성가스로서는 아르곤가스를 사용하고, 전력 200 W, 가스압 0.6 Pa, 온도 70 ℃의 조건으로, 2분간 플라즈마처리를 실시한다.
(11) 조화면(50α)이 형성된 층간수지절연층(50) 상에, 금속층(52)을 설치한다(도 4(A)참조). 금속층(52)은, 무전해도금에 의해 형성시킨다. 미리 층간수지절연층(50)의 표층에 팔라디움 등의 촉매를 부여시키고, 무전해도금액에 5 ~ 60 분간 침적시키는 것에 의해, 0.1 ~ 5 ㎛ 의 범위로 도금막인 금속층(52)를 설치한다. 그 일례로서,
〔무전해도금수용액〕
NiSO4 0.003 mol/l
주석산 0.200 mol/l
유산동 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mg/l
α,α`-비피르딜 100 mg/l
폴리에틸렌글리콜(PEG) 0.10 g/l
34℃의 액온도로 40분간 침적시켰다.
상기 이외에도 상술한 플래즈마처리와 같은 장치를 사용하고, 내부의 아르곤가스를 교환한 후, Ni 및 Cu를 타켓으로 한 스패터링을, 기압 0.6 Pa, 온도 80 ℃, 전력 200 W, 시간 5분간의 조건에서 행하고, Ni/Cu 금속층(52)를 층간수지절연층(50)의 표면에 형성하는 것도 가능하다. 이 때, 형성되는 Ni/Cu 금속층(52)의 두께는 0.2 ㎛ 이다. 또, 스패터 대신에, 증착, 전착 등으로 금속막을 형성하는 것도 가능하다. 또, 스패터, 증착, 전착 등의 물리적인 방법으로 얇은층을 형성한 후, 무전해도금을 실시하는 것도 가능하다.
(12) 상기 처리를 끝낸 기판(30)에, 시판의 감광성 드라이필름을 붙이고, 크롬글래스 마스크를 적재하고, 40 mJ/㎠ 로 노광한 후, 0.8 % 탄산나트륨으로 현상처리하고, 두께 25 ㎛ 의 도금레지스트(54)를 설치한다. 다음으로, 이하의 조건에서 전해도금을 실시하고, 두께 18 ㎛ 의 전해도금막(56)을 형성한다(도 4(B)참조). 또, 전해도금수용액의 첨가제는, 어드텍저팬사제의 카파라시드HL이다.
〔전해도금수용액〕
유산 2.24 mol/l
유산동 0.26 mol/l
첨가제(어드택저팬제, 카파라시드HL) 19.5 ml/1
〔전해도금조건〕
전류밀도 1 A/dm2
시간 65 분
습도 22 ± 2 ℃
(13) 도금레지스트(54)를 5 % NaOH 로 박리제거한 후, 그 도금레지스트 하의 금속층(52)을 초산 및 유산과 과산화수소의 혼합액을 사용하는 에칭으로 용해제거하고, 금속층(52)와 전해도금막(56)으로 이루어진 두께 16 ㎛ 의 도체회로(58) 및 비아홀(60)을 형성하고, 제 2동착체와 유기산을 함유하는에칭액에 의해, 조화면 58 α, 60α을 형성한다(도 4(C)참조). 무전해도금이나 산화환원처리를 사용하여 조화면을 형성하는 것이 가능하다.
(14) 이어서, 상기 (9) ~ (13)의 공정을, 반복하는 것에 의해, 또 상층의 층간수지절연층(150) 및 도체회로(158)(비아홀(160)을 포함)을 형성한다(도 5(A)참조).
(15) 다음으로, 디에틸렌글리콜디메틸에테르(DMDG)에 60 중량% 의 농도가 되도록 용해시킨, 크레졸노볼락형 에폭시수지(일본화약사제)의 에폭시기 50 % 를 아크릴화한 감광성부여의 오리고머(분자량 4000) 46.67 중량부, 메틸에틸케톤에 용해시킨 80 중량% 의 비스페놀A형 에폭시수지(유화셀사제, 상품명 : 에피코트1001) 15 중량부, 이미다졸경화제(사국화성사제, 상품명 : 2E4MZ-CN) 1.6 중량부, 감광성 모노머인 다관능아크릴모노마(공영화학사제, 상품명 : R604) 3 중량부, 마찬가지로 다가아크릴모노머(공영화학사제, 상품명 : DPE6A) 1.5 중량부, 분산계소포제(산높코사제, 상품명 : S-65) 0.71 중량부를 용기에 덜어, 교반, 혼합하여 혼합조합물을 조정하고, 이 혼합조합물에 대하여 광중량개시제로서 벤조페논(관동화학사제) 2.0 중량부, 광증감제로서의 미히라케톤(관동화학제) 0.2 중량부를 가하여, 점도를 25 ℃ 에서 2.0 Pa·s 로 조정한 솔더레지스트조성물(유기수지절연재료)을 얻는다.
또, 점도측정은, B형점도계(동경계기사제, DVL-B형)으로 60 rpm 의 경우는 로터 No.4, 6 rpm 의 경우는 로터 No.3 에 의하였다.
(16) 다음으로, 기판(30)에 상기솔더레지스트조성물을 20 ㎛ 의 두께로 도포하고, 70 ℃ 에서 20분간, 70 ℃ 로 30분간의 조건으로 건조처리를 행한 후, 솔더 레지스트레지스트 개구부의 패턴이 그려진 두께 5 mm 의 포토마스크를 솔더레지스트층(70)에 밀착시켜서 1000 mJ/㎠ 의 자외선으로 노광하고, DMTG용액에서 현상처리하고, 랜드경 620 ㎛, 개구경 460 ㎛ 의 개구(71)를 형성한다(도 5(B)참조).
(17) 다음으로, 솔더레지스트층(유기수지절연층)(70)을 형성한 기판을, 염화니켈(2.3×10-1 mol/l), 차아인산나트륨(2.8×10-1 mol/l), 구연산나트륨(1.6×10-1 mol/l)을 포함하는 pH = 4.5 의 무전해니켈도금액에 20분간 침적하고, 개구부(71)에 두께 5 ㎛ 의 니켈도금층(72)를 형성한다. 또, 그 기판을, 시안화금칼륨(7.6×10-3 mol/l), 염화암모늄(1.9×10-1 mol/l),구연산나트륨(1.2×10-1 mol/l),차아인산나트륨(1.7×10-1 mol/l)을 포함하는 무전해도금액에 80 ℃ 의 조건에서 7.5분간 침적하고, 니켈도금층(72) 상에 두께 0.03 ㎛ 의 금도금층(74)을 형성하는 것으로, 도체회로(158)에 납땜범프(75)를 형성한다(도 5(C)참조).
(18) 그 후, 솔더레지스트층(70)의 개구부(71)에, 납땜페이스트를 인쇄하고, 200 ℃ 로 리프로하는 것에 의해, BGA(76)을 형성한다. 이에 의해 IC칩(20)을 내장하고, BGA(76)을 가지는 다층프린트배선판(10)을 가지는 것이 가능하다(도 6 참조). BGA의 대신에, PGA(도전성접속핀)을 형성하여도 좋다.
상술한 실시형태에서는, 층간수지절연층(50, 150)에 열경화형수지시트를 사용하였다. 이 열경화형수지시트는, 난용성수지, 가용성입자, 경화제, 그 외의 성분이 함유되어 있다. 각각에 대하여 이하에 설명한다.
제 1 실시형태의 열경화형수지시트에 있어서 사용할 수 있는 에폭시계수지 는, 산 또는 산화제에 가용성의 입자(이하, 가용성입자라 함)가 산 또는 산화제에 난용성의 수지(이하, 난용성수지라고 함) 중에서 분산한 것이다.
또, 제 1 실시형태에서 사용하는 「난용성」「가용성」이라는 말은, 동일의 산 또는 산화제로 이루어지는 용액에 동일시간 침적한 경우에, 상대적으로 용해속도가 빠른 것을 편의상 「가용성」이라고 부르고, 상대적으로 용해속도가 늦은 것을 편의상 「난용성」이라고 부른다.
상기 가용성입자로서는, 예를 들면, 산 또는 산화제에 가용성의 수지입자(이하, 가용성수지입자), 산 또는 산화제에 가용성의 무기입자(이하 가용성무기입자), 산 또는 산화제에 가용성의 금속입자(이하 가용성금속입자) 등을 들 수 있다. 이들의 가용성입자는, 단독으로 사용하여도 좋고, 2종 이상 병용하여도 좋다.
상기 가용성입자의 형성은 특별히 제한되지 않고, 구상, 파쇄상 등을 들 수 있다. 또, 상기 가용성입자의 형상은, 일정한 형상인 것이 좋다. 균일한 조도의 요철을 가지는 조화면을 형성하는 것이 가능하기 때문이다.
상기 가용성입자의 평균입경으로서는, 0.1 ~ 10 ㎛ 가 바람직하다. 이 입경의 범위라면, 2종류 이상의 다른 입경의 것을 함유하여도 좋다. 즉, 평균입경이 0.1 ~ 5 ㎛ 의 가용성입자와 균일입경이 1 ~ 3 ㎛ 의 가용성입자를 함유하는 등이다. 이로 인해, 보다 복잡한 조화면을 형성하는 것이 가능하고, 도체회로와의 밀착성에도 뛰어나다. 또 제 1 실시형태에 있어서, 가용성입자의 입경이라는 것은, 가용성입자의 가장 긴 부분의 길이이다.
상기 가용성수지입자로서는, 열경화성수지, 열가소성수지 등으로 이루어지는 것을 들 수 있고, 산 또는 산화제로 이루어지는 용액에 침적한 경우에, 상기 난용성수지보다도 용해속도가 빠르기만 하다면 특별히 한정되지 않는다.
상기 가용성수지입자의 구체예로서는, 예를 들면, 에폭시수지, 페놀수지, 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀수지, 불소수지 등으로 이루어지는 것을 들 수 있고, 이들의 수지의 한 종류로 이루어지는 것어도 좋으며, 2종류 이상의 수지의 혼합물로 이루어지는 것이어도 좋다.
또, 상기 가용성수지입자로서는, 고무로 이루어지는 수지입자를 사용하는 것도 가능하다. 상기 고무로서는, 예를 들면, 폴리부타디엔고무, 에폭시변성, 우레탄변성, (메타)아크릴로니트릴변성 등의 각종 변성폴리부타디엔고무, 카르복실기를 함유한 (메타)아크리모니트릴·부타디엔고무 등을 들 수 있다. 이들의 고무를 사용하는 것에 의해, 가용성수지입자가 산 또는 산화제에 용해하기 쉽게 된다. 즉, 산을 사용하여 가용성수지 입자를 용해하는 때에는, 강산 이외의 산에도 용해하는 것이 가능하고, 산화제를 사용하여 가용성수지입자를 용해하는 때에는, 비교적 산화력이 약한 과망간산염으로도 용해하는 것이 가능하다. 또, 크롬산을 사용한 경우에도, 저농도로 용해하는 것이 가능하다. 그 때문에, 산이나 산화제가 수지표면에 잔류하는 일이 없고, 후술하는 바와 같이, 조화면 형성 후, 염화팔라디움 등의 촉매를 부여하는 때에, 촉매가 부여되지 않거나, 촉매가 산화되지 않거나 하는 일이 없다.
상기 가용성무기입자로서는, 예를 들면 알루미늄화합물, 칼슘화합물, 칼륨화합물, 마그네슘화합물 및 규소화합물로 이루어지는 군으로부터 선택되는 적어도 어 느 한 종류로 이루어지는 입자 등을 들 수 있다.
상기 알루미늄화합물로서는, 예를 들면, 알루미나, 수산화알루미늄 등을 들 수 있고, 상기 칼슘화합물로서는, 예를 들면, 탄산칼슘 등을 들 수 있고, 상기 마그네슘화합물로서는, 마그네시아, 도로마이트, 염기성 탄산마그네슘 등을 들 수 있고, 상기 규소화합물로서는, 실리카, 제오라이트 등을 들 수 있다. 이들은 단독으로 사용하여도 좋고, 2종류 이상 병용하여도 좋다.
상기 가용성금속입자로서는, 예를 들면, 동, 니켈, 철, 아연, 납, 금, 은, 알루미늄, 마그네슘, 칼슘 및 규소로 이루어지는 군으로부터 선택되는 적어도 어느 한 종류로 이루어지는 입자 등을 들 수 있다. 또, 이들이 가용성금속입자는 절연선을 확보하기 위해서, 표층이 수지 등으로 피복되어 있어도 좋다.
상기 가용성입자를, 2종 이상 혼합하여 사용하는 경우, 혼합하는 2종의 가용성입자의 조합으로서는, 수지입자와 무기입자와의 조합이 바람직하다. 양자 모두 도전성이 낮기 때문에 수지필름의 절연성을 확보하는 것이 가능함과 동시에, 난용성수지와의 사이에서 열팽창의 조정을 도모하기 쉽고, 수지필름으로 이루어지는 층간수지절연층에 크랙이 발생하지 않고, 층간수지절연층과 도체회로와의 사이에서 박리가 발생하지 않기 때문이다.
상기 난용성수지로서는, 층간수지절연층에 산 또는 산화제를 사용하여 조화면을 형성하는 때에, 조화면의 형상을 유지할 수 있는 것이라면 특별히 제한되지 않고, 예를 들면, 열경화성수지, 열가소성수지, 이들의 복합체 등을 들 수 있다. 또, 이들의 수지에 감광성을 부여한 감광성수지도 좋다. 감광성수지를 사용하는 것 에 의해, 층간수지절연층에 노광, 현상처리를 사용하여 비아홀용 개구를 형성하는 것이 가능하다.
이들 중에는, 열경화성수지를 함유하고 있는 것이 바람직하다. 그로 인해, 도금액 혹은 각종의 가열처리에 의해서도 조화면의 형상을 유지하는 것이 가능하기 때문이다.
상기 난용성수지의 구체예로서는, 예를 들면, 에폭시수지, 페놀수지, 페노킨수지, 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀수지, 불소수지 등을 들 수 있다. 이들의 수지는 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다. 열경화성수지, 열가소성수지, 그들의 복합체이어도 좋다.
또, 1분자 중에는, 2개 이상의 에폭시기를 가지는 에폭시수지가 보다 바람직하다. 상기의 조화면을 형성하는 것이 가능할 뿐만 아니라, 내열성 등에도 뛰어나기 때문에, 히트사이클 조건 하에 있어서도, 금속층에 응력의 집중이 발생시키지 않고, 금속층의 박리 등이 일어나기 힘들기 때문이다.
상기 에폭시수지로서는, 예를 들면, 크레졸노볼락형 에폭시수지, 비스페놀A형 에폭시수지, 비스페놀F형수지, 페놀노볼락형 에폭시수지, 아르킬페놀노볼락형 에폭시수지, 비페놀F형 에폭시수지, 나프탈렌형 에폭시수지, 디시크로펜타디엔형 에폭시수지, 페놀류와 페놀성 수산기를 가지는 방향족 알데히드와의 축합물의 에폭시화물, 트리그리시딜이소시아누레이드, 복환식에폭시수지 등을 들 수 있다. 이들은, 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다. 그로 인해, 내열성 등에 뛰어난 것이 된다.
제 1 실시형태에서 사용하는 수지필름에 있어서, 상기 가용성입자는, 상기 난용성수지 중에서 거의 균일하게 분산되고 있는 것이 바람직하다. 균일한 조도의 요철을 가지는 조화면을 형성하는 것이 가능하고, 수지필름에 비아홀이나 스루홀을 형성하여도, 그 위에 형성하는 도체회로의 금속층의 밀착성을 확보하는 것이 가능하기 때문이다. 또, 조화면을 형성하는 표층부만에 가용성입자를 함유하는 수지필름을 사용하여도 좋다. 그로 인해, 수지필름의 표층부 이외는 산 또는 산화제에 산화되는 일이 없기 때문에, 층간수지절연층을 개재한 도체회로 간의 절연성이 확실하게 지켜진다.
상기 수지필름에 있어서, 난용성수지 중에 분산하고 있는 가용성입자의 배합량은, 수지 필름에 대해서, 3 ~ 40 중량% 가 바람직하다. 가용성입자의 배합량이 3 중량% 미만에서는, 소기의 요철을 가지는 조화면을 형성하는 것이 불가능한 경우가 있고, 40 중량% 를 넘으면, 산 또는 산화제를 사용하여 가용성입자를 용해한 때에, 수지필름의 심부까지 용해하여 버리고, 수지필름으로 이루어지는 층간수지절연층을 개재한 도체회로 간의 절연성을 유지할 수 없고, 단락의 원인으로 되는 경우가 있다.
상기 수지필름은, 상기 가용성입자, 상기 난용성수지 이외에, 경화제, 그 외의 성분 등을 함유하고 있는 것이 바람직하다.
상기 경화제로서는, 예를 들면, 이미다졸계 경화제, 아민계 경화제, 구아딘계 경화제, 이들의 경화제의 에폭시어덕트나 이들의 경화제를 마이크로캅셀화한 것, 트리페닐호스핀, 테트라페놀호스포늄·테트라페놀보레이트 등의 유기포스핀계 화합물 등을 들 수 있다.
상기 경화제의 함유량은, 수지필름에 대하여 0.05 ~ 10 중량% 인 것이 바람직하다. 0.05 중량% 미만에서는, 수지필름의 경화가 불충분하기 때문에, 산 또는 산화제가 수지필름에 침입하는 정도가 커지고, 수지필름의 절연성이 손상되는 일이 있다. 한편, 10 중량% 를 넘으면, 과잉한 경화제 성분이 수지의 조성을 변성시키는 일이 있고, 신뢰성의 저하를 초래해버리는 일이 있다.
상기 그 외의 성분으로서는, 예를 들면, 조화면의 성분에 영향을 주지 않는 무기화합물 혹은 수지 등의 필러를 들 수 있다. 상기 무기화합물로서는, 예를 들면, 실리카, 알루미나, 도로마이트 등을 들 수 있고, 상기 수지로서는, 예를 들면, 폴리이미드수지, 폴리아크릴수지, 폴리아미드이미드수지, 폴리페닐렌수지, 멜라닌수지, 오레핀계 수지 등을 들 수 있다. 이들의 필러를 함유시키는 것에 의해, 열팽창계수의 정합이나 내열성, 내약품성의 향상 등을 도모하고 다층프린트배선판의 성능을 향상시키는 일이 가능하다.
또, 상기 수지필름은, 용제를 함유하고 있어도 좋다. 상기 용제로서는, 예를 들면, 아세톤, 메틸에틸케톤, 시크로헥사논 등의 케톤류, 초산에틸, 초산부틸, 세로솔부아세테이트나 토루엔, 키시렌 등의 방향족 탄화수소 등을 들 수 있고, 이들은 단독으로 사용하여도 좋고, 2종 이상 병용하여도 좋다. 단, 이들의 층간수지절연층은, 350 ℃ 이상의 온도를 가하면 용해, 탄화를 하여 버린다.
상기 수지필름을 늘여붙인 후, 레이저로 개구시키고, 층간수지절연층에 비아홀을 개구시킨다. 그 후, 산 혹은 산화제를 침적시키고, 층간수지절연층에 조화층 을 형성한다. 산으로서는, 유산, 인산, 염산, 의산 등의 강산을 사용할 수 있고, 산화제로서는, 산화제로서는 크롬산, 크롬유산, 과망간염산 등을 사용하는 것이 가능하다. 그로 인해, 가용성입자를 용해 혹은 탈락시키는 것에 의해 층간수지절연층의 표면에 조화층을 형성시킨다. 그 조화층이 형성된 층간수지절연층에, Pb 등의 촉매를 부여한 후, 무전해도금을 시술한다. 무전해도금막 상에 레지스트를 시공하고 노광, 현상을 거쳐 도금레지스트의 비형성부를 형성시킨다. 해 비형성부에 전해도금을 시공하고 레지스트를 박리, 에칭에 의해 층간수지절연층 상의 무전해도금막을 제거하고 비아홀을 도체회로를 형성시켰다.
도 8(A)는, 제 1 실시형태에 관계하는 다층프린트배선판(10)의 사시도이고, 도 8(B)는, 상기 다층프린트배선판(10)의 일부를 확대하여 도시하는 설명도이다. 제 1 실시형태의 다층프린트배선판(10)의 표면에는, 격자상의 형상으로 납땜범프(볼그리드어레이)(76)가 기판 전면에 형성되고 있다. 제 1 실시형태에서는, IC칩(20) 상에도 BGA(76)를 형성하는 것으로, IC칩(20)으로부터의 배선 길이를 단축하는 것이 가능하다.
〔제 1 실시형태의 제 1 변형예〕
도 9(A)는, 제 1 실시형태의 제 1 변형예에 관계하는 다층프린트배선판(10)의 사시도이며, 도 9(B)는, 상기 다층프린트배선판(10)의 일부를 확대하여 도시하는 설명도이다. 변형예의 다층프린트배선판(10)의 표면에는, 격자상의 형상으로 납땜(볼그리드어레이)(76)가 IC칩(20) 상을 제외하고 네 구석에 형성되고 있다. 이 변형예에는, IC칩(20) 상을 피하는 것으로, IC칩으로부터의 열적, 전자적 영향을 BGA(76)가 받기 어려운 잇점이 있다.
〔제 1 실시형태의 제 2 변형예〕
이어서, 제 1 실시형태의 제 2 변형예에 관계하는 다층프린트배선판에 대하여, 도 10을 참조하여 설명한다. 상술한 제 1 실시형태에선, BGA를 형성한 경우로 설명하였다. 제 2 변형예에서는, 제 1 실시형태와 거의 같지만, 도 10에서 도시하는 바와 같이, 도전성접속핀(96)을 개재하여 접속을 취하는 PGA방식으로 구성되고 있다.
〔제 1 실시형태의 제 3 변형예〕
다음으로, 제 1 실시형태의 제 3 변형예에 관계하는 다층프린트배선판에 대하여 도 11을 참조하여 설명한다.
상술한 제 1 실시형태에서는, 코어기판(30)에 스폿페이싱으로 설치한 요부(32)에 IC칩을 수용하였다. 이에 대하여, 제 3변형예에서는, 코어기판(30)에 형성한 통공(32)에 IC칩(20)을 수용하고 있다. 이 제 3 변형예에서는, IC칩(20)의 이면 측에 히트싱크를 직접 취부시키는 일이 가능하기 때문에, IC칩(20)을 효과적으로 냉각할 수 있는 잇점이 있다.
〔제 1 실시형태의 제 4 변형예〕
다음으로, 제 1 실시형태의 제 4 변형예에 관계하는 다층프린트배선판에 대하여 도 12를 참조하여 설명한다.
상술한 제 1 실시형태에서는, 다층프린트배선판 내에 IC칩을 수용하였다. 이에 대하여, 제 4 변형예에서는, 다층프린트배선판 내에 IC칩(20)을 수용함과 동시 에, 표면에 IC칩(120)을 재치하고 있다. 내장한 IC칩(20)으로서는, 발열량이 비교적 작은 캐쉬메모리가 사용되고, 표면의 IC칩(120)으로서는, 연산용의 CPU가 재치되고 있다.
IC칩(20)의 다이패드(24)와, IC칩(120)의 다이패드(124)는, 트랜지션층(38)-비아홀(60)-도체회로(58)-비아홀(160)-도체회로(158)-BGA(76)(U)를 개재하여 접속되고 있다. 한편, IC칩(120)의 다이패드(124)와, 도터보드(90)의 패드(92)는, BGA(76U)-도체회로(158)-비아홀(160)-도체회로(58)-비아홀(60)-스루홀(136)-비아홀(60)-도체회로(58)-비아홀(160)-도체회로(158)-BGA(76U)를 개재하여 접속되고 있다.
제 4 변형예에서는, 저소비형의 캐쉬메모리(20)를 CPU용의 IC칩(120)과 별도로 제조하면서, IC칩(120)과 캐쉬메모리(20)를 근접하여 재치하는 것이 가능하게 되고, IC칩의 고속동작이 가능하게 된다. 이 제 4 변형예에서는 IC칩을 내장함과 동시에 표면에 재치하는 것으로, 각각의 기능이 다른 IC칩 등의 전자부품을 실장시키는 것이 가능하고, 보다 고기능인 다층프린트배선판을 얻는 것이 가능하다.
제 1 실시형태의 구조에 의해, 리드부품을 개재하지 않고, IC칩과 프린트배선판과의 접속을 취하는 것이 가능하다. 그 때문에, 수지봉지도 불필요하게 된다. 또, 리드부품이나 봉지수지에 기인하는 부정합이 일어나지 않기 때문에, 접속성이나 신뢰성이 향상한다. 또, IC칩의 다이패드와 프린트배선판의 도전층이 직접 접속되어 있기 때문에, 전기특성도 향상시키는 것이 가능하다.
또, 종래의 IC칩의 실장방법과 비교하여, IC칩~기판~외부기판까지의 배선길 이도 짧게 할 수 있고, 루프인덕턴스를 저감할 수 있는 효과도 있다.
〔제 2 실시형태〕
이어서, 본 발명의 제 2 실시형태에 관계하는 다층프린트배선판의 구성에 대하여, 다층프린트배선판(210)의 단면을 도시하는 도 18을 참조하여 설명한다.
도 18에 도시하는 바와 같이 다층프린트배선판(210)은, IC칩(220)을 수용하는 코어기판(230)과, 층간수지절연층(250), 층간수지절연층(350)으로 이루어진다. 층간수지절연층(250)에는, 비아홀(260) 및 도체회로(258)이 형성되고, 층간수지절연층(350)에는, 비아홀(360) 및 도체회로(358)이 형성되고 있다.
IC칩(220)에는, 패시베이션막(224)이 피복되고, 상기 패시베이션막(224)의 개구 내에 입출력단자를 구성하는 다이패드(224), 및, 위치결정마크(223)가 형성되고 있다. 패드(224)의 상에는, 주로 동으로 이루어지는 트랜지션층(238)이 형성되고 있다.
층간수지절연층(350) 상에는, 솔더레지스트층(270)이 형성되고 있다. 솔더레지스트층(270)의 개구부(271) 하의 도체회로(358)에는, 도시하지 않은 도터보드, 마더보드 등의 외부기판과 접속하기 위한 BGA(276)가 설치되어 있다.
제 2 실시형태의 다층프린트배선판(210)에서는, 코어기판(230)에 IC칩(220)을 미리 내장시켜, 상기 IC칩(220)의 패드(224)에는 트랜지션층(238)을 형성시키고 있다. 이 때문에, 리드부품이나 봉지수지를 사용하지 않고, IC칩과 다층프린트배선판(패키지기판)과의 전기적 접속을 취하는 것이 가능하다.
또, 다이패드(224) 상에 동제의 트랜지션층(238)을 설치하는 것으로 패 드(224) 상의 수지잔류를 방지하는 것이 가능하고, 또, 후공정 시에 산이나 산화제 혹은 에칭액에 침적시키거나, 가종 아닐공정을 거쳐도 패드(224)의 변색, 용해도 발생하지 않는다.
또, 후술하는 제조공정에 있어서, ICC칩(220)의 위치결정마크(223)를 기준으로 코어기판(230)에 위치결정마크(231)를 형성하고, 상기 위치결정마크(231)에 맞추어 비아홀(260)을 형성한다. 이 때문에, IC칩(220)의 패드(224) 상에 비아홀(260)을 정확하게 위치맞춤하게 되어, 패드(224)와 비아홀(260)을 확실하게 접속시키는 것이 가능하다.
이어서, 도 18을 참조하여 상술한 다층프린트배선판의 제조방법에 대하여, 도 13 ~ 도 17을 참조하여 설명한다.
(1) 우선, 글래스크로스 등의 심재에 에폭시 등의 수지를 함침시킨 프리프레그를 적층한 절연수지기판(코어기판)(230)을 출발재료로 한다(도 13(A)참조). 다음으로, 코어기판(230)의 한쪽 면에, 스폿페이싱가공으로 IC칩수용용의 요부(232)를 형성한다(도 13(B)참조).
(2) 그 후, 요부(232)에, 인쇄기를 사용하여 접착재료(234)를 도포한다. 이 때, 도포 이외에도, 폿팅 등을 하여도 좋다. 다음으로, IC칩(220)을 접착재료(234) 상에 재치한다(도 13(C)참조).
(3) 그리고, IC칩(220)의 상면을 누르거나 혹은 두드려 요부(232) 내에 완전하게 수용시킨다(도 13(D)참조). 도 13(D) 중에 도시하는 IC칩(220) 및 코어기판(230)의 평면도를 도 19(A)에 도시한다. 코어기판(230)의 요부(232)에 수용된 IC 칩(220)은, 요부의 가공정도를 위하여, 또, 접착재료(234)를 개재시키기 위해, 정확하게 코어기판에 대하여 위치결정이 되어 있지 않다.
(4) IC칩(220)의 네 모서리에 형성된 위치결정마크(223)을 카메라(280)로 촬영하고, 이 위치결정마크(223)을 기준으로, 코어기판(230)의 네 모서리에서 레이저로 위치결정마크용 요부(231a)를 천공설치한다(도 13(E)). 도 13(E) 중에서 도시하는 IC칩(220) 및 코어기판(230)의 평면도를 도 19(B)에 도시한다.
(5) 그 후, IC칩(220)을 수용시킨 코어기판(230)의 전면에 증착, 스패터링 등의 물리적 증착을 행하고, 전면에 도전성의 금속막(233)을 형성시킨다(도 14(A)). 그 금속으로서는, 주석, 크롬, 티탄, 니켈, 아연, 코발트, 금, 동 등의 금속을 1종 이상으로 형성시킨다. 경우에 따라서는, 다른 금속을 2층 이상으로 형성시켜도 좋다. 두께로서는, 0.001 ~2.0 ㎛ 가 바람직하다. 특히, 0.01 ~1.0 ㎛ 가 바람직하다.
금속막(233) 상에, 또 무전해도금, 전해도금, 또는 그들의 복합도금에 의해, 도금막(236)을 형성시켜도 좋다(도 14(B)). 형성되는 도금의 종류로서는 동, 니켈, 금, 은, 아연, 철 등이 있다. 전기특성, 경제성, 또, 후공정에서 형성되는 빌드업인 도체층이 주로 동이라는 점에서, 동을 사용하면 좋다. 그 두께는 0.01 ~ 5.0 ㎛ 의 범위에서 행하는 것이 좋다. 0.01 ㎛ 미만에서는, 전면에 도금막을 형성할 수 없고, 5.0 ㎛ 을 넘으면 에칭으로 제거하기 힘들어지거나, 위치결정마크가 묻혀버리고, 인식할 수 없다. 바람직한 범위는, 0.1 ~ 3.0 ㎛ 이다. 스패터, 증착으로 형성하는 것도 가능하다.
(6) 그 후, 레지스트(235α)를 실시하고, 패드(224)에 대응하는 패턴(239α) 및 위치결정마크(239b)가 그려진 마스크(239)를 재치한다(도 14(C)). 이 마스크(235)의 위치결정은, 링 형상으로 그려진 위치결정마크(239b) 내에, 코어기판(230) 측의 위치결정마크용 통공(231a)이 들어가도록, 상방으로부터 빛을 주고, 카메라(289)에 의해 위치결정마크(231)으로부터의 반사광을 촬상하면서 행한다. 제 2 실시형태에서는, 위치결정마크(231) 위도 동도금막(236)이 형성되고 있기 때문에, 반사광이 레지스트(235α)를 투과하기 쉽고, 가판과 마스크의 위치맞춤을 용이하게 할 수 있다.
(7) 노광, 형상하여 IC칩의 패드(224)의 상부에 개구를 설치하도록 도금레지스트(235)를 형성하고, 전해도금를 실시하여 전해도금막(237)을 설치한다(도 14(D)). 도금레지스트(235)를 제거한 후, 도금레지스트(235) 하의 무전해도금막(236), 금속막(233)을 제거하는 것으로, IC칩의 패드(224) 상에 트랜지션층(238)을, 또, 요부(231a)에 위치결정마크(231)를 형성한다(도 14(E)).
(8) 다음으로, 기판에 에칭액을 스프레이로 뿌리고, 트랜지션층(238)의 표면을 에칭하는 것에 의해 조화면(238α)을 형성한다(도 15(A)참조). 무전해도금이나 산화환원처리를 사용하여 조화면을 형성하는 것도 가능하다.
(9) 상기 공정을 거친 기판에, 제 1 실시형태와 같은 열경화수지시트를 진공압착 라미네이트하고, 층간수지절연층(250)을 설치한다(도 15(B)참조).
*(10) 다음으로, 층간수지절연층(250)을 통과시키고 카메라(280)에 의해 위 치결정마크(231)를 촬상하는 것으로 위치결정을 행하고, 파장 10.4 ㎛ 의 CO2 가스레이저로, 빔경 5mm, 펄스폭 5.0 마이크로 초, 마스크의 혈경 0.5 mm, 1쇼트의 조건으로, 층간수지절연층(250)에 직경 80 ㎛ 의 비아홀 개구(248)를 설치한다(도 15(C)참조).
(11) 다음으로, 층간수지절연층(250)의 표면을 조화하고, 조화면(250α)을 형성한다(도 15(E)참조).
(12) 다음으로, 금속막(252)을 층간수지절연층(250)의 표면에 형성한다(도 16(A)참조).
(13) 상기 처리를 끝낸 기판(230)에, 시판의 감광성 드라이필름(254α)을 붙이고, 패드에 대응하는 패턴(253b)이 그려진 포토마스크필름(253)을 재치한다. 포토마스필름(253) 재치 전의 코어기판(230)의 평면도를 도 20(A)에, 포토마스크필름(253)을 재치한 상태를 도 20(B)에 도시한다. 이 마스크(253)의 의치결정은, 링형상으로 그려진 위치결정마크(253b)에 코어기판(230) 측의 위치결정마크(231)가 들어가도록, 상방으로부터 빛을 주어, 카메라(289)에 의해 위치결정마크(231)으로부터의 반사광을 촬영하면서 행한다. 제 2 실시형태에서는, 위치결정마크(231) 상에 도금막(237)이 형성되고 있기 때문에, 반사광이 층간수지절연층(250) 및 필름(254α)을 통과하기 쉽고, 위치결정을 정확히 행할 수 있다. 또, 상술한 바와 같이 위치결정마크(231)를 구성하는 동도금막(237)에 대하여 조화처리를 실시하였지만, 표면의 반사율을 높이기 때문에, 이 조화처리를 행하지 않는 일도, 혹은, 조화 처리를 행한 후, 약액, 레이저 등으로 표면의 평활화처리를 행하는 것도 가능하다.
(14), 그 후, 100 mJ/㎠ 로 노광하고나서, 0.8 % 탄산나트륨으로 현상처리하고, 두께 15 ㎛ 의 도금레지스트(254)를 설치한다(도 16(C)).
(15) 다음으로, 제 1 실시형태와 같은 조건으로 전해도금을 실시하고, 두께 15 ㎛ 의 전해도금막(256)을 형성한다(도 16(D)참조).
(16) 도금레지스트(254)를 5% NaOH 로 박리제거한 후, 그 도금레지스트 하의 금속층(252)을 에칭으로 용해제거하고, 금속층(252)과 용해도금막(256)으로 이루어지는 두께 16 ㎛ 의 도체회로(258) 및 비아홀(260)을 형성하고, 에칭액에 의해, 조화면(258α,260α)을 형성한다(도 17(A)참조).
(17) 이어서, 상기 (6) ~ (12)의 공정을, 반복하는 것에 의해, 또 상층의 층간수지절연층(350) 및 도체회로(358)(비아홀(360)을 포함함)을 형성한다(도 17(B)참조).
(18)다음으로, 기판(230)에, 제 1 실시형태와 같은 솔더레지스트조성물을 20 ㎛ 의 두께로 도포하고, 건조처리를 행한 후, 포토마스크를 솔더레지스트층(270)에 필착시키고 노광하고, DMTG 용액으로 현상처리, 200 ㎛ 의 직경의 개구(271)를 형성한다(도 17(C)참조).
(19) 다음으로, 솔더레지스트층(유기수지절연층(270))을 형성한 기판을 무전해니켈도금액에 침적하고, 개구부(271)에 두께 5 ㎛ 의 니켈도금층(272)을 형성한다. 또, 그 기판을, 무전해도금액에 침적하고, 니켈도금층(272) 상에 두께 0.03 ㎛ 의 금도금층(274)을 형성하는 것으로, 도체회로(358)에 납땜범프(275)를 형성한다 (도 17(D)참조).
(20) 그 후, 솔더레지스트(270)의 개구부(271)에, 납땜페이스트를 인쇄하고, 200 ℃ 로 리프로하는 것에 의해, BGA(276)를 형성한다. 이로 인해, IC칩(220)을 내장하고, BGA(276)를 가지는 다층프린트배선판(210)을 얻는 일이 가능하다(도 18 참조). BGA의 대신에 PGA(도전성접속핀)를 형성하여도 좋다.
〔제 2 실시형태의 제 1 변형예〕
이어서, 본 발명의 제 2 실시형태의 제 1 변형예에 관계하는 다층프린트배선판에 대하여, 도 21을 참조하여 설명한다.
상술한 제 2 실시형태에서는, 다층프린트배선판 내에 IC칩을 수용하였다. 이에 대하여, 제 2 실시형태의 제 1 변형예에서는, 다층프린트배선판 내에서 IC칩(220)을 수용함과 동시에, 표면에 IC칩(320)을 재치하고 있다. 내장되는 IC칩(220)으로서는, 발열량이 비교적 작은 캐쉬메모리가 사용되고, 표층의 IC칩(320)으로서는, 연산용 CPU가 재치되고 있다.
이 제 2 실시형태의 제 1 변형예에 있어서는, 코어기판(230)의 스루홀(336)을 구성하는 관통공(335)이, 코어기판의 위치결정마크(231)를 기준으로 형성되고 있다.
〔제 3 실시형태〕
*이어서, 본 발명의 제 3 실시형태에 관계하는 다층프린트배선판의 구성에 대하여, 다층프린트배선판(410)의 단면을 도시하는 도 26을 참조하여 설명한다.
도 26에 도시하는 바와 같이 다층프린트배선판(410)은, IC칩(420)을 수용하는 코어기판(430)과, 층간수지절연층(450), 층간수지절연층(550)으로 이루어진다. 층간수지절연층(450)에는, 비아홀(460) 및 도체회로(458)가 형성되고, 층간수지절연층(550)에는, 비아홀(560) 및 도체회로(558)가 형성되고 있다.
IC칩(420)에는, IC 보호막(패시베이션 + 폴리이미드)(422)이 피복되고, 해 IC보호막(422)의 개구 내에 입출력단자를 구성하는 알루미늄제 다이패드(424)가 형성되고 있다. 다이패드(424)의 표면에는, 산화피막(426)이 형성되고 있다. 다이패드(424) 상에는, 트랜지션층(438)이 형성되고, 다이패드(424)와 트랜지션층(438)과의 접촉면의 산화피막(426)은 제거되고 있다.
층간수지절연층(550)의 상에는, 솔더레지스트층(470)이 형성되고 있다. 솔더레지스트층(470)의 개구부(471) 하의 도체회로(558)에는, 도시하지 않은 도터보드, 마더보드 등의 외부기판과 접속하기 위한 납땜범프(476), 또는, 도시하지 않은 도전성접속핀이 설치되고 있다.
본 실시형태의 다층프린트배선판(410)에서는, 코어기판(430)이 IC칩(420)을 미리 내장시키고, IC칩(420)의 다이패드(424)에는 트랜지션층(438)을 형성시키고 있다. 이 때문에, 비아홀을 형성할 때의 어레이먼트가 발생하기 쉽고, 다이패드피치 150 ㎛ 이하, 패드사이즈 20 ㎛ 이하에서도 빌드업층이 안정되게 형성할 수 있다. 트랜지션층을 형성시키지 않은 다이패드인 채로, 포토에칭에 의해 층간절연층의 비아홀을 형성시키면, 비아홀경이 다이패드경보다도 크면, 비아홀 바닥 잔사제거, 층간수지절연층표면 조화처리로서 행하는 데스미어처리 시에 다이패드 표면의 확보층인 폴리이미드층을 용해, 손상한다. 한편, 레이저의 경우, 비아홀경이 다아패드경보다도 클 때에는, 다이패드 및 패시베이션, 폴리이미드(IC의 보호막)가 레이저에 의해 파괴된다. 또, IC칩의 패드가 매우 작고, 비아홀경이 다이패드경보다도 크게 되면, 포토에칭법으로도, 레이저법으로도 위치맞춤이 매우 곤란하고, 다이패드와 비아홀과의 접속불량이 발생한다.
이에 대하여, 다이패드(424) 상에 트랜지션층(438)을 설치하는 것으로, 다이패드피치 150 ㎛ 이하, 패드사이즈 20 ㎛ 이하로 되어도 다이패드(424) 상에 비아홀(460)을 확실하게 접속시키는 것이 가능하고, 패드(424)와 비아홀(460)과의 접속성이나 신뢰성을 향상시킨다. 또, IC칩의 패드 상에 보다 큰 지름의 트랜지션층을 개재시키는 것으로, 데스미어, 도금공정 등의 후공정 시에, 산이나 에칭액에 침적시키거나, 각종 아닐공정을 거쳐도, 다이패드 및 IC의 보호막(패시베이션, 폴리미드층)을 용해, 손상할 위험이 없어진다.
또, 알루미늄제의 다이패드(424)의 표면에 형성된 산화피막(426)이, 다이패드(424)와 트랜지션층(438)과의 접촉면에 있어서, 후술하는 산화피막제거처리에 의해 제거되고 있기 때문에, 다이패드(424)의 전기저항을 낮추고, 도전성을 높이는 것이 가능하게 된다.
이어서, 도 26을 참조하여 상술한 다층프린트배선판의 제조방법에 대하여, 도 22 ~ 도 27을 참조하여 설명한다.
(1) 우선, 글래스크로스 등의 심재에 에폭시 등의 수지를 함침시킨 프리프래그를 적층한 절연수지기판(코어기판)(430)을 출발재료로 한다(도 22(A)참조). 다음 으로, 코어기판(430)의 한쪽 면에, 스폿페이싱가공으로 IC칩 수용부의 요부(432)를 형성한다.(도 22(B)참조).
(2) 그 후, 요부(432)에, 인쇄기를 사용하여 접착재료(434)를 도포한다. 이 때, 도포 이외에도, 폿팅 등을 하여도 좋다. 다음으로, IC칩(420)을 접착재료(434)상에 적재한다. IC칩(420)에는, IC 보호막(패시베이션 + 폴리이미드)(422)이 피복되고, IC보호막(422)의 개구 내에 입출력단자를 구성하는 다이패드(424)가 형성되고 있다. 또, 다이패드(424)의 표면에는, 산화피막(426)이 피복되어 있다(도 22(C)참조). 여기서, IC칩(420)의 다이패드(424)부분을 확대한 설명도를 도 27(A)에 도시한다.
(3) 그리고, IC칩(420)의 상면을 누르거나 혹은 두드려서 요부(432) 내에 완전히 수용시킨다(도 22(D)참조). 이로 인해, 코어기판(430)을 평활하게 하는 것이 가능하다.
(4) 다음으로, IC칩(420)을 수용시킨 코어기판(430)을 진공상태로 한 스패터링 장치 내에 넣고, 스패터링가스로서 불활성가스인 아르곤을 사용하며, 다이패드(424) 표면의 노출하고 있는 산화피막(426)을 제거시킨다(도 23(A)참조). 여기서, IC칩(420)의 다이패드(424) 부분을 확대한 설명도를 도 27(B)에 도시한다. 이로 인해 다이패드(424)의 전기저항을 낮추고, 도전성을 높이는 것이 가능하게 되고, 또 트랜지션층과의 밀착성이 향상한다. 여기서는, 산화피막제거처리로서 역스퍼터를 사용하고 있지만, 역스퍼터 이외에도 플라즈마처리를 행하는 것도 가능하다. 플래즈마처리로 행하는 경우는, 기판을 진공상태로 한 장치 내에 넣어, 산소, 혹은, 질소, 탄산가스, 사불화탄소 중에서 플래즈마를 방출시키고, 다이패드 표면의 산화피막을 제거시킨다. 또, 역스퍼터, 플래즈마처리 이외에도, 다이패드 표면을 산에 의해 처리하고, 산화피막을 제거하는 것도 가능하다. 산화피막제거처리에는, 인산을 사용하는 것이 적합하다. 여기서는 산화피막을 제거하고 있는데, 다이패드에 녹방지용의 질화막 등의 피막이 형성되고 있는 때에도, 전기도전성을 높이기 위해 제거처리를 행하는 것이 좋다.
(5) 그 후, 연속적으로 같은 장치를 사용하여, IC칩을 산소분위기에 바래이는 일이 없고, 코어기판(430)의 전면에 Cr 및 Cu를 타겟으로 한 스패터링을 행하고, 전면에 도전성의 금속막(433)을 형성시킨다(도 23(B)참조).
금속막(433)으로서는, 주석, 크롬, 티탄, 니켈, 아연, 코발트, 금, 동 등의 금속을 1종 이상으로 형성시키는 것이 좋다. 두께로서는, 0.001 ~ 2.0 ㎛ 의 사이로 형성시키는 것이 좋다. 특히 0.01 ~ 1.0 ㎛ 가 바람직하다. 크롬의 두께는, 스패터층에 크랙이 들어가지 않고, 또 동스패터층과의 밀착이 충분히 취해지는 두께로 한다. 제 3 실시형태에서는, 피막제거와, 트랜지션층의 최하층(금속막)(433)의 형성을, 동일의 장치로 연속하여 비산소 분위기에서 행하기 때문에, 패드표면에 산화피막이 다시 형성되는 일이 없고, IC칩의 다이패드(424)와 트랜지션층(438)과의 도전성을 높이는 것이 가능하게 된다.
금속막(433) 상에, 무전해도금, 전해도금, 또는, 그들의 복합도금에 의해, 도금막(436)을 형성시켜도 좋다(제 23도(C)). 형성되는 도금의 종류로서는 동, 니켈, 금, 은, 아연, 철 등이 있다. 전기특성, 경제성, 또, 후정에서 형성되는 빌드 업인 도체층은 주로 동인 것으로부터, 동을 사용하면 좋다. 그 두께는 0.01 ~ 5 ㎛ 의 범위에서 행하는 것이 좋다. 특히 0.1 ~ 3.0 ㎛ 가 바람직하다. 스패터, 증착으로 형성하는 것도 가능하다. 또, 바람직한 제 1 박막층과 제 2 박막층과의 조합은, 크롬-동, 크롬-니켈, 티탄-동, 티탄-니켈 등이다. 금속과의 신뢰성이나 전기전달성이라는 점에서 다른 조합보다도 뛰어나다.
(6) 그 후, 레지스트를 도포하고, 혹은, 감광성필름을 라미네이트하여, 노광, 현상하여 IC칩(420)의 다이패드의 상부에 개구를 설치하도록 도금레지스트(435)를 설치하고, 전해도금막(437)을 설치한다(도 23(D)참조).
전해도금막(437)의 두께는 1 ~ 20 ㎛ 정도가 좋다. 도금레지스트(435)를 제거한 후, 도금레지스트(435) 하의 무전해도금막(436), 금속막(433)을 에칭으로 제거하는 것으로, IC칩의 패드(424) 상에 트랜지션층(438)을 형성한다.(도 24(A)참조). 또, IC칩(420)의 다이패드(424) 부분을 확대한 설명도를 도 27(C)에 도시한다.
여기서는, 도금레지스트에 의해 트랜지션층(438)을 형성하였지만, 무전해도금막(436)의 상에 전해도금막(437)을 균일하게 형성한 후, 에칭레지스트를 형성하고, 노광, 현상하여 트랜지션층 이외의 부분의 금속을 노출시켜 에칭을 행하고, IC칩(420)의 다이패드(424) 상에 트랜지션층(438)을 형성시키는 것도 가능하다. 이 경우, 전해도금막(437)의 두께는 1 ~ 20 ㎛ 의 범위가 좋다. 그보다 두꺼워지면, 에칭 시에 언더컷이 발생해버려서, 형성되는 트랜지션층과 비아홀과 계면에 틈이 발생하기 때문이다.
(7) 다음으로, 기판에 에칭액을 스프레이로 뿌리고, 트랜지션층(438)의 표면을 에칭하는 것에 의해 조화면(438α)을 형성한다(도 24(B)참조). 무전해도금이나 산화환원처리를 사용하여 조화면을 형성하는 것도 가능하다.
(8) 상기 공정을 거친 기판에, 제 1 실시형태와 같은 열경화수지시트를 진공압착 라미네이트하고, 층간수지절연층(450)을 설치한다(도 24(C)참조).
(9) 다음으로, CO2 가스레이저로 층간수지절연층(450)에 비아홀용 개구(448)을 설치한다(도 24(D)참조). 그 후, 크롬산, 과망간산 등의 산화제를 사용하여 개구(448) 내의 수지잔재를 제거하여도 좋다. 다이패드(424) 상에 동제의 트랜지션층(438)을 설치하는 것으로, 비아홀을 형성하는 때의 언더컷을 발생하기 쉽게 하고, 다이패드(424) 상에 비아홀을 확실하게 접속시켜, 패드와 비아홀과의 접속성이나 신뢰성을 향상시킨다. 이로 인해, 빌드업층이 안정하여 형성할 수 있다. IC칩의 패드 상에 보다 큰 지름의 트랜지션층을 개재시키는 것으로, 비아홀 바닥 잔사제거, 층간수지절연층표면 조화처리로서 행하는 데스미어처리 시, 도금공정 등의 후공정 시에, 산이나 에칭액에 침적시키거나, 각종 아닐공정을 거쳐도, 다이패드(424) 및 IC의 보호막(패시베이션, 폴리미드층)(422)을 용해, 손상할 위험이 없어진다. 또, 여기서는, 과망간산을 사용하여 수지잔류를 제거하였지만, 산소플래즈마를 사용하여 데스미어처리를 행하는 것도 가능하다.
(10) 다음으로, 층간수지절연층(450)의 표면을 조화하고, 조화면(450α)을 형성한다(제 25도(A)참조). 또, 이 조화공정은 생략하는 것도 가능하다.
(11) 다음으로, 층간수지절연층(450)의 표면에 팔라디움 촉매를 부여한 후, 무전해도금액에 기판을 침적하고, 무전해도금막(452)을 층간수지절연층(450)의 표면에 형성한다(도 25(B)참조).
(12) 상기 처리를 끝낸 기판(430)에, 시판의 감광성 드라이필름을 붙이고, 크롬글래스 마스크를 적재하고, 40 mJ/㎠ 로 노광한 후, 0.8 % 탄산나트륨으로 현상처리하고, 두께 25 ㎛ 의 도금레지스트(454)를 설치한다. 다음으로, 제 1 실시형태와 같은 조건에서 전해도금을 실시하고, 두께 18 ㎛ 의 전해도금막(456)을 형성한다(도 25(C)참조).
(13) 도금레지스트(454)를 5% NaOH 로 박리제거한 후, 그 도금레지스트 하의 금속층(452)을 에칭으로 용해제거하고, 무전해도금막(452)과 전해도금막(456)으로 이루어지는 두께 16 ㎛ 의 도체회로(458) 및 비아홀(460)을 형성하고, 에칭액에 의해, 조화면(458α,460α)을 형성한다(도 25(D)참조). 이하의 공정은, 상술한 제 1 실시형태의 (13) ~ (17)과 동일하기 때문에 설명을 생략한다.
〔제 3 실시형태의 제 1 변형예〕
이어서, 제 3 실시형태의 제 1 변형예에 관계하는 다층프린트배선판에 대하여, 도 28 및 도 29를 참조하여 설명한다. 도 28은, 다층프린트배선판(510)의 단면을 도시하고, 도 29는, 다이패드(424)부분을 확대하여 도시하는 도이며, 도 29(A)는, 산화피막제거처리되기 전의 상태를 도시하는 도면, 도 29(B)는, 산화막제거처리 후의 상태를 도시하는 도면, 도 29(C)는, 다이패드(424) 상에 트랜지션층(438)을 형성한 후를 도시하는 도면이다.
상술한 제 3 실시형태에선, BGA를 형성한 경우로 설명하였다. 제 3 실시형태의 제 1 변형예에서는, 제 3 실시형태와 거의 같지만, 도 28에서 도시하는 바와 같이 도전성접속핀(496)을 개재하여 접속을 취하는 PGA방식으로 구성되고 있다.
제 3 실시형태의 제 1 변형예의 제조방법으로는, 도 29(B)에 도시하는 바와 같이 다이패드(424)의 산화피막(426)의 일부분을 역스퍼터, 플래즈마처리, 산처리의 어느 한 산화막제거처리를 실시하여 제거한다. 그 후, 도 29(C)에 도시하는 바와 같이 다이패드(424) 상에, 금속막(433) 및 무전해도금막(436), 전해도금막(437)으로 이루어지는 트랜지션층(438)을 형성시킨다. 이로 인해, 제 3 실시형태와 같은 다이패드(426)의 전기저항을 낮추고, 도전성을 높이는 것이 가능하게 된다.
〔비교예〕
피막제거를 행하지 않는 이외는, 제 3 실시형태와 같이 트랜지션층을 형성하여 다층프린트배선판을 얻었다.
실험결과
제 3 실시형태와 비교예의 다층프린트배선판을 1)단면상태, 2)저항측정, 3)신뢰성시험 후의 단면상태, 4)저항측정치의 계 4항목에 대하여 평가를 행한 결과를 도 30 중의 도표에 도시한다.
1)단면상태
트랜지션층을 형성한 후, 단면을 절단하여, 패드 상의 산화막의 유무에 대하여 현미경(×100)으로 관찰하였다.
2)저항측정치
트랜지션층 형성 후에, 접속저항을 측정하였다. 측정한 수치는, 20개소를 측정한 평균이다.
3)신뢰성실험 후의 단면상태
다층프린트배선판 형성 후에, 히트사이클시험((130℃/3분) + (-60℃/3분)을 1 사이클로 하여 1000 사이클 실시하였다) 종료 후에, 단면을 절단하여, 패드 상의 산화피막의 유무, 및 트랜지션층의 박리의 유무에 대하여, 현미경(×100)으로 관찰하였다.
4)신뢰성시험 후의 저항측정치
다층프린트배선판 형성 후에, 히트사이클시험((130℃/3분) + (-60℃/3분)을 1 사이클로 하여 1000 사이클 실시하였다) 종료 후에, 접속저항을 측정한다. 측정한 수치는, 20개소를 측정한 평균이다.
도 30 중의 도표에 도시하는 바와 같이, 제 3 실시형태의 다층프린트배선판은, 산화막도 없고, 접속저항치도 작기 때문에, 전기적인 접속에 문제를 발생하는 일이 없었다. 또, 신뢰성시험 후도 열등해짐이 적었다. 덧붙여, 히트사이클시험을 2000 사이클 반복한 후에도, 그리 저항치의 증가는 발견되지 않았다.
비교예는, 산화막이 남고, 접속저항치도 크다. 경우에 따라서는 전혀 전기적 접속이 취해지지 않는 곳도 발견되었다. 신뢰성시험 후에 다시 그 경향이 현저하게 나타났다.
도 1 은, 본 발명의 제 1 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 2 는 , 제 1 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 3 은, 제 1 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 4 는, 제 1 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 5 는, 제 1 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 6 은, 제 1 실시형태에 관계하는 다층프린트배선판의 단면도이다.
도 7 에서, (A) 는, 도 3 (A) 중의 트랜지션층을 확대하여 도시하는 도이며, (B)는, 도 7 (A)의 B 화살표도이며, (C), (D), (E)는, 트랜지션층의 개선례의 설명도이다.
도 8 에서, (A)는, 제 1실시형태에 관계하는 다층프린트배선판의 사시도이고, (B)는, 해당 다층프린트배선판의 일부를 확대하여 도시하는 설명도이다.
도 9 에서, (A)는, 제 1실시형태의 제 1변형예에 관계하는 다층프린트배선판의 사시도이고, (B)는, 해 다층프린트배선판의 일부를 확대하여 도시하는 설명도이다.
도 10 은, 제 1 실시형태의 제 2변형예에 관계하는 다층프린트배선판의 단면도이다.
도 11 은 , 제 1 실시형태의 제 2변형예에 관계하는 다층프린트배선판의 단면도이다.
도 12 는, 제 1 실시형태의 제 2변형예에 관계하는 다층프린트배선판의 단면도이다.
도 13 은, 제 2 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 14 는, 제 2 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 15 는, 제 2 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 16 은, 제 2 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 17 은, 제 2 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 18 은, 제 2 실시형태에 관계하는 다층프린트배선판의 단면도이다.
도 19 에서, (A)는, 제 13도(D) 중의 코어기판의 평면도이고, (B)는, 제 13도(E)의 평면도이다.
도 20 에서, (A)는, 포토마스크필름 적재 전의 코어기판의 평면도이고, (B)는, 포토마스크필름을 적재한 상태의 코어기판의 평면도이다.
도 21 은, 제 2 실시형태의 제 1 변형예에 관계하는 다층프린트배선판의 단면도이다.
도 22 는, 제 3 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 23 은, 제 3 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 24 는, 제 3 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 25 는, 제 3 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 26 은, 제 3 실시형태에 관계하는 다층프린트배선판의 단면도이다.
도 27 에서 (A)는, 도 22 (C) 중의 다이패드 부분을 확대하여 도시하는 설명 도이고, (B)는, 도 23 (A) 중의 다이패드 부분을 확대하여 도시하는 설명도이고, (C)는, 도 24 (A) 중의 다이패드 부분을 확대하여 도시하는 설명도이다.
도 28 은, 제 3 실시형태의 제 1 변형예에 관계하는 다층프린트배선판의 단면도이다.
도 29 는 제 3 실시형태의 제 1 변형예에 관계하는 다이패드부분을 확대하여 도시하는 도이며, (A)는, 산화피막제거처리되기 전의 상태를 도시하는 도, (B)는, 산화막제거처리 후의 상태를 도시하는 도, (C)는, 다이패드 상에 트랜지션층을 형성한 후를 도시하는 도이다.
도 30 은, 제 3 실시형태와 비교예의 다층프린트배선판을 1) 단면상태, 2)저항측정치, 3) 신뢰성시험 후의 단면상태, 4) 저항측정치의 계 4항목에 대하여 평가를 행한 결과를 도시하는 도표이다.

Claims (3)

  1. 기판 상에 층간절연층과 도체층이 반복하여 형성되고, 상기 층간절연층에는, 비아홀이 형성되며, 상기 비아홀을 개재하여 전기적 접속시키는 다층프린트배선판의 제조방법에 있어서,
    (a) 상기 기판에 전자부품을 수용하는 공정 ;
    (b) 상기 전자부품의 위치결정마크에 기초하여, 상기 기판에 위치결정마크를 레이저로 형성하는 공정 ;
    (c) 상기 기판의 위치결정마크에 기초하여 가공 혹은 형성을 행하는 공정
    을 적어도 구비하는 것을 특징으로 하는 다층프린트배선판의 제조방법.
  2. 기판 상에 층간절연층과 도체층이 반복하여 형성되고, 상기 층간절연층에는, 비아홀을 형성하고, 상기 비아홀을 개재하여 전기적 접속시키는 다층프린트배선판의 제조방법에 있어서,
    (a) 상기 기판에 전자부품을 수용하는 공정 ;
    (b) 상기 전자부품의 위치결정마크에 기초하여, 상기 기판에 위치결정마크를 레이저로 형성하는 공정 ;
    (c) 상기 기판의 위치결정마크에 금속막을 형성하는 공정 ;
    (d) 상기 기판의 위치결정마크에 기초하여 가공 혹은 형성을 행하는 공정
    을 적어도 구비하는 것을 특징으로 하는 다층프린트배선판의 제조방법 :.
  3. 기판 상에 층간절연층과 도체층이 반복하여 형성되고, 상기 층간절연층에는, 비아홀을 형성하고, 상기 비아홀을 개재하여 전기적 접속시키는 다층프린트배선판의 제조방법에 있어서,
    (a) 상기 기판에 전자부품을 수용하는 공정 ;
    (b) 상기 전자부품의 위치결정마크에 기초하여, 상기 기판에 위치결정마크를 레이저로 형성하는 공정 ;
    (c) 상기 기판의 위치결정마크에 금속막을 형성하는 공정;
    (d) 상기 기판에 층간절연층을 형성하는 공정 ;
    (e) 상기 기판의 위치결정마크에 기초하여 상기 층간절연층에 비아홀용 개구를 가공 혹은 형성을 행하는 공정;
    을 적어도 구비하는 것을 특징으로 하는 다층프린트배선판의 제조방법.
KR1020087006498A 2000-02-25 2001-01-12 다층프린트배선판 및 다층프린트배선판의 제조방법 KR20080031522A (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2000049121 2000-02-25
JPJP-P-2000-00049121 2000-02-25
JP2000073558 2000-03-16
JPJP-P-2000-00073558 2000-03-16
JP2000078206 2000-03-21
JPJP-P-2000-00078206 2000-03-21
JP2000105212 2000-04-06
JPJP-P-2000-00105212 2000-04-06
JP2000152973 2000-05-24
JPJP-P-2000-00152973 2000-05-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011073A Division KR100890534B1 (ko) 2000-02-25 2001-01-12 다층프린트배선판 및 다층프린트배선판의 제조방법

Publications (1)

Publication Number Publication Date
KR20080031522A true KR20080031522A (ko) 2008-04-08

Family

ID=27531426

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020027011073A KR100890534B1 (ko) 2000-02-25 2001-01-12 다층프린트배선판 및 다층프린트배선판의 제조방법
KR1020087006498A KR20080031522A (ko) 2000-02-25 2001-01-12 다층프린트배선판 및 다층프린트배선판의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020027011073A KR100890534B1 (ko) 2000-02-25 2001-01-12 다층프린트배선판 및 다층프린트배선판의 제조방법

Country Status (8)

Country Link
US (11) US6909054B2 (ko)
EP (6) EP1818975A3 (ko)
KR (2) KR100890534B1 (ko)
CN (1) CN100336426C (ko)
DE (1) DE60128656T2 (ko)
MY (1) MY128015A (ko)
TW (1) TW582192B (ko)
WO (1) WO2001063991A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180090666A (ko) * 2017-02-03 2018-08-13 삼성전기주식회사 팬-아웃 반도체 패키지

Families Citing this family (309)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
US6909054B2 (en) 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
JP2003030250A (ja) * 2001-07-12 2003-01-31 Oki Electric Ind Co Ltd プリント基板設計工数見積りシステムと見積りプログラム
EP1430524A2 (de) * 2001-09-28 2004-06-23 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
EP1514307A1 (en) * 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4190269B2 (ja) 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US20070197030A1 (en) * 2002-10-10 2007-08-23 Samsung Electronics Co., Ltd. Center pad type ic chip with jumpers, method of processing the same and multi chip package
US6998328B2 (en) * 2002-11-06 2006-02-14 Irvine Sensors Corp. Method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP4489411B2 (ja) 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7208347B2 (en) * 2003-02-28 2007-04-24 Siemens Aktiengesellschaft Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
EP1643552A1 (en) * 2003-05-09 2006-04-05 Matsushita Electric Industrial Co., Ltd. Module including circuit elements
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
EP1487019A1 (en) * 2003-06-12 2004-12-15 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing thereof
JP3678239B2 (ja) 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP2005101506A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置
DE10343053A1 (de) * 2003-09-16 2005-04-07 Siemens Ag Elektronisches Bauelement und Anordnung mit einem elektronischen Bauelement
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
US7229936B2 (en) * 2004-05-03 2007-06-12 International Business Machines Corporation Method to reduce photoresist pattern collapse by controlled surface microroughening
JP4211674B2 (ja) * 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
WO2005117510A1 (ja) * 2004-05-27 2005-12-08 Ibiden Co., Ltd. 多層プリント配線板
TWI280657B (en) * 2004-05-28 2007-05-01 Sanyo Electric Co Circuit device
US20060030069A1 (en) * 2004-08-04 2006-02-09 Chien-Wei Chang Packaging method for manufacturing substrates
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
KR100651124B1 (ko) * 2004-11-08 2006-12-06 삼성전자주식회사 Ｗｂｇａ형 반도체 패키지 및 그 제조방법
FI20041525A (fi) 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
DE102004059389B4 (de) * 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
TWI283050B (en) * 2005-02-04 2007-06-21 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP4581759B2 (ja) * 2005-03-14 2010-11-17 セイコーエプソン株式会社 発光装置、画像形成装置および電子機器
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
WO2006103918A1 (ja) * 2005-03-28 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI297941B (en) * 2005-10-13 2008-06-11 Phoenix Prec Technology Corp Semiconductor device with electroless plating metal connecting layer and method for fabricating the same
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
JP2007173468A (ja) * 2005-12-21 2007-07-05 Shinko Electric Ind Co Ltd 炭酸ガスレーザによるザグリ加工方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
KR100736635B1 (ko) 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
TWI310968B (en) * 2006-02-09 2009-06-11 Phoenix Prec Technology Corp Electrically connecting structure of circuit board with semiconductor chip embedded therein
US8012566B2 (en) * 2006-07-12 2011-09-06 Hewlett-Packard Development Company, L.P. Microneedles formed by electroplating and selectively releasing temperature sensitive layers
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板
TWI326484B (en) * 2006-09-21 2010-06-21 Advanced Chip Eng Tech Inc Chip package and chip package array
JP5042591B2 (ja) 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
TWI335643B (en) * 2006-11-21 2011-01-01 Unimicron Technology Crop Circuit board structure having embedded semiconductor chip and fabrication method thereof
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
KR101281972B1 (ko) * 2006-12-07 2013-07-03 삼성전자주식회사 적층형 인쇄회로 기판
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
AT11664U1 (de) * 2007-02-16 2011-02-15 Austria Tech & System Tech Verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür
JP2008218552A (ja) * 2007-03-01 2008-09-18 Nec Corp 電子部品の実装基板および実装方法
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法
JP5263918B2 (ja) * 2007-07-24 2013-08-14 日本電気株式会社 半導体装置及びその製造方法
KR101409648B1 (ko) * 2007-08-31 2014-06-19 삼성전자주식회사 집적회로 패키지 및 그 제조방법
KR101424137B1 (ko) * 2007-09-07 2014-08-04 삼성전자주식회사 리세스부를 갖는 수지기판을 구비하는 반도체 패키지 및그의 제조방법
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
TW200930173A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Package substrate having embedded semiconductor element and fabrication method thereof
KR100895820B1 (ko) * 2008-01-02 2009-05-06 주식회사 하이닉스반도체 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지
EP2083443A1 (en) * 2008-01-28 2009-07-29 Phoenix Precision Technology Corporation Carrier board structure with embedded semiconductor chip and fabrication method thereof
US8581403B2 (en) * 2008-01-30 2013-11-12 Nec Corporation Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
WO2009111714A1 (en) * 2008-03-07 2009-09-11 Freedom Scientific, Inc. System and method for the on screen synchronization of selection in virtual document
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009231818A (ja) * 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
KR100932938B1 (ko) * 2008-04-24 2009-12-21 삼성모바일디스플레이주식회사 기판 제조방법 및 상기 기판을 구비하는 유기 발광디스플레이 장치
FI123205B (fi) * 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
EP2286446A1 (en) * 2008-06-02 2011-02-23 Nxp B.V. Electronic device and method of manufacturing an electronic device
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
TWI363411B (en) * 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
US20100025848A1 (en) * 2008-08-04 2010-02-04 Infineon Technologies Ag Method of fabricating a semiconductor device and semiconductor device
KR101109287B1 (ko) * 2008-08-18 2012-01-31 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
CN102132639A (zh) * 2008-11-06 2011-07-20 揖斐电株式会社 电子部件内置线路板及其制造方法
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8082537B1 (en) * 2009-01-28 2011-12-20 Xilinx, Inc. Method and apparatus for implementing spatially programmable through die vias in an integrated circuit
US7989959B1 (en) 2009-01-29 2011-08-02 Xilinx, Inc. Method of forming stacked-die integrated circuit
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US7901984B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US7898068B2 (en) * 2009-02-20 2011-03-01 National Semiconductor Corporation Integrated circuit micro-module
US7842544B2 (en) * 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US8187920B2 (en) * 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
US7901981B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US7843056B2 (en) * 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US7902661B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US8987868B1 (en) 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
FI20095557A0 (fi) * 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
KR101038482B1 (ko) * 2009-07-08 2011-06-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
JP5801300B2 (ja) 2009-07-15 2015-10-28 シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． 背面放熱を伴う絶縁体上半導体
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
US8912646B2 (en) 2009-07-15 2014-12-16 Silanna Semiconductor U.S.A., Inc. Integrated circuit assembly and method of making
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
US20110048777A1 (en) * 2009-08-25 2011-03-03 Chien-Wei Chang Component-Embedded Printed Circuit Board
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
KR101113501B1 (ko) * 2009-11-12 2012-02-29 삼성전기주식회사 반도체 패키지의 제조 방법
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP5544872B2 (ja) * 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8513062B2 (en) * 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
JP5115573B2 (ja) * 2010-03-03 2013-01-09 オムロン株式会社 接続用パッドの製造方法
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN102208383B (zh) * 2010-03-31 2013-08-28 南亚电路板股份有限公司 电路板的形成方法
US9015023B2 (en) 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
JP2011253911A (ja) * 2010-06-01 2011-12-15 Shinko Electric Ind Co Ltd 配線基板
KR20110139462A (ko) * 2010-06-23 2011-12-29 삼성전기주식회사 절연수지 조성물 및 이를 이용하여 제조된 인쇄회로기판
US9485546B2 (en) 2010-06-29 2016-11-01 Qualcomm Incorporated Signaling video samples for trick mode video representations
TWI421956B (zh) * 2010-07-13 2014-01-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
CN102348324B (zh) * 2010-07-23 2016-02-10 伊姆贝拉电子有限公司 布线图案之间具有馈通导体的电子模块
KR101138542B1 (ko) * 2010-08-09 2012-04-25 삼성전기주식회사 다층 인쇄회로기판의 제조방법
US8421212B2 (en) 2010-09-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with active surface heat removal and method of manufacture thereof
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8546922B2 (en) 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board
US20120126399A1 (en) 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8343808B2 (en) 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8841171B2 (en) 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US8927339B2 (en) 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
JP2012129452A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置、半導体パッケージおよび半導体装置の製造方法
TWI426584B (zh) 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN102013218B (zh) * 2010-12-29 2013-07-10 利亚德光电股份有限公司 Led显示板及led显示器
CN102024389B (zh) * 2010-12-29 2014-08-27 利亚德光电股份有限公司 Led显示板及led显示器
US20120175763A1 (en) * 2011-01-06 2012-07-12 International Business Machines Corporation Integrated circuit packaging including auxiliary circuitry
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2014528172A (ja) * 2011-09-21 2014-10-23 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドＣｏｎｖｅｒｓａｎｔ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｍａｎａｇｅｍｅｎｔ Ｉｎｃ． プリント回路基板に嵌め込まれたチップを接続するための方法および装置
US8963313B2 (en) * 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101443959B1 (ko) * 2012-01-05 2014-09-29 완-링 유 반도체 패키지 구조 및 그 제작방법
EP2615638A3 (en) * 2012-01-16 2013-09-25 Yu, Wan-Ling Semiconductor Package Structure and Method for Manufacturing The Same
DE102012001346A1 (de) * 2012-01-24 2013-07-25 Giesecke & Devrient Gmbh Verfahren zum Herstellen eines Datenträgers
US8772058B2 (en) * 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
US20130229777A1 (en) * 2012-03-01 2013-09-05 Infineon Technologies Ag Chip arrangements and methods for forming a chip arrangement
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8810020B2 (en) * 2012-06-22 2014-08-19 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
TWI574355B (zh) * 2012-08-13 2017-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US8901435B2 (en) 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
US9087847B2 (en) 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
JP5236826B1 (ja) * 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
DE102012107876A1 (de) * 2012-08-27 2014-02-27 Epcos Ag Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US8664656B1 (en) * 2012-10-04 2014-03-04 Apple Inc. Devices and methods for embedding semiconductors in printed circuit boards
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
CN104584207A (zh) 2012-12-21 2015-04-29 松下知识产权经营株式会社 电子部件封装以及其制造方法
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
CN104584208B (zh) * 2012-12-21 2018-01-30 松下知识产权经营株式会社 电子部件封装以及其制造方法
US9825209B2 (en) * 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
CN104584210B (zh) 2012-12-21 2017-09-26 松下知识产权经营株式会社 电子部件封装件及其制造方法
JP5708903B2 (ja) * 2013-02-14 2015-04-30 株式会社村田製作所 回路基板およびその製造方法
JP2014167053A (ja) * 2013-02-28 2014-09-11 3M Innovative Properties Co 高熱伝導性プリプレグ、プリプレグを用いた配線板および多層配線板、ならびに多層配線板を用いた半導体装置
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US9763370B2 (en) 2013-03-15 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Apparatus for assembly of microelectronic devices
WO2014162561A1 (ja) * 2013-04-04 2014-10-09 三菱電機株式会社 エンジン自動停止再始動装置、及びエンジン自動停止再始動方法
US9000490B2 (en) 2013-04-19 2015-04-07 Xilinx, Inc. Semiconductor package having IC dice and voltage tuners
JP6103054B2 (ja) * 2013-06-18 2017-03-29 株式会社村田製作所 樹脂多層基板の製造方法
JP2015026774A (ja) * 2013-07-29 2015-02-05 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN105393351A (zh) * 2013-08-21 2016-03-09 英特尔公司 用于无凸起内建层(bbul)的无凸起管芯封装接口
CN104427747B (zh) * 2013-08-30 2017-10-10 深南电路有限公司 一种内层埋铜的电路板及其加工方法
US20150380369A1 (en) * 2013-09-30 2015-12-31 Nantong Fujitsu Microelectronics Co., Ltd Wafer packaging structure and packaging method
NL2011575C2 (en) * 2013-10-08 2015-04-09 Besi Netherlands B V Method for positioning a carrier with electronic components and electronic component produced with such method.
US9318411B2 (en) 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
TWI503902B (zh) * 2013-11-29 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US10056294B2 (en) * 2013-12-02 2018-08-21 Maxim Integrated Products, Inc. Techniques for adhesive control between a substrate and a die
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9583420B2 (en) * 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
CN104851812B (zh) 2014-02-19 2017-10-20 钰桥半导体股份有限公司 半导体元件及其制作方法
US9343434B2 (en) 2014-02-27 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Laser marking in packages
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) * 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9589900B2 (en) 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
CN104902676A (zh) * 2014-03-06 2015-09-09 常熟东南相互电子有限公司 印刷电路板及其制法
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9305874B2 (en) 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
KR102250997B1 (ko) 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
JP2015222753A (ja) * 2014-05-22 2015-12-10 イビデン株式会社 プリント配線板及びその製造方法
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US9673096B2 (en) * 2014-11-14 2017-06-06 Infineon Technologies Ag Method for processing a semiconductor substrate and a method for processing a semiconductor wafer
US9420695B2 (en) 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US9426891B2 (en) 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
JP6247629B2 (ja) * 2014-12-11 2017-12-13 Ckd株式会社 コイル用シートの製造方法、及びコイルの製造方法
JP6352791B2 (ja) 2014-12-11 2018-07-04 Ckd株式会社 コイル用シート、コイル、及びコイルの製造方法
CN105762138B (zh) * 2014-12-15 2019-01-25 财团法人工业技术研究院 整合式毫米波芯片封装结构
US9941226B2 (en) * 2014-12-15 2018-04-10 Industrial Technology Research Institute Integrated millimeter-wave chip package
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US10217710B2 (en) 2014-12-15 2019-02-26 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
TWI649848B (zh) * 2014-12-26 2019-02-01 聯華電子股份有限公司 具有凸塊下層金屬的半導體結構及其製作方法
US10062663B2 (en) 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
US10177130B2 (en) 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN106206905B (zh) * 2015-04-29 2019-01-15 光宝光电(常州)有限公司 发光二极管封装结构
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US10049970B2 (en) * 2015-06-17 2018-08-14 Samsung Electronics Co., Ltd. Methods of manufacturing printed circuit board and semiconductor package
TWI602482B (zh) * 2015-06-30 2017-10-11 To solder paste embedded electronic components within the circuit board manufacturing method
KR101666757B1 (ko) 2015-07-13 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US10096573B2 (en) * 2015-07-28 2018-10-09 Bridge Semiconductor Corporation Face-to-face semiconductor assembly having semiconductor device in dielectric recess
US9570387B1 (en) * 2015-08-19 2017-02-14 Nxp Usa, Inc. Three-dimensional integrated circuit systems in a package and methods therefor
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US10182499B2 (en) * 2015-11-09 2019-01-15 The University Of Memphis Research Foundation Multilayer additive printed circuit
US9570372B1 (en) 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
JP2017183635A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
US11272619B2 (en) * 2016-09-02 2022-03-08 Intel Corporation Apparatus with embedded fine line space in a cavity, and a method for forming the same
CN107809852A (zh) * 2016-09-08 2018-03-16 鹏鼎控股(深圳)股份有限公司 无导线表面电镀方法及由该方法制得的电路板
WO2018063383A1 (en) 2016-09-30 2018-04-05 Intel Corporation Active package substrate having anisotropic conductive layer
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
JP6384647B1 (ja) * 2017-02-23 2018-09-05 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
WO2018182595A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Embedded die microelectronic device with molded component
JP6741264B2 (ja) 2017-03-31 2020-08-19 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
US10257925B2 (en) * 2017-04-10 2019-04-09 Tactotek Oy Method for manufacturing an electronic assembly
DE102018108924A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Package und Verfahren
US10872864B2 (en) * 2017-06-30 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR102459308B1 (ko) 2017-07-31 2022-10-31 삼성전자주식회사 반도체 패키지의 제조 방법
KR102440119B1 (ko) * 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP7085328B2 (ja) 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
CN107749395B (zh) * 2017-10-30 2020-06-26 武汉新芯集成电路制造有限公司 一种晶圆打标的方法
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
JP7056226B2 (ja) * 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN110557887B (zh) * 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
US10340249B1 (en) * 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102542573B1 (ko) * 2018-09-13 2023-06-13 삼성전자주식회사 재배선 기판, 이의 제조 방법, 및 이를 포함하는 반도체 패키지
TWI682480B (zh) * 2018-09-19 2020-01-11 易華電子股份有限公司 印刷電路板佈線系統
KR102160035B1 (ko) * 2018-11-06 2020-09-25 삼성전자주식회사 반도체 패키지
KR102443028B1 (ko) * 2018-11-06 2022-09-14 삼성전자주식회사 반도체 패키지
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN111524873B (zh) 2019-02-01 2022-05-13 台达电子企业管理（上海）有限公司 嵌入式封装模块及其封装方法
US11395412B2 (en) * 2019-04-08 2022-07-19 Nano Dimension Technologies, Ltd. Systems and methods of fabricating SMT mounting sockets
EP3739618A1 (en) * 2019-05-15 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with surface-contactable component embedded in laminated stack
CN114402703A (zh) * 2019-09-25 2022-04-26 京瓷株式会社 印刷布线板以及印刷布线板的制造方法
TWI715214B (zh) * 2019-09-26 2021-01-01 日商京瓷股份有限公司 印刷配線板及印刷配線板之製造方法
CN111564414B (zh) * 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
KR20210076583A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
TWI744805B (zh) * 2020-02-24 2021-11-01 頎邦科技股份有限公司 電路板
JP2022002249A (ja) * 2020-06-19 2022-01-06 キオクシア株式会社 半導体装置およびその製造方法
US11342248B2 (en) * 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices
TWI731776B (zh) * 2020-08-26 2021-06-21 友達光電股份有限公司 電子裝置
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法
TWI834204B (zh) * 2022-06-28 2024-03-01 山太士股份有限公司 加工方法

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495324A (en) * 1967-11-13 1970-02-17 Sperry Rand Corp Ohmic contact for planar devices
US3775844A (en) 1970-06-25 1973-12-04 Bunker Ramo Method of fabricating a multiwafer electrical circuit structure
US4372996A (en) * 1972-05-09 1983-02-08 Massachusetts Institute Of Technology Method for metallizing aluminum pads of an integrated circuit chip
JPS49131863U (ko) 1973-03-10 1974-11-13
US3909590A (en) * 1975-01-10 1975-09-30 Howmedica Furnace assembly for firing dental products
US4356223A (en) * 1980-02-28 1982-10-26 Nippon Electric Co., Ltd. Semiconductor device having a registration mark for use in an exposure technique for micro-fine working
US4751146A (en) 1985-07-09 1988-06-14 Showa Denko Kabushiki Kaisha Printed circuit boards
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JPH0258345A (ja) 1988-08-24 1990-02-27 Hitachi Ltd 半導体装置
BE1002529A6 (nl) 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
JPH02312296A (ja) 1989-05-26 1990-12-27 Japan Radio Co Ltd 高密度実装モジュールの製造方法
JPH0324786A (ja) 1989-06-22 1991-02-01 Sharp Corp ホトエッチングされる回路基板の位置決め構造
JPH0338084A (ja) 1989-07-04 1991-02-19 Sharp Corp 回路基板の接続方法
JPH0350734A (ja) 1989-07-18 1991-03-05 Seiko Epson Corp 集積回路の製造方法
JPH03101234A (ja) 1989-08-14 1991-04-26 Nec Corp 半導体装置の製造方法
JPH0377327A (ja) 1989-08-19 1991-04-02 Fujitsu Ltd バンプ電極形半導体装置およびその製造方法
US5021016A (en) * 1990-03-05 1991-06-04 Currey Lesley B Outboard motor support
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
JP3091214B2 (ja) 1990-05-11 2000-09-25 株式会社日立製作所 マルチチップ・モジュールの製造方法
JP2785444B2 (ja) 1990-05-16 1998-08-13 松下電器産業株式会社 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JPH04233867A (ja) 1990-06-27 1992-08-21 Xerox Corp サブミクロンの揺動補正を有する光学的走査システム
US5357403A (en) * 1990-06-29 1994-10-18 General Electric Company Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5161093A (en) 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
DE4028776C2 (de) 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
JPH0465832A (ja) 1990-07-06 1992-03-02 Fujitsu Ltd 半導体装置の製造方法
JPH04233258A (ja) 1990-07-23 1992-08-21 Internatl Business Mach Corp <Ibm> 超小型電子回路パッケージ
JPH04154197A (ja) 1990-10-18 1992-05-27 Nippon Chemicon Corp 部品内蔵多層基板
US5386623A (en) * 1990-11-15 1995-02-07 Hitachi, Ltd. Process for manufacturing a multi-chip module
US5126016A (en) * 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
US5256875A (en) * 1992-05-14 1993-10-26 Teledyne Mec Method for generating filtered noise signal and broadband signal having reduced dynamic range for use in mass spectrometry
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5111278A (en) 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5130889A (en) 1991-06-28 1992-07-14 Digital Equipment Corporation Integrated circuit protection by liquid encapsulation
JPH0546069A (ja) 1991-08-08 1993-02-26 Yamaha Corp ピアノ運指表示装置
JPH0548000A (ja) 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
JP3081326B2 (ja) 1991-12-04 2000-08-28 株式会社日立製作所 半導体モジュール装置
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5455459A (en) 1992-03-27 1995-10-03 Martin Marietta Corporation Reconstructable interconnect structure for electronic circuits
JPH0821782B2 (ja) 1992-03-30 1996-03-04 日本碍子株式会社 多層回路基板の形成方法
US5304511A (en) 1992-09-29 1994-04-19 Mitsubishi Denki Kabushiki Kaisha Production method of T-shaped gate electrode in semiconductor device
US5309322A (en) 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
US5376584A (en) 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH06268098A (ja) 1993-03-17 1994-09-22 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US5422514A (en) 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JP3110922B2 (ja) 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
DE69330603T2 (de) * 1993-09-30 2002-07-04 Cons Ric Microelettronica Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen
US5410184A (en) 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
JPH07193184A (ja) 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5503286A (en) 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JPH0878572A (ja) 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JP3424344B2 (ja) 1994-09-01 2003-07-07 ヤマハ株式会社 半導体装置
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5539156A (en) * 1994-11-16 1996-07-23 International Business Machines Corporation Non-annular lands
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US5972736A (en) 1994-12-21 1999-10-26 Sun Microsystems, Inc. Integrated circuit package and method
US5563449A (en) 1995-01-19 1996-10-08 Cornell Research Foundation, Inc. Interconnect structures using group VIII metals
JP2625398B2 (ja) 1995-03-17 1997-07-02 日本電気株式会社 マルチチップ冷却装置
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
US5745984A (en) 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
DE69626747T2 (de) 1995-11-16 2003-09-04 Matsushita Electric Ind Co Ltd Gedruckte Leiterplatte und ihre Anordnung
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
US5862583A (en) * 1995-12-28 1999-01-26 Lucent Technologies Inc. Panel positioning method and apparatus
US5838361A (en) * 1996-01-11 1998-11-17 Micron Technology, Inc. Laser marking techniques
US5700716A (en) * 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
JPH09266268A (ja) 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
JPH09278494A (ja) 1996-04-15 1997-10-28 Corning Japan Kk ガラス基板へのマーキング方法
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5710063A (en) * 1996-06-06 1998-01-20 Sun Microsystems, Inc. Method for improving the alignment of holes with other elements on a printed circuit board
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
EP0827159B1 (en) 1996-08-29 2003-05-21 Mitsubishi Denki Kabushiki Kaisha Epoxy resin composition and semiconductor device encapsulated therewith
JPH1098081A (ja) 1996-09-24 1998-04-14 Hitachi Cable Ltd 半導体チップ実装用のテープキャリア及びその製造方法
US7462801B1 (en) * 1996-11-20 2008-12-09 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
JP3573894B2 (ja) * 1997-01-06 2004-10-06 ローム株式会社 半導体装置及びその製造方法
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
US6399230B1 (en) * 1997-03-06 2002-06-04 Sarnoff Corporation Multilayer ceramic circuit boards with embedded resistors
JPH10256429A (ja) 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
JPH10256737A (ja) 1997-03-10 1998-09-25 Ibiden Co Ltd プリント配線基板の製造方法およびプリント配線基板
US5969424A (en) * 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
JP3754171B2 (ja) 1997-04-08 2006-03-08 富士通株式会社 回路基板及びその製造方法
EP1035758B1 (en) 1997-04-15 2003-03-19 Ibiden Co, Ltd. Adhesive for electroless plating, raw material composition for preparing adhesive for electroless plating and printed wiring board
JP3081168B2 (ja) 1997-04-30 2000-08-28 イビデン株式会社 電子部品搭載用基板
US5887343A (en) * 1997-05-16 1999-03-30 Harris Corporation Direct chip attachment method
JPH10321634A (ja) 1997-05-22 1998-12-04 Citizen Watch Co Ltd 突起電極の製造方法
KR19990002341A (ko) 1997-06-19 1999-01-15 윤종용 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
JPH1114574A (ja) * 1997-06-20 1999-01-22 Toshiba Corp はんだ付け検査方法及びはんだ付け検査装置
JP3324973B2 (ja) 1997-07-28 2002-09-17 イビデン株式会社 レジストパターン形成のための位置決めマーク及び多層プリント配線板の製造方法
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
AT2341U1 (de) 1997-08-22 1998-08-25 Green One Tec Kanduth Produkti Profilrahmen für ein gehäuse eines sonnenkollektors
US6005197A (en) 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US6271046B1 (en) * 1997-10-06 2001-08-07 Enterix, Inc. Apparatus and method for analyte detection
JPH11111738A (ja) 1997-10-07 1999-04-23 Oki Electric Ind Co Ltd Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法
FI103197B (fi) * 1997-10-08 1999-05-14 Sunds Defibrator Panelhandling Laitteisto levyjen pinoamiseksi
JP3378185B2 (ja) 1997-11-28 2003-02-17 イビデン株式会社 パッケージ基板
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JPH11126978A (ja) 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
US6025995A (en) 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
JPH11145174A (ja) 1997-11-10 1999-05-28 Sony Corp 半導体装置およびその製造方法
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JPH11163047A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 半導体装置の製造方法及びその装置
JPH11176977A (ja) 1997-12-08 1999-07-02 Mitsubishi Gas Chem Co Inc 金属芯入りキャビティ型プリント配線板
DE69835962T2 (de) * 1997-12-11 2007-01-04 Ibiden Co., Ltd., Ogaki Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
US6087203A (en) 1997-12-19 2000-07-11 Texas Instruments Incorporated Method for adhering and sealing a silicon chip in an integrated circuit package
JP3969875B2 (ja) 1997-12-29 2007-09-05 イビデン株式会社 多層プリント配線板
US6162652A (en) * 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
JP2958520B2 (ja) 1998-01-07 1999-10-06 カシオ計算機株式会社 半導体装置の接合方法
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JPH11274734A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子回路装置およびその製造方法
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US5943597A (en) 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
SE513875C2 (sv) * 1998-06-15 2000-11-20 Ericsson Telefon Ab L M Elektrisk komponent samt ett flerlagrigt kretskort
JP2000021916A (ja) 1998-07-02 2000-01-21 Citizen Watch Co Ltd 半導体装置とその製造方法
US6153829A (en) 1998-09-15 2000-11-28 Intel Corporation Split cavity wall plating for an integrated circuit package
JP2000151079A (ja) 1998-11-09 2000-05-30 Dainippon Printing Co Ltd 微細配線及びビアホールの形成方法
JP2000150705A (ja) 1998-11-10 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
JP2000150518A (ja) 1998-11-17 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6294494B1 (en) * 1998-12-18 2001-09-25 Phillips Petroleum Company Olefin polymerization processes and products thereof
US6756295B2 (en) * 1998-12-21 2004-06-29 Megic Corporation Chip structure and process for forming the same
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6327158B1 (en) 1999-01-15 2001-12-04 National Semiconductor Corporation Metal pads for electrical probe testing on wafer with bump interconnects
US6433360B1 (en) 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
TW444288B (en) 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
JP2000228423A (ja) 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6232212B1 (en) 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
JP2000243754A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP3522571B2 (ja) 1999-03-05 2004-04-26 日本特殊陶業株式会社 配線基板
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
JP4078033B2 (ja) 1999-03-26 2008-04-23 株式会社ルネサステクノロジ 半導体モジュールの実装方法
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
EP1098368B1 (en) 1999-04-16 2011-12-21 Panasonic Corporation Module component and method of manufacturing the same
JP2000323645A (ja) 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6337228B1 (en) 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
JP3756041B2 (ja) 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
US6330259B1 (en) 1999-06-24 2001-12-11 Jonathan S. Dahm Monolithic radial diode-pumped laser with integral micro channel cooling
US6235453B1 (en) * 1999-07-07 2001-05-22 Advanced Micro Devices, Inc. Low-k photoresist removal process
DE60023727D1 (de) 1999-08-23 2005-12-08 Gore Enterprise Holdings Inc Filter zur entfernung von verunreinigungen aus einem gehäuse
US20020000239A1 (en) 1999-09-27 2002-01-03 Krishna G. Sachdev Removal of cured silicone adhesive for reworking electronic components
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
US6909054B2 (en) 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6281046B1 (en) 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
US6606792B1 (en) * 2000-05-25 2003-08-19 Oak-Mitsui, Inc. Process to manufacturing tight tolerance embedded elements for printed circuit boards
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6657707B1 (en) 2000-06-28 2003-12-02 Advanced Micro Devices, Inc. Metallurgical inspection and/or analysis of flip-chip pads and interfaces
KR100797422B1 (ko) 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
JP2002260902A (ja) 2001-03-05 2002-09-13 Matsushita Electric Ind Co Ltd チップ形ｐｔｃサーミスタ
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
KR100389314B1 (ko) * 2001-07-18 2003-06-25 엘지전자 주식회사 도금인입선 없는 인쇄회로기판의 제조방법
US6974659B2 (en) * 2002-01-16 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a solder ball using a thermally stable resinous protective layer
US6782897B2 (en) * 2002-05-23 2004-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of protecting a passivation layer during solder bump formation
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP2004281491A (ja) 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
CN1291069C (zh) 2003-05-31 2006-12-20 香港科技大学 微细间距倒装焊凸点电镀制备方法
EP1900747A1 (en) 2005-05-23 2008-03-19 Credia Japan Co., Ltd. Compound having photosensitization activity, photoelectrode, and photosensitization-type solar cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180090666A (ko) * 2017-02-03 2018-08-13 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
US20120000068A1 (en) 2012-01-05
MY128015A (en) 2007-01-31
US7435910B2 (en) 2008-10-14
US20090070996A1 (en) 2009-03-19
US8453323B2 (en) 2013-06-04
WO2001063991A1 (fr) 2001-08-30
US8186045B2 (en) 2012-05-29
US7884286B2 (en) 2011-02-08
US8438727B2 (en) 2013-05-14
US6909054B2 (en) 2005-06-21
EP1990832A2 (en) 2008-11-12
US20080201944A1 (en) 2008-08-28
US8079142B2 (en) 2011-12-20
US8046914B2 (en) 2011-11-01
EP1259103A4 (en) 2004-07-28
EP1990833A2 (en) 2008-11-12
CN100336426C (zh) 2007-09-05
CN1406455A (zh) 2003-03-26
KR100890534B1 (ko) 2009-03-27
US7842887B2 (en) 2010-11-30
EP1990832A3 (en) 2010-09-29
US20080151517A1 (en) 2008-06-26
EP1259103A1 (en) 2002-11-20
US20080151520A1 (en) 2008-06-26
KR20030007438A (ko) 2003-01-23
DE60128656T2 (de) 2007-10-04
US20100031503A1 (en) 2010-02-11
US20030015342A1 (en) 2003-01-23
EP1990831A3 (en) 2010-09-29
US20100018049A1 (en) 2010-01-28
US7888606B2 (en) 2011-02-15
EP1818975A2 (en) 2007-08-15
US20040168825A1 (en) 2004-09-02
EP1259103B1 (en) 2007-05-30
EP1814154A1 (en) 2007-08-01
EP1818975A3 (en) 2010-09-29
US7888605B2 (en) 2011-02-15
EP1990831A2 (en) 2008-11-12
US20080151519A1 (en) 2008-06-26
TW582192B (en) 2004-04-01
EP1990833A3 (en) 2010-09-29
US20070227765A1 (en) 2007-10-04
DE60128656D1 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100890534B1 (ko) 다층프린트배선판 및 다층프린트배선판의 제조방법
KR101093471B1 (ko) 반도체소자,반도체소자의 제조방법,다층프린트배선판 및 다층프린트배선판의 제조방법
KR20010082311A (ko) 다층 회로기판 및 반도체 장치
WO2004100260A1 (ja) 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
JP2001339165A (ja) 多層プリント配線板およびパッケージ基板
JP2002246757A (ja) 多層プリント配線板の製造方法
JP4108285B2 (ja) 多層プリント配線板の製造方法
JP2002246756A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4771608B2 (ja) プリント配線板
JP4931283B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4601158B2 (ja) 多層プリント配線板およびその製造方法
JP4475836B2 (ja) 半導体素子の製造方法
JP4957638B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP2001332863A (ja) 多層プリント配線板の製造方法
JP4854847B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4618919B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4549366B2 (ja) 多層プリント配線板
JP4049554B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4722961B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2002246506A (ja) 多層プリント配線板
JP4785268B2 (ja) 半導体素子を内蔵した多層プリント配線板
JP4651643B2 (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090302

Effective date: 20100527