JP3754171B2 - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP3754171B2 JP3754171B2 JP8968397A JP8968397A JP3754171B2 JP 3754171 B2 JP3754171 B2 JP 3754171B2 JP 8968397 A JP8968397 A JP 8968397A JP 8968397 A JP8968397 A JP 8968397A JP 3754171 B2 JP3754171 B2 JP 3754171B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring
- substrate
- wirings
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板及びその製造方法に関し、より詳しくは、回路部品を搭載し、該回路部品を多層配線により相互に接続する回路基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器を小型化、高速化するには、半導体集積回路装置の集積度の向上とともに、実装基板の高密度化が要望されている。
このため、回路基板内の配線が微細化されるとともに、単層プリント基板から、層状に複数の配線が形成された多層プリント基板が用いられるようになっている。現在では数十層の多層配線が内蔵されたプリント基板が実用化されている。そして、異なる層の配線同士はプリント基板を貫通するスルーホールを通して接続される。殆どの電子部品はこのようなプリント基板上に実装されている。
【０００３】
上記プリント基板は、以下のようにして作成される。
即ち、図７（ａ）に示すように、配線２ａ〜２ｄや電極２ｅ，２ｆを形成した複数のエポキシ樹脂板１ａ〜１ｅを半硬化状態のエポキシ樹脂シート３ａ〜３ｄを介して重ねる。
続いて、図７（ｂ）に示すように、ホットプレスして一体化し、基板１０１を作成する。その後、層間の配線２ａ〜２ｄを接続する箇所に基板１０１を貫くスルーホール４ａ〜４ｄを形成する。
【０００４】
次いで、図７（ｃ）に示すように、スルーホール４ａ〜４ｄの内壁面に銅膜５ａ〜５ｄを形成して所望の層間の配線２ａ〜２ｄの接続を行う。
しかし、このようなプリント基板１０１の場合、１つのスルーホール４ａで１組の配線３ｂ，３ｄの接続しか行えないこと、全ての層でスルーホール４ａ〜４ｄを避けて配線する必要があることなどの理由で、高密度化には限界がある。一方で、半導体集積回路装置の多端子化、狭ピッチ化に伴い、上記のような形態のプリント基板では対応困難な高密度配線に対する要望が増しつつある。
【０００５】
より一層の高密度化を実現するためには、インナビアホール（層間接続孔）による層間の配線接続が必要である。そのようなものとして、図８に示すように、多端子、狭ピッチのＬＳＩチップを複数搭載するマルチチップモジュール（ＭＣＭ）用に、薄膜多層法やビルトアップ法によって層状に複数の配線１２ａ〜１２ｄを高密度に形成し、層間絶縁膜１３ａ〜１３ｃに形成されたインナビアホール１４ａ〜１４ｃにより異なる層の配線１２ａ〜１２ｄを接続した多層回路基板（ＭＣＭ基板）１０２が開発されている。
【０００６】
このような多層回路基板１０２は、下地基板の材料によって以下のような種類に分類されている。即ち、セラミック基板を用いたＭＣＭ−Ｄ、Ｓｉ基板を用いたＭＣＭ−Ｃ、樹脂基板を用いたＭＣＭ−Ｌ等である（回路実装学会誌vol.11 No.5 1996, pp.311-315を参照）。
上記多層配線を内蔵するプリント基板（マザーボード）１０１に、多端子、狭ピッチのＬＳＩチップ、例えば、ボールグリッドアレイ（ＢＧＡ）タイプのチップサイズパッケージ（ＣＳＰ）やエリアバンプを有するベアチップを実装する場合、図９に示すように、一度多層回路基板上にハンダ付けによりＬＳＩチップを実装してＭＣＭユニット１０３とした後、ＭＣＭユニット１０３をプリント基板１０１上にハンダ付けにより実装するという２段階実装方式が採用されている。この場合、ＭＣＭユニット１０３の基板１１には基板１１を貫通する基板間接続孔が形成され、この基板間接続孔を通してＭＣＭユニット１０３内の配線とプリント基板１０１内の配線とが接続されている。なお、図９において、符号１０４は挿入型部品であり、１０５はチップ抵抗又はチップコンデンサである。
【０００７】
【発明が解決しようとする課題】
しかし、回路基板全体をこのようなインナビアホール１４ａ〜１４ｃを有する多層回路基板１０２とするのは著しく高価となる。このため、高密度配線を有する半導体チップを一度ＭＣＭとしてまとめてから比較的密度の低い配線を有する部品とともに通常のガラスエポキシ基板に実装している。
【０００８】
このような方式は工程数が増えるという問題があり、さらに、ＭＣＭユニット１０３と他の部品（チップ抵抗やＱＦＰなど）とをプリント基板１０１に搭載する際、先にハンダ付けしたＭＣＭユニット１０３側のハンダ接合部が外れないように対処しなければならない。このため、ＭＣＭユニット１０３側のハンダが溶融しても、部品が外れないよう接着剤等で補強・固定するか、或いはＭＣＭユニット１０３側のハンダ付けにＰｂ−５ＳｎやＰｂ−１０Ｓｎといった高融点ハンダを使用する必要がある。前者の場合、工程が煩雑になるし、後者の場合は、基板材料や回路部品に対して高い耐熱性が要求されるため、材料コストが高くなるという問題がある。
【０００９】
更に、表面実装部品の割合が増加しつつあるとはいえ、現状ではＤＩＰ（Dual Inline Package ）等の挿入型部品も使用されており、半導体チップと挿入型部品とを同一基板に搭載する必要もある。しかし、インナビアホール１４ａ〜１４ｃを有する多層回路基板１０２はスルーホールを有しないので、挿入型部品を搭載することは困難である。
【００１０】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、通常の耐熱性を有する基板材料や回路部品を用いたときでも回路部品の搭載作業が簡単で、チップと挿入型部品とを同一基板に搭載することができ、かつ高密度化を図ることができる回路基板及びその製造方法を提供するものである。
【００１１】
【課題を解決するための手段】
上記課題は、第１の発明である、複数の配線が該配線間に絶縁板を挟んで積層され、上下の前記配線同士が全ての前記絶縁板を貫通する貫通孔を通して接続されている回路基板であって、前記回路基板の一部に、複数の配線が該配線間に層間絶縁膜を挟んで積層され、上下の前記配線同士が該下方の配線上に形成された層間絶縁膜のインナビアホールを通して接続されている多層配線部分が設けられ、該多層配線部分の表面を含む前記回路基板の部品搭載面がほぼ平坦になっていることを特徴とする回路基板によって解決され、
第２の発明である、前記多層配線部分は、前記回路基板の凹部又は切欠部に形成されていることを特徴とする第１の発明に記載の回路基板によって解決され、第３の発明である、前記多層配線部分と、該多層配線部分の下方の前記回路基板とを貫通する貫通孔を通して、前記多層配線部分内の配線と前記回路基板内の配線とが接続されていることを特徴とする第２の発明に記載の回路基板によって解決され、
第４の発明である、前記インナビアホールを有する多層配線部分内の配線と前記多層配線部分の下方の回路基板内の配線とは、前記多層配線部分の接続孔を通して接続されていることを特徴とする第２の発明に記載の回路基板によって解決され、
第５の発明である、絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつインナビアホールを通して前記層間絶縁膜の上下の配線を接続してなる部分基板を準備する工程と、複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、前記複数の絶縁板と前記部分基板を固着させる工程と、前記全ての絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程と、前記部分基板と該部分基板の下にある全ての前記絶縁板とを貫通する貫通孔を形成し、該貫通孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程とを有することを特徴とする回路基板の製造方法によって解決され、
第６の発明である、絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつ該配線のいずれかと繋がる接続孔を前記絶縁性基板に形成してなる部分基板を準備する工程と、複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、前記複数の絶縁板と前記部分基板を固着させるとともに、前記部分基板の絶縁性基板の接続孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程と、前記全ての絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程とを有することを特徴とする回路基板の製造方法によって解決され、
第７の発明である、前記部分基板の絶縁性基板の下面には、前記絶縁性基板の接続孔を通して前記絶縁性基板上の配線と接続する導電膜と、該導電膜上に開口部を有する接着用絶縁膜と、前記接着用絶縁膜の開口部内に埋め込まれた導電性接着剤又は低融点合金材料とが形成されていることを特徴とする第６の発明に記載の回路基板の製造方法によって解決される。
【００１２】
本発明においては、上下の配線同士が回路基板を貫通する貫通孔を通して接続されている回路基板の一部に、上下の配線同士が層間絶縁層のビアホールを通して接続されている多層配線部分を有する。即ち、回路基板には、インナビアホールによる配線接続領域と貫通孔による配線接続領域が混在している。
また、多層配線部分内の配線と多層配線部分以外の回路基板の配線とは、多層配線部分とその下の回路基板の両方を貫く貫通孔を通して接続されるか、或いは、多層配線部分の接続孔を通して接続される。
【００１３】
【課題を解決するための手段】
上記した課題は、第１の発明は、回路基板に係り、複数の配線が該配線間に絶縁板を挟んで積層され、上下の前記配線同士が全ての前記絶縁板を貫通する貫通孔を通して接続されている回路基板であって、前記回路基板の一部に、複数の配線が該配線間に層間絶縁膜を挟んで積層され、上下の前記配線同士が該下方の配線上に形成された層間絶縁膜のインナビアホールを通して接続されている多層配線部分が設けられ、該多層配線部分の表面を含む前記回路基板の部品搭載面がほぼ平坦になっており、前記多層配線部分の下方の回路基板内には前記多層配線部分内の配線と接続すべき配線が配置され、前記多層配線部分と、該多層配線部分の下方の前記回路基板とを貫通する貫通孔を通して、前記多層配線部分内の配線と前記回路基板内の配線とが接続されていることを特徴とし、
第２の発明は、回路基板に係り、複数の配線が該配線間に絶縁板を挟んで積層され、上下の前記配線同士が全ての前記絶縁板を貫通する貫通孔を通して接続されている回路基板であって、前記回路基板の一部に、複数の配線が該配線間に層間絶縁膜を挟んで積層され、上下の前記配線同士が該下方の配線上に形成された層間絶縁膜のインナビアホールを通して接続されている多層配線部分が設けられ、該多層配線部分の表面を含む前記回路基板の部品搭載面がほぼ平坦になっており、前記多層配線部分の下方の回路基板内には前記多層配線部分内の配線と接続すべき配線が配置され、前記インナビアホールを有する多層配線部分内の配線と前記回路基板内の配線とは、前記多層配線部分の接続孔を通して接続されていることを特徴とし、
第３の発明は、第１又は第２の発明の何れか一に記載の回路基板に係り、前記多層配線部分は、前記回路基板の凹部又は切欠部に形成されていることを特徴とし、
第４の発明は、回路基板の製造方法に係り、絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつインナビアホールを通して前記層間絶縁膜の上下の配線を接続してなる部分基板を準備する工程と、複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、前記複数の絶縁板と前記部分基板を固着させる工程と、前記全ての絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程と、前記部分基板と該部分基板の下にある全ての前記絶縁板を貫通する貫通孔を形成し、該貫通孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程とを有することを特徴とし、
第５の発明は、回路基板の製造方法に係り、絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつ該配線のいずれかと繋がる接続孔を形成してなる部分基板を準備する工程と、複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、前記複数の絶縁板と前記部分基板を固着させるとともに、前記接続孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程と、前記全ての前記絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程とを有することを特徴とし、
第６の発明は、第５の発明の回路基板の製造方法に係り、前記部分基板の絶縁性基板の下面には、前記絶縁性基板の接続孔を通して前記絶縁性基板上の配線と接続する導電膜と、該導電膜上に開口部を有する接着用絶縁膜と、前記接着用絶縁膜の開口部内に埋め込まれた導電性接着剤または低融点合金材料とが形成されていることを特徴としている。
【００１４】
従って、配線密度の高い領域と貫通孔を有する領域とが同一の回路基板に存在するため、例えば貫通孔による配線接続領域に挿入型部品やサイズの大きい回路部品を搭載し、インナビアによる配線接続領域にチップ等の引出し電極数の多い高密度配線の必要な部品を搭載することにより、半導体チップや挿入型部品及びその他の必要な部品を同一の回路基板に搭載することができる。
【００１５】
また、インナビアによる配線接続領域（部分基板）と貫通孔による配線接続領域（部分基板以外の回路基板）とが同一の回路基板に形成されているので、一度の加熱・溶着により必要な部品をすべて搭載することが出来る。従って、溶着するための加熱時期が、従来のＭＣＭ基板を搭載するときのように搭載部品によってずれることはない。このため、同じ温度で溶融する一つの溶着材料を用いることができるとともに、回路基板や回路部品のうちで、一部で特に耐熱性の高い基板材料や部品材料を用いる必要もない。
【００１６】
さらに、部分基板内の配線と、部分基板以外の回路基板内の配線とを接続するための導電性材料として低融点合金材料を用いたとき、低融点合金材料は予め部分基板の裏面の接着用絶縁性膜内に埋め込まれており、かつ部分基板と回路基板とはホットプレス等により密着させうるので、部品搭載時の加熱により低融点合金材料が溶融しても部分基板と回路基板の間に染みだすことはない。このため、導電性材料として通常と異なる高融点合金材料を用いる必要もない。
【００１７】
以上により、通常の基板材料を用いた回路基板に通常の部品材料を用いた回路部品を簡単な作業で搭載することができる。
また、回路部品の引出し電極数に応じた配線密度の領域を、搭載すべき回路部品の個数に応じた大きさとすることができる。このため、回路基板の高密度化を図ることができる。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
（１）第１の実施の形態
（薄膜多層基板（部分基板）の作成方法）
図１（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る薄膜多層基板の作成方法について示す断面図である。以下の（ａ）〜（ｅ）の工程を経て薄膜多層基板１１１が完成する。
【００１９】
（ａ）まず、図１（ａ）に示すように、縦横２インチで、厚さ０．９ｍｍの、シリカ粉末を充填したビスマレイミド−トリアジン樹脂（ＢＴレジン）基板（絶縁性基板）２１を用意する。
（ｂ）その上に、図１（ｂ）に示すように、無電解メッキ法で、厚さ１０μｍのＣｕ膜２２を形成する。
【００２０】
（ｃ）次いで、図１（ｃ）に示すように、Ｃｕ膜２２上にフォトレジスト膜２３を形成した後、露光し、その後現像して配線を形成すべき領域にフォトレジスト膜２３を残す。
次に、配線を形成すべき領域に残るフォトレジスト膜２３をマスクとしてＣｕ膜２２をエッチングし、除去して最小線幅６０μｍの配線２２ａを形成する。
【００２１】
（ｄ）次いで、図１（ｄ）に示すように、配線２２ａ上に膜厚３０μｍの感光性の多官能アクリル樹脂膜２４ａを形成する。続いて、インナビアを形成すべき領域以外を露光した後、現像液に浸けて現像し、未露光部分を溶出させてインナビア（インナビアホール）２５ａを形成する。
以上により、一層目の配線２２ａとこれを被覆するインナビア２５ａを有する層間絶縁膜２４ａが形成される。
【００２２】
（ｅ）引き続き、上記（ｂ）〜（ｄ）の工程を繰り返し、２層目以降の配線２２ｂ，２２ｃと各層の配線を被覆するインナビア２５ｂ，２５ｃを有する層間絶縁膜２４ｂ，２４ｃを形成する。
さらに、最上部に配線２２ｄのほか部品の搭載のためのパッドを形成する。
以上により、薄膜多層基板１１１が完成する。
【００２３】
（回路基板の作成方法）
図２（ａ）〜（ｃ）は、上記薄膜多層基板１１１を回路基板に入れ込んでなる回路基板の作成方法について示す断面図である。
まず、図２（ａ）に示すように、線幅０．２ｍｍで適当な長さの銅膜からなる配線３２ａや電極３２ｅを形成したガラスエポキシ板３１ａと、配線３２ｂを形成したガラスエポキシ板３１ｂを作成する。
【００２４】
さらに、上記と同じ様な配線３２ｃ，３２ｄや電極３２ｆを張りつけたガラスエポキシ板３１ｃ〜３１ｅであって、薄膜多層基板１１１を入れ込む部分に予め縦横２インチの開口部ＯＰ１〜ＯＰ３が形成されたものを３枚作成する。開口部ＯＰ１〜ＯＰ３は、例えばガラスエポキシ板の打ち抜きにより形成される。
上記のガラスエポキシ板３１ａ〜３１ｅの厚さは５枚とも凡そ０．３ｍｍである。
【００２５】
次いで、厚さ０．０５ｍｍのエポキシプリプレグフィルム３３ａ〜３３ｄを各ガラスエポキシ板３１ａ〜３１ｅの間に挟んで重ねる。このとき、開口部が形成されていない２枚のガラスエポキシ板３１ａ，３１ｂを重ね、その上に開口部を有する３枚のガラスエポキシ板３１ｃ〜３１ｅを重ねる。このとき、３枚のガラスエポキシ板３１ｃ〜３１ｅの開口部ＯＰ１〜ＯＰ３がすべて丁度一致するように重ねる。ガラスエポキシ板３１ｃと３１ｄ、及びガラスエポキシ板３１ｄと３１ｅに挟まれるエポキシプリプレグフィルム３３ｃ，３３ｄには、ガラスエポキシ板３１ｃ〜３１ｅの開口部と同じ位置に、同じ大きさの開口部が形成されている。その他のエポキシプリプレグフィルム３３ａ，３３ｂには開口部が形成されていない。従って、開口部ＯＰ１〜ＯＰ３の重なりによって形成される凹部の底部にはエポキシプリプレグフィルム３３ｂが敷かれており、薄膜多層基板１１１はそのエポキシプリプレグフィルム３３ｂの上に載る。
【００２６】
次いで、図２（ｂ）に示すように、開口部ＯＰ１〜ＯＰ３の重なりによって形成される凹部１１５内に上記の薄膜多層基板１１１を入れ込んだものを、温度１８０℃，圧力１０気圧の条件でホットプレスし、それらを相互に固着させる。なお、ガラスエポキシ板３１ａ〜３１ｅを５枚重ねた基板が回路基板１１２を構成する。
【００２７】
上記のように薄膜多層基板（部分基板）１１１を入れ込んだ回路基板１１２を形成した後、図２（ｃ）に示すように、回路基板１１２のガラスエポキシ板３１ａ〜３１ｅの積層部分であって配線の層間接続を行う部分、及び薄膜多層基板１１１内の配線と回路基板１１２内の配線との相互接続を行う部分をドリルで孔明けしてスルーホール（貫通孔）３４ａ〜３４ｄを形成する。
【００２８】
続いて、スルーホール３４ａ〜３４ｄ内を一般のプリント基板の作成のときと同様に活性化した後、無電解メッキを行ってスルーホール３４ａ〜３４ｄの内壁に銅膜３５ａ〜３５ｄを形成する。これにより、接続すべき異なる層の配線同士を接続させるとともに、薄膜多層基板１１１内の配線と回路基板１１２内の配線とを接続させる。
【００２９】
以上により、回路基板が完成する。
その後、図２（ｃ）に示すように、回路基板を加熱した状態で、薄膜多層基板１１１上にハンダ等を介してＬＳＩチップ１２２を載せ、薄膜多層基板１１１以外の回路基板１１２上に挿入型部品１２１や配線密度の比較的低い回路部品１２３をハンダ等を介して載せた後、冷却し、固着させて回路装置が完成する。
【００３０】
以上のように、本発明の第１の実施の形態に係る回路基板においては、多層配線のうち異なる層の配線同士がスルーホール３４ａ，３４ｄを通して接続された回路基板１１２内に、多層配線のうち異なる層の配線同士が層間絶縁膜２４ａ〜２４ｃのインナビア２５ａ〜２５ｃを通して接続された薄膜多層基板１１１が入れ込まれ、回路基板１１２内の配線と薄膜多層基板１１１内の配線とは、薄膜多層基板１１１及び回路基板１１２を貫くスルーホール３４ｂ，３４ｃを通して接続されている。
【００３１】
ところで、隣接するインナビア２５ａ〜２５ｃ間の間隔は隣接するスルーホール３４ａ〜３４ｄ間の間隔と比べて狭くしうる。しかも、インナビア２５ａ〜２５ｃは、接続すべき異なる層の配線の間に介在する層間絶縁膜２４ａ〜２４ｃのみに形成されるのに対して、スルーホール３４ａ〜３４ｄは接続すべき異なる層の配線の間のみでなく、回路基板１１２全体に形成される。
【００３２】
このため、薄膜多層基板１１１以外の回路基板１１２では配線密度をあまり高くできないが、スルーホール３４ａ〜３４ｄが部品搭載領域に露出するため挿入型部品を搭載することができる。一方、薄膜多層基板１１１では、インナビア２５ａ〜２５ｃが部品搭載領域に露出していないため挿入型部品を搭載することはできないが、配線密度を高くすることができる。
【００３３】
従って、配線密度の高い領域とスルーホール３４ａ〜３４ｄを有する領域とが同一の回路基板に存在するため、スルーホール３４ａ〜３４ｄを有する領域に挿入型部品やサイズの大きい回路部品を搭載し、配線密度の高い領域にチップ等の引出し電極数の多い部品を搭載することにより、半導体チップや挿入型部品及びその他の必要な部品を同一の回路基板に搭載することができる。
【００３４】
しかも、薄膜多層基板１１１が回路基板１１２と一体的に形成されているので、一度の加熱・溶着により必要な部品をすべて搭載することが出来る。従って、溶着するための加熱時期が、従来のＭＣＭ基板を搭載するときのように搭載部品によってずれることはない。このため、同じ温度で溶融する一つの溶着材料を用いることができるとともに、回路基板や回路部品のうちで、一部で特に耐熱性の高い基板材料や部品材料を用いる必要もない。
【００３５】
以上により、通常の基板材料を用いた回路基板に通常の部品材料を用いた回路部品を簡単な作業で搭載することができる。
また、回路部品の引出し電極数に応じた配線密度の領域を、搭載すべき回路部品の個数に応じた大きさとすることができる。このため、回路基板の高密度化を図ることができる。
【００３６】
（２）第２の実施の形態
第２の実施の形態において、第１の実施の形態に係る回路基板と異なるところは、薄膜多層基板１１３の下地基板（絶縁性基板）４１に予め下地基板４１を貫通する基板間接続孔４４ａ，４４ｂを形成し、この基板間接続孔４４ａ，４４ｂを通して表面及び裏面の電極４２ａ，４３同士を接続し、その裏面側の基板間接続孔４４ａ，４４ｂに導電性接着剤５５ａ，５５ｂを埋め込んでいることである。そして、この基板間接続孔４４ａ，４４ｂの導電性接着剤５５ａ，５５ｂを介して回路基板１１４内の配線と薄膜多層基板（部分基板）１１３内の配線とが接続される。
【００３７】
（薄膜多層基板（部分基板）の作成方法）
図３（ａ）〜（ｄ），図４（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る薄膜多層基板の作成方法について示す断面図である。
（ａ）まず、図３（ａ）に示すように、縦横２インチで、厚さ０．８ｍｍのガラスエポキシ基板（絶縁性基板）４１の両面に電極又は配線４２ａ，４３を形成する。続いて、そのガラスエポキシ板４１の両端にある電極又は配線４２ａ，４３を通るスルーホール（接続孔）４４ａ，４４ｂを形成し、その内壁に導電膜４５ａ，４５ｂを形成して両面の電極又は配線４２ａ，４３同士を接続する。次いで、スルーホール４４ａ，４４ｂ内にエポキシ樹脂４６ａ，４６ｂを充填する。
【００３８】
（ｂ）次いで、図３（ｂ）に示すように、両面にアクリル樹脂からなる接着層を形成した厚さ５５μｍのポリイミドフィルムからなる層間絶縁膜４７ａと厚さ１０μｍのＣｕホイル４８をこの順にガラスエポキシ基板４１の上に積層する。
（ｃ）次いで、図３（ｃ）に示すように、Ｃｕホイル４８上にフォトレジスト膜４９を形成した後、露光し、その後現像してインナビアホールを形成すべき領域にフォトレジスト膜４９の開口部を形成する。
【００３９】
続いて、フォトレジスト膜４９の開口部を通してＣｕホイル４８をエッチングし、ポリイミドフィルム４７ａを露出させる。次いで、ＫｒＦエキシマレーザを全面に照射し、レーザアブレーションによってフォトレジスト膜４９の開口部内に露出したポリイミドフィルム４７ａをエッチングし、除去してＣｕホイル４８ｂ及びポリイミドフィルム４７ａを貫通する開口部（インナビアホール）５０ａを形成する。
【００４０】
（ｄ）次に、図３（ｄ）に示すように、フォトレジスト膜４９を除去した後、開口部５０ａ内及びＣｕホイル４８ｂ上に無電解メッキによってＣｕ膜５１ｂを形成する。
（ｅ）次いで、図４（ａ）に示すように、フォトレジスト膜５２を形成した後、露光し、その後現像して配線を形成すべき領域にフォトレジスト膜５２を残す。このフォトレジスト膜５２をマスクとしてＣｕ膜５１ｂ及びＣｕホイル４８ｂをエッチングし、除去して最小線幅６０μｍの第２層目の配線４２ｂを形成する。
【００４１】
以上により、第１層目及び第２層目の配線４２ａ，４２ｂとこれらの間に挟まれたインナビアホール５０ａを有する層間絶縁膜４７ａが形成される。
（ｆ）引き続き、上記（ｂ）〜（ｅ）の工程を繰り返し、図４（ｂ）に示すように、層間絶縁膜４７ｂと３層目の配線４２ｃと層間絶縁膜４７ｃとを順に形成し、さらに最上層の層間絶縁膜４７ｃ上に４層目の配線と部品搭載のためのパッド４２ｄを形成する。
【００４２】
（ｇ）以上のようにして４層の配線を形成した後、図４（ｃ）に示すように、絶縁性基板の裏面にエポキシプリプレグフィルム（接着用絶縁膜）５３を置き、エポキシプリプレグフィルム５３が硬化しない程度の温度凡そ１２０℃に加熱して接着する。
次に、エキシマレーザを部分的に照射して電極４３及び導電膜４５ａ，４５ｂ上のエポキシプリプレグフィルム５３を除去する。
【００４３】
次いで、銀粉と熱硬化型のエポキシ樹脂からなる導電性接着剤５５ａ，５５ｂを印刷により電極４３及び導電膜４５ａ，４５ｂ上に形成する。
以上により、薄膜多層基板１１３が完成する。
（回路基板の作成方法）
図５（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る回路基板の作成方法について示す断面図である。
【００４４】
まず、図５（ａ）に示すように、第１の実施の形態と同じエポキシプリプレグフィルム６３ａ〜６３ｄを間に挟んで第１の実施の形態と同じガラスエポキシ板６１ａ〜６１ｅを５枚、薄膜多層基板１１３を入れ込む凹部１１６が形成されるように重ねる。このとき、エポキシプリプレグフィルム６３ｂには開口部が形成されており、かつ第２層目のガラスエポキシ板６１ｂの上面には、第１の実施の形態の配線のほかに薄膜多層基板１１３の裏面の導電性接着剤５５ａ，５５ｂと接続させる電極又は配線６２ｂが形成されている。従って、凹部１１６の底部には電極又は配線６２ｂが露出し、薄膜多層基板１１３の導電性接着剤５５ａ，５５ｂと接触するようになっている。
【００４５】
次いで、回路基板の凹部１１６内に上記の薄膜多層基板１１３を入れ込んだものを、温度１８０℃，圧力１０気圧の条件でホットプレスし、それらを相互に固着させる。このとき、薄膜多層基板１１３裏面の電極４３及び導電膜４５ａ，４５ｂと２層目のガラスエポキシ基板６１ｂ上の電極又は配線６２ｂとが導電性接着剤５５ａ，５５ｂを介して圧着される。なお、ガラスエポキシ板６１ａ〜６１ｅを５枚重ねた基板が薄膜多層基板１１３以外の回路基板１１４を構成する。
【００４６】
次いで、加熱して薄膜多層基板１１３裏面の電極及び導電膜４５ａ，４５ｂと２層目のガラスエポキシ板６１ｂ上の電極又は配線６２ｂとの間で電気的な接続を得る。
上記のように薄膜多層基板１１３を入れ込んだ回路基板１１４を形成した後、回路基板１１４のガラスエポキシ板６１ａ〜６１ｅの積層部分であって層間接続を行う部分をドリルで孔明けしてスルーホール（貫通孔）６４ａ，６４ｂを形成する。
【００４７】
続いて、スルーホール６４ａ，６４ｂ内を活性化した後、無電解メッキによりスルーホール６４ａ，６４ｂの内壁に銅膜６５ａ，６５ｂを形成する。これにより、接続すべき異なる層の配線同士を接続させる。
以上により、回路基板が完成する。
その後、図５（ｃ）に示すように、回路基板を加熱した状態で、薄膜多層基板１１３上にハンダ等を介してＬＳＩチップ１２２を載せ、薄膜多層基板１１３以外の回路基板１１４上に挿入型部品１２１や配線密度の比較的低い回路部品１２３をハンダ等を介して載せた後、冷却し、固着させて回路装置が完成する。
【００４８】
以上のように、本発明の第２の実施の形態に係る回路基板においては、第１の実施の形態と同様に、配線密度の高い領域とスルーホール６４ａ，６４ｂを有する領域とが同一の回路基板に存在するため、スルーホール６４ａ，６４ｂを有する領域に挿入型部品やサイズの大きい回路部品を搭載し、配線密度の高い領域にチップ等の引出し電極数の多い部品を搭載することにより、半導体チップや挿入型部品及びその他の必要な部品を同一の回路基板に搭載することができる。
【００４９】
また、薄膜多層基板１１３が回路基板１１４内に入れ込まれて一体的に形成されているので、一度の加熱・溶着により必要な部品をすべて搭載することが出来る。このため、同じ温度で溶融する一つの溶着材料を用いることができるとともに、回路基板や回路部品のうちで、一部で特に耐熱性の高い基板材料や部品材料を用いる必要もない。
【００５０】
以上により、通常の基板材料を用いた回路基板に通常の部品材料を用いた回路部品を簡単な作業で搭載することができる。
また、回路部品の引出し電極数に応じた配線密度の領域を、搭載すべき回路部品の個数に応じた大きさとすることができる。このため、回路基板の高密度化を図ることができる。
【００５１】
なお、第２の実施の形態では、薄膜多層基板１１３内の配線と薄膜多層基板１１３以外の回路基板１１４内の配線とを接続するための導電性材料として導電性接着剤５５ａ，５５ｂを用いているが、ハンダ等の低融点合金材料を用いてもよい。この場合、低融点合金材料は予め第２の基板の下面の接着用絶縁性膜５３の開口部５４ａ，５４ｂ内に埋め込まれ、かつ回路基板１１４と薄膜多層基板１１３とがホットプレスにより密着されているので、部品搭載時の加熱により溶融しても回路基板の層間の隙間等に染みだすことはない。従って、導電性材料として高融点合金材料を用いなくてもよいので、通常の基板材料を用いた回路基板に通常の部品材料を用いた回路部品を簡単な作業で搭載することができる。
【００５２】
なお、上記第１及び第２の実施の形態では、貫通孔による配線接続領域である回路基板１１２，１１４の凹部１１５，１１６に部分基板（インナビアによる配線接続領域）１１１，１１３が搭載されているが、第１の実施の形態の回路基板１１２を用いて例示する図６に示すように、回路基板１１２の切欠部１１７に部分基板（インナビアによる配線接続領域）１１１が搭載されてもよい。
【００５３】
また、複数の絶縁板を重ね、固着する回路基板１１２，１１４の作成と回路基板１１２，１１４への部分基板１１１，１１３の搭載とを同時に行っているが、まず、複数の絶縁板を重ね、固着して凹部や切欠部を有する回路基板１１２を作成し、その後、凹部や切欠部に部分基板１１１，１１３を搭載してもよい。
【００５４】
【発明の効果】
以上のように、本発明によれば、層間の配線同士が貫通孔を通して接続された回路基板の一部に、層間の配線同士が所謂インナビアホールを通して接続された多層配線部分が設けられている。
即ち、配線密度の高い領域と貫通孔を有する領域とが同一の回路基板に存在するため、半導体チップや挿入型部品及びその他の必要な部品を同一の回路基板に搭載することができる。
【００５５】
しかも、インナビアホールによる配線接続領域（部分基板）と貫通孔による配線接続領域（部分基板以外の回路基板）とが一体的に形成されているので、一度の加熱・溶着により必要な部品をすべて部品搭載領域に搭載することが出来、加熱時期をずらす必要はない。このため、同じ温度で溶融する一つの溶着材料を用いることができるとともに、回路基板や回路部品のうちで、その一部に特に耐熱性の高い基板材料や部品材料を用いる必要もない。
【００５６】
また、部分基板内の配線と部分基板以外の回路基板内の配線とを接続するために低融点合金材料を用いた場合、低融点合金材料は予め部分基板の下面の接着用絶縁性膜の開口部内に埋め込まれているので、部品搭載時の加熱により低融点合金材料が溶融しても部分基板と回路基板の間の隙間等に染みだすことはない。このため、導電性材料として通常と異なる高融点合金材料を用いる必要もない。
【００５７】
以上のように、通常の基板材料を用いた回路基板に通常の部品材料を用 いた回路部品を簡単な作業で搭載することができる。
また、回路部品の引出し電極数に応じた配線密度の領域を、搭載すべき回路部品の個数に応じた大きさとすることができ、このため、回路基板の高密度化を図ることができる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る薄膜多層基板の作成方法について示す断面図である。
【図２】図２（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る回路基板の作成方法について示す断面図である。
【図３】図３（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る薄膜多層基板の作成方法について示す断面図（その１）である。
【図４】図４（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る薄膜多層基板の作成方法について示す断面図（その２）である。
【図５】図５（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る回路基板の作成方法について示す断面図である。
【図６】図６は、本発明の他の実施の形態に係る回路基板について示す断面図である。
【図７】図７（ａ）〜（ｃ）は、従来例に係る回路基板の作成方法について示す断面図である。
【図８】図８は、従来例に係る薄膜多層基板について示す断面図である。
【図９】図９は、従来例に係る回路基板上に回路部品が搭載された回路装置を示す断面図である。
【符号の説明】
２１ ＢＴレジン基板（絶縁性基板）、
２２ Ｃｕ膜、
２２ａ〜２２ｄ，３２ａ〜３２ｆ，４２ａ〜４２ｄ，６２ａ〜６２ｆ 配線又は電極、
２３，４９，５２ フォトレジスト膜、
２４ａ〜２４ｃ，４７ａ〜４７ｃ 層間絶縁膜、
２５ａ〜２５ｃ，５０ａ〜５０ｃ インナビアホール（ビアホール）、
３１ａ〜３１ｅ，６１ａ〜６１ｅ ガラスエポキシ板（絶縁板）、
３３ａ〜３３ｄ，６３ａ〜６３ｄ エポキシプリプレグフィルム、
３４ａ〜３４ｄ，６４ａ，６４ｂ スルーホール（貫通孔）、
３５ａ〜３５ｄ，６５ａ，６５ｂ 銅膜、
４１ ガラスエポキシ基板（絶縁性基板）、
４３ 、
４４ａ，４４ｂ スルーホール（接続孔）、
４５ａ，４５ｂ 導電膜、
４６ａ，４６ｂ エポキシ樹脂、
４７ａ〜４７ｃ ポリイミドフィルム（層間絶縁膜）、
４８，４８ｂ Ｃｕホイル、
５１ｂ Ｃｕ膜、
５３ エポキシプリプレグフィルム（接着用絶縁膜）、
５４ａ，５４ｂ 開口部、
５５ａ，５５ｂ 導電性接着剤、
１１１，１１３ 薄膜多層基板（部分基板）、
１１２，１１４ 回路基板、
１１５，１１６ 凹部、
１１７ 切欠部、
１２１ 挿入型部品、
１２２ ＬＳＩチップ、
１２３ 回路部品。
【発明の属する技術分野】
本発明は、回路基板及びその製造方法に関し、より詳しくは、回路部品を搭載し、該回路部品を多層配線により相互に接続する回路基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器を小型化、高速化するには、半導体集積回路装置の集積度の向上とともに、実装基板の高密度化が要望されている。
このため、回路基板内の配線が微細化されるとともに、単層プリント基板から、層状に複数の配線が形成された多層プリント基板が用いられるようになっている。現在では数十層の多層配線が内蔵されたプリント基板が実用化されている。そして、異なる層の配線同士はプリント基板を貫通するスルーホールを通して接続される。殆どの電子部品はこのようなプリント基板上に実装されている。
【０００３】
上記プリント基板は、以下のようにして作成される。
即ち、図７（ａ）に示すように、配線２ａ〜２ｄや電極２ｅ，２ｆを形成した複数のエポキシ樹脂板１ａ〜１ｅを半硬化状態のエポキシ樹脂シート３ａ〜３ｄを介して重ねる。
続いて、図７（ｂ）に示すように、ホットプレスして一体化し、基板１０１を作成する。その後、層間の配線２ａ〜２ｄを接続する箇所に基板１０１を貫くスルーホール４ａ〜４ｄを形成する。
【０００４】
次いで、図７（ｃ）に示すように、スルーホール４ａ〜４ｄの内壁面に銅膜５ａ〜５ｄを形成して所望の層間の配線２ａ〜２ｄの接続を行う。
しかし、このようなプリント基板１０１の場合、１つのスルーホール４ａで１組の配線３ｂ，３ｄの接続しか行えないこと、全ての層でスルーホール４ａ〜４ｄを避けて配線する必要があることなどの理由で、高密度化には限界がある。一方で、半導体集積回路装置の多端子化、狭ピッチ化に伴い、上記のような形態のプリント基板では対応困難な高密度配線に対する要望が増しつつある。
【０００５】
より一層の高密度化を実現するためには、インナビアホール（層間接続孔）による層間の配線接続が必要である。そのようなものとして、図８に示すように、多端子、狭ピッチのＬＳＩチップを複数搭載するマルチチップモジュール（ＭＣＭ）用に、薄膜多層法やビルトアップ法によって層状に複数の配線１２ａ〜１２ｄを高密度に形成し、層間絶縁膜１３ａ〜１３ｃに形成されたインナビアホール１４ａ〜１４ｃにより異なる層の配線１２ａ〜１２ｄを接続した多層回路基板（ＭＣＭ基板）１０２が開発されている。
【０００６】
このような多層回路基板１０２は、下地基板の材料によって以下のような種類に分類されている。即ち、セラミック基板を用いたＭＣＭ−Ｄ、Ｓｉ基板を用いたＭＣＭ−Ｃ、樹脂基板を用いたＭＣＭ−Ｌ等である（回路実装学会誌vol.11 No.5 1996, pp.311-315を参照）。
上記多層配線を内蔵するプリント基板（マザーボード）１０１に、多端子、狭ピッチのＬＳＩチップ、例えば、ボールグリッドアレイ（ＢＧＡ）タイプのチップサイズパッケージ（ＣＳＰ）やエリアバンプを有するベアチップを実装する場合、図９に示すように、一度多層回路基板上にハンダ付けによりＬＳＩチップを実装してＭＣＭユニット１０３とした後、ＭＣＭユニット１０３をプリント基板１０１上にハンダ付けにより実装するという２段階実装方式が採用されている。この場合、ＭＣＭユニット１０３の基板１１には基板１１を貫通する基板間接続孔が形成され、この基板間接続孔を通してＭＣＭユニット１０３内の配線とプリント基板１０１内の配線とが接続されている。なお、図９において、符号１０４は挿入型部品であり、１０５はチップ抵抗又はチップコンデンサである。
【０００７】
【発明が解決しようとする課題】
しかし、回路基板全体をこのようなインナビアホール１４ａ〜１４ｃを有する多層回路基板１０２とするのは著しく高価となる。このため、高密度配線を有する半導体チップを一度ＭＣＭとしてまとめてから比較的密度の低い配線を有する部品とともに通常のガラスエポキシ基板に実装している。
【０００８】
このような方式は工程数が増えるという問題があり、さらに、ＭＣＭユニット１０３と他の部品（チップ抵抗やＱＦＰなど）とをプリント基板１０１に搭載する際、先にハンダ付けしたＭＣＭユニット１０３側のハンダ接合部が外れないように対処しなければならない。このため、ＭＣＭユニット１０３側のハンダが溶融しても、部品が外れないよう接着剤等で補強・固定するか、或いはＭＣＭユニット１０３側のハンダ付けにＰｂ−５ＳｎやＰｂ−１０Ｓｎといった高融点ハンダを使用する必要がある。前者の場合、工程が煩雑になるし、後者の場合は、基板材料や回路部品に対して高い耐熱性が要求されるため、材料コストが高くなるという問題がある。
【０００９】
更に、表面実装部品の割合が増加しつつあるとはいえ、現状ではＤＩＰ（Dual Inline Package ）等の挿入型部品も使用されており、半導体チップと挿入型部品とを同一基板に搭載する必要もある。しかし、インナビアホール１４ａ〜１４ｃを有する多層回路基板１０２はスルーホールを有しないので、挿入型部品を搭載することは困難である。
【００１０】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、通常の耐熱性を有する基板材料や回路部品を用いたときでも回路部品の搭載作業が簡単で、チップと挿入型部品とを同一基板に搭載することができ、かつ高密度化を図ることができる回路基板及びその製造方法を提供するものである。
【００１１】
【課題を解決するための手段】
上記課題は、第１の発明である、複数の配線が該配線間に絶縁板を挟んで積層され、上下の前記配線同士が全ての前記絶縁板を貫通する貫通孔を通して接続されている回路基板であって、前記回路基板の一部に、複数の配線が該配線間に層間絶縁膜を挟んで積層され、上下の前記配線同士が該下方の配線上に形成された層間絶縁膜のインナビアホールを通して接続されている多層配線部分が設けられ、該多層配線部分の表面を含む前記回路基板の部品搭載面がほぼ平坦になっていることを特徴とする回路基板によって解決され、
第２の発明である、前記多層配線部分は、前記回路基板の凹部又は切欠部に形成されていることを特徴とする第１の発明に記載の回路基板によって解決され、第３の発明である、前記多層配線部分と、該多層配線部分の下方の前記回路基板とを貫通する貫通孔を通して、前記多層配線部分内の配線と前記回路基板内の配線とが接続されていることを特徴とする第２の発明に記載の回路基板によって解決され、
第４の発明である、前記インナビアホールを有する多層配線部分内の配線と前記多層配線部分の下方の回路基板内の配線とは、前記多層配線部分の接続孔を通して接続されていることを特徴とする第２の発明に記載の回路基板によって解決され、
第５の発明である、絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつインナビアホールを通して前記層間絶縁膜の上下の配線を接続してなる部分基板を準備する工程と、複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、前記複数の絶縁板と前記部分基板を固着させる工程と、前記全ての絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程と、前記部分基板と該部分基板の下にある全ての前記絶縁板とを貫通する貫通孔を形成し、該貫通孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程とを有することを特徴とする回路基板の製造方法によって解決され、
第６の発明である、絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつ該配線のいずれかと繋がる接続孔を前記絶縁性基板に形成してなる部分基板を準備する工程と、複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、前記複数の絶縁板と前記部分基板を固着させるとともに、前記部分基板の絶縁性基板の接続孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程と、前記全ての絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程とを有することを特徴とする回路基板の製造方法によって解決され、
第７の発明である、前記部分基板の絶縁性基板の下面には、前記絶縁性基板の接続孔を通して前記絶縁性基板上の配線と接続する導電膜と、該導電膜上に開口部を有する接着用絶縁膜と、前記接着用絶縁膜の開口部内に埋め込まれた導電性接着剤又は低融点合金材料とが形成されていることを特徴とする第６の発明に記載の回路基板の製造方法によって解決される。
【００１２】
本発明においては、上下の配線同士が回路基板を貫通する貫通孔を通して接続されている回路基板の一部に、上下の配線同士が層間絶縁層のビアホールを通して接続されている多層配線部分を有する。即ち、回路基板には、インナビアホールによる配線接続領域と貫通孔による配線接続領域が混在している。
また、多層配線部分内の配線と多層配線部分以外の回路基板の配線とは、多層配線部分とその下の回路基板の両方を貫く貫通孔を通して接続されるか、或いは、多層配線部分の接続孔を通して接続される。
【００１３】
【課題を解決するための手段】
上記した課題は、第１の発明は、回路基板に係り、複数の配線が該配線間に絶縁板を挟んで積層され、上下の前記配線同士が全ての前記絶縁板を貫通する貫通孔を通して接続されている回路基板であって、前記回路基板の一部に、複数の配線が該配線間に層間絶縁膜を挟んで積層され、上下の前記配線同士が該下方の配線上に形成された層間絶縁膜のインナビアホールを通して接続されている多層配線部分が設けられ、該多層配線部分の表面を含む前記回路基板の部品搭載面がほぼ平坦になっており、前記多層配線部分の下方の回路基板内には前記多層配線部分内の配線と接続すべき配線が配置され、前記多層配線部分と、該多層配線部分の下方の前記回路基板とを貫通する貫通孔を通して、前記多層配線部分内の配線と前記回路基板内の配線とが接続されていることを特徴とし、
第２の発明は、回路基板に係り、複数の配線が該配線間に絶縁板を挟んで積層され、上下の前記配線同士が全ての前記絶縁板を貫通する貫通孔を通して接続されている回路基板であって、前記回路基板の一部に、複数の配線が該配線間に層間絶縁膜を挟んで積層され、上下の前記配線同士が該下方の配線上に形成された層間絶縁膜のインナビアホールを通して接続されている多層配線部分が設けられ、該多層配線部分の表面を含む前記回路基板の部品搭載面がほぼ平坦になっており、前記多層配線部分の下方の回路基板内には前記多層配線部分内の配線と接続すべき配線が配置され、前記インナビアホールを有する多層配線部分内の配線と前記回路基板内の配線とは、前記多層配線部分の接続孔を通して接続されていることを特徴とし、
第３の発明は、第１又は第２の発明の何れか一に記載の回路基板に係り、前記多層配線部分は、前記回路基板の凹部又は切欠部に形成されていることを特徴とし、
第４の発明は、回路基板の製造方法に係り、絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつインナビアホールを通して前記層間絶縁膜の上下の配線を接続してなる部分基板を準備する工程と、複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、前記複数の絶縁板と前記部分基板を固着させる工程と、前記全ての絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程と、前記部分基板と該部分基板の下にある全ての前記絶縁板を貫通する貫通孔を形成し、該貫通孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程とを有することを特徴とし、
第５の発明は、回路基板の製造方法に係り、絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつ該配線のいずれかと繋がる接続孔を形成してなる部分基板を準備する工程と、複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、前記複数の絶縁板と前記部分基板を固着させるとともに、前記接続孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程と、前記全ての前記絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程とを有することを特徴とし、
第６の発明は、第５の発明の回路基板の製造方法に係り、前記部分基板の絶縁性基板の下面には、前記絶縁性基板の接続孔を通して前記絶縁性基板上の配線と接続する導電膜と、該導電膜上に開口部を有する接着用絶縁膜と、前記接着用絶縁膜の開口部内に埋め込まれた導電性接着剤または低融点合金材料とが形成されていることを特徴としている。
【００１４】
従って、配線密度の高い領域と貫通孔を有する領域とが同一の回路基板に存在するため、例えば貫通孔による配線接続領域に挿入型部品やサイズの大きい回路部品を搭載し、インナビアによる配線接続領域にチップ等の引出し電極数の多い高密度配線の必要な部品を搭載することにより、半導体チップや挿入型部品及びその他の必要な部品を同一の回路基板に搭載することができる。
【００１５】
また、インナビアによる配線接続領域（部分基板）と貫通孔による配線接続領域（部分基板以外の回路基板）とが同一の回路基板に形成されているので、一度の加熱・溶着により必要な部品をすべて搭載することが出来る。従って、溶着するための加熱時期が、従来のＭＣＭ基板を搭載するときのように搭載部品によってずれることはない。このため、同じ温度で溶融する一つの溶着材料を用いることができるとともに、回路基板や回路部品のうちで、一部で特に耐熱性の高い基板材料や部品材料を用いる必要もない。
【００１６】
さらに、部分基板内の配線と、部分基板以外の回路基板内の配線とを接続するための導電性材料として低融点合金材料を用いたとき、低融点合金材料は予め部分基板の裏面の接着用絶縁性膜内に埋め込まれており、かつ部分基板と回路基板とはホットプレス等により密着させうるので、部品搭載時の加熱により低融点合金材料が溶融しても部分基板と回路基板の間に染みだすことはない。このため、導電性材料として通常と異なる高融点合金材料を用いる必要もない。
【００１７】
以上により、通常の基板材料を用いた回路基板に通常の部品材料を用いた回路部品を簡単な作業で搭載することができる。
また、回路部品の引出し電極数に応じた配線密度の領域を、搭載すべき回路部品の個数に応じた大きさとすることができる。このため、回路基板の高密度化を図ることができる。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
（１）第１の実施の形態
（薄膜多層基板（部分基板）の作成方法）
図１（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る薄膜多層基板の作成方法について示す断面図である。以下の（ａ）〜（ｅ）の工程を経て薄膜多層基板１１１が完成する。
【００１９】
（ａ）まず、図１（ａ）に示すように、縦横２インチで、厚さ０．９ｍｍの、シリカ粉末を充填したビスマレイミド−トリアジン樹脂（ＢＴレジン）基板（絶縁性基板）２１を用意する。
（ｂ）その上に、図１（ｂ）に示すように、無電解メッキ法で、厚さ１０μｍのＣｕ膜２２を形成する。
【００２０】
（ｃ）次いで、図１（ｃ）に示すように、Ｃｕ膜２２上にフォトレジスト膜２３を形成した後、露光し、その後現像して配線を形成すべき領域にフォトレジスト膜２３を残す。
次に、配線を形成すべき領域に残るフォトレジスト膜２３をマスクとしてＣｕ膜２２をエッチングし、除去して最小線幅６０μｍの配線２２ａを形成する。
【００２１】
（ｄ）次いで、図１（ｄ）に示すように、配線２２ａ上に膜厚３０μｍの感光性の多官能アクリル樹脂膜２４ａを形成する。続いて、インナビアを形成すべき領域以外を露光した後、現像液に浸けて現像し、未露光部分を溶出させてインナビア（インナビアホール）２５ａを形成する。
以上により、一層目の配線２２ａとこれを被覆するインナビア２５ａを有する層間絶縁膜２４ａが形成される。
【００２２】
（ｅ）引き続き、上記（ｂ）〜（ｄ）の工程を繰り返し、２層目以降の配線２２ｂ，２２ｃと各層の配線を被覆するインナビア２５ｂ，２５ｃを有する層間絶縁膜２４ｂ，２４ｃを形成する。
さらに、最上部に配線２２ｄのほか部品の搭載のためのパッドを形成する。
以上により、薄膜多層基板１１１が完成する。
【００２３】
（回路基板の作成方法）
図２（ａ）〜（ｃ）は、上記薄膜多層基板１１１を回路基板に入れ込んでなる回路基板の作成方法について示す断面図である。
まず、図２（ａ）に示すように、線幅０．２ｍｍで適当な長さの銅膜からなる配線３２ａや電極３２ｅを形成したガラスエポキシ板３１ａと、配線３２ｂを形成したガラスエポキシ板３１ｂを作成する。
【００２４】
さらに、上記と同じ様な配線３２ｃ，３２ｄや電極３２ｆを張りつけたガラスエポキシ板３１ｃ〜３１ｅであって、薄膜多層基板１１１を入れ込む部分に予め縦横２インチの開口部ＯＰ１〜ＯＰ３が形成されたものを３枚作成する。開口部ＯＰ１〜ＯＰ３は、例えばガラスエポキシ板の打ち抜きにより形成される。
上記のガラスエポキシ板３１ａ〜３１ｅの厚さは５枚とも凡そ０．３ｍｍである。
【００２５】
次いで、厚さ０．０５ｍｍのエポキシプリプレグフィルム３３ａ〜３３ｄを各ガラスエポキシ板３１ａ〜３１ｅの間に挟んで重ねる。このとき、開口部が形成されていない２枚のガラスエポキシ板３１ａ，３１ｂを重ね、その上に開口部を有する３枚のガラスエポキシ板３１ｃ〜３１ｅを重ねる。このとき、３枚のガラスエポキシ板３１ｃ〜３１ｅの開口部ＯＰ１〜ＯＰ３がすべて丁度一致するように重ねる。ガラスエポキシ板３１ｃと３１ｄ、及びガラスエポキシ板３１ｄと３１ｅに挟まれるエポキシプリプレグフィルム３３ｃ，３３ｄには、ガラスエポキシ板３１ｃ〜３１ｅの開口部と同じ位置に、同じ大きさの開口部が形成されている。その他のエポキシプリプレグフィルム３３ａ，３３ｂには開口部が形成されていない。従って、開口部ＯＰ１〜ＯＰ３の重なりによって形成される凹部の底部にはエポキシプリプレグフィルム３３ｂが敷かれており、薄膜多層基板１１１はそのエポキシプリプレグフィルム３３ｂの上に載る。
【００２６】
次いで、図２（ｂ）に示すように、開口部ＯＰ１〜ＯＰ３の重なりによって形成される凹部１１５内に上記の薄膜多層基板１１１を入れ込んだものを、温度１８０℃，圧力１０気圧の条件でホットプレスし、それらを相互に固着させる。なお、ガラスエポキシ板３１ａ〜３１ｅを５枚重ねた基板が回路基板１１２を構成する。
【００２７】
上記のように薄膜多層基板（部分基板）１１１を入れ込んだ回路基板１１２を形成した後、図２（ｃ）に示すように、回路基板１１２のガラスエポキシ板３１ａ〜３１ｅの積層部分であって配線の層間接続を行う部分、及び薄膜多層基板１１１内の配線と回路基板１１２内の配線との相互接続を行う部分をドリルで孔明けしてスルーホール（貫通孔）３４ａ〜３４ｄを形成する。
【００２８】
続いて、スルーホール３４ａ〜３４ｄ内を一般のプリント基板の作成のときと同様に活性化した後、無電解メッキを行ってスルーホール３４ａ〜３４ｄの内壁に銅膜３５ａ〜３５ｄを形成する。これにより、接続すべき異なる層の配線同士を接続させるとともに、薄膜多層基板１１１内の配線と回路基板１１２内の配線とを接続させる。
【００２９】
以上により、回路基板が完成する。
その後、図２（ｃ）に示すように、回路基板を加熱した状態で、薄膜多層基板１１１上にハンダ等を介してＬＳＩチップ１２２を載せ、薄膜多層基板１１１以外の回路基板１１２上に挿入型部品１２１や配線密度の比較的低い回路部品１２３をハンダ等を介して載せた後、冷却し、固着させて回路装置が完成する。
【００３０】
以上のように、本発明の第１の実施の形態に係る回路基板においては、多層配線のうち異なる層の配線同士がスルーホール３４ａ，３４ｄを通して接続された回路基板１１２内に、多層配線のうち異なる層の配線同士が層間絶縁膜２４ａ〜２４ｃのインナビア２５ａ〜２５ｃを通して接続された薄膜多層基板１１１が入れ込まれ、回路基板１１２内の配線と薄膜多層基板１１１内の配線とは、薄膜多層基板１１１及び回路基板１１２を貫くスルーホール３４ｂ，３４ｃを通して接続されている。
【００３１】
ところで、隣接するインナビア２５ａ〜２５ｃ間の間隔は隣接するスルーホール３４ａ〜３４ｄ間の間隔と比べて狭くしうる。しかも、インナビア２５ａ〜２５ｃは、接続すべき異なる層の配線の間に介在する層間絶縁膜２４ａ〜２４ｃのみに形成されるのに対して、スルーホール３４ａ〜３４ｄは接続すべき異なる層の配線の間のみでなく、回路基板１１２全体に形成される。
【００３２】
このため、薄膜多層基板１１１以外の回路基板１１２では配線密度をあまり高くできないが、スルーホール３４ａ〜３４ｄが部品搭載領域に露出するため挿入型部品を搭載することができる。一方、薄膜多層基板１１１では、インナビア２５ａ〜２５ｃが部品搭載領域に露出していないため挿入型部品を搭載することはできないが、配線密度を高くすることができる。
【００３３】
従って、配線密度の高い領域とスルーホール３４ａ〜３４ｄを有する領域とが同一の回路基板に存在するため、スルーホール３４ａ〜３４ｄを有する領域に挿入型部品やサイズの大きい回路部品を搭載し、配線密度の高い領域にチップ等の引出し電極数の多い部品を搭載することにより、半導体チップや挿入型部品及びその他の必要な部品を同一の回路基板に搭載することができる。
【００３４】
しかも、薄膜多層基板１１１が回路基板１１２と一体的に形成されているので、一度の加熱・溶着により必要な部品をすべて搭載することが出来る。従って、溶着するための加熱時期が、従来のＭＣＭ基板を搭載するときのように搭載部品によってずれることはない。このため、同じ温度で溶融する一つの溶着材料を用いることができるとともに、回路基板や回路部品のうちで、一部で特に耐熱性の高い基板材料や部品材料を用いる必要もない。
【００３５】
以上により、通常の基板材料を用いた回路基板に通常の部品材料を用いた回路部品を簡単な作業で搭載することができる。
また、回路部品の引出し電極数に応じた配線密度の領域を、搭載すべき回路部品の個数に応じた大きさとすることができる。このため、回路基板の高密度化を図ることができる。
【００３６】
（２）第２の実施の形態
第２の実施の形態において、第１の実施の形態に係る回路基板と異なるところは、薄膜多層基板１１３の下地基板（絶縁性基板）４１に予め下地基板４１を貫通する基板間接続孔４４ａ，４４ｂを形成し、この基板間接続孔４４ａ，４４ｂを通して表面及び裏面の電極４２ａ，４３同士を接続し、その裏面側の基板間接続孔４４ａ，４４ｂに導電性接着剤５５ａ，５５ｂを埋め込んでいることである。そして、この基板間接続孔４４ａ，４４ｂの導電性接着剤５５ａ，５５ｂを介して回路基板１１４内の配線と薄膜多層基板（部分基板）１１３内の配線とが接続される。
【００３７】
（薄膜多層基板（部分基板）の作成方法）
図３（ａ）〜（ｄ），図４（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る薄膜多層基板の作成方法について示す断面図である。
（ａ）まず、図３（ａ）に示すように、縦横２インチで、厚さ０．８ｍｍのガラスエポキシ基板（絶縁性基板）４１の両面に電極又は配線４２ａ，４３を形成する。続いて、そのガラスエポキシ板４１の両端にある電極又は配線４２ａ，４３を通るスルーホール（接続孔）４４ａ，４４ｂを形成し、その内壁に導電膜４５ａ，４５ｂを形成して両面の電極又は配線４２ａ，４３同士を接続する。次いで、スルーホール４４ａ，４４ｂ内にエポキシ樹脂４６ａ，４６ｂを充填する。
【００３８】
（ｂ）次いで、図３（ｂ）に示すように、両面にアクリル樹脂からなる接着層を形成した厚さ５５μｍのポリイミドフィルムからなる層間絶縁膜４７ａと厚さ１０μｍのＣｕホイル４８をこの順にガラスエポキシ基板４１の上に積層する。
（ｃ）次いで、図３（ｃ）に示すように、Ｃｕホイル４８上にフォトレジスト膜４９を形成した後、露光し、その後現像してインナビアホールを形成すべき領域にフォトレジスト膜４９の開口部を形成する。
【００３９】
続いて、フォトレジスト膜４９の開口部を通してＣｕホイル４８をエッチングし、ポリイミドフィルム４７ａを露出させる。次いで、ＫｒＦエキシマレーザを全面に照射し、レーザアブレーションによってフォトレジスト膜４９の開口部内に露出したポリイミドフィルム４７ａをエッチングし、除去してＣｕホイル４８ｂ及びポリイミドフィルム４７ａを貫通する開口部（インナビアホール）５０ａを形成する。
【００４０】
（ｄ）次に、図３（ｄ）に示すように、フォトレジスト膜４９を除去した後、開口部５０ａ内及びＣｕホイル４８ｂ上に無電解メッキによってＣｕ膜５１ｂを形成する。
（ｅ）次いで、図４（ａ）に示すように、フォトレジスト膜５２を形成した後、露光し、その後現像して配線を形成すべき領域にフォトレジスト膜５２を残す。このフォトレジスト膜５２をマスクとしてＣｕ膜５１ｂ及びＣｕホイル４８ｂをエッチングし、除去して最小線幅６０μｍの第２層目の配線４２ｂを形成する。
【００４１】
以上により、第１層目及び第２層目の配線４２ａ，４２ｂとこれらの間に挟まれたインナビアホール５０ａを有する層間絶縁膜４７ａが形成される。
（ｆ）引き続き、上記（ｂ）〜（ｅ）の工程を繰り返し、図４（ｂ）に示すように、層間絶縁膜４７ｂと３層目の配線４２ｃと層間絶縁膜４７ｃとを順に形成し、さらに最上層の層間絶縁膜４７ｃ上に４層目の配線と部品搭載のためのパッド４２ｄを形成する。
【００４２】
（ｇ）以上のようにして４層の配線を形成した後、図４（ｃ）に示すように、絶縁性基板の裏面にエポキシプリプレグフィルム（接着用絶縁膜）５３を置き、エポキシプリプレグフィルム５３が硬化しない程度の温度凡そ１２０℃に加熱して接着する。
次に、エキシマレーザを部分的に照射して電極４３及び導電膜４５ａ，４５ｂ上のエポキシプリプレグフィルム５３を除去する。
【００４３】
次いで、銀粉と熱硬化型のエポキシ樹脂からなる導電性接着剤５５ａ，５５ｂを印刷により電極４３及び導電膜４５ａ，４５ｂ上に形成する。
以上により、薄膜多層基板１１３が完成する。
（回路基板の作成方法）
図５（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る回路基板の作成方法について示す断面図である。
【００４４】
まず、図５（ａ）に示すように、第１の実施の形態と同じエポキシプリプレグフィルム６３ａ〜６３ｄを間に挟んで第１の実施の形態と同じガラスエポキシ板６１ａ〜６１ｅを５枚、薄膜多層基板１１３を入れ込む凹部１１６が形成されるように重ねる。このとき、エポキシプリプレグフィルム６３ｂには開口部が形成されており、かつ第２層目のガラスエポキシ板６１ｂの上面には、第１の実施の形態の配線のほかに薄膜多層基板１１３の裏面の導電性接着剤５５ａ，５５ｂと接続させる電極又は配線６２ｂが形成されている。従って、凹部１１６の底部には電極又は配線６２ｂが露出し、薄膜多層基板１１３の導電性接着剤５５ａ，５５ｂと接触するようになっている。
【００４５】
次いで、回路基板の凹部１１６内に上記の薄膜多層基板１１３を入れ込んだものを、温度１８０℃，圧力１０気圧の条件でホットプレスし、それらを相互に固着させる。このとき、薄膜多層基板１１３裏面の電極４３及び導電膜４５ａ，４５ｂと２層目のガラスエポキシ基板６１ｂ上の電極又は配線６２ｂとが導電性接着剤５５ａ，５５ｂを介して圧着される。なお、ガラスエポキシ板６１ａ〜６１ｅを５枚重ねた基板が薄膜多層基板１１３以外の回路基板１１４を構成する。
【００４６】
次いで、加熱して薄膜多層基板１１３裏面の電極及び導電膜４５ａ，４５ｂと２層目のガラスエポキシ板６１ｂ上の電極又は配線６２ｂとの間で電気的な接続を得る。
上記のように薄膜多層基板１１３を入れ込んだ回路基板１１４を形成した後、回路基板１１４のガラスエポキシ板６１ａ〜６１ｅの積層部分であって層間接続を行う部分をドリルで孔明けしてスルーホール（貫通孔）６４ａ，６４ｂを形成する。
【００４７】
続いて、スルーホール６４ａ，６４ｂ内を活性化した後、無電解メッキによりスルーホール６４ａ，６４ｂの内壁に銅膜６５ａ，６５ｂを形成する。これにより、接続すべき異なる層の配線同士を接続させる。
以上により、回路基板が完成する。
その後、図５（ｃ）に示すように、回路基板を加熱した状態で、薄膜多層基板１１３上にハンダ等を介してＬＳＩチップ１２２を載せ、薄膜多層基板１１３以外の回路基板１１４上に挿入型部品１２１や配線密度の比較的低い回路部品１２３をハンダ等を介して載せた後、冷却し、固着させて回路装置が完成する。
【００４８】
以上のように、本発明の第２の実施の形態に係る回路基板においては、第１の実施の形態と同様に、配線密度の高い領域とスルーホール６４ａ，６４ｂを有する領域とが同一の回路基板に存在するため、スルーホール６４ａ，６４ｂを有する領域に挿入型部品やサイズの大きい回路部品を搭載し、配線密度の高い領域にチップ等の引出し電極数の多い部品を搭載することにより、半導体チップや挿入型部品及びその他の必要な部品を同一の回路基板に搭載することができる。
【００４９】
また、薄膜多層基板１１３が回路基板１１４内に入れ込まれて一体的に形成されているので、一度の加熱・溶着により必要な部品をすべて搭載することが出来る。このため、同じ温度で溶融する一つの溶着材料を用いることができるとともに、回路基板や回路部品のうちで、一部で特に耐熱性の高い基板材料や部品材料を用いる必要もない。
【００５０】
以上により、通常の基板材料を用いた回路基板に通常の部品材料を用いた回路部品を簡単な作業で搭載することができる。
また、回路部品の引出し電極数に応じた配線密度の領域を、搭載すべき回路部品の個数に応じた大きさとすることができる。このため、回路基板の高密度化を図ることができる。
【００５１】
なお、第２の実施の形態では、薄膜多層基板１１３内の配線と薄膜多層基板１１３以外の回路基板１１４内の配線とを接続するための導電性材料として導電性接着剤５５ａ，５５ｂを用いているが、ハンダ等の低融点合金材料を用いてもよい。この場合、低融点合金材料は予め第２の基板の下面の接着用絶縁性膜５３の開口部５４ａ，５４ｂ内に埋め込まれ、かつ回路基板１１４と薄膜多層基板１１３とがホットプレスにより密着されているので、部品搭載時の加熱により溶融しても回路基板の層間の隙間等に染みだすことはない。従って、導電性材料として高融点合金材料を用いなくてもよいので、通常の基板材料を用いた回路基板に通常の部品材料を用いた回路部品を簡単な作業で搭載することができる。
【００５２】
なお、上記第１及び第２の実施の形態では、貫通孔による配線接続領域である回路基板１１２，１１４の凹部１１５，１１６に部分基板（インナビアによる配線接続領域）１１１，１１３が搭載されているが、第１の実施の形態の回路基板１１２を用いて例示する図６に示すように、回路基板１１２の切欠部１１７に部分基板（インナビアによる配線接続領域）１１１が搭載されてもよい。
【００５３】
また、複数の絶縁板を重ね、固着する回路基板１１２，１１４の作成と回路基板１１２，１１４への部分基板１１１，１１３の搭載とを同時に行っているが、まず、複数の絶縁板を重ね、固着して凹部や切欠部を有する回路基板１１２を作成し、その後、凹部や切欠部に部分基板１１１，１１３を搭載してもよい。
【００５４】
【発明の効果】
以上のように、本発明によれば、層間の配線同士が貫通孔を通して接続された回路基板の一部に、層間の配線同士が所謂インナビアホールを通して接続された多層配線部分が設けられている。
即ち、配線密度の高い領域と貫通孔を有する領域とが同一の回路基板に存在するため、半導体チップや挿入型部品及びその他の必要な部品を同一の回路基板に搭載することができる。
【００５５】
しかも、インナビアホールによる配線接続領域（部分基板）と貫通孔による配線接続領域（部分基板以外の回路基板）とが一体的に形成されているので、一度の加熱・溶着により必要な部品をすべて部品搭載領域に搭載することが出来、加熱時期をずらす必要はない。このため、同じ温度で溶融する一つの溶着材料を用いることができるとともに、回路基板や回路部品のうちで、その一部に特に耐熱性の高い基板材料や部品材料を用いる必要もない。
【００５６】
また、部分基板内の配線と部分基板以外の回路基板内の配線とを接続するために低融点合金材料を用いた場合、低融点合金材料は予め部分基板の下面の接着用絶縁性膜の開口部内に埋め込まれているので、部品搭載時の加熱により低融点合金材料が溶融しても部分基板と回路基板の間の隙間等に染みだすことはない。このため、導電性材料として通常と異なる高融点合金材料を用いる必要もない。
【００５７】
以上のように、通常の基板材料を用いた回路基板に通常の部品材料を用 いた回路部品を簡単な作業で搭載することができる。
また、回路部品の引出し電極数に応じた配線密度の領域を、搭載すべき回路部品の個数に応じた大きさとすることができ、このため、回路基板の高密度化を図ることができる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る薄膜多層基板の作成方法について示す断面図である。
【図２】図２（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る回路基板の作成方法について示す断面図である。
【図３】図３（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る薄膜多層基板の作成方法について示す断面図（その１）である。
【図４】図４（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る薄膜多層基板の作成方法について示す断面図（その２）である。
【図５】図５（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る回路基板の作成方法について示す断面図である。
【図６】図６は、本発明の他の実施の形態に係る回路基板について示す断面図である。
【図７】図７（ａ）〜（ｃ）は、従来例に係る回路基板の作成方法について示す断面図である。
【図８】図８は、従来例に係る薄膜多層基板について示す断面図である。
【図９】図９は、従来例に係る回路基板上に回路部品が搭載された回路装置を示す断面図である。
【符号の説明】
２１ ＢＴレジン基板（絶縁性基板）、
２２ Ｃｕ膜、
２２ａ〜２２ｄ，３２ａ〜３２ｆ，４２ａ〜４２ｄ，６２ａ〜６２ｆ 配線又は電極、
２３，４９，５２ フォトレジスト膜、
２４ａ〜２４ｃ，４７ａ〜４７ｃ 層間絶縁膜、
２５ａ〜２５ｃ，５０ａ〜５０ｃ インナビアホール（ビアホール）、
３１ａ〜３１ｅ，６１ａ〜６１ｅ ガラスエポキシ板（絶縁板）、
３３ａ〜３３ｄ，６３ａ〜６３ｄ エポキシプリプレグフィルム、
３４ａ〜３４ｄ，６４ａ，６４ｂ スルーホール（貫通孔）、
３５ａ〜３５ｄ，６５ａ，６５ｂ 銅膜、
４１ ガラスエポキシ基板（絶縁性基板）、
４３ 、
４４ａ，４４ｂ スルーホール（接続孔）、
４５ａ，４５ｂ 導電膜、
４６ａ，４６ｂ エポキシ樹脂、
４７ａ〜４７ｃ ポリイミドフィルム（層間絶縁膜）、
４８，４８ｂ Ｃｕホイル、
５１ｂ Ｃｕ膜、
５３ エポキシプリプレグフィルム（接着用絶縁膜）、
５４ａ，５４ｂ 開口部、
５５ａ，５５ｂ 導電性接着剤、
１１１，１１３ 薄膜多層基板（部分基板）、
１１２，１１４ 回路基板、
１１５，１１６ 凹部、
１１７ 切欠部、
１２１ 挿入型部品、
１２２ ＬＳＩチップ、
１２３ 回路部品。
Claims (6)
- 複数の配線が該配線間に絶縁板を挟んで積層され、上下の前記配線同士が全ての前記絶縁板を貫通する貫通孔を通して接続されている回路基板であって、
前記回路基板の一部に、複数の配線が該配線間に層間絶縁膜を挟んで積層され、上下の前記配線同士が該下方の配線上に形成された層間絶縁膜のインナビアホールを通して接続されている多層配線部分が設けられ、該多層配線部分の表面を含む前記回路基板の部品搭載面がほぼ平坦になっており、
前記多層配線部分の下方の回路基板内には前記多層配線部分内の配線と接続すべき配線が配置され、前記多層配線部分と、該多層配線部分の下方の前記回路基板とを貫通する貫通孔を通して、前記多層配線部分内の配線と前記回路基板内の配線とが接続されていることを特徴とする回路基板。 - 複数の配線が該配線間に絶縁板を挟んで積層され、上下の前記配線同士が全ての前記絶縁板を貫通する貫通孔を通して接続されている回路基板であって、
前記回路基板の一部に、複数の配線が該配線間に層間絶縁膜を挟んで積層され、上下の前記配線同士が該下方の配線上に形成された層間絶縁膜のインナビアホールを通して接続されている多層配線部分が設けられ、該多層配線部分の表面を含む前記回路基板の部品搭載面がほぼ平坦になっており、
前記多層配線部分の下方の回路基板内には前記多層配線部分内の配線と接続すべき配線が配置され、前記インナビアホールを有する多層配線部分内の配線と前記回路基板内の配線とは、前記多層配線部分の接続孔を通して接続されていることを特徴とする回路基板。 - 前記多層配線部分は、前記回路基板の凹部又は切欠部に形成されていることを特徴とする請求項１又は２の何れか一に記載の回路基板。
- 絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつインナビアホールを通して前記層間絶縁膜の上下の配線を接続してなる部分基板を準備する工程と、
複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、
前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、
前記複数の絶縁板と前記部分基板を固着させる工程と、
前記全ての絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程と、
前記部分基板と該部分基板の下にある全ての前記絶縁板を貫通する貫通孔を形成し、該貫通孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程とを有することを特徴とする回路基板の製造方法。 - 絶縁性基板上に配線と層間絶縁膜とを交互に積層し、かつ該配線のいずれかと繋がる接続孔を形成してなる部分基板を準備する工程と、
複数枚の重ね合わせにより凹部又は切欠部が形成されるような、配線が形成された複数の絶縁板を準備する工程と、
前記複数の絶縁板を重ねるとともに、前記凹部又は前記切欠部に前記部分基板を置く工程と、
前記複数の絶縁板と前記部分基板を固着させるとともに、前記接続孔を通して前記部分基板内の配線と前記絶縁板の配線とを接続する工程と、
前記全ての前記絶縁板を貫く貫通孔を形成し、該貫通孔を通して上下の前記絶縁板の配線同士を接続する工程とを有することを特徴とする回路基板の製造方法。 - 前記部分基板の絶縁性基板の下面には、前記絶縁性基板の接続孔を通して前記絶縁性基板上の配線と接続する導電膜と、該導電膜上に開口部を有する接着用絶縁膜と、前記接着用絶縁膜の開口部内に埋め込まれた導電性接着剤または低融点合金材料とが形成されていることを特徴とする請求項５に記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8968397A JP3754171B2 (ja) | 1997-04-08 | 1997-04-08 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8968397A JP3754171B2 (ja) | 1997-04-08 | 1997-04-08 | 回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284632A JPH10284632A (ja) | 1998-10-23 |
| JP3754171B2 true JP3754171B2 (ja) | 2006-03-08 |
Family
ID=13977576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8968397A Expired - Fee Related JP3754171B2 (ja) | 1997-04-08 | 1997-04-08 | 回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3754171B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1259103B1 (en) | 2000-02-25 | 2007-05-30 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for producing multilayer printed wiring board |
| EP1321980A4 (en) | 2000-09-25 | 2007-04-04 | Ibiden Co Ltd | SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD |
| JP4022040B2 (ja) | 2000-10-05 | 2007-12-12 | 松下電器産業株式会社 | 半導体デバイス |
| JP4869488B2 (ja) * | 2000-12-15 | 2012-02-08 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| TW511415B (en) | 2001-01-19 | 2002-11-21 | Matsushita Electric Ind Co Ltd | Component built-in module and its manufacturing method |
| TW550997B (en) | 2001-10-18 | 2003-09-01 | Matsushita Electric Ind Co Ltd | Module with built-in components and the manufacturing method thereof |
| TW557521B (en) * | 2002-01-16 | 2003-10-11 | Via Tech Inc | Integrated circuit package and its manufacturing process |
| CN100389494C (zh) * | 2002-05-23 | 2008-05-21 | 威盛电子股份有限公司 | 集成电路封装的制作工艺 |
| US7462784B2 (en) | 2006-05-02 | 2008-12-09 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
| JP5092934B2 (ja) * | 2008-06-26 | 2012-12-05 | 富士通オプティカルコンポーネンツ株式会社 | 一芯双方向光送受信器 |
| US8334463B2 (en) | 2009-10-30 | 2012-12-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US8546698B2 (en) * | 2009-10-30 | 2013-10-01 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP2011119616A (ja) | 2009-12-07 | 2011-06-16 | Fujitsu Ltd | プリント配線基板の製造方法、プリント配線基板、および電子装置 |
| AT13232U1 (de) * | 2011-12-28 | 2013-08-15 | Austria Tech & System Tech | Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte |
| CN104582235A (zh) * | 2013-10-15 | 2015-04-29 | 宏达国际电子股份有限公司 | 复合式电路板 |
| KR102306719B1 (ko) * | 2015-04-22 | 2021-09-30 | 삼성전기주식회사 | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 |
-
1997
- 1997-04-08 JP JP8968397A patent/JP3754171B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10284632A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3754171B2 (ja) | 回路基板及びその製造方法 | |
| JP3320325B2 (ja) | 高密度プリント回路基板にパッドを設ける方法 | |
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| KR100867148B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US7989706B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| KR100517009B1 (ko) | 다층배선기판및이의제조방법 | |
| JP4538486B2 (ja) | 多層基板およびその製造方法 | |
| WO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
| US6026564A (en) | Method of making a high density multilayer wiring board | |
| JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| JP3653452B2 (ja) | 配線回路基板とその製造方法と半導体集積回路装置とその製造方法 | |
| JP2008124459A (ja) | ハンダペースト接続部を有する回路基板の製造方法 | |
| JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
| JP5007164B2 (ja) | 多層配線板及び多層配線板製造方法 | |
| JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
| CN107770946A (zh) | 印刷布线板及其制造方法 | |
| JPH07283539A (ja) | ビルドアップ多層プリント配線板 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| US6981320B2 (en) | Circuit board and fabricating process thereof | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP2749472B2 (ja) | 多層薄膜配線基板、該基板を用いたモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051215 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20121222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |