JP2749472B2 - 多層薄膜配線基板、該基板を用いたモジュール - Google Patents
多層薄膜配線基板、該基板を用いたモジュールInfo
- Publication number
- JP2749472B2 JP2749472B2 JP3340724A JP34072491A JP2749472B2 JP 2749472 B2 JP2749472 B2 JP 2749472B2 JP 3340724 A JP3340724 A JP 3340724A JP 34072491 A JP34072491 A JP 34072491A JP 2749472 B2 JP2749472 B2 JP 2749472B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- thin film
- film wiring
- board
- multilayer thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩを搭載できる多
層薄膜配線基板、並びにそれを用いたモジュールに関す
る。
層薄膜配線基板、並びにそれを用いたモジュールに関す
る。
【０００２】
【従来の技術】ＬＳＩの高集積化に伴って、計算機の演
算速度の高速化の要求がますます高まり、これらＬＳＩ
を搭載するセラミック配線基板、薄膜配線基板などの実
装基板の高密度化の要求が高まっている。そのため、配
線の高アスペクト比化、多層化の向上と、信号の高速伝
送を図るための低抵抗の配線金属および低誘電性絶縁材
料の開発が要望されている。
算速度の高速化の要求がますます高まり、これらＬＳＩ
を搭載するセラミック配線基板、薄膜配線基板などの実
装基板の高密度化の要求が高まっている。そのため、配
線の高アスペクト比化、多層化の向上と、信号の高速伝
送を図るための低抵抗の配線金属および低誘電性絶縁材
料の開発が要望されている。
【０００３】現在、こうした実装基板の主流としてはセ
ラミック基板が用いられているが、その配線金属にはタ
ングステン等の高融点金属が用いられている。これは銅
等の低抵抗金属は、セラミックの焼結時の温度が高いた
めに該金属が溶融，焼損してしまうためである。また、
一般にセラミックは焼結時の寸法変化が大きいために配
線幅を１００μｍ以下にすることは困難である。セラミ
ック基板の多層化は、一層毎に順次形成して行く方法で
行われているため、高多層化は期待できない。また、信
号伝送速度に大きな影響を与える絶縁層の誘電率も、基
板に誘電率が大きいセラミックを用いているかぎり、そ
の高速化には自ずと限度がある。
ラミック基板が用いられているが、その配線金属にはタ
ングステン等の高融点金属が用いられている。これは銅
等の低抵抗金属は、セラミックの焼結時の温度が高いた
めに該金属が溶融，焼損してしまうためである。また、
一般にセラミックは焼結時の寸法変化が大きいために配
線幅を１００μｍ以下にすることは困難である。セラミ
ック基板の多層化は、一層毎に順次形成して行く方法で
行われているため、高多層化は期待できない。また、信
号伝送速度に大きな影響を与える絶縁層の誘電率も、基
板に誘電率が大きいセラミックを用いているかぎり、そ
の高速化には自ずと限度がある。
【０００４】上記の課題を解決するために、有機材料を
絶縁層に用いた配線基板が注目されている。有機材料の
みからなる配線基板は、配線金属に低抵抗の銅等を利用
できるため、さらに配線を微細化できる可能性がある。
そして絶縁層としても有機材料は低誘電率であるため
に、高密度実装の基板として適している（特開平２−４
５９９８号公報）。しかし、従来、この種の配線基板は
セラミック基板上に有機絶縁層からなる多層配線を形成
したものが（特開昭６３−５００９４号公報）用いられ
ている。これは、セラミックに比べて遥かに大きな熱膨
張係数の有機材料の多層配線層をセラミックの支持基板
に接着するために、両者の間の熱膨張係数の差に基づく
熱応力によって、基板形成時および稼働時に多層配線層
の層間剥離あるいはセラミックのクラック等が発生し易
いと云う問題がある。これを防ぐためにはどうしても基
板の総積層数が制限され、目的とする高多層化を図るこ
とができないと云う問題がある。また配線の構成ならび
に形成方法が全く異なるセラミックと有機材料とを接合
するために両者の整合層が必要となり、構造上複雑とな
り大型化が困難である。
絶縁層に用いた配線基板が注目されている。有機材料の
みからなる配線基板は、配線金属に低抵抗の銅等を利用
できるため、さらに配線を微細化できる可能性がある。
そして絶縁層としても有機材料は低誘電率であるため
に、高密度実装の基板として適している（特開平２−４
５９９８号公報）。しかし、従来、この種の配線基板は
セラミック基板上に有機絶縁層からなる多層配線を形成
したものが（特開昭６３−５００９４号公報）用いられ
ている。これは、セラミックに比べて遥かに大きな熱膨
張係数の有機材料の多層配線層をセラミックの支持基板
に接着するために、両者の間の熱膨張係数の差に基づく
熱応力によって、基板形成時および稼働時に多層配線層
の層間剥離あるいはセラミックのクラック等が発生し易
いと云う問題がある。これを防ぐためにはどうしても基
板の総積層数が制限され、目的とする高多層化を図るこ
とができないと云う問題がある。また配線の構成ならび
に形成方法が全く異なるセラミックと有機材料とを接合
するために両者の整合層が必要となり、構造上複雑とな
り大型化が困難である。
【０００５】
【発明が解決しようとする課題】前記のようにセラミク
ス基板上に多層配線層を形成したものは、熱膨張係数の
差に基づく製造時および使用時の温度変化による熱応力
のために、多層化、大型化は困難で、実用的な高密度実
装が達成できないと云う問題があった。
ス基板上に多層配線層を形成したものは、熱膨張係数の
差に基づく製造時および使用時の温度変化による熱応力
のために、多層化、大型化は困難で、実用的な高密度実
装が達成できないと云う問題があった。
【０００６】また、前記有機材料を絶縁層とする多層配
線層を備えたセラミック基板上に、多数のＬＳＩを搭載
するためには大面積のものが必要である。しかし、セラ
ミック基板の大面積化は生産技術面でも容易でない。仮
に、大面積のものが得られたとしても、ＬＳＩを基板の
片側の面に搭載したものはではＬＳＩ相互の距離がおの
ずと大きくなり、絶縁層の誘電特性とも相俟って信号伝
送速度の低下を招くと云う問題がある。
線層を備えたセラミック基板上に、多数のＬＳＩを搭載
するためには大面積のものが必要である。しかし、セラ
ミック基板の大面積化は生産技術面でも容易でない。仮
に、大面積のものが得られたとしても、ＬＳＩを基板の
片側の面に搭載したものはではＬＳＩ相互の距離がおの
ずと大きくなり、絶縁層の誘電特性とも相俟って信号伝
送速度の低下を招くと云う問題がある。
【０００７】また、前記セラミック基板の両面に多層配
線層を設けたものでは、熱応力による基板の反りを防ぐ
と云う点では片面のものより優れているが、両面に多数
のＬＳＩを搭載しようとしても、配線密度を高くできな
いセラミック基板を介在させて多層配線層が接合されて
いるために、多数のＬＳＩを搭載するにはおのずと制限
があり、また、セラミック層の高誘電率が影響して前記
と同様に伝送速度をそれほど高めることができないと云
う問題がある。
線層を設けたものでは、熱応力による基板の反りを防ぐ
と云う点では片面のものより優れているが、両面に多数
のＬＳＩを搭載しようとしても、配線密度を高くできな
いセラミック基板を介在させて多層配線層が接合されて
いるために、多数のＬＳＩを搭載するにはおのずと制限
があり、また、セラミック層の高誘電率が影響して前記
と同様に伝送速度をそれほど高めることができないと云
う問題がある。
【０００８】現在の大型計算機においては、計算機の性
能を表すマシンサイクルの約半分をＬＳＩが占め、残り
は実装基板の部分が占めている。前記のように、従来の
実装基板では、これ以上の高密度化は困難であり、従っ
て、これを用いた計算機の演算速度の向上は実質的には
困難である。
能を表すマシンサイクルの約半分をＬＳＩが占め、残り
は実装基板の部分が占めている。前記のように、従来の
実装基板では、これ以上の高密度化は困難であり、従っ
て、これを用いた計算機の演算速度の向上は実質的には
困難である。
【０００９】本発明の目的は、より高密度実装が可能な
多層薄膜配線基板を提供することにある。
多層薄膜配線基板を提供することにある。
【００１０】本発明の他の目的は、上記多層薄膜配線基
板にＬＳＩを搭載した高密度実装のモジュールを提供す
ることにある。
板にＬＳＩを搭載した高密度実装のモジュールを提供す
ることにある。
【００１１】
【００１２】
【課題を解決するための手段】本発明は前記課題を解決
するためになされたもので、その要旨は次のとおりであ
る。
するためになされたもので、その要旨は次のとおりであ
る。
【００１３】（１） 有機絶縁フィルムの表面に微細配
線パターンが形成された薄膜配線基板を複数積層してな
る多層薄膜配線基板が、その面と直接貼合わされる支持
基板を備えておらず、その周縁部に設けたフレームで支
持されており、前記薄膜配線基板の熱膨張係数がほぼ均
一になるよう構成されている多層薄膜配線基板。
線パターンが形成された薄膜配線基板を複数積層してな
る多層薄膜配線基板が、その面と直接貼合わされる支持
基板を備えておらず、その周縁部に設けたフレームで支
持されており、前記薄膜配線基板の熱膨張係数がほぼ均
一になるよう構成されている多層薄膜配線基板。
【００１４】
【００１５】（２） 有機絶縁フィルムの表面に微細配
線パターンが形成された薄膜配線基板を複数積層してな
る多層薄膜配線基板と、該多層薄膜配線基板の少なくと
も一方の面に半導体素子が搭載されており、かつ、前記
薄膜配線基板面はこれと直接貼合わされる支持基板を備
えておらず、その周縁部に設けたフレームで支持されて
おり、前記薄膜配線基板の熱膨張係数がほぼ均一になる
よう構成されているモジュール。
線パターンが形成された薄膜配線基板を複数積層してな
る多層薄膜配線基板と、該多層薄膜配線基板の少なくと
も一方の面に半導体素子が搭載されており、かつ、前記
薄膜配線基板面はこれと直接貼合わされる支持基板を備
えておらず、その周縁部に設けたフレームで支持されて
おり、前記薄膜配線基板の熱膨張係数がほぼ均一になる
よう構成されているモジュール。
【００１６】
【００１７】
【００１８】本発明の多層薄膜配線基板の特徴を挙げる
と次のとおりである。
と次のとおりである。
【００１９】 従来の多層配線基板のようにセラミッ
ク等の支持体を配線基板と直接貼合わせて支持したもの
ではない。
ク等の支持体を配線基板と直接貼合わせて支持したもの
ではない。
【００２０】 その好ましい積層総数は１０〜５０層
で、一層当りの厚さが１０〜５０μｍである。
で、一層当りの厚さが１０〜５０μｍである。
【００２１】 全積層板の厚さが１００μｍ〜２.５
ｍｍである。
ｍｍである。
【００２２】 基板全体の熱膨張係数がほぼ均一にな
るように構成されている。
るように構成されている。
【００２３】特に、ＬＳＩ等の半導体素子は、多層薄膜
配線基板の両面に搭載するのが望ましい。それも、該配
線基板の両面に熱的バランス（熱収支）が実質的にほぼ
均等となるように搭載配置されていることが望ましい。
配線基板の両面に搭載するのが望ましい。それも、該配
線基板の両面に熱的バランス（熱収支）が実質的にほぼ
均等となるように搭載配置されていることが望ましい。
【００２４】以下図面を参照して本発明を説明する。
【００２５】本発明の両面実装基板の一例を図１の模式
断面図に示す。同図における薄膜配線基板の絶縁層１と
しては、例えばポリイミドフイルムが用いられ、配線２
としては銅等の金属が用いられる。
断面図に示す。同図における薄膜配線基板の絶縁層１と
しては、例えばポリイミドフイルムが用いられ、配線２
としては銅等の金属が用いられる。
【００２６】ここで形成される微細配線は、銅膜を貼っ
たポリイミドフィルムの銅膜面側に配線パターン状にエ
ッチングマスクを形成し、配線パターン部以外の銅膜を
取除くサブトラクト法で形成することができる。また、
ポリイミドフイルムに配線のネガパターンを形成し、電
気銅めっき法、化学銅めっき法、蒸着法等により銅配線
パターンを形成するアディティブ法、あるいはこれらを
組合せて銅配線パターンを形成することができる。
たポリイミドフィルムの銅膜面側に配線パターン状にエ
ッチングマスクを形成し、配線パターン部以外の銅膜を
取除くサブトラクト法で形成することができる。また、
ポリイミドフイルムに配線のネガパターンを形成し、電
気銅めっき法、化学銅めっき法、蒸着法等により銅配線
パターンを形成するアディティブ法、あるいはこれらを
組合せて銅配線パターンを形成することができる。
【００２７】上記エッチングマスクとしては、液状、フ
ィルム状、あるいは電着レジスト等いずれも用いること
ができる。これらの方法では、おおよそ線幅２０〜１０
０μｍのパタ−ン形成に適している。一方、線幅５〜５
０μｍの微細パターンを形成するにはアディティブ法が
適している。
ィルム状、あるいは電着レジスト等いずれも用いること
ができる。これらの方法では、おおよそ線幅２０〜１０
０μｍのパタ−ン形成に適している。一方、線幅５〜５
０μｍの微細パターンを形成するにはアディティブ法が
適している。
【００２８】前記銅貼り板としては、片面銅貼り板また
は両面銅貼り板のいずれでも用いることができる。
は両面銅貼り板のいずれでも用いることができる。
【００２９】前記銅貼りポリイミド板の製法について
は、（１）ポリイミド上にスパッタ，蒸着等によって銅
箔を形成する方法、（２）めっきによって銅箔を形成す
る方法、（３）銅箔上にポリイミド前駆体を塗布し硬化
する方法、（４）ポリイミドと銅箔を接着剤で貼合わせ
る方法、（５）上記（１）と（２）とを組合せる方法、
などがある。耐熱性を考えた場合は接着剤を用いない
（１）（２）または（３）の方法、あるいは（５）の組
合せが望ましい。
は、（１）ポリイミド上にスパッタ，蒸着等によって銅
箔を形成する方法、（２）めっきによって銅箔を形成す
る方法、（３）銅箔上にポリイミド前駆体を塗布し硬化
する方法、（４）ポリイミドと銅箔を接着剤で貼合わせ
る方法、（５）上記（１）と（２）とを組合せる方法、
などがある。耐熱性を考えた場合は接着剤を用いない
（１）（２）または（３）の方法、あるいは（５）の組
合せが望ましい。
【００３０】銅配線パターンの形成やその位置合わせ、
積層接着等を考えると、全体の熱膨張係数を実質的に均
一にしたものを用いることが望ましい。
積層接着等を考えると、全体の熱膨張係数を実質的に均
一にしたものを用いることが望ましい。
【００３１】銅配線を形成したポリイミドフィルムの積
層方法は、各層間の配線の位置を合わせた後、接着材を
用いて接合する。接合された配線層間の電気的接続はビ
アホールやスルーホールを形成して接続する。なお、こ
れらの接続方法は、該スールホールまたはビアホール部
をドリル加工、ドライエッチング、レザー加工等により
所定の孔を穿け、該孔内をめっき、蒸着によるコーティ
ングあるいは溶融低融点金属、導電性ペースト等で充填
することによって行うことができる。
層方法は、各層間の配線の位置を合わせた後、接着材を
用いて接合する。接合された配線層間の電気的接続はビ
アホールやスルーホールを形成して接続する。なお、こ
れらの接続方法は、該スールホールまたはビアホール部
をドリル加工、ドライエッチング、レザー加工等により
所定の孔を穿け、該孔内をめっき、蒸着によるコーティ
ングあるいは溶融低融点金属、導電性ペースト等で充填
することによって行うことができる。
【００３２】図２に本発明の薄膜配線基板にＬＳＩを搭
載した実装基板の模式平面図を示す。図３は図２の模式
斜視図を示す。
載した実装基板の模式平面図を示す。図３は図２の模式
斜視図を示す。
【００３３】多層薄膜配線基板６は、基板全体として熱
膨張係数がほぼ均一となるように構成されているので、
製造時および稼働時の熱応力の発生が少ない。特に、両
面に半導体素子等のＬＳＩ３を搭載した際には、ＬＳＩ
が稼働時に発生する熱のバランスを考慮して搭載配置す
ることによって、基板の熱応力の発生を抑制することが
できる。ＬＳＩの搭載は、ＬＳＩ３および配線基板６の
所定の箇所にそれぞれ接合パッド８を形成し、はんだボ
ール７によって搭載，接続することができる。また、半
導体素子をマザーボードへ搭載する場合に行われている
ＴＡＢ（ＴapeＡutomated Ｂonding）方式を用いて、
前記配線基板に搭載、接続する方法は、量産性の上から
好ましい方式である。
膨張係数がほぼ均一となるように構成されているので、
製造時および稼働時の熱応力の発生が少ない。特に、両
面に半導体素子等のＬＳＩ３を搭載した際には、ＬＳＩ
が稼働時に発生する熱のバランスを考慮して搭載配置す
ることによって、基板の熱応力の発生を抑制することが
できる。ＬＳＩの搭載は、ＬＳＩ３および配線基板６の
所定の箇所にそれぞれ接合パッド８を形成し、はんだボ
ール７によって搭載，接続することができる。また、半
導体素子をマザーボードへ搭載する場合に行われている
ＴＡＢ（ＴapeＡutomated Ｂonding）方式を用いて、
前記配線基板に搭載、接続する方法は、量産性の上から
好ましい方式である。
【００３４】電源および信号の入出力端子は、図４の該
実装基板の模式側面図に示すように、フレーム４に設け
た接続ピン５に接続され、プリント配線板等からなるマ
ザーボードに取付けることによって外部回路に接続され
駆動される。本発明の多層薄膜配線基板の前記入出力端
子は図５の模式図に示すように、前記ピン５の端子部と
対応する位置に入出力端子を形成しフレーム４の該ピン
５に接続される。こうした入出力端子の接続方法は、カ
ップラ、ＣＣＢ、リードフレーム等の一般に用いられて
いる方式が適用できる。
実装基板の模式側面図に示すように、フレーム４に設け
た接続ピン５に接続され、プリント配線板等からなるマ
ザーボードに取付けることによって外部回路に接続され
駆動される。本発明の多層薄膜配線基板の前記入出力端
子は図５の模式図に示すように、前記ピン５の端子部と
対応する位置に入出力端子を形成しフレーム４の該ピン
５に接続される。こうした入出力端子の接続方法は、カ
ップラ、ＣＣＢ、リードフレーム等の一般に用いられて
いる方式が適用できる。
【００３５】前記フレーム４は、必要に応じてフレーム
４内に配線を形成したものを用いることができる。該配
線の形成法としては、従来のセラミクス配線技術、多層
ＴＡＢ配線技術、プリント板配線技術等を利用すること
ができる。なお、薄膜配線基板を前記フレーム４に取付
けることにより、基板を剛体化することができる。フレ
ームと多層薄膜配線基板との接続部の模式断面図を図６
に示す。
４内に配線を形成したものを用いることができる。該配
線の形成法としては、従来のセラミクス配線技術、多層
ＴＡＢ配線技術、プリント板配線技術等を利用すること
ができる。なお、薄膜配線基板を前記フレーム４に取付
けることにより、基板を剛体化することができる。フレ
ームと多層薄膜配線基板との接続部の模式断面図を図６
に示す。
【００３６】前記絶縁層となるフィルム材料としては、
ポリイミド、ポリアミド、ポリアミドイミド、ポリエチ
レンテレフタレート、ポリエーテルエーテルケトン、エ
ポキシ樹脂等があり、これらは耐熱性、耐薬品性、寸法
精度等の要求特性によって使い分けることができるが、
一般にポリイミドを用いた場合に最も良好な結果を与え
る。
ポリイミド、ポリアミド、ポリアミドイミド、ポリエチ
レンテレフタレート、ポリエーテルエーテルケトン、エ
ポキシ樹脂等があり、これらは耐熱性、耐薬品性、寸法
精度等の要求特性によって使い分けることができるが、
一般にポリイミドを用いた場合に最も良好な結果を与え
る。
【００３７】前記フレーム材料としては、ガラスセラミ
ック、ムライト、アルミナ等のセラミックあるいはポリ
イミド、ポリエチレンテレフタレート、ポリフェニレン
サルファイド、ポリエーテルエーテルケトン、エポキシ
樹脂等の有機高分子材料、さらにまたガラスクロスと上
記有機材料とを組合せたものが用いられる。搭載するＬ
ＳＩ等の素子との熱膨張係数を合わせるには無機材料が
望ましい。フレーム部分の大きさや形状は該フレームと
本発明の薄膜配線基板との接合方法、薄膜配線基板の機
械強度、接続される電子機器の寸法等に応じて決めるこ
とができる。
ック、ムライト、アルミナ等のセラミックあるいはポリ
イミド、ポリエチレンテレフタレート、ポリフェニレン
サルファイド、ポリエーテルエーテルケトン、エポキシ
樹脂等の有機高分子材料、さらにまたガラスクロスと上
記有機材料とを組合せたものが用いられる。搭載するＬ
ＳＩ等の素子との熱膨張係数を合わせるには無機材料が
望ましい。フレーム部分の大きさや形状は該フレームと
本発明の薄膜配線基板との接合方法、薄膜配線基板の機
械強度、接続される電子機器の寸法等に応じて決めるこ
とができる。
【００３８】前記薄膜配線基板とフレームとの具体的接
続方法としては、ハンダリフロー法、接続部に導電性物
質を設けたフィルムを介在させる方法、接続部に導電性
物質の突起を形成し突き合せる方法、接続部のフレーム
の表面から薄膜配線基板に達する孔を穿け、この孔に導
電性物質を充填あるいはコーティングする方法等があ
る。この際接続面の信頼性を確保するために、該フレー
ムと薄膜配線基板との位置合わを行ってから接合するわ
けであるが、その位置合わせは機械的な固定方法あるい
は接着剤等を用いる方法がある。
続方法としては、ハンダリフロー法、接続部に導電性物
質を設けたフィルムを介在させる方法、接続部に導電性
物質の突起を形成し突き合せる方法、接続部のフレーム
の表面から薄膜配線基板に達する孔を穿け、この孔に導
電性物質を充填あるいはコーティングする方法等があ
る。この際接続面の信頼性を確保するために、該フレー
ムと薄膜配線基板との位置合わを行ってから接合するわ
けであるが、その位置合わせは機械的な固定方法あるい
は接着剤等を用いる方法がある。
【００３９】本発明の薄膜配線基板の配線幅は回路とし
ての信頼性の点からは５μｍ以上が望ましい。また、高
密度化の点では５０μｍ以下が好ましい。
ての信頼性の点からは５μｍ以上が望ましい。また、高
密度化の点では５０μｍ以下が好ましい。
【００４０】前記の高集積度ＬＳＩを搭載した両面実装
基板は、電子計算機の中央演算処理装置（ＩＰ）として
用いることができる。
基板は、電子計算機の中央演算処理装置（ＩＰ）として
用いることができる。
【００４１】
【作用】本発明の多層薄膜配線基板は、基板両面に搭載
されたＬＳＩを高密度配線により電気的に接続すること
によって、実装密度を大幅に向上することができ、ま
た、基板両面の熱的バランスをとる構造とすることによ
り熱応力による変形等の問題が大幅に改善できる。
されたＬＳＩを高密度配線により電気的に接続すること
によって、実装密度を大幅に向上することができ、ま
た、基板両面の熱的バランスをとる構造とすることによ
り熱応力による変形等の問題が大幅に改善できる。
【００４２】また、両面ＬＳＩ実装基板を用いた計算機
では、ＬＳＩが高密度に実装できるため、信号の伝送速
度が向上し計算速度の向上につながる。
では、ＬＳＩが高密度に実装できるため、信号の伝送速
度が向上し計算速度の向上につながる。
【００４３】また、従来のものよりも数多くのＬＳＩを
同一基板上に配置できるため、外部信号線の低減が可能
であり計算機設計上も有効である。
同一基板上に配置できるため、外部信号線の低減が可能
であり計算機設計上も有効である。
【００４４】さらにまた、フレームにより剛体化される
ので、従来の多層配線板のようなセラミック等の支持体
が不要となり、小型で熱放散性の優れた実装基板が得ら
れる。
ので、従来の多層配線板のようなセラミック等の支持体
が不要となり、小型で熱放散性の優れた実装基板が得ら
れる。
【００４５】
【実施例】〔実施例 １〕銅貼りポリイミドフィルム
（日立化成工業製ＭＣＦ５０００Ｉ：ポリイミドフィル
ム膜厚２５μｍ、銅箔膜厚１８μｍ）上にレジスト（東
京応化製ＯＦＰＲ８０００）膜を設け、露光、現像（現
像液：東京応化製ＮＭＤ３）して回路パターン状にレジ
スト膜を形成した。次いで露出部の銅箔を塩化第二銅溶
液でエッチングして、線幅２５μｍ×配線間３０μｍ×
高さ１５μｍの所定のパターン状に銅配線を形成した。
（日立化成工業製ＭＣＦ５０００Ｉ：ポリイミドフィル
ム膜厚２５μｍ、銅箔膜厚１８μｍ）上にレジスト（東
京応化製ＯＦＰＲ８０００）膜を設け、露光、現像（現
像液：東京応化製ＮＭＤ３）して回路パターン状にレジ
スト膜を形成した。次いで露出部の銅箔を塩化第二銅溶
液でエッチングして、線幅２５μｍ×配線間３０μｍ×
高さ１５μｍの所定のパターン状に銅配線を形成した。
【００４６】前記ポリイミドフィルムの銅配線を形成し
た面にポリイミド系フィルム接着材（日立化成工業製Ａ
Ｓ２００Ｉ）を介在して積層し、位置合わせ後プレスに
より接合し２層の積層板を得た。これにビーム径４０μ
ｍのＫｒＦ−エキシマレーザーで、上面の銅配線部から
下面の銅配線部にスルーホールを穿けた。次いでＰｄ触
媒溶液で処理した後、フィルムレジスト（日立化成工業
製ＳＡ７１３５）をラミネートしスルーホール形成部分
の該レジストを除去し、該スルーホール部分に公知の無
電解銅めっきを行って導体層を形成し、２層間の銅配線
を電気的に接続した。
た面にポリイミド系フィルム接着材（日立化成工業製Ａ
Ｓ２００Ｉ）を介在して積層し、位置合わせ後プレスに
より接合し２層の積層板を得た。これにビーム径４０μ
ｍのＫｒＦ−エキシマレーザーで、上面の銅配線部から
下面の銅配線部にスルーホールを穿けた。次いでＰｄ触
媒溶液で処理した後、フィルムレジスト（日立化成工業
製ＳＡ７１３５）をラミネートしスルーホール形成部分
の該レジストを除去し、該スルーホール部分に公知の無
電解銅めっきを行って導体層を形成し、２層間の銅配線
を電気的に接続した。
【００４７】上記と同様の操作を繰返し、２００ｍｍ×
２００ｍｍ×厚さ０．５ｍｍで全層数１０層の多層薄膜
配線基板を作製した。なお、銅配線が露出した表面部に
は、前記ポリイミド系フィルム接着材を圧着し絶縁層を
形成し、ＬＳＩ搭載部分については上記と同様の方法で
ビアホールを形成し、その上にＮｉ−Ｗからなる接合パ
ッドを形成した。
２００ｍｍ×厚さ０．５ｍｍで全層数１０層の多層薄膜
配線基板を作製した。なお、銅配線が露出した表面部に
は、前記ポリイミド系フィルム接着材を圧着し絶縁層を
形成し、ＬＳＩ搭載部分については上記と同様の方法で
ビアホールを形成し、その上にＮｉ−Ｗからなる接合パ
ッドを形成した。
【００４８】上記薄膜配線基板を用い、−６５℃⇔＋１
５０℃のヒートサイクル試験を１０００サイクル行った
が、層間剥離および基板クラック等は発生しなかった。
５０℃のヒートサイクル試験を１０００サイクル行った
が、層間剥離および基板クラック等は発生しなかった。
【００４９】得られた薄膜配線基板の回路パターン密度
は、従来のセラミック支持型基板の場合に比べて、約５
倍向上できると云う効果があり、実装の高密度化を図る
ことができる。
は、従来のセラミック支持型基板の場合に比べて、約５
倍向上できると云う効果があり、実装の高密度化を図る
ことができる。
【００５０】上記の多層薄膜配線基板の周縁部には、タ
ングステン配線４０層を内包するムライトフレームを設
けた。前記薄膜配線基板とムライトフレームとの接続
は、該フレーム上の所定の箇所に設けられているハンダ
ボールに前記薄膜配線基板の対応する接続部を合せ、ハ
ンダの溶融温度まで加熱することにより接続した。ハン
ダ接続後、薄膜配線基板とムライトフレームとの接合部
に液状接着材を流し込み接合して補強した。
ングステン配線４０層を内包するムライトフレームを設
けた。前記薄膜配線基板とムライトフレームとの接続
は、該フレーム上の所定の箇所に設けられているハンダ
ボールに前記薄膜配線基板の対応する接続部を合せ、ハ
ンダの溶融温度まで加熱することにより接続した。ハン
ダ接続後、薄膜配線基板とムライトフレームとの接合部
に液状接着材を流し込み接合して補強した。
【００５１】上記薄膜配線基板を用い、−６５℃⇔＋１
５０℃のヒートサイクル試験を１０００サイクル行った
が、層間剥離および基板クラック等は発生しなかった。
５０℃のヒートサイクル試験を１０００サイクル行った
が、層間剥離および基板クラック等は発生しなかった。
【００５２】得られた薄膜配線基板の回路パターン密度
は、従来のセラミック支持基板の場合に比べて、約５倍
向上できると云う効果があり、実装の高密度化を図るこ
とができる。更に、ムライトフレームによって剛体化さ
れ、機械的および熱膨張による寸法変化を少なくするこ
とができる。
は、従来のセラミック支持基板の場合に比べて、約５倍
向上できると云う効果があり、実装の高密度化を図るこ
とができる。更に、ムライトフレームによって剛体化さ
れ、機械的および熱膨張による寸法変化を少なくするこ
とができる。
【００５３】
【００５４】〔実施例 ２〕 ポリイミドフィルム（２５μｍ）をＰｄ触媒溶液で処理
した上にレジスト（東京応化製ＯＦＰＲ８０００）膜を
設け、ネガパターンを介して露光し、現像（現像液：東
京応化製ＮＭＤ３）して銅配線形成不要部にレジスト膜
を形成した。次いで公知の無電解銅めっき行って、線幅
１０μｍ×配線間１５μｍ×高さ８μｍの所定のパター
ン状に銅配線を形成した。
した上にレジスト（東京応化製ＯＦＰＲ８０００）膜を
設け、ネガパターンを介して露光し、現像（現像液：東
京応化製ＮＭＤ３）して銅配線形成不要部にレジスト膜
を形成した。次いで公知の無電解銅めっき行って、線幅
１０μｍ×配線間１５μｍ×高さ８μｍの所定のパター
ン状に銅配線を形成した。
【００５５】上記ポリイミドフィルムの銅配線を形成し
た面にポリイミド系フィルム接着材（日立化成工業製Ａ
Ｓ２００Ｉ）を介在させ、位置合わせ後プレスにより接
合し２層の積層板を得た。この上にシリコン含有レジス
ト膜を形成し、次いでスルーホール形成部のレジストを
除去し、ドライエッチング法によって２０μｍ下面の銅
配線部に到達するビアホールを穿けた。Ｐｄ触媒溶液で
処理した後、シリコン含有レジスト膜を除き、ビアホー
ル部分に公知の無電解銅めっきによって導体層を形成
し、２層間の銅配線間を電気的に接続した。
た面にポリイミド系フィルム接着材（日立化成工業製Ａ
Ｓ２００Ｉ）を介在させ、位置合わせ後プレスにより接
合し２層の積層板を得た。この上にシリコン含有レジス
ト膜を形成し、次いでスルーホール形成部のレジストを
除去し、ドライエッチング法によって２０μｍ下面の銅
配線部に到達するビアホールを穿けた。Ｐｄ触媒溶液で
処理した後、シリコン含有レジスト膜を除き、ビアホー
ル部分に公知の無電解銅めっきによって導体層を形成
し、２層間の銅配線間を電気的に接続した。
【００５６】上記と同様の操作を繰返し、１００ｍｍ×
１００ｍｍ×厚さ０．４ｍｍで全積層数１０層の薄膜配
線基板を作製した。なお、銅配線が露出した表面には、
前記ポリイミド系フィルム接着材を圧着し絶縁層を形成
した。
１００ｍｍ×厚さ０．４ｍｍで全積層数１０層の薄膜配
線基板を作製した。なお、銅配線が露出した表面には、
前記ポリイミド系フィルム接着材を圧着し絶縁層を形成
した。
【００５７】上記薄膜配線基板を用い、−６５℃⇔＋１
５０℃のヒートサイクル試験を１０００サイクル行った
が、層間剥離および基板クラック等は発生しなかった。
５０℃のヒートサイクル試験を１０００サイクル行った
が、層間剥離および基板クラック等は発生しなかった。
【００５８】得られた配線基板の回路パターン密度は、
従来のセラミック支持基板の場合に比べて、約７倍に向
上でき実装の高密度化を図ることができる。
従来のセラミック支持基板の場合に比べて、約７倍に向
上でき実装の高密度化を図ることができる。
【００５９】〔実施例 ３〕 実施例１で作成した多層薄膜配線基板の両面に、４.８
ＫゲートのＬＳＩを２２５個ずつ搭載し計算機のＩＰを
形成した。従来のセラミック支持基板上に薄膜配線を形
成したモジュールを用いたものに比べて、実装基板部に
よる信号の遅延時間を約３／４に短縮することができ
た。
ＫゲートのＬＳＩを２２５個ずつ搭載し計算機のＩＰを
形成した。従来のセラミック支持基板上に薄膜配線を形
成したモジュールを用いたものに比べて、実装基板部に
よる信号の遅延時間を約３／４に短縮することができ
た。
【００６０】
【発明の効果】本発明の多層薄膜配線基板は、熱膨張係
数を基板全体にほぼ均一にすることができるため基板の
層間剥離，クラック等の発生が少なく、かつ、高密度配
線ができるので、電子装置の小型軽量化を図ることがで
きる。
数を基板全体にほぼ均一にすることができるため基板の
層間剥離，クラック等の発生が少なく、かつ、高密度配
線ができるので、電子装置の小型軽量化を図ることがで
きる。
【００６１】また、フレームを備えた多層薄膜配線基板
はフレームにより剛体化され、より機械強度が向上し、
熱膨張係数の違いに基づく変形等の発生を防止できる。
はフレームにより剛体化され、より機械強度が向上し、
熱膨張係数の違いに基づく変形等の発生を防止できる。
【００６２】また、低誘電率の有機高分子材料を絶縁層
として用いたことにより、信号の高速伝送ができ、特
に、ＬＳＩを高密度に搭載する実装基板に用いることに
より、回路の配線長が短縮できることと相俟って、計算
機の演算速度を向上することができる。
として用いたことにより、信号の高速伝送ができ、特
に、ＬＳＩを高密度に搭載する実装基板に用いることに
より、回路の配線長が短縮できることと相俟って、計算
機の演算速度を向上することができる。
【００６３】また、ＬＳＩ実装基板においては、ＬＳＩ
稼働時の該基板の両面が熱的にバランスするＬＳＩを配
置搭載されているので、稼働時の発熱に基づく前記基板
の熱応力の発生が少なく、機械的、熱的に信頼性の優れ
たものを提供することができる。
稼働時の該基板の両面が熱的にバランスするＬＳＩを配
置搭載されているので、稼働時の発熱に基づく前記基板
の熱応力の発生が少なく、機械的、熱的に信頼性の優れ
たものを提供することができる。
【図１】本発明の一実施例の両面実装基板の模式断面図
である。
である。
【図２】図１に示す両面実装基板の模式平面図である。
【図３】図１に示す両面実装基板の模式斜視図である。
【図４】図１の両面実装基板の模式側面図である。
【図５】本発明の薄膜配線基板の一実施例の接合端子部
の模式図である。
の模式図である。
【図６】フレームと多層薄膜配線基板との接続部の模式
断面図である。
断面図である。
１…絶縁層、２…銅配線、３…ＬＳＩ、４…フレーム、
５…接続ピン、６…薄膜配線基板、７，１０…はんだボ
ール、８…接合パッド、９…厚膜配線。
５…接続ピン、６…薄膜配線基板、７，１０…はんだボ
ール、８…接合パッド、９…厚膜配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤崎 康二 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 嶋之木久恵 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 岡部 義昭 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 田綿 理恵 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 池田 孝栄 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 向尾 昭夫 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 平３−280497（ＪＰ，Ａ) 特開 平２−298098（ＪＰ，Ａ) 特開 平３−14293（ＪＰ，Ａ) 特開 昭63−32662（ＪＰ，Ａ) 特開 昭61−212096（ＪＰ，Ａ) 特開 平２−177391（ＪＰ，Ａ) 特開 昭60−247992（ＪＰ，Ａ) 実開 昭61−81131（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46
Claims (6)
- 【請求項１】 有機絶縁フィルムの表面に微細配線パタ
ーンが形成された薄膜配線基板を複数積層してなる多層
薄膜配線基板が、その面と直接貼合わされる支持基板を
備えておらず、その周縁部に設けたフレームで支持され
ており、前記薄膜配線基板の熱膨張係数がほぼ均一にな
るよう構成されていることを特徴とする多層薄膜配線基
板。 - 【請求項２】 前記多層薄膜配線基板は、その厚さが少
なくとも１００μｍである請求項１に記載の多層薄膜配
線基板。 - 【請求項３】 有機絶縁フィルムの表面に微細配線パタ
ーンが形成された薄膜配線基板を複数積層してなる多層
薄膜配線基板と、該多層薄膜配線基板の少なくとも一方
の面に半導体素子が搭載されており、かつ、前記薄膜配
線基板面はこれと直接貼合わされる支持基板を備えてお
らず、その周縁部に設けたフレームで支持されており、
前記薄膜配線基板の熱膨張係数がほぼ均一になるよう構
成されていることを特徴とするモジュール。 - 【請求項４】 前記半導体素子は前記多層薄膜配線基板
の両面の熱収支がほぼバランスするよう両面に配置搭載
されている請求項３に記載のモジュール。 - 【請求項５】前記多層薄膜配線基板の厚さが少なくとも
１００μｍである請求項３または４に記載のモジュー
ル。 - 【請求項６】前記半導体素子はＴＡＢ（Ｔape Ａutoma
ted Ｂonding）により搭載されている請求項３，４ま
たは５のいずれかに記載のモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340724A JP2749472B2 (ja) | 1991-12-24 | 1991-12-24 | 多層薄膜配線基板、該基板を用いたモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340724A JP2749472B2 (ja) | 1991-12-24 | 1991-12-24 | 多層薄膜配線基板、該基板を用いたモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175659A JPH05175659A (ja) | 1993-07-13 |
| JP2749472B2 true JP2749472B2 (ja) | 1998-05-13 |
Family
ID=18339709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3340724A Expired - Fee Related JP2749472B2 (ja) | 1991-12-24 | 1991-12-24 | 多層薄膜配線基板、該基板を用いたモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2749472B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5888630A (en) * | 1996-11-08 | 1999-03-30 | W. L. Gore & Associates, Inc. | Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly |
| KR20030063634A (ko) * | 2002-01-23 | 2003-07-31 | 엘지이노텍 주식회사 | 저온소성세라믹 기술을 이용한 박막 다층 회로 |
| JP4417294B2 (ja) * | 2005-06-16 | 2010-02-17 | パナソニック株式会社 | プローブカード用部品内蔵基板とその製造方法 |
| US10260961B2 (en) | 2015-12-21 | 2019-04-16 | Intel Corporation | Integrated circuit packages with temperature sensor traces |
| US10178763B2 (en) * | 2015-12-21 | 2019-01-08 | Intel Corporation | Warpage mitigation in printed circuit board assemblies |
| US10880994B2 (en) | 2016-06-02 | 2020-12-29 | Intel Corporation | Top-side connector interface for processor packaging |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247992A (ja) * | 1984-05-23 | 1985-12-07 | 株式会社日立製作所 | 集積回路チツプ実装基板 |
| JPS6181131U (ja) * | 1984-11-02 | 1986-05-29 | ||
| JPS61212096A (ja) * | 1985-03-18 | 1986-09-20 | 株式会社日立製作所 | 多層配線板 |
| JPS6332662A (ja) * | 1986-07-28 | 1988-02-12 | Toshiba Corp | クリアランスチエツク方式 |
| JPH02177391A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | 厚膜印刷多層配線基板 |
| JPH0671144B2 (ja) * | 1989-06-13 | 1994-09-07 | 日本無線株式会社 | 多層高密度実装モジュール |
| JPH0795631B2 (ja) * | 1989-05-12 | 1995-10-11 | 松下電器産業株式会社 | 半導体装置 |
| JP2693618B2 (ja) * | 1990-03-29 | 1997-12-24 | 東芝エー・ブイ・イー株式会社 | 電子回路基板 |
-
1991
- 1991-12-24 JP JP3340724A patent/JP2749472B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175659A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP3112059B2 (ja) | 薄膜多層配線基板及びその製法 | |
| JP3059568B2 (ja) | 多層プリント回路基板の製造方法 | |
| JP4538486B2 (ja) | 多層基板およびその製造方法 | |
| JPH0828580B2 (ja) | 配線基板構造及びその製造方法 | |
| US20090178273A1 (en) | Method of making circuitized assembly including a plurality of circuitized substrates | |
| US7381587B2 (en) | Method of making circuitized substrate | |
| US6905589B2 (en) | Circuitized substrate and method of making same | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JP2749472B2 (ja) | 多層薄膜配線基板、該基板を用いたモジュール | |
| JP2002111205A (ja) | 多層配線板の製造方法および多層配線板 | |
| JPH10303561A (ja) | 多層配線基板及びその製造方法 | |
| JPH08181450A (ja) | 電子回路基板とその製造方法 | |
| JP2006303364A (ja) | Ｂｇａ型多層回路配線板 | |
| JP3016292B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JPH0653684A (ja) | 薄膜多層配線基板とそれを用いたモジュール | |
| JP2751678B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2002009440A (ja) | 複合配線基板 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP2616588B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| CN115884533B (zh) | 一种印制电路板及其制备方法 | |
| JPH0677649A (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| JPH0637451A (ja) | 多層印刷配線板及びその製造方法 | |
| JP2004214273A (ja) | 片面積層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |