JP4417294B2 - プローブカード用部品内蔵基板とその製造方法 - Google Patents

プローブカード用部品内蔵基板とその製造方法 Download PDF

Info

Publication number
JP4417294B2
JP4417294B2 JP2005175937A JP2005175937A JP4417294B2 JP 4417294 B2 JP4417294 B2 JP 4417294B2 JP 2005175937 A JP2005175937 A JP 2005175937A JP 2005175937 A JP2005175937 A JP 2005175937A JP 4417294 B2 JP4417294 B2 JP 4417294B2
Authority
JP
Japan
Prior art keywords
electrically insulating
substrate
circuit
circuit board
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005175937A
Other languages
English (en)
Other versions
JP2006351819A (ja
Inventor
智江 佐々木
俊行 朝日
康博 菅谷
雅昭 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005175937A priority Critical patent/JP4417294B2/ja
Publication of JP2006351819A publication Critical patent/JP2006351819A/ja
Application granted granted Critical
Publication of JP4417294B2 publication Critical patent/JP4417294B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体チップ実装基板、マザーボード、プローブカード用基板などに適用される回路基板を、所望の熱膨張率に制御し且つ回路部品を電気絶縁性基材に内蔵したプローブカード用部品内蔵基板とその製造方法に関するものである。
近年、電子機器には高性能化および小型化の要求が高まっており、これらの電子機器に組み込まれる電子部品の高密度実装化が急速に進んでいる。高密度実装の手法として、LSI等の半導体素子をベアチップの状態で回路基板に面実装するフリップチップ実装が行われている。
フリップチップ実装においては、配線基板とこれに搭載された半導体素子との隙間に対してアンダーフィル剤が充填される。これは、アンダーフィル剤が充填されない状態では、配線基板および半導体チップにおける面内方向の熱膨張率の差に起因した応力・歪が、電気接続部に集中し、信頼性が低くなるからである。
半導体素子を搭載するための回路基板は、半導体素子の多ピン化に対応すべく、高い配線収容性を有した多層配線基板(ALIVH(特許文献1参照)、ビルドアップ基板)が使用されているが、一般的な半導体材料による半導体素子の面内方向における熱膨張率が、約3.5ppm/℃であるのに対し、一般的によく用いられているガラスエポキシ基材の多層配線基板は、面内方向の熱膨張率が12〜20ppm/℃と、両者の熱膨張率の差は大きい。この差が、環境温度の変化、或は、環境温度の変化を経ることにより、配線基板と半導体チップ間における電気接続部(バンプ)に応力・歪が発生し、バンプと配線基板の電極パッドとの界面などにて、クラックや剥がれが生じやすくなる原因である。
しかしながら、大型の半導体チップを配線基板に実装する場合には、アンダーフィル剤の応力緩和機能のみでは、充分な接続信頼性を確保できない場合が多い。半導体チップおよび回路基板の熱膨張率の差に起因する両者の熱膨張差の絶対量は、チップが大型であるほど大きくなるためである。熱膨張差が大きいほど、電気的接続部にて発生する応力も大きくなる。
配線基板および半導体チップの熱膨張率の差に起因する上述の不具合を解消もしくは軽減するための手法の一つとして、熱膨張率の小さな配線基板を採用することが考えられる。配線基板の熱膨張率を低減する手法として、炭素繊維材料を利用する技術が知られている。
炭素繊維の熱膨張率は、一般に、−5〜3ppm/℃(25℃)程度である。例えば、特許文献2には、基材として炭素繊維シートを含有するコア基板の両面に、ガラス繊維を含有するプリプレグによる絶縁層と銅配線とが積層された多層配線構造を有する配線基板が開示されている。特許文献3には、炭素繊維シートを含有するコア基板の両面に、ガラス繊維を含有しないプリプレグによる絶縁層と銅配線の積層構造を有する配線基板が開示されている。炭素繊維の熱膨張率が小さいので、基材として炭素繊維シートを含有する絶縁層や基板における面内方向の熱膨張率が小さくなり、従って、これらを含んで構成される配線基板においても面内方向の熱膨張率を小さくすることができる。
また、更なる小型化の手法として、部品を基板に内蔵した3次元実装形態の部品内蔵基板の出現が期待されている。部品内蔵基板は、LCR等の部品を内蔵することで、CPUのクロック周波数の高速化や、通信周波数の高周波数化に伴うノイズ対策を実装面積を増加させずに行うことができる。
上記、熱膨張率の小さな基板は半導体検査用のプローブカード基板としても有用である。プローブカード基板とは、半導体ウエハ上に並ぶ半導体素子の各電極にプローブを接触させて、回路状態の電気的特性を一度に検査する基板であり、素子やチップの多ピン化に応じて多層配線基板が採用されている。
通常半導体の検査は、製品検査(電気的特性試験)と、その後に行われる信頼性試験であるバーンイン試験に大別される。バーンイン試験は、固有欠陥のある半導体素子、あるいは製造上のばらつきから、時間とストレスに依存する故障を起こす半導体素子を除くために行われるスクリーニング試験の一つである。プローブカードによる検査が製造した半導体素子の電気的特性試験であるのに対し、バーンイン試験は熱加速試験と言える。
通常これらの試験は半導体をパッケージ化した後に行われるが、近年では、半導体をダイシングする前に半導体ウエハ上に多数形成された半導体素子のバーンイン試験を一括して一度に行うためのウエハ一括コンタクトボード(バーンインボード)の開発及び実用化が進められている(特許文献4参照)。これによると、バーンイン試験で半導体ウエハ上の各半導体素子の電極に電源電圧や信号を同時に印加して、複数あるいは全ての半導体チップを動作させる際、半導体ウエハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるコンタクタ(コンタクト治具)が提案されている。この技術によれば、コンタクタに多数のバンプを形成し、これらのバンプをコンタクト電極として使用する。
ウエハ一括バーンイン装置を用いたバーンイン検査の際、複数の半導体チップを同時に動作させる必要があり、チップ動作の最初に瞬間的に大量の電流をウエハに供給する必要がある。そのような大量の電流をウエハに供給しようとすると、コンタクタの配線抵抗によって電源電圧が大きく降下したり、隣接する導体チップに供給される電圧が順次降下したりする場合がある。このような問題を解消するために、多層配線基板で共通化されている電源−グランド配線間にコンデンサを配置している。このコンデンサの配置において、1チップ毎にコンデンサを形成する提案がされている(特許文献5参照)。この方法によると、配線基板の配線パターンを形成する工程において、誘電体を用いて構成されたコンデンサを形成する。このコンデンサが電源−グランド間のバイパスコンデンサとして動作し、半導体素子のスイッチングの際に発生するノイズが原因で生じるエラーを1チップ毎に除去、もしくはノイズの影響を低減できる。
特開平06−268345号公報 特開平11−40902号公報 特開2001−332828号公報 特開平07−231019号公報 特開2002−174667号公報
しかしながら、配線基板の熱膨張率を低減するための炭素繊維シートを採用した従来の技術においては、炭素繊維シートとこれを包容する樹脂との間の熱膨張率差が過大であり、厚み方向の熱膨張率が炭素繊維シートを含有しない場合よりも大きくなる傾向にある。炭素繊維シートを包容する樹脂は、本来は比較的大きな熱膨張率を有するが、熱膨張率の極めて小さな炭素繊維シートによって面内方向の熱膨張については厳しく抑制される。そのため、熱膨張時においては、当該樹脂と炭素繊維シートの間の過大な熱膨張率差に起因して、基板内には許容可能な上限を超える応力が発生し、その結果、この超過応力を解放するために基板厚み方向へと樹脂が一層膨張する。特に、面内方向の熱膨張率を半導体の熱膨張率程度までに抑制すべく高含有率で炭素繊維シートを含んだコア基板においては、厚み方向の熱膨張率の増大は顕著である。
配線基板の厚み方向の熱膨張率が大きいと、内部に形成されたスルーホールまたはインナービアホールに対して、厚み方向に大きな応力が作用する。その結果、スルーホールまたはインナービアホールの接続が不安定になる。このように、基材に炭素繊維材料を利用する従来の配線基板においては、スルーホールビアの接続を充分に確保しつつ、適切に低熱膨張率化を図るのが困難という課題がある。
また、多層配線基板をプローブカードとして用いる場合、配線パターンを形成する工程においてコンデンサを形成する方法では、基板のような大面積でコンデンサを形成しようとすると、コンデンサを形成する誘電体の厚みを制御することが難しく、所望の容量が得られないだけではなく、誘電体の厚さが薄すぎると強度不十分で絶縁破壊を起こすおそれがあり、一方、厚すぎるとエッチング加工性が悪くなり、精密なパターニングが困難となる場合がある。また、通常の多層基板の工程と全く異なる工程を導入することによりコストが高くなり、歩留まり高く生産できないという課題がある。
本発明は、このような課題のもとで考え出されたものであって、高密度実装が可能で熱膨張係数を制御することができるプローブカード用部品内蔵基板を提供することを目的とする。
上記目的を達成するために、本発明は、第1の電気絶縁性基材と、前記第1の電気絶縁性基材の両面に形成された配線パターンからなる回路基板と、前記回路基板に実装された回路部品と、前記回路基板より熱膨張係数が低くかつシリコンより熱膨張係数が低い矯正材とを接合する第2の電気絶縁性基材と、からなるプローブカード用部品内蔵基板であって、前記第2の電気絶縁性基材は、無機フィラと熱硬化性樹脂を含む混合物であり、前記回路部品は、複数のコンデンサと抵抗とを含み、前記回路部品は、はんだによって前記回路基板上に実装され、前記回路部品は、前記第2の電気絶縁性基材により前記回路基板と接着した状態で埋め込まれ、前記回路部品が、前記第2の電気絶縁性基材に内蔵されているプローブカード用部品内蔵基板であり、熱膨張係数の低い矯正材と接合することで、プローブカード用部品内蔵基板を適切に低熱膨張化することができるという作用効果が得られる。また、第2の電気絶縁性基材により回路基板と接着した状態で回路部品を埋め込むことで、回路部品と基板との接合強度を高く内蔵できる。その結果、生産性が高く、高密度実装可能で低熱膨張のプローブカード用部品内蔵基板を提供できる。
以上のように、本発明のプローブカード用部品内蔵基板は、既存の回路部品と回路基板を用いて、低コスト・高信頼性で部品を内蔵し高密度実装を実現すると共に、適切な熱膨張係数が選択できる矯正材と接合することで適切に熱膨張係数を制御した部品内蔵基板を得られるという効果を奏するものである。
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1に記載の発明について図面を参照しながら説明する。
図1は、本実施の形態1におけるプローブカード用部品内蔵基板の断面図である。図1において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材1の両面に形成された配線パターン2と、両面の配線パターン間を電気的に接続する貫通スルーホール3からなる。また、回路部品6は、はんだ5によって回路基板4上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵し回路基板4と熱膨張係数の低い矯正材8とを接合するものである。
本発明において、回路基板4は、ガラス織物にエポキシ樹脂を含浸させた基板(ガラス−エポキシ基板)、アラミド繊維不織布にエポキシ樹脂を含浸させた基板(アラミド−エポキシ基板)、紙にフェノール樹脂を含浸させた基板(紙−フェノール基板)、多孔質のフィルム基材に未硬化のエポキシ樹脂を空孔が残るように含浸させたフィルム基材を使ったフレキシブル基板、セラミックス基板など任意の基板から目的に応じて選択し使用できる。
第2の電気絶縁性基材7は、例えば、絶縁性樹脂及びフィラと絶縁性樹脂の混合物等を用いることができる。電気絶縁性基材は、樹脂とフィラを含み、フィラ含量が50重量%以上95重量%以下であることが好ましい。また、ガラスクロス等の補強材があってもよい。絶縁性樹脂としては、熱硬化性樹脂や、熱可塑性樹脂、光硬化性樹脂等を用いることができ、耐熱性の高いエポキシ樹脂やフェノール樹脂、イソシアネート樹脂を用いることにより、第2の電気絶縁性基材7の耐熱性を挙げることができる。また、誘電正接の低いフッ素樹脂例えばポリテトラフルオロエチレン(PTFE樹脂)、PPO(ポリフェニレンオキサイド)樹脂(PPE(ポリフェニレンエーテル)樹脂ともいう)、液晶ポリマーを含むもしくはそれらの樹脂を変性させた樹脂を用いることにより、電気絶縁層の高周波特性が向上する。
ここで、第2の電気絶縁性基材7として、フィラと絶縁性樹脂の混合物を用いた場合、フィラ及び絶縁性樹脂を選択することによって、第2の電気絶縁性基材7の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。たとえば、フィラとしてアルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、ポリテトラフルオロエチレン及び、シリカなどを用いることができる。アルミナ、窒化ホウ素、窒化アルミを用いることにより、従来のガラス−エポキシ基板より熱伝導度の高い基板が製作可能となり、内蔵された回路部品の発熱を効果的に放熱させることができる。また、アルミナはコストが安いという利点もある。シリカを用いた場合、誘電率が低い電気絶縁性基材が得られ、比重も軽いため、携帯電話などの高周波用途として好ましい。窒化珪素やポリテトラフルオロエチレン、例えば“テフロン(登録商標)”を用いても誘電率の低い電気絶縁層を形成できる。また、窒化ホウ素を用いることにより線膨張係数を低減できる。さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてもよい。分散剤によって、絶縁性樹脂中のフィラを均一性よく分散させることができる。着色剤によって、電気絶縁層を着色することができるため、自動認識装置の利用が容易となる。カップリング剤によって、絶縁性樹脂とフィラとの接着強度を高くすることができるため、第2の電気絶縁性基材7の絶縁性を向上できる。
配線パターン2は、電気伝導性を有する物質からなり、例えば金属箔や導電性樹脂組成物、金属板を加工したリードフレームを用いることができる。金属箔やリードフレームを用いることにより、エッチング等により微細な配線パターンの作成が容易となる。また、金属箔においては、離型フィルムを用いた転写等による配線パターンの形成も可能となる。特に銅箔はコストも安く、電気伝導性も高いため好ましい。また、離型フィルム上に配線パターンを形成することにより、配線パターンが取り扱いやすくなる。また、導電性樹脂組成物を用いることにより、スクリーン印刷等による、配線パターンの形成が可能となる。リードフレームを用いることにより、電気抵抗の低い、厚みのある金属を使用できる。また、エッチングによる微細パターン化や打ち抜き加工等の簡易な製造法が使える。また、これらの配線パターン2は表面にメッキ処理をすることにより、耐食性や電気伝導性を向上させることができる。また、配線パターン2の第2の電気絶縁性基材7との接触面を粗化することで、第2の電気絶縁性基材7との接着性を向上させることができる。
貫通スルーホール3は、両面の配線パターン2間を接続する機能を有し、ビアホール形成後、めっきすることによって形成できる。めっきは金、銀、銅またはニッケルなどを用いることができる。また、本実施の形態においては貫通スルーホールを例に挙げているが、インナービアによって層間接続を行ってもよい。たとえば、熱硬化性の導電性物質からなるインナービアでもよい。熱硬化性の導電性物質としては、たとえば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅又はニッケルなどを用いることができる。金、銀、銅又はニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粒子を用いても、マイグレーションの少なさと導電性の高さ、両方の特性を満たすことができる。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂又はイソシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。
回路部品6はディスクリート部品であることが好ましい。これにより、内蔵する部品を新規に開発する必要が無くなり、開発スピードが向上する。また、既存のディスクリート部品の信頼性、精度を利用することができ、特性が向上する。前記においてディスクリート部品とは、例えばコイル、コンデンサ、抵抗、遮断素子等の汎用のチップ部品を言う。また、印刷抵抗や薄膜コンデンサ・インダクタ等を形成しても良い。コンデンサは、バイパスコンデンサやデカップリングコンデンサとして用いたりすることができる。抵抗は電流制限用として用いることができる。遮断素子は、電源ラインの過負荷や短絡等による過電流を検出して、電流の制御を伴う遮断を行う。プローブカードとして部品内蔵基板を用いる場合、半導体ウエハ上の各半導体素子にコンデンサを形成しなくてはならないが、既存のディスクリート部品を用いることで大量のコンデンサを容易に実装でき、これにより、各半導体素子のスイッチングの際に発生するノイズが原因で生じるエラーを完全に除去でき、もしくはノイズの影響を低減できるため、基板の十分な特性を引き出すことが可能となる。
はんだ5は、配線パターン2に回路部品6を実装するために用いる。高温はんだを用いた場合、モジュールをリフローで実装する際のはんだの再溶融を防止できる。また、鉛フリーはんだを用いることで環境への負荷を軽減できる。本実施の形態では、はんだを用いたが導電性接着剤等を用いてもよい。
矯正材8は、シリコンの熱膨張係数と同じかそれよりも小さいものがよい。例えば、熱膨張率がシリコンに近い低熱膨張ガラスや石英、ムライト系セラミックス(アルミナAl23と酸化シリコンSiO2を主成分とするセラミックス)、シリコン、ガラスセラミックス、窒化アルミニウム、アルミナ、インバー合金等を用いることができる。任意の材料から厚み、大きさ、形状を決定し所望の熱膨張となるものを選択し、使用できる。
この構成により、熱膨張係数の低い矯正材と接合することで、部品内蔵基板を適切に低熱膨張化することができるという作用効果が得られる。また、第2の電気絶縁性基材により回路基板と接着した状態で回路部品を埋め込むことで、回路部品と基板の接合強度を高く内蔵できる。その結果、生産性が高く、高密度実装可能で、低熱膨張のプローブカード用部品内蔵基板を提供できる。
(実施の形態2)
以下、本発明の実施の形態2について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図2は、本実施の形態2におけるプローブカード用部品内蔵基板の断面図である。図2において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材1の両面に形成された配線パターン2と、両面の配線パターン間を電気的に接続する貫通スルーホール3からなる。また、回路部品6ははんだ5によって回路基板上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵するものである。接着材9は第2の電気絶縁性基材と熱膨張係数の低い矯正材8とを接着するものである。
本発明において、接着材9は、熱硬化性および光硬化性の樹脂からなり、その材料として、ポリイミド樹脂、フッ素系樹脂および耐熱性エポキシ樹脂が挙げられる。接着材9はシート状のものを貼り付けても、ペースト状のものを塗布してもよい。樹脂のガラス転移温度はプローブカードのバーンイン温度である120℃以上が好ましい。また、樹脂の硬化温度は低温であることが好ましく、これにより低反り可能で、熱膨張を制御する矯正材の機能を損なわずに第2の電気絶縁性基材7と接合することができる。
矯正材8は、実施の形態1と同様のものを用いることができるが、可視光および紫外光を通す矯正材8がより好ましい。可視光および紫外光を通す矯正材8を用いることにより、光硬化性の樹脂からなる接着材9により接着が容易にできる。
この構成により、第2の電気絶縁性基材7は回路部品6を内蔵し完全に硬化させた状態で、熱膨張係数の低い矯正材8を接着材9で接着することができる。そのため、矯正材8に発生する反りが抑えられ、また、接着材9が薄いので矯正材8の熱膨張制御力を損なわずに接合することができ、高密度実装可能で低熱膨張、低反りのプローブカード用部品内蔵基板を提供できるという作用効果が得られる。
(実施の形態3)
以下、本発明の実施の形態3について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図3は、本実施の形態3におけるプローブカード用部品内蔵基板の断面図である。図3において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材1の両面に形成された配線パターン2と、両面の配線パターン間を電気的に接続する貫通スルーホール3からなる。また、回路部品6ははんだ5によって回路基板上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵し回路基板4と熱膨張係数の低い矯正材8とを接合するものである。反り防止層10は矯正材に発生する反りを防止するものである。
本発明において、反り防止層10は、第1の電気絶縁性基材1または第2の電気絶縁性基材7と熱膨張が同じか近いものを用いる。これにより、矯正材8を挟んで表裏面の熱膨張差を小さくし、熱膨張差によって物理的に生じる反りを抑制することができるので、平坦性が高いプローブカード用部品内蔵基板が得られるという作用効果がある。
また、反り防止層10は第1の電気絶縁性基材1または第2の電気絶縁性基材7よりも弾性率が大きいものを用いる。これにより、反り防止層10の弾性率が高いことで反り防止層10の剛性が高くなり、プローブカード用部品内蔵基板に生じる反りを抑制することができる。
図3のように既存のチップ部品を内蔵し高密度実装を実現するとともに、低熱膨張の矯正材8と接合することで適切に熱膨張係数を制御でき、さらに反り防止層10を設けることで平坦性が高いプローブカード用部品内蔵基板となる。
(実施の形態4)
以下、本発明の実施の形態4について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図4は、本実施の形態4におけるプローブカード用部品内蔵基板の断面図である。図4において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材1の両面に形成された配線パターン2と、両面の配線パターン間を電気的に接続する貫通スルーホール3からなる。また、回路部品6ははんだ5によって回路基板上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵し回路基板4と熱膨張係数の低い矯正材8とを接合するものである。反り防層10は矯正材に発生する反りを防止するもので、回路基板4と第2の電気絶縁性基材からなる。
反り防止層10は回路基板4と第2の電気絶縁性基材7を用いる。矯正材8を挟んで表裏面が同様またはそれに近い構成を有した反り防止層10によって、矯正材8を挟んだ表裏面の熱膨張差が小さくなり、より平坦性が高いプローブカード用部品内蔵基板となる。
図4のように既存のチップ部品を内蔵し高密度実装を実現するとともに、低熱膨張の矯正材8と接合することで適切に熱膨張係数を制御し、矯正材8を挟んで表裏面が同様またはそれに近い構成を有した反り防止層10によって、矯正材8を挟んだ表裏面の熱膨張差が小さくなり、より平坦性が高いプローブカード用部品内蔵基板となる。
(実施の形態5)
以下、本発明の実施の形態5について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図5は、本実施の形態5におけるプローブカード用部品内蔵基板の断面図である。図5において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材の両面に形成された配線パターン2と、両面の配線パターン間を電気的に接続する貫通スルーホール3とインナービア11からなる。また、回路部品6ははんだ5によって回路基板上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵し回路基板4と熱膨張係数の低い矯正材8とを接合するものである。
回路基板4は例えば全層IVH構造のALIVH基板や、インナービアを内部に有したビルドアップ基板を用いることができる。これにより、配線長が短く、高い配線収容性を有した部品内蔵基板を得ることができる。また、実施の形態1で示した回路基板も同様に用いることができる。
図5のように既存のチップ部品を内蔵し高密度実装を実現するとともに、低熱膨張の矯正材と接合することで適切に熱膨張係数を制御し、スルーホールまたはインナービアを有する回路基板を用いることで、複雑な回路形成が容易になり、また高い配線収容性を有したプローブカード用部品内蔵基板となる。
(実施の形態6)
以下、本発明の実施の形態6について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図6は、本実施の形態6におけるプローブカード用部品内蔵基板の断面図である。図6において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材1に埋設された配線パターン2と、両面の配線パターン間を電気的に接続するインナービア11からなる。また、回路部品6ははんだ5によって回路基板上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵し回路基板4と熱膨張係数の低い矯正材8とを接合するものである。
本発明において、回路基板4の配線パターン2は、保持基材と配線層を含む配線転写シートを用いて形成することができる。保持基材は、配線層を転写する際に配線転写シートと被転写物との積層体を加熱加圧することによって、被転写物である電気絶縁性基材と互いに相溶しない材料から成ることが好ましい。保持基材材料は電気絶縁性基材の材料に応じて、有機樹脂および金属から選択される。電気絶縁性基材がエポキシ樹脂、ポリイミド樹脂、シアネート樹脂、ポリフェニレンエーテル(PPE)樹脂、またはポリテトラフルオロエチレン(PTFE)樹脂を含む場合、保持基材は、ポリイミド、フッ素系樹脂、および耐熱性エポキシ樹脂から選択される材料で構成することが好ましい。さらに、保持基材は、配線転写後、保持基材を除去する工程において、配線層から良好に剥離するような材料で形成されることが好ましい。その観点からも、保持基材は前述のポリイミドまたはフッ素系樹脂等から成ることが好ましい。
ここで、保持基材を熱硬化性樹脂で構成する場合には、保持基材を構成する樹脂と第1の電気絶縁性基材を構成する樹脂との相溶性に注意する必要がある。例えば、保持基材をエポキシ樹脂で構成し、第1の電気絶縁性基材がエポキシ樹脂を含む場合、保持基材のエポキシ樹脂が十分に硬化していないと、配線転写工程を実施している間にエポキシ樹脂の粘度が低下し、第1の電気絶縁性基材のエポキシ樹脂と混ざり合って、保持基材と電気絶縁性基材が剥がれにくくなり、良好な配線パターンを形成できなくなることがある。保持基材が熱可塑性樹脂で構成されている場合も、熱可塑性樹脂が軟化する条件で配線転写工程を実施すると、同様の問題が生じ得る。したがって、保持基材として熱可塑性樹脂シートを使用する場合には、当該シートは耐熱性であることを要する。
保持基材の厚さは、その材料に応じて適宜選択される。一般には、10〜100μmとすることが好ましい、保持基材が薄い場合には、ハンドリング性が悪くなる。強度が低下する、ならびに基材にしわが発生しやすいといった問題が生じる傾向にある。保持基材が厚すぎる場合には、保持基材を機械的に剥離しにくい傾向にある。
保持基材は、可視光が透過できる材料から成ることが好ましい。そのような材料として、ポリイミド樹脂、フッ素系樹脂および耐熱性エポキシ樹脂が挙げられる。これらの樹脂で保持基材を構成する場合、その厚さは100μm以下とすることが、可視光の透過性を確保する上で好ましい。
なお、保持基材の配線層を形成する表面には、離型処理を施してもよい。離型処理を施すことによって、配線層を転写した後で、保持基材を被転写物から容易に剥離することができる。離型処理は、例えばシリコン樹脂を、0.01〜1μmの厚さとなるように保持基材の配線層を形成する表面に塗布して実施する。
また、保持基材を金属で形成する場合、保持基材を構成する金属と配線層を構成する金属とは、それぞれ選択的に除去できるものであることが好ましい。それにより、配線層を転写した後、保持基材だけをエッチングで除去することができる。保持基材/配線層の組合せとしては、例えば、アルミニウム/銅、およびステンレス/銅等が挙げられる。保持基材を構成する金属と配線層を構成する金属が、それぞれ選択的に除去できないものである場合、保持基材と配線層との間に、エッチングストップ層を設けることが好ましい。エッチングストップ層を構成する材料は、保持基材と配線の組合せおよびエッチング液の種類に応じて、適宜選択される。例えば、保持基材/配線層の組合せが、銅/銅であって、保持基材を硫酸過水を使用するエッチングにより除去する場合、エッチングストップ層はチタンから成る層であることが好ましい。
図6のように既存のチップ部品を内蔵し高密度実装を実現するとともに、低熱膨張の矯正材と接合することで適切に熱膨張係数を制御し、配線パターンが埋設されていることで基板の凹凸が少なくなり、より平坦性の良いプローブカード用部品内蔵基板となる。
(実施の形態7)
以下、本発明の実施の形態7について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図7は、本実施の形態7におけるプローブカード用部品内蔵基板の断面図である。図7において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材1の両面に形成された配線パターン2と、両面の配線パターン間を電気的に接続する貫通スルーホール3からなる。また、回路部品6ははんだ5によって回路基板上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵し回路基板4と回路部品を収納する凹部または貫通孔を有する熱膨張係数の低い矯正材8とを接合するものである。
本発明において、矯正材8は、実施の形態1と同様のものを用いることができる。回路部品6を収納する凹部は、電解エッチング方法、またはレーザ加工などより形成できる。
この構成により、既存のチップ部品を内蔵し高密度実装を実現するとともに、凹部または貫通孔を有する熱膨張係数の低い矯正材8を用いることで、これにより薄型のプローブカード用部品内蔵基板が得られ、また内蔵層の厚みを変えることで精度よく熱膨張率を制御できるという作用効果が得られる。
(実施の形態8)
以下、本発明の実施の形態8について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図8は、本実施の形態8におけるプローブカード用部品内蔵基板の断面図である。図8において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材1の両面に形成された配線パターン2と、両面の配線パターン間を電気的に接続する貫通スルーホール3からなる。また、回路部品6ははんだ5によって回路基板上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵し、回路基板4を収納する凹部を有した熱膨張係数の低い矯正材8とを接合するものである。
この構成により、図8のように既存のチップ部品を内蔵し高密度実装を実現するとともに、回路基板および第2の電気絶縁性基材7が矯正材により拘束されることで、より低熱膨張で低反りなプローブカード用部品内蔵基板となる。
(実施の形態9)
以下、本発明の実施の形態9について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図9は、本実施の形態9におけるプローブカード用部品内蔵基板の断面図である。図9において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材1の両面に形成された配線パターン2と、両面の配線パターン間を電気的に接続する貫通スルーホール3からなる。また、回路部品6ははんだ5によって回路基板4上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵し、熱膨張係数の低い矯正材8と接合するが、矯正材8、第2の電気絶縁性基材7、回路基板4の少なくとも一部分が平坦かもしくは凸状に反っており、反り量が±500μm以下であることを特徴とするものである。熱膨張の異なる材料を接合した場合、熱膨張係数差に起因した反りが発生する。本発明では、熱膨張の小さい矯正材は、矯正材よりも熱膨張の大きい第2の電気絶縁性基材と回路基板の熱収縮によって、凸型に反りが発生する。プローブカードとして本プローブカード用部品内蔵基板を用いる場合、コンタクタに多数のバンプを形成し、これらのバンプをコンタクト電極として使用するが、凹型に反りが発生するとコンタクト電極が半導体ウエハへ接触できなくなる。凸状に反ることにより、コンタクト電極が半導体ウエハに確実に接触することができる。
この構成により、図9のように既存のチップ部品を内蔵し高密度実装を実現するとともに、矯正材8、第2の電気絶縁性基材7、回路基板4の少なくとも一部分が平坦化もしくは凸状に反っており、反り量が±500μm以下であることにより、プローブカードとして用いる際に、回路基板4が凸状に反っている部分は半導体ウエハに確実なコンタクトを確保することができるプローブカード用部品内蔵基板となる。
(実施の形態10)
以下、本発明の実施の形態10について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図10は、本実施の形態10におけるプローブカード用部品内蔵基板の断面図である。図10において、回路基板4は、第1の電気絶縁性基材1と、第1の電気絶縁性基材1の両面に形成された配線パターン2と、両面の配線パターン間を電気的に接続する貫通スルーホール3からなる。また、回路部品6ははんだ5によって回路基板4上に実装されたチップ部品であり、第2の電気絶縁性基材7は回路部品6を内蔵するものである。矯正材8は、第2の電気絶縁性基材7と接する部分に凹凸を有する粗化処理による密着層12を形成した熱膨張係数の低い矯正材で、第2の電気絶縁性基材7と接合するものである。
本発明において、矯正材8に用いる材料は、実施の形態1と同様であるので説明を省略する。第2の電気絶縁性基材7と接する部分に凹凸を有する粗化処理は、反応性ガスを用いたドライエッチング加工、サンドブラストによる機械加工、および電解エッチング加工が挙げられる。矯正材が金属材料であれば電解エッチング方法により容易に凹凸を形成することができる。
この構成により、図10のように既存のチップ部品を内蔵し高密度実装を実現するとともに、凹凸を有する粗化処理がアンカー効果を発揮し、第2の電気絶縁性基材7との密着性が向上した部品内蔵基板となる。
(実施の形態11)
以下、本発明の実施の形態11について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図11(a)〜(c)は、本実施の形態11におけるプローブカード用部品内蔵基板の製造工程を示す断面図である。図11(a)は、回路基板4に、回路部品6をはんだ5によって実装した状態を示している。
次に、図11(b)に示すように、回路部品6を実装した回路基板4上に第2の電気絶縁性基材7を重ね、部品の内蔵を行う。第2の電気絶縁性基材7は無機フィラと熱硬化性樹脂を含む混合物である。内蔵を行う時、回路基板4と第2の電気絶縁性基材7の両側から熱を加えて、樹脂の硬化を若干進めるが、完全には硬化しない未硬化状態にすることが好ましい。
次に図11(c)に示すように、第2の電気絶縁性基材7に熱膨張係数の小さい矯正材8を積層し、外部から熱を加えて接合する。この時、真空熱プレスまたは真空ラミネータ、オーブンを用いて第2の電気絶縁性基材7を溶融・硬化させ、接合を行ってもよい。
以上のような構成において、このように第2の電気絶縁性基材7により回路基板4と接着した状態で回路部品6を埋め込むことで、回路部品6と基板との接合強度を高く高密度実装でき、さらに熱膨張係数の低い矯正材と接合することで、部品内蔵基板を適切に低熱膨張化した部品内蔵基板を提供できる。
(実施の形態12)
以下、本発明の実施の形態12について、本発明に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同一の構造については、同一番号を付与してその説明を省略する。
図12(a)〜(d)は、本実施の形態12におけるプローブカード用部品内蔵基板の製造工程を示す断面図である。図12(a)は、回路基板4に、回路部品6をはんだ5によって実装した状態を示している。
次に、図12(b)に示すように、回路部品6を実装した回路基板4上に第2の電気絶縁性基材7を重ね、部品の内蔵を行う。第2の電気絶縁性基材7は無機フィラと熱硬化性樹脂を含む混合物である。内蔵を行う時、回路基板4と第2の電気絶縁性基材7の両側から熱を加えて、樹脂を完全に硬化することが好ましい。
次に図12(c)に示すように、熱膨張係数の小さい矯正材8に、熱硬化性または光硬化性の樹脂からなる接着材9を形成する。接着材9は、シート状のもの、もしくはペースト状のものを塗布して形成してもよい。この時、接着材9は、未硬化であることが好ましい。
次に図12(d)に示すように、接着材9を形成した矯正材8と第2の電気絶縁性基材7とを位置合わせを行い積層する。この時、真空熱プレスまたは真空ラミネータまたはオーブンを用いて接着材を溶融・硬化させ、接合を行ってもよい。接着材9の硬化は、可視光または紫外光を当てて行っても良い。
以上のような構成において、第2の電気絶縁性基材7は回路部品6を内蔵し完全に硬化させた状態で、熱膨張係数の低い矯正材を接着材9で接着することができる。そのため、矯正材8に発生する反りが抑えられ、また、接着材9が薄いので矯正材8の熱膨張制御力を損なわずに接合することができ、高密度実装可能で、低反りのプローブカード用部品内蔵基板を提供できるという作用効果が得られる。
本発明のプローブカード用部品内蔵基板は、既存の回路部品と回路基板を用いて、低コスト・高信頼性で部品を内蔵し高密度実装を実現すると共に、適切な熱膨張係数(厚み)が選択できる矯正材と接合することで適切に熱膨張係数を制御したプローブカード用部品内蔵基板として有用である。
本発明の実施の形態1におけるプローブカード用部品内蔵基板の断面図 本発明の実施の形態2におけるプローブカード用部品内蔵基板の断面図 本発明の実施の形態3におけるプローブカード用部品内蔵基板の断面図 本発明の実施の形態4におけるプローブカード用部品内蔵基板の断面図 本発明の実施の形態5におけるプローブカード用部品内蔵基板の断面図 本発明の実施の形態6におけるプローブカード用部品内蔵基板の断面図 本発明の実施の形態7におけるプローブカード用部品内蔵基板の断面図 本発明の実施の形態8におけるプローブカード用部品内蔵基板の断面図 本発明の実施の形態9におけるプローブカード用部品内蔵基板の断面図 本発明の実施の形態10におけるプローブカード用部品内蔵基板の断面図 (a)〜(c)は本発明の実施の形態11におけるプローブカード用部品内蔵基板の製造方法を示す工程断面図 (a)〜(d)は本発明の実施の形態12におけるプローブカード用部品内蔵基板の製造方法を示す工程断面図
1 第1の電気絶縁性基材
2 配線パターン
3 貫通スルーホール
4 回路基板
5 はんだ
6 回路部品
7 第2の電気絶縁性基材
8 矯正材
9 接着材
10 反り防止層
11 インナービア
12 密着層

Claims (8)

  1. 第1の電気絶縁性基材と、前記第1の電気絶縁性基材の両面に形成された配線パターンからなる回路基板と、
    前記回路基板に実装された回路部品と、
    前記回路部品を内蔵し、前記回路基板より熱膨張係数が低くかつシリコンより熱膨張係数が低い矯正材とを接合する第2の電気絶縁性基材と、
    からなるプローブカード用部品内蔵基板であって、
    前記第2の電気絶縁性基材は、無機フィラと熱硬化性樹脂を含む混合物であり、
    前記回路部品は、複数のコンデンサと抵抗とを含み、
    前記回路部品は、はんだによって前記回路基板上に実装され、
    前記回路部品は、前記第2の電気絶縁性基材により前記回路基板と接着した状態で埋め込まれているプローブカード用部品内蔵基板。
  2. 第1の電気絶縁性基材と、前記第1の電気絶縁性基材の両面に形成された配線パターンからなる回路基板と、
    前記回路基板に実装された回路部品と、
    前記回路基板より熱膨張係数が低くかつシリコンより熱膨張係数が低い矯正材と
    前記回路部品を内蔵する第2の電気絶縁性基材と、
    第2の電気絶縁性基材と、前記矯正材を接着する接着剤と、
    からなるプローブカード用部品内蔵基板であって、
    前記第2の電気絶縁性基材は、無機フィラと熱硬化性樹脂を含む混合物であり、
    前記回路部品は、複数のコンデンサと抵抗を含み、
    前記回路部品は、はんだによって前記回路基板上に実装され、
    前記回路部品は、前記第2の電気絶縁性基材により前記回路基板と接着した状態で埋め込まれているプローブカード用部品内蔵基板。
  3. 矯正材は回路基板を収納する凹部を有し、前記凹部に回路基板および第2の電気絶縁性基材が収納されることを特徴とする請求項1,2のいずれか一つに記載のプローブカード用部品内蔵基板。
  4. 矯正材は、ガラス、石英、シリコン、インバー合金、セラミックスのいずれか一つにより形成された請求項1,2のいずれか一つに記載のプローブカード用部品内蔵基板。
  5. 矯正材、第2の電気絶縁性基材、回路基板の少なくとも一部分が平坦かもしくは凸状に反っており、前記反り量が±500μm以下であることを特徴とする請求項1,2のいずれか一つに記載のプローブカード用部品内蔵基板。
  6. 矯正材は、少なくとも第2の電気絶縁性基材と接する部分に凹凸を有する粗化処理による密着層を形成している請求項1,2のいずれか一つに記載のプローブカード用部品内蔵基板。
  7. 第1の電気絶縁性基材と、前記第1の電気絶縁性基材の両面に形成された配線パターンからなる回路基板に回路部品を実装する工程と、
    前記回路基板上に第2の電気絶縁性基材を積層し前記回路部品を内蔵する工程と、
    前記第2の電気絶縁性基材に前記回路基板より熱膨張係数が低くかつシリコンより熱膨張係数が低い矯正材を積層する工程と、
    前記第2の電気絶縁性基材を硬化する工程とを備えたプローブカード用部品内蔵基板の製造方法であって、
    前記回路部品は、複数のコンデンサと抵抗とを含み、
    前記回路部品は、はんだによって前記回路基板上に実装され、
    前記回路部品は、前記第2の電気絶縁性基材により前記回路基板と接着した状態で埋め込まれているプローブカード用部品内蔵基板の製造方法。
  8. 第1の電気絶縁性基材と、前記第1の電気絶縁性基材の両面に形成された配線パターンからなる回路基板に回路部品を実装する工程と、
    前記回路基板上に第2の電気絶縁性基材を積層し前記回路部品を内蔵する工程と、
    前記第2の電気絶縁性基材に前記回路基板より熱膨張係数が低くかつシリコンより熱膨張係数が低い矯正材を積層する工程と、
    前記矯正材に接着剤を形成する工程と、
    前記矯正材と前記第2の電気絶縁性基材とを接着剤を介して積層する工程と、
    前記接着剤を硬化する工程と、
    を備えたプローブカード用部品内蔵基板の製造方法であって、
    前記回路部品は、複数のコンデンサと抵抗とを含み、
    前記回路部品は、はんだによって前記回路基板上に実装され、
    前記回路部品は、前記第2の電気絶縁性基材により前記回路基板と接着した状態で埋め込まれているプローブカード用部品内蔵基板の製造方法。
JP2005175937A 2005-06-16 2005-06-16 プローブカード用部品内蔵基板とその製造方法 Expired - Fee Related JP4417294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005175937A JP4417294B2 (ja) 2005-06-16 2005-06-16 プローブカード用部品内蔵基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005175937A JP4417294B2 (ja) 2005-06-16 2005-06-16 プローブカード用部品内蔵基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2006351819A JP2006351819A (ja) 2006-12-28
JP4417294B2 true JP4417294B2 (ja) 2010-02-17

Family

ID=37647345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005175937A Expired - Fee Related JP4417294B2 (ja) 2005-06-16 2005-06-16 プローブカード用部品内蔵基板とその製造方法

Country Status (1)

Country Link
JP (1) JP4417294B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5059486B2 (ja) * 2007-05-28 2012-10-24 パナソニック株式会社 部品内蔵モジュールの製造方法
KR20150029225A (ko) 2013-09-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판
JP6477427B2 (ja) 2015-11-04 2019-03-06 株式会社村田製作所 コイル部品

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2749472B2 (ja) * 1991-12-24 1998-05-13 株式会社日立製作所 多層薄膜配線基板、該基板を用いたモジュール
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JPH07170034A (ja) * 1993-04-05 1995-07-04 Thk Ment Kenkyusho:Kk フレキシブル回路基板
JP3249865B2 (ja) * 1993-10-13 2002-01-21 株式会社日立製作所 半導体集積回路装置の製造方法
JP2828410B2 (ja) * 1993-12-21 1998-11-25 松下電器産業株式会社 プローブカード及び半導体チップの検査方法
JPH07321421A (ja) * 1994-03-30 1995-12-08 Nitto Denko Corp フレキシブルプリント回路板用補強材及び補強フレキシブルプリント回路板
JPH09130022A (ja) * 1995-10-27 1997-05-16 Toko Inc 複合電子部品及びその製造方法
JPH1140902A (ja) * 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JPH11102985A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp 半導体集積回路装置
JP3135888B2 (ja) * 1997-10-20 2001-02-19 松下電器産業株式会社 バーンイン検査方法
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JP2000294721A (ja) * 1999-04-02 2000-10-20 Canon Inc 半導体チップ実装構造
JP4248697B2 (ja) * 1999-07-27 2009-04-02 三菱樹脂株式会社 熱融着性絶縁シート
JP4123321B2 (ja) * 1999-10-28 2008-07-23 セイコーエプソン株式会社 配線基板の接合方法
JP2001257306A (ja) * 2000-03-10 2001-09-21 Denso Corp 混成集積回路装置及びその製造方法
JP2001332828A (ja) * 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板
JP4509437B2 (ja) * 2000-09-11 2010-07-21 Hoya株式会社 多層配線基板の製造方法
JP4045083B2 (ja) * 2000-12-25 2008-02-13 株式会社ルネサステクノロジ 半導体モジュールおよび実装構造体
JP3547423B2 (ja) * 2000-12-27 2004-07-28 松下電器産業株式会社 部品内蔵モジュール及びその製造方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP4084255B2 (ja) * 2002-07-23 2008-04-30 富士通株式会社 プローブカード
JP2004128481A (ja) * 2002-07-31 2004-04-22 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2005026470A (ja) * 2003-07-02 2005-01-27 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2006351819A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP4108643B2 (ja) 配線基板及びそれを用いた半導体パッケージ
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4902606B2 (ja) 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
US8283570B2 (en) Semiconductor assembly and multilayer wiring board
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
JP2003197849A (ja) 部品内蔵モジュールとその製造方法
JP2002170921A (ja) 半導体装置およびその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP2005109307A (ja) 回路部品内蔵基板およびその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP2007221117A (ja) 部品内蔵基板およびその製造方法
JP2011204811A (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP4161605B2 (ja) プリント配線板とその製造方法
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees