JP2001257306A - 混成集積回路装置及びその製造方法 - Google Patents
混成集積回路装置及びその製造方法Info
- Publication number
- JP2001257306A JP2001257306A JP2000067404A JP2000067404A JP2001257306A JP 2001257306 A JP2001257306 A JP 2001257306A JP 2000067404 A JP2000067404 A JP 2000067404A JP 2000067404 A JP2000067404 A JP 2000067404A JP 2001257306 A JP2001257306 A JP 2001257306A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- power element
- hybrid integrated
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
(57)【要約】
【課題】低コスト化を図ることができる混成集積回路装
置及びその製造方法を提供する。 【解決手段】混成集積回路装置１のパッケージ２内に
は、回路基板３が配設され、同回路基板３には、パワー
素子１２を含めた複数の電子部品が搭載されている。回
路基板３の上面には、パワー素子１２及びフリップチッ
プＩＣ１３等がはんだ１６，１８により接合されるとと
もに、回路基板３の下面には、チップコンデンサ１５等
が導電性接着剤１９により接合されている。パッケージ
２を構成する金属ケース４の凹部４ａに回路基板３下面
のチップコンデンサ１５が収納され、この状態で回路基
板３と金属ケース４とが熱伝導性の高い接着剤２３を介
して接合されている。
置及びその製造方法を提供する。 【解決手段】混成集積回路装置１のパッケージ２内に
は、回路基板３が配設され、同回路基板３には、パワー
素子１２を含めた複数の電子部品が搭載されている。回
路基板３の上面には、パワー素子１２及びフリップチッ
プＩＣ１３等がはんだ１６，１８により接合されるとと
もに、回路基板３の下面には、チップコンデンサ１５等
が導電性接着剤１９により接合されている。パッケージ
２を構成する金属ケース４の凹部４ａに回路基板３下面
のチップコンデンサ１５が収納され、この状態で回路基
板３と金属ケース４とが熱伝導性の高い接着剤２３を介
して接合されている。
Description
【０００１】
【発明の属する技術分野】本発明は、パワー素子を含む
複数の電子部品を回路基板の両面に搭載した混成集積回
路装置に関するものである。
複数の電子部品を回路基板の両面に搭載した混成集積回
路装置に関するものである。
【０００２】
【従来の技術】従来、混成集積回路装置において、その
小型化や高集積化のために回路基板の両面にＩＣ等の電
子部品をはんだを用いて搭載することが提案され、実用
化されている。
小型化や高集積化のために回路基板の両面にＩＣ等の電
子部品をはんだを用いて搭載することが提案され、実用
化されている。
【０００３】この混成集積回路装置の一例を図１０に示
す。図１０に示すように、混成集積回路装置３１のパッ
ケージ３２内には回路基板３３が配設されている。回路
基板３３の上面には、パワー素子３４、フリップチップ
ＩＣ３５等が搭載され、回路基板３３の下面には、チッ
プコンデンサ３６等が搭載されている。
す。図１０に示すように、混成集積回路装置３１のパッ
ケージ３２内には回路基板３３が配設されている。回路
基板３３の上面には、パワー素子３４、フリップチップ
ＩＣ３５等が搭載され、回路基板３３の下面には、チッ
プコンデンサ３６等が搭載されている。
【０００４】パワー素子３４は、チップ３４ａが金属フ
レーム３４ｂに接合された状態でモールド材３４ｃによ
りパッケージされ、さらに、同パッケージには、放熱を
確保するための放熱板３８がネジ止めされている。ま
た、パワー素子３４の金属フレーム３４ｂが、回路基板
３３に対して立設した状態で回路基板３３の部品穴３３
ａに挿入され、その挿入部分がはんだ接合されている。
フリップチップＩＣ３５は、その下面に形成された複数
の電極が、回路基板３３上の導体パターン３９ａにはん
だ接合されている。チップコンデンサ３６は、導体パタ
ーン３９ｂ，３９ｃ間においてはんだ接合されている。
レーム３４ｂに接合された状態でモールド材３４ｃによ
りパッケージされ、さらに、同パッケージには、放熱を
確保するための放熱板３８がネジ止めされている。ま
た、パワー素子３４の金属フレーム３４ｂが、回路基板
３３に対して立設した状態で回路基板３３の部品穴３３
ａに挿入され、その挿入部分がはんだ接合されている。
フリップチップＩＣ３５は、その下面に形成された複数
の電極が、回路基板３３上の導体パターン３９ａにはん
だ接合されている。チップコンデンサ３６は、導体パタ
ーン３９ｂ，３９ｃ間においてはんだ接合されている。
【０００５】混成集積回路装置３１のパッケージ３２
は、金属ケース４１と、樹脂ケース４２と、樹脂蓋４３
とにより構成されている。樹脂ケース４２には、外部と
接続するための金属端子４４が設けられる。この金属端
子４４は、回路基板３３に設けられた穴３３ｂに挿入さ
れ、その挿入部分がはんだ接合されている。また、金属
ケース４１と、チップコンデンサ３６との間には、絶縁
シート４５が設けられている。なお、パッケージ３２内
には、ポッティング材４６が充填され、電子部品３４，
３５，３６等を保護している。
は、金属ケース４１と、樹脂ケース４２と、樹脂蓋４３
とにより構成されている。樹脂ケース４２には、外部と
接続するための金属端子４４が設けられる。この金属端
子４４は、回路基板３３に設けられた穴３３ｂに挿入さ
れ、その挿入部分がはんだ接合されている。また、金属
ケース４１と、チップコンデンサ３６との間には、絶縁
シート４５が設けられている。なお、パッケージ３２内
には、ポッティング材４６が充填され、電子部品３４，
３５，３６等を保護している。
【０００６】回路基板３３に電子部品３４，３５，３６
等を実装する際には、先ず、回路基板３３の上面に、ク
リームはんだを印刷した後、その部分にフリップチップ
ＩＣ３５等の表面実装部品を載せる。そして、リフロー
炉内でクリームはんだを溶融させてはんだ接合を実施す
る。次いで、回路基板３３の下面に、接着剤４７を塗布
するとともにチップコンデンサ３６等の電子部品を貼り
付け接着剤を乾燥させる。これにより、チップコンデン
サ３６等の電子部品が回路基板３３の下面に仮止めされ
る。その後、回路基板３３にパワー素子３４の金属フレ
ーム３４ｂと金属端子４４を挿入し、その状態で回路基
板３３の下面を溶融はんだの表面に接触させることによ
って、噴流はんだ付けを実施する。その結果、パワー素
子３４、金属端子４４、チップコンデンサ３６等が回路
基板３３に接合される。
等を実装する際には、先ず、回路基板３３の上面に、ク
リームはんだを印刷した後、その部分にフリップチップ
ＩＣ３５等の表面実装部品を載せる。そして、リフロー
炉内でクリームはんだを溶融させてはんだ接合を実施す
る。次いで、回路基板３３の下面に、接着剤４７を塗布
するとともにチップコンデンサ３６等の電子部品を貼り
付け接着剤を乾燥させる。これにより、チップコンデン
サ３６等の電子部品が回路基板３３の下面に仮止めされ
る。その後、回路基板３３にパワー素子３４の金属フレ
ーム３４ｂと金属端子４４を挿入し、その状態で回路基
板３３の下面を溶融はんだの表面に接触させることによ
って、噴流はんだ付けを実施する。その結果、パワー素
子３４、金属端子４４、チップコンデンサ３６等が回路
基板３３に接合される。
【０００７】
【発明が解決しようとする課題】ところが、噴流はんだ
付けにて回路基板３３の下面の接合を実施する場合で
は、既述のようにチップコンデンサ３６を仮止めする工
程等の多くの工程が必要であり、工程数が増えコストア
ップを招いてしまう。
付けにて回路基板３３の下面の接合を実施する場合で
は、既述のようにチップコンデンサ３６を仮止めする工
程等の多くの工程が必要であり、工程数が増えコストア
ップを招いてしまう。
【０００８】また、パワー素子３４に関して、チップ３
４ａをフレーム３４ｂに載せてパッケージングするとと
もに放熱板３８を組み付けたものを回路基板３３上に実
装する構成であると、接続数、部品、加工工数が増えて
コストアップとなる。さらに、パワー素子３４は、回路
基板３３に対して立設した状態となっているので、パッ
ケージ３２内におけるデッドスペースが増えるといった
問題が生じていた。
４ａをフレーム３４ｂに載せてパッケージングするとと
もに放熱板３８を組み付けたものを回路基板３３上に実
装する構成であると、接続数、部品、加工工数が増えて
コストアップとなる。さらに、パワー素子３４は、回路
基板３３に対して立設した状態となっているので、パッ
ケージ３２内におけるデッドスペースが増えるといった
問題が生じていた。
【０００９】本発明は、上記問題に着目してなされたも
のであって、第１の目的は、低コスト化を図ることがで
きる混成集積回路装置及びその製造方法を提供すること
である。また第２の目的は、第１の目的に加えて小型化
を図ることができる混成集積回路装置を提供することで
ある。
のであって、第１の目的は、低コスト化を図ることがで
きる混成集積回路装置及びその製造方法を提供すること
である。また第２の目的は、第１の目的に加えて小型化
を図ることができる混成集積回路装置を提供することで
ある。
【００１０】
【課題を解決するための手段】請求項１に記載の混成集
積回路装置によれば、回路基板の第１の面に少なくとも
パワー素子がはんだにより接合されるとともに、第２の
面に電子部品が導電性接着剤により接合されており、第
２の面における部品実装を噴流はんだ付けによらず導電
性接着剤を用いることにより製造工程を簡素化でき、コ
ストの低減を図ることができる。
積回路装置によれば、回路基板の第１の面に少なくとも
パワー素子がはんだにより接合されるとともに、第２の
面に電子部品が導電性接着剤により接合されており、第
２の面における部品実装を噴流はんだ付けによらず導電
性接着剤を用いることにより製造工程を簡素化でき、コ
ストの低減を図ることができる。
【００１１】また、混成集積回路装置の製造方法とし
て、請求項５に記載のように、回路基板の第１の面にパ
ワー素子を含む電子部品をはんだリフローにてはんだ付
けするとともに、その回路基板の第２の面に電子部品を
導電性接着剤にて接合する。よって、従来方式のように
第２の面における電子部品の実装を、噴流はんだ付けに
て実施すると、加工工程数が増しコストアップしてしま
うが、本発明では、導電性接着剤にて実施することによ
り、製造工程を簡素化でき、コストの低減を図ることが
できる。
て、請求項５に記載のように、回路基板の第１の面にパ
ワー素子を含む電子部品をはんだリフローにてはんだ付
けするとともに、その回路基板の第２の面に電子部品を
導電性接着剤にて接合する。よって、従来方式のように
第２の面における電子部品の実装を、噴流はんだ付けに
て実施すると、加工工程数が増しコストアップしてしま
うが、本発明では、導電性接着剤にて実施することによ
り、製造工程を簡素化でき、コストの低減を図ることが
できる。
【００１２】請求項２に記載のように、パワー素子が表
面実装されている構成とし、パワー素子にて発生する熱
をはんだを介して回路基板に効率よく伝達して放熱性を
確保できることから、図１０の従来のように、回路基板
３３に対して立設した状態でパワー素子３４を設ける場
合に比べ、混成集積回路装置の小型化が可能となる。
面実装されている構成とし、パワー素子にて発生する熱
をはんだを介して回路基板に効率よく伝達して放熱性を
確保できることから、図１０の従来のように、回路基板
３３に対して立設した状態でパワー素子３４を設ける場
合に比べ、混成集積回路装置の小型化が可能となる。
【００１３】請求項３に記載のように、第２の面におい
て、パワー素子の発熱により表面温度が高くなる部位
を、熱伝導性の高い接着剤を介して放熱部材に接合する
と、熱を効率よく放熱部材に伝達でき、放熱性を確保で
きる。
て、パワー素子の発熱により表面温度が高くなる部位
を、熱伝導性の高い接着剤を介して放熱部材に接合する
と、熱を効率よく放熱部材に伝達でき、放熱性を確保で
きる。
【００１４】請求項４に記載のように、放熱部材には、
第２の面の電子部品を収納するための収納部を形成する
と、第２の面に厚い電子部品を搭載した場合にも、その
部品を収納部に収めるようにすることで、該収納部以外
の部分において放熱部材と回路基板とを近接して配置す
ることができる。これにより、回路基板側の熱が放熱部
材に効率よく伝達され、放熱性の向上を図ることができ
る。
第２の面の電子部品を収納するための収納部を形成する
と、第２の面に厚い電子部品を搭載した場合にも、その
部品を収納部に収めるようにすることで、該収納部以外
の部分において放熱部材と回路基板とを近接して配置す
ることができる。これにより、回路基板側の熱が放熱部
材に効率よく伝達され、放熱性の向上を図ることができ
る。
【００１５】
【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。本実施の形態における
混成集積回路装置には、アクチュエータを駆動するため
のパワー素子（例えば、ＩＧＢＴ）と、それを制御する
ための制御回路を構成する電子部品群とが搭載されてい
る。
の形態を図面に従って説明する。本実施の形態における
混成集積回路装置には、アクチュエータを駆動するため
のパワー素子（例えば、ＩＧＢＴ）と、それを制御する
ための制御回路を構成する電子部品群とが搭載されてい
る。
【００１６】図１は、本実施の形態における混成集積回
路装置１の断面図を示す。図１に示すように、混成集積
回路装置１のパッケージ２内には、回路基板３が配設さ
れ、同基板３にはパワー素子を含めた複数の電子部品が
実装されている。
路装置１の断面図を示す。図１に示すように、混成集積
回路装置１のパッケージ２内には、回路基板３が配設さ
れ、同基板３にはパワー素子を含めた複数の電子部品が
実装されている。
【００１７】混成集積回路装置１のパッケージ２は、放
熱部材として機能する金属ケース４と、金属ケース４上
に接着剤５にて固定された樹脂ケース６と、樹脂ケース
６の上部の凹部６ａに接着剤７を介して嵌装された樹脂
蓋８とから構成されている。
熱部材として機能する金属ケース４と、金属ケース４上
に接着剤５にて固定された樹脂ケース６と、樹脂ケース
６の上部の凹部６ａに接着剤７を介して嵌装された樹脂
蓋８とから構成されている。
【００１８】回路基板３において、セラミックからなる
絶縁基材の両面には導体パターン１１ａ〜１１ｇが形成
されている。回路基板３の第１の面（図１においては上
面）には、パワー素子（チップ）１２、フリップチップ
ＩＣ１３等が搭載され、第２の面（図１においては下
面）には、抵抗体１４、チップコンデンサ１５等の受動
素子が搭載されている。
絶縁基材の両面には導体パターン１１ａ〜１１ｇが形成
されている。回路基板３の第１の面（図１においては上
面）には、パワー素子（チップ）１２、フリップチップ
ＩＣ１３等が搭載され、第２の面（図１においては下
面）には、抵抗体１４、チップコンデンサ１５等の受動
素子が搭載されている。
【００１９】具体的には、パワー素子（チップ）１２
は、下面全体がはんだ１６により導体パターン１１ａに
接合され、上面に形成された電極がアルミワイヤ１７ａ
により導体パターン１１ｂに接合されている。パワー素
子１２の駆動に伴う熱ははんだ１６を通してパワー素子
１２の下方の回路基板３に伝播することになる。フリッ
プチップＩＣ１３は、下面に形成された複数の電極がは
んだ１８により導体パターン１１ｂ，１１ｃ，１１ｄに
接合されている。前記パワー素子１２の真下における回
路基板３の下面には、抵抗体１４が印刷法にて形成され
ている。同抵抗体１４は、回路基板３の導体パターン１
１ｅと導体パターン１１ｆとの間に配設されている。チ
ップコンデンサ１５において、側面の電極が導体パター
ン１１ｆ，１１ｇと導電性接着剤（例えば、銀−エポキ
シ系接着剤）１９にて接合され、同コンデンサ１５は導
体パターン１１ｆと導体パターン１１ｇとの間に接続さ
れている。
は、下面全体がはんだ１６により導体パターン１１ａに
接合され、上面に形成された電極がアルミワイヤ１７ａ
により導体パターン１１ｂに接合されている。パワー素
子１２の駆動に伴う熱ははんだ１６を通してパワー素子
１２の下方の回路基板３に伝播することになる。フリッ
プチップＩＣ１３は、下面に形成された複数の電極がは
んだ１８により導体パターン１１ｂ，１１ｃ，１１ｄに
接合されている。前記パワー素子１２の真下における回
路基板３の下面には、抵抗体１４が印刷法にて形成され
ている。同抵抗体１４は、回路基板３の導体パターン１
１ｅと導体パターン１１ｆとの間に配設されている。チ
ップコンデンサ１５において、側面の電極が導体パター
ン１１ｆ，１１ｇと導電性接着剤（例えば、銀−エポキ
シ系接着剤）１９にて接合され、同コンデンサ１５は導
体パターン１１ｆと導体パターン１１ｇとの間に接続さ
れている。
【００２０】このように、本実施の形態の混成集積回路
装置１は、回路基板３の第１の面（上面）にパワー素子
１２、フリップチップＩＣ１３等がはんだ１６，１８に
より接合されるとともに、回路基板３の第２の面（下
面）に電子部品１５が導電性接着剤１９により接合され
ている。
装置１は、回路基板３の第１の面（上面）にパワー素子
１２、フリップチップＩＣ１３等がはんだ１６，１８に
より接合されるとともに、回路基板３の第２の面（下
面）に電子部品１５が導電性接着剤１９により接合され
ている。
【００２１】回路基板３には、スルーホール３ａ，３ｂ
が設けられ、このスルーホール３ａ，３ｂの壁面にも導
体パターン１１ｈ，１１ｉが形成されている。このスル
ーホール３ａ，３ｂ壁面の導体パターン１１ｈ，１１ｉ
によって、回路基板３の上面に形成された導体パターン
１１ｂ，１１ｄと下面に形成された導体パターン１１
ｆ，１１ｇとが電気的に接続され、パワー素子１２を駆
動するための所望の回路が構成されている。
が設けられ、このスルーホール３ａ，３ｂの壁面にも導
体パターン１１ｈ，１１ｉが形成されている。このスル
ーホール３ａ，３ｂ壁面の導体パターン１１ｈ，１１ｉ
によって、回路基板３の上面に形成された導体パターン
１１ｂ，１１ｄと下面に形成された導体パターン１１
ｆ，１１ｇとが電気的に接続され、パワー素子１２を駆
動するための所望の回路が構成されている。
【００２２】また、回路基板３の上面には、保護ガラス
層２１が形成されている。この保護ガラス層２１は、部
品実装時に印刷されるはんだペーストが必要な部分以外
に流れないようにするためのものである。
層２１が形成されている。この保護ガラス層２１は、部
品実装時に印刷されるはんだペーストが必要な部分以外
に流れないようにするためのものである。
【００２３】回路基板３の下面には絶縁層２２が形成さ
れ、この絶縁層２２にて導体パターン１１ｅ，１１ｆ，
１１ｇ及び抵抗体１４が覆われており、金属ケース４と
の電気的絶縁が確保されている。そして、このようにし
て電気的絶縁が確保された部位が接着剤２３を介して金
属ケース４に接合されている。ここで、接着剤２３は、
熱伝導性の高い接着剤（具体的には、アルミナの粉末を
添加した接着剤）を用いる。そして、パワー素子１２の
発する熱は、素子１２の下のはんだ１６を通して回路基
板３から接着剤２３を介して金属ケース４に効率よく伝
わる。
れ、この絶縁層２２にて導体パターン１１ｅ，１１ｆ，
１１ｇ及び抵抗体１４が覆われており、金属ケース４と
の電気的絶縁が確保されている。そして、このようにし
て電気的絶縁が確保された部位が接着剤２３を介して金
属ケース４に接合されている。ここで、接着剤２３は、
熱伝導性の高い接着剤（具体的には、アルミナの粉末を
添加した接着剤）を用いる。そして、パワー素子１２の
発する熱は、素子１２の下のはんだ１６を通して回路基
板３から接着剤２３を介して金属ケース４に効率よく伝
わる。
【００２４】また、本実施の形態の金属ケース４には、
収納部としての凹部４ａが形成されており、この凹部４
ａにチップコンデンサ１５を収めるようにしている。こ
れにより、凹部４ａ以外での金属ケース４と回路基板３
とが近接して配置でき、回路基板３側から金属ケース４
に効率よく熱が伝達できる。
収納部としての凹部４ａが形成されており、この凹部４
ａにチップコンデンサ１５を収めるようにしている。こ
れにより、凹部４ａ以外での金属ケース４と回路基板３
とが近接して配置でき、回路基板３側から金属ケース４
に効率よく熱が伝達できる。
【００２５】樹脂ケース６には、外部と接続するための
金属端子２５ａ，２５ｂが配設されている。金属端子２
５ａと回路基板３上面の導体パターン１１ａとがアルミ
ワイヤ１７ｂにより接続されている。同様に、金属端子
２５ｂと導体パターン１１ｄとがアルミワイヤ１７ｃに
より接続されている。また、パッケージ２内にはポッテ
ィング材２６が充填され、回路基板３に搭載した電子部
品を外部雰囲気や振動から保護している。
金属端子２５ａ，２５ｂが配設されている。金属端子２
５ａと回路基板３上面の導体パターン１１ａとがアルミ
ワイヤ１７ｂにより接続されている。同様に、金属端子
２５ｂと導体パターン１１ｄとがアルミワイヤ１７ｃに
より接続されている。また、パッケージ２内にはポッテ
ィング材２６が充填され、回路基板３に搭載した電子部
品を外部雰囲気や振動から保護している。
【００２６】次に、混成集積回路装置１の製造方法を、
図２〜図８を用いて説明する。先ず、図２に示すよう
に、スルーホール３ａ，３ｂが形成された基板３を用意
する。そして、基板３の一方の面（例えば、上面）及び
スルーホール３ａ，３ｂの壁面に導体パターン１１ａ，
１１ｂ，１１ｃ，１１ｄを形成すべく、上面側からペー
スト状の導電材を印刷し、乾燥・焼成を行う。続いて、
基板３の他方の面（例えば、下面）側から同様に導電材
を印刷し、乾燥・焼成を行う。これにより、基板３の両
面及びスルーホール壁面に導体パターン１１ａ〜１１ｉ
が形成される。次いで、基板下面に抵抗体ペーストを印
刷し、乾燥・焼成を行うことで、図３に示すように、導
体パターン１１ｅと導体パターン１１ｆとの間に抵抗体
１４を形成する。さらに、基板上面にガラスペーストを
印刷し、乾燥・焼成を行うことで、図４に示すように、
導体パターン１１ｂ及び導体パターン１１ｄ上に保護ガ
ラス層２１を形成する。その後、基板下面に樹脂ペース
トを印刷し、紫外線で硬化させて、図５に示すように、
導体パターン１１ｅ，１１ｆ，１１ｇ及び抵抗体１４を
被覆する絶縁層２２を形成する。
図２〜図８を用いて説明する。先ず、図２に示すよう
に、スルーホール３ａ，３ｂが形成された基板３を用意
する。そして、基板３の一方の面（例えば、上面）及び
スルーホール３ａ，３ｂの壁面に導体パターン１１ａ，
１１ｂ，１１ｃ，１１ｄを形成すべく、上面側からペー
スト状の導電材を印刷し、乾燥・焼成を行う。続いて、
基板３の他方の面（例えば、下面）側から同様に導電材
を印刷し、乾燥・焼成を行う。これにより、基板３の両
面及びスルーホール壁面に導体パターン１１ａ〜１１ｉ
が形成される。次いで、基板下面に抵抗体ペーストを印
刷し、乾燥・焼成を行うことで、図３に示すように、導
体パターン１１ｅと導体パターン１１ｆとの間に抵抗体
１４を形成する。さらに、基板上面にガラスペーストを
印刷し、乾燥・焼成を行うことで、図４に示すように、
導体パターン１１ｂ及び導体パターン１１ｄ上に保護ガ
ラス層２１を形成する。その後、基板下面に樹脂ペース
トを印刷し、紫外線で硬化させて、図５に示すように、
導体パターン１１ｅ，１１ｆ，１１ｇ及び抵抗体１４を
被覆する絶縁層２２を形成する。
【００２７】このようにして、導体パターン１１ａ〜１
１ｉ及び抵抗体１４等が形成された回路基板３が製造さ
れる。そして、図６に示すように、回路基板３の上面に
おける所望の部位に、はんだペーストを印刷するととも
に、パワー素子１２、フリップチップＩＣ１３等の電子
部品を載せ、リフロー炉内において約２３５℃でリフロ
ーする。これにより、回路基板３の上面における電子部
品のはんだ付けが実施される。つまり、パワー素子１２
がはんだ１６を介して導体パターン１１ａに電気的に接
続され、フリップチップＩＣ１３がはんだ１８を介して
導体パターン１１ｂ，１１ｃ，１１ｄに電気的に接続さ
れる。
１ｉ及び抵抗体１４等が形成された回路基板３が製造さ
れる。そして、図６に示すように、回路基板３の上面に
おける所望の部位に、はんだペーストを印刷するととも
に、パワー素子１２、フリップチップＩＣ１３等の電子
部品を載せ、リフロー炉内において約２３５℃でリフロ
ーする。これにより、回路基板３の上面における電子部
品のはんだ付けが実施される。つまり、パワー素子１２
がはんだ１６を介して導体パターン１１ａに電気的に接
続され、フリップチップＩＣ１３がはんだ１８を介して
導体パターン１１ｂ，１１ｃ，１１ｄに電気的に接続さ
れる。
【００２８】次いで、図７示すように、回路基板３の下
面における所望の部位に、印刷またはディスペンサーに
より導電性接着剤１９を塗布するとともに、その接着剤
１９の上にチップコンデンサ１９等の電子部品を載せ、
導電性接着剤１９を硬化させる。その結果、チップコン
デンサ１９が導電性接着剤１９を介して導体パターン１
１ｆ，１１ｇに電気的に接続される。さらに、図８に示
すように、パワー素子１２上面の電極と導体パターン１
１ｂとをアルミワイヤ１７ａにて電気的に接続する。
面における所望の部位に、印刷またはディスペンサーに
より導電性接着剤１９を塗布するとともに、その接着剤
１９の上にチップコンデンサ１９等の電子部品を載せ、
導電性接着剤１９を硬化させる。その結果、チップコン
デンサ１９が導電性接着剤１９を介して導体パターン１
１ｆ，１１ｇに電気的に接続される。さらに、図８に示
すように、パワー素子１２上面の電極と導体パターン１
１ｂとをアルミワイヤ１７ａにて電気的に接続する。
【００２９】その後、図１に示すように、回路基板３の
下面側を接着剤２３にて金属ケース４に固定し、さら
に、樹脂ケース６の金属端子２５ａ，２５ｂと導体パタ
ーン１１ａ，１１ｄとをアルミワイヤ１７ｂ，１７ｃに
て接続する。そして、ポッティング材２６を充填した後
に、接着剤７を塗布した樹脂ケース６の凹部６ａに樹脂
蓋８が嵌装される。このようにして混成集積回路装置１
が製造される。
下面側を接着剤２３にて金属ケース４に固定し、さら
に、樹脂ケース６の金属端子２５ａ，２５ｂと導体パタ
ーン１１ａ，１１ｄとをアルミワイヤ１７ｂ，１７ｃに
て接続する。そして、ポッティング材２６を充填した後
に、接着剤７を塗布した樹脂ケース６の凹部６ａに樹脂
蓋８が嵌装される。このようにして混成集積回路装置１
が製造される。
【００３０】この混成集積回路装置１では、パワー素子
１２の下面全体がはんだ１６を介して回路基板３に接合
されているため、図１に示すように、パワー素子１２に
て発生した熱が回路基板３に効率よく伝達される。ま
た、このパワー素子１２の直下となる部分は、熱伝導性
の高い接着剤２３を介して金属ケース４に接合されてお
り、回路基板３の熱が金属ケース４に効率よく伝わる。
さらに、本実施の形態では、抵抗体１４に大電流が流れ
るように構成されている。そのため、この抵抗体１４か
らも熱が発生するが、この抵抗体１４の部分も接着剤２
３を介して金属ケース４に接合されており、抵抗体１４
にて発生する熱も効率よく金属ケース４に伝達される。
１２の下面全体がはんだ１６を介して回路基板３に接合
されているため、図１に示すように、パワー素子１２に
て発生した熱が回路基板３に効率よく伝達される。ま
た、このパワー素子１２の直下となる部分は、熱伝導性
の高い接着剤２３を介して金属ケース４に接合されてお
り、回路基板３の熱が金属ケース４に効率よく伝わる。
さらに、本実施の形態では、抵抗体１４に大電流が流れ
るように構成されている。そのため、この抵抗体１４か
らも熱が発生するが、この抵抗体１４の部分も接着剤２
３を介して金属ケース４に接合されており、抵抗体１４
にて発生する熱も効率よく金属ケース４に伝達される。
【００３１】また、回路基板３の下面において放熱を確
保する必要がない部分には、発熱しない電子部品（チッ
プコンデンサ１５等）を搭載し、この部分については両
面実装構造とすることにより、混成集積回路装置１の化
型化・高集積化が図られている。
保する必要がない部分には、発熱しない電子部品（チッ
プコンデンサ１５等）を搭載し、この部分については両
面実装構造とすることにより、混成集積回路装置１の化
型化・高集積化が図られている。
【００３２】以上詳述したように本実施の形態は、以下
の特徴を有する。 （１）回路基板３の上面（第１の面）に、パワー素子１
２，フリップチップＩＣ１３等の電子部品をはんだリフ
ローにてはんだ付けし、さらに、下面（第２の面）にチ
ップコンデンサ１５等の電子部品を導電性接着剤１９に
て接合した。よって、従来方式のように第２の面におけ
る電子部品（図１０のチップコンデンサ４７等）の実装
を、噴流はんだ付けにて実施すると、加工工程数が増し
コストアップしてしまうが、本実施の形態では、導電性
接着剤１９にて実施することにより、製造工程を簡素化
でき、コストの低減を図ることができる。
の特徴を有する。 （１）回路基板３の上面（第１の面）に、パワー素子１
２，フリップチップＩＣ１３等の電子部品をはんだリフ
ローにてはんだ付けし、さらに、下面（第２の面）にチ
ップコンデンサ１５等の電子部品を導電性接着剤１９に
て接合した。よって、従来方式のように第２の面におけ
る電子部品（図１０のチップコンデンサ４７等）の実装
を、噴流はんだ付けにて実施すると、加工工程数が増し
コストアップしてしまうが、本実施の形態では、導電性
接着剤１９にて実施することにより、製造工程を簡素化
でき、コストの低減を図ることができる。
【００３３】（２）パワー素子１２が表面実装されてい
る構成とし、パワー素子１２にて発生する熱をはんだ１
６を介して回路基板３に効率よく伝達して放熱性を確保
できることから、図１０の従来装置３１のように、回路
基板３３に対して立設した状態でパワー素子３４を設け
る場合に比べ、混成集積回路装置１の小型化が実現でき
る。
る構成とし、パワー素子１２にて発生する熱をはんだ１
６を介して回路基板３に効率よく伝達して放熱性を確保
できることから、図１０の従来装置３１のように、回路
基板３３に対して立設した状態でパワー素子３４を設け
る場合に比べ、混成集積回路装置１の小型化が実現でき
る。
【００３４】（３）回路基板３の下面において、パワー
素子１２の発熱により表面温度が高くなる部位、つま
り、パワー素子１２の直下となる部分を、熱伝導性の高
い接着剤２３を介して金属ケース４に接合した。この場
合、回路基板３の熱を効率よく金属ケース４に伝達で
き、放熱性を確保できる。
素子１２の発熱により表面温度が高くなる部位、つま
り、パワー素子１２の直下となる部分を、熱伝導性の高
い接着剤２３を介して金属ケース４に接合した。この場
合、回路基板３の熱を効率よく金属ケース４に伝達で
き、放熱性を確保できる。
【００３５】（４）金属ケース４にチップコンデンサ１
５を収納するための凹部４ａを形成すると、回路基板３
の下面に厚い電子部品（チップコンデンサ１５）を搭載
した場合にも、その部品を収納部４ａに収めるようにす
ることで、凹部４ａ以外の部分において、金属ケース４
と回路基板３とを近接して配置できる。これにより、回
路基板３側の熱が金属ケース４に効率よく伝達され、放
熱性の向上を図ることができる。
５を収納するための凹部４ａを形成すると、回路基板３
の下面に厚い電子部品（チップコンデンサ１５）を搭載
した場合にも、その部品を収納部４ａに収めるようにす
ることで、凹部４ａ以外の部分において、金属ケース４
と回路基板３とを近接して配置できる。これにより、回
路基板３側の熱が金属ケース４に効率よく伝達され、放
熱性の向上を図ることができる。
【００３６】なお本発明は、上記以外に次の形態にて具
体化できる。上記実施の形態では、金属ケース４に凹部
（収納部）４ａを形成し、この凹部４ａにチップコンデ
ンサ１５を収めるようにしたが、図９に示すように、貫
通孔４ｂを形成し、この貫通孔４ｂにチップコンデンサ
１５を収めるようにしてもよい。この場合、貫通孔４ｂ
が収納部に相当する。また、製造時には、貫通孔４ｂか
らポッティング材２６を充填でき、実用上好ましいもの
となる。
体化できる。上記実施の形態では、金属ケース４に凹部
（収納部）４ａを形成し、この凹部４ａにチップコンデ
ンサ１５を収めるようにしたが、図９に示すように、貫
通孔４ｂを形成し、この貫通孔４ｂにチップコンデンサ
１５を収めるようにしてもよい。この場合、貫通孔４ｂ
が収納部に相当する。また、製造時には、貫通孔４ｂか
らポッティング材２６を充填でき、実用上好ましいもの
となる。
【００３７】上記実施の形態における製造方法におい
て、基板上面におけるはんだ接合を、下面における導電
性接着剤１９の接合よりも先に行ったが、これに限定す
るものではない。つまり、下面における導電性接着剤１
９の接合を、上面のはんだ接合よりも先に実施してもよ
い。
て、基板上面におけるはんだ接合を、下面における導電
性接着剤１９の接合よりも先に行ったが、これに限定す
るものではない。つまり、下面における導電性接着剤１
９の接合を、上面のはんだ接合よりも先に実施してもよ
い。
【００３８】また、回路基板３の上面に搭載するパワー
素子としては、ＩＧＢＴ以外に、パワーＭＯＳトランジ
スタやバイポーラトランジスタ等に具体化してもよい。
素子としては、ＩＧＢＴ以外に、パワーＭＯＳトランジ
スタやバイポーラトランジスタ等に具体化してもよい。
【図１】発明の実施の形態における混成集積回路装置を
示す断面図。
示す断面図。
【図２】混成集積回路装置の製造方法を説明するための
図。
図。
【図３】混成集積回路装置の製造方法を説明するための
図。
図。
【図４】混成集積回路装置の製造方法を説明するための
図。
図。
【図５】混成集積回路装置の製造方法を説明するための
図。
図。
【図６】混成集積回路装置の製造方法を説明するための
図。
図。
【図７】混成集積回路装置の製造方法を説明するための
図。
図。
【図８】混成集積回路装置の製造方法を説明するための
図。
図。
【図９】別の実施の形態の混成集積回路装置を示す断面
図。
図。
【図１０】従来の混成集積回路装置を示す断面図
１…混成集積回路装置、３…回路基板、４…放熱部材と
しての金属ケース、４ａ…収納部としての凹部、４ｂ…
収納部としての貫通孔、１２…パワー素子、１３…電子
部品としてのフリップチップＩＣ、１４…電子部品とし
ての抵抗体、１５…電子部品としてのチップコンデン
サ、１６…はんだ、１８…はんだ、１９…導電性接着
剤、２３…接着剤。
しての金属ケース、４ａ…収納部としての凹部、４ｂ…
収納部としての貫通孔、１２…パワー素子、１３…電子
部品としてのフリップチップＩＣ、１４…電子部品とし
ての抵抗体、１５…電子部品としてのチップコンデン
サ、１６…はんだ、１８…はんだ、１９…導電性接着
剤、２３…接着剤。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/32 Ｈ０１Ｌ 23/36 Ｚ 3/34 ５０７ Ｆターム(参考） 4M109 AA01 BA03 CA04 DB02 DB09 GA02 GA05 5E319 AA03 AA08 AB06 AC04 BB05 BB11 CC24 CD15 CD29 5E338 AA02 AA18 BB71 BB75 CC01 EE02 5F036 AA01 BA04 BA23 BB01 BB21 BC05 BE09
Claims (5)
- 【請求項１】 パワー素子を含む複数の電子部品を回路
基板の両面に搭載した混成集積回路装置において、 前記回路基板の第１の面に少なくともパワー素子がはん
だにより接合されるとともに、前記回路基板の第２の面
に電子部品が導電性接着剤により接合されていることを
特徴とする混成集積回路装置。 - 【請求項２】 前記パワー素子は、表面実装されている
ことを特徴とする請求項１に記載の混成集積回路装置。 - 【請求項３】 前記第２の面において、前記パワー素子
の発熱により表面温度が高くなる部位を、熱伝導性の高
い接着剤を介して放熱部材に接合したことを特徴とする
請求項１に記載の混成集積回路装置。 - 【請求項４】 前記放熱部材には、前記第２の面の電子
部品を収納するための収納部を形成したことを特徴とす
る請求項３に記載の混成集積回路装置。 - 【請求項５】 パワー素子を含む複数の電子部品を回路
基板の両面に搭載した混成集積回路装置の製造方法にお
いて、 前記回路基板の第１の面に少なくともパワー素子を含む
電子部品をはんだリフローにてはんだ付けするととも
に、前記回路基板の第２の面に電子部品を導電性接着剤
にて接合したことを特徴とする混成集積回路装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067404A JP2001257306A (ja) | 2000-03-10 | 2000-03-10 | 混成集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067404A JP2001257306A (ja) | 2000-03-10 | 2000-03-10 | 混成集積回路装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257306A true JP2001257306A (ja) | 2001-09-21 |
Family
ID=18586601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000067404A Pending JP2001257306A (ja) | 2000-03-10 | 2000-03-10 | 混成集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257306A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004060034A1 (ja) * | 2002-12-24 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | 電子部品内蔵モジュール |
| US6775141B2 (en) | 2002-02-20 | 2004-08-10 | Tdk Corporation | Heat dissipation structure for use in combination with electronic circuit board |
| JP2006351819A (ja) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 部品内蔵基板 |
| US8207607B2 (en) | 2007-12-14 | 2012-06-26 | Denso Corporation | Semiconductor device with resin mold |
| CN103493607A (zh) * | 2011-04-01 | 2014-01-01 | 罗伯特·博世有限公司 | 电子模块 |
| JP2018506855A (ja) * | 2015-02-10 | 2018-03-08 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ | 電子コンポーネントおよびそのような電子コンポーネントを製造するための方法 |
| JP2018518831A (ja) * | 2015-04-29 | 2018-07-12 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | 特にトランスミッション制御モジュール用の電子構成群 |
| WO2020145032A1 (ja) * | 2019-01-09 | 2020-07-16 | 日立オートモティブシステムズ株式会社 | 物理量測定装置 |
-
2000
- 2000-03-10 JP JP2000067404A patent/JP2001257306A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6775141B2 (en) | 2002-02-20 | 2004-08-10 | Tdk Corporation | Heat dissipation structure for use in combination with electronic circuit board |
| WO2004060034A1 (ja) * | 2002-12-24 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | 電子部品内蔵モジュール |
| US6998532B2 (en) | 2002-12-24 | 2006-02-14 | Matsushita Electric Industrial Co., Ltd. | Electronic component-built-in module |
| JP2006351819A (ja) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 部品内蔵基板 |
| US9087924B2 (en) | 2007-12-14 | 2015-07-21 | Denso Corporation | Semiconductor device with resin mold |
| US8749055B2 (en) | 2007-12-14 | 2014-06-10 | Denso Corporation | Semiconductor device with resin mold |
| US8207607B2 (en) | 2007-12-14 | 2012-06-26 | Denso Corporation | Semiconductor device with resin mold |
| CN103493607A (zh) * | 2011-04-01 | 2014-01-01 | 罗伯特·博世有限公司 | 电子模块 |
| JP2014518003A (ja) * | 2011-04-01 | 2014-07-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子モジュール |
| US9271418B2 (en) | 2011-04-01 | 2016-02-23 | Robert Bosch Gmbh | Electronic module |
| JP2018506855A (ja) * | 2015-02-10 | 2018-03-08 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ | 電子コンポーネントおよびそのような電子コンポーネントを製造するための方法 |
| JP2018518831A (ja) * | 2015-04-29 | 2018-07-12 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | 特にトランスミッション制御モジュール用の電子構成群 |
| US10524391B2 (en) | 2015-04-29 | 2019-12-31 | Robert Bosch Gmbh | Electronic assembly, in particular for a transmission control module, with attached cooling body |
| WO2020145032A1 (ja) * | 2019-01-09 | 2020-07-16 | 日立オートモティブシステムズ株式会社 | 物理量測定装置 |
| JP2020112379A (ja) * | 2019-01-09 | 2020-07-27 | 日立オートモティブシステムズ株式会社 | 物理量測定装置 |
| JP7218183B2 (ja) | 2019-01-09 | 2023-02-06 | 日立Astemo株式会社 | 物理量測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07226457A (ja) | 電子パッケージ及びその製造方法 | |
| JP3448159B2 (ja) | 電力用半導体装置 | |
| JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP2001284524A (ja) | 電力用半導体モジュール | |
| JP2001257306A (ja) | 混成集積回路装置及びその製造方法 | |
| JP2801810B2 (ja) | 樹脂封止型半導体装置 | |
| JP3527162B2 (ja) | 電子部品の放熱構造および電子部品の製造方法 | |
| JPH1050926A (ja) | ハイブリッドモジュール | |
| JPH11307721A (ja) | パワーモジュール装置およびその製造方法 | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| JP2001102475A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JPH05327249A (ja) | 電子回路モジュール及びその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH09246433A (ja) | モジュールの放熱構造 | |
| JP2003332500A (ja) | 電子回路装置 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JP2004165525A (ja) | 半導体装置及びその製造方法 | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JP2003046211A (ja) | 電子部品の実装構造 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH0458189B2 (ja) | ||
| JPH05267561A (ja) | 高速処理用電子部品搭載用基板 | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH06196838A (ja) | 部品搭載済み基板 | |
| JP3955704B2 (ja) | 電気接続箱 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080729 |