JP3955704B2 - 電気接続箱 - Google Patents
電気接続箱 Download PDFInfo
- Publication number
- JP3955704B2 JP3955704B2 JP2000003866A JP2000003866A JP3955704B2 JP 3955704 B2 JP3955704 B2 JP 3955704B2 JP 2000003866 A JP2000003866 A JP 2000003866A JP 2000003866 A JP2000003866 A JP 2000003866A JP 3955704 B2 JP3955704 B2 JP 3955704B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- junction box
- electrical junction
- component
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
【０００１】
【発明の属する技術分野】
この発明は電気接続箱に関し、さらに詳しくは、セラミック製の絶縁多層配線を備えた電気接続箱に関する。
【０００２】
【従来の技術】
従来、電気接続箱としては、図６に示す構成のものがある。この電気接続箱においては、同図に示すように、ハウジング１に各種電子部品が実装されたプリント配線基板２が収容され、ブスバー３を収容したアンダーカバー４がハウジング１に装着されている。また、ブスバー３に接続されるコネクタブロック５がアンダーカバー４に装着され、コネクタブロック５と接続される電線布線シート６に電線７が適宜配索され、アンダーカバー４の上方を覆うようにメインカバー８が装着されている。プリント配線基板２は、ガラス布エポキシ銅張積層板でなる基板に、例えばマイコンチップ、ＩＣパッケージ、ＬＳＩパッケージ、抵抗、コンデンサ、トランジスタ、リレーなどの電子部品９が搭載、実装されている。さらに、プリント配線基板２には、多重通信、負荷制御、ワーニングなどの機能を有する電子回路が構成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような従来の電気接続箱では、プリント配線基板２に全ての電子部品９が搭載されているため、プリント配線基板２が大型化する傾向にあり、これに伴い電気接続箱が大型化するという問題点があった。また、プリント配線基板２に、発熱性の高いパワー部品と発熱性の比較的低い弱電部品とを混在させて搭載するので、パワー部品の熱的な悪影響を抑制するために実装密度の高いプリント配線基板２の表面に放熱構造を設けるスペースを要するという問題点があった。
【０００４】
また、従来の電気接続箱においては、プリント配線基板２、電線布線シート６、ブスバー３が分離されておりヒューズも設置する必要があるため、接続が複雑であった。
【０００５】
さらに、従来の電気接続箱では、過熱遮断回路内蔵ＦＥＴをプリント配線基板２に対して分離した状態で搭載しなければならず、プリント配線基板２の小型化が図れないものであった。
【０００６】
ところで、プリント配線基板２に代えて低温焼成セラミック多層配線基板を用いることも提案されているが、セラミックからなる低温焼成の多層配線基板は熱伝導率が低く、この多層配線基板の一方の実装面にパワー部品を搭載した場合には、パワー部品で発生した熱を逃がすために、多層配線基板の厚さ方向に亙ってサーモビアと称される複数の金属帯を埋め込む必要があり、製造工程の増加を招くという問題がある。
【０００７】
そこで、本発明は、基板面積を大幅に縮小でき、小型化を図ることのできる電気接続箱を提供することを目的としている。
【０００８】
【課題を解決するための手段】
請求項１記載の発明は、セラミック基板上の所定領域に発熱性部品が実装されると共に、前記セラミック基板上の所定領域とは異なる領域に積層、形成された多層配線上に発熱性の低い弱電部品が実装され、前記セラミック基板側と略コの字形状でケーシング部内側に突出するブスバーとがワイヤボンディングされ、且つ、前記セラミック基板の実装面側がシリコンゲルで封止され、該シリコンゲルにより弱電部品、発熱性部品及びボンディングワイヤ、配線パターンが覆われていることを特徴とする。
このような構成の請求項１記載の発明では、セラミック基板上の所定領域に発熱性部品が実装され、セラミック基板上の所定領域とは異なる領域に積層、形成された多層配線上に発熱性の低い弱電部品が実装されているため、弱電部品が発熱性部品から熱的な影響を受けることを抑制できる。なお、従来のように弱電部品と発熱性部品を混在させる構成では、弱電部品と発熱性部品との距離を離す必要があったが、請求項１記載の発明のように発熱性部品と弱電部品とが異なる領域に実装することにより、複数の弱電部品を多層配線上に高集積実装することができる。因に、従来のプリント配線基板を用いた場合に比較して、５倍以上の高集積化を図ることが可能となる。また、請求項１記載の発明では、ブスバーとセラミック基板側とをワイヤボンディングすることで接続するため、ブスバーの形状を単純化することができると共に、ワイヤボンダーを用いて容易且つ迅速に接続することが可能になる。
【００１０】
また、シリコンゲルが弱電部品、発熱性部品及びボンディングワイヤ、配線パターンなどを空気及び湿気から保護する作用がある。また、シリコンゲルは、注入及び硬化させることが容易であるため、製造工程を簡略にすることができる。
【００１１】
さらに、請求項２記載の発明は、請求項１に記載の電気接続箱であって、前記セラミック基板の裏面側に、ヒートシンク構造が設けられていることを特徴とする。
【００１２】
したがって、請求項２記載の発明では、請求項１の発明の作用に加えて、発熱性部品で発生した熱をセラミック基板の裏面側のヒートシンク構造により逃がす作用を有し、電気接続箱全体としての温度上昇を抑制する作用がある。特に、請求項２記載の発明では、低温焼成多層配線基板より熱伝導性の高いセラミック基板を介してヒートシンク構造へ熱を伝導させることができるため、発熱性部品で発生した熱を効率よく逃がす作用がある。
【００１３】
また、請求項３記載の発明は、請求項１又は請求項２のいずれかに記載の電気接続箱であって、前記セラミック基板の周囲はリング状のケーシングで囲まれ、前記ケーシングの内壁面から内側へ向けて前記ブスバーの端部が突出すると共に、前記セラミック基板と前記ケーシングとで形成された凹部に前記シリコンゲルが充填されていることを特徴とする。
【００１４】
したがって、請求項３記載の発明は、請求項１又は請求項２に記載の発明の作用に加えて、セラミック基板とケーシングとにより凹部が形成されているため、シリコンゲルをその凹部へ注入し易く製造を容易にすることができる。また、セラミック基板とケーシングとを共にシリコンゲルに浸漬させるディップ法により封止を行う場合も、凹部が形成されているため、容易にシリコンゲルの充填が行える。また、電子部品を実装したセラミック基板をリング状のケーシングに組み付けてワイヤボンディングすることで配線接続が完了するため、製造工程数を削減することができる。
【００１５】
さらに、請求項４記載の発明は、請求項１乃至請求項３のいずれか一項に記載の電気接続箱であって、前記弱電部品は、前記多層配線にベアチップ実装されていることを特徴とする。
【００１６】
したがって、請求項４記載の発明では、請求項１〜請求項３のいずれか一項に記載の発明の作用に加えて、多層配線の実装面に電子部品がベアチップの状態で実装されているが、シリコンゲルがベアチップを保護する作用がある。また、ベアチップ実装としたことにより、電子部品の小型化と高集積化を図ることができ、多層配線及びセラミック基板の小型化を図ることができ、以て電気接続箱の小型化を図ることができる。
【００１９】
【発明の実施の形態】
以下、本発明に係る電気接続箱の詳細を図面に示す実施形態に基づいて説明する。図１は本実施形態の電気接続箱の平面説明図、図２は図１のＡ−Ａ断面説明図、図３は要部断面図、図４及び図５はコネクタ部の正面図である。
【００２０】
本実施形態の電気接続箱１０は、図示するように、例えばアルミナ系セラミック、窒化アルミナ（ＡＩＮ）、シリコンカーボネイト（ＳｉＣ）などのセラミック材料から形成された矩形状のセラミック基板１５と、このセラミック基板１５上に積層、形成された絶縁多層配線１３と、セラミック基板１５を取り囲むケーシング部１２とから大略構成されている。
【００２１】
セラミック基板１５の表面の所定領域には、ガラス絶縁層を積層して適宜の多層配線が形成された絶縁多層配線１３が形成されている。この絶縁多層配線１３の表面側には、例えばドライバＩＣ、温度センサＩＣなどの比較的発熱量の小さい電子部品（以下、弱電部品という）１４が搭載されている。一方、セラミック基板１５の絶縁多層配線１３が形成された所定領域以外の領域には、過熱遮断回路内蔵ＦＥＴなどの比較的発熱量の大きい発熱性部品（以下、パワー部品という）３０が搭載されている。なお、図中符号１４ａはドライバＩＣ、１４ｂは温度センサＩＣ、３０は過熱遮断回路内蔵ＦＥＴを示している。
【００２２】
ここで、絶縁多層配線１３の構成を説明する。絶縁多層配線１３は、ガラス粉末にアルミ粉末を混ぜ、これに樹脂及び溶剤を加えたペーストを焼成した絶縁層１６が積層され、これらセラミック基板１５、絶縁層１６、１７、１８の層界面や表面には、所定の配線回路パターン１９、２０、２１、２２がパターニングされており、これら絶縁層のそれぞれには、ビアホールに導電性材料が充填されてなる埋込みプラグ配線２４、２５、２６が層上下に位置する各配線回路パターン間を接続するように形成されている。
【００２３】
なお、絶縁層１６、１７、１８の具体的な他の構成例としては、ガラス系材料からなるものや、結晶化ガラスがある。
【００２４】
また、セラミック基板１５の表面周縁部の絶縁層１６上には、後述するブスバー２８の端部にワイヤボンディングされるボンディングパッド２０ａが形成されている。図３に示すように、接続パッド部２２ａには、弱電部品１４（１４ａ、１４ｂを含む）をベアチップの状態でフェイスダウンでフリップチップ実装されている。なお、本実施形態では、絶縁多層配線１３の表面側の弱電部品１４の実装をベアチップの状態で実装（ベアチップ実装）したが、ベアチップに近い形態のＣＳＰ（Chip Size Package）の状態で実装してもよい。
【００２５】
一方、セラミック基板１５の上記絶縁多層配線１３以外の領域には、発熱量の比較的大きいパワー部品３０を搭載するための複数の接続パッド部１９ａが形成されている。これらの接続パッド部１９ａには、図３に示すようにパワー部品３０が実装されている。パワー部品３０の実装形態は、パワー部品３０から導出された例えばアルミワイヤ１５ａが接続パッド部１９ａにワイヤボンディングされている。なお、セラミック基板１５の裏面側には図示しないグランド用パッド部が形成されており、これに図３に示すように放熱フィン２９が取り付けられている。このようにセラミック基板１５に搭載されたパワー部品３０で発生する熱は、放熱フィン２９により効率的に放熱されるようになっている。
【００２６】
また、セラミック基板１５には、接続パッド部１９ａと接続して裏面側へ延在されたビア４２が形成されており、裏面で絶縁多層配線１３と接続させることも可能である。
【００２７】
以上、セラミック１１の構成について説明したが、次に、ケーシング部１２の構成について説明する。ケーシング部１２は、絶縁多層配線１３の周囲を密に取り囲むような矩形のリング状となるように電気絶縁性樹脂で形成されている。ケーシング部１２の内壁面上部には、ケーシング部１２の下方から挿入されたセラミック基板１５を受け止める段部１２Ａが形成されている。また、この段部１２Ａには、ブスバー２８の端部が内側へ向けて突出するように配置されている。
【００２８】
なお、このブスバー２８は、図１〜図３に示すように略コ字形状の金属板であり、内側周端縁のケーシング部１２の内側に突出するように、大部分がケーシング部１２内に埋設されている。このブスバー２８の内側端部と絶縁層１６の表面周縁部に形成された接続パッド部２０ａとは、ボンディングワイヤ３７で接続されている。また、ケーシング部１２の周囲には、ブスバー２８に接続された各種のコネクタ部３１、３２、３３が形成されている。
【００２９】
図４はコネクタ部３１の正面図であり、図５はコネクタ部３２の正面図である。図４及び図５に示すように、コネクタ部３１、３２内には、それぞれ接続端子３４〜３４、３５〜３５が形成されており、この電気接続箱１０により制御される他の電気機器などに接続された図示しないワイヤハーネスに接続された他のコネクタ部と接続し得るようになっている。
【００３０】
また、コネクタ部３３もコネクタ部３１、３２と略同様の構成である。また、ケーシング部１２の一対の対向する周面には、電気接続箱１０の装着に供される取付部３６、３６が外側へ突出するように設けられている。
【００３１】
次に、図２及び図３を用いて電気接続箱１０の封止構造について説明する。ケーシング部１２にセラミック基板１５が収容された状態では、ケーシング部１２の上部とセラミック基板（絶縁多層配線１３も含む）１１とで凹部３８が形成されており、この凹部３８内に封止材としてのシリコンゲル３８が充填されている。このシリコンゲル３９は、例えばポッティングによりこの凹部３６に注入された後、硬化されている。シリコンゲル３９は、弱電部品１４やボンディングワイヤ３７を封止して外気や湿気から保護する作用を奏する。
【００３２】
また、本実施形態では、シリコンゲル３９を用いたことにより、その硬化処理が容易であるため製造作業を簡単にすることができる。また、ケーシング部１２の上部開口は、蓋板４０で閉塞されておりシリコンゲル３９の封止作用と封止４０の封止作用との二重の封止作用で弱電部品１４などを保護することができる。
【００３３】
このような構成の本実施形態の電気接続箱１０では、弱電部品１４を実装する領域とパワー部品３０を実装する領域とをセラミック基板１５上で分けているため、弱電部品１４の高集積化を達成することができる。また、セラミック基板１５の裏面側にヒートシンク構造が設けられているため、パワー部品３０で発生した熱を絶縁多層配線１３を介在させることなく直ちに放熱フィン２９で放熱させることができる。このため、電気接続箱１０における熱的悪影響を大幅に抑制することができる。また、絶縁多層配線１３に実装する弱電部品１４をベアチップ実装したことにより、実装工程が容易となると共に、実装密度を大幅に向上させることができる。因に、実装密度は従来のプリント配線基板を用いた電気接続箱に対して５倍以上の実装密度を確保することができる。すなわち、従来のプリント配線基板の五分の一の面積で実装が可能となる。
【００３４】
以上、実施形態について説明したが、本発明はこれに限定されるものではなく、構成の要旨に付随する各種の変更が可能である。
【００３５】
【発明の効果】
以上の説明から明らかなように、請求項１記載の発明によれば、セラミック基板の所定領域に発熱性部品が実装され、発熱性の低い弱電部品は領域を異にする多層配線上に形成されているため、弱電部品が発熱性部品から熱的な影響を受けることを抑制する効果がある。また、発熱性部品と弱電部品とが異なる領域に実装されているため、複数の弱電部品を多層配線上に高集積実装することができる。因に、従来のプリント配線基板を用いた場合に比較して、５倍以上の高集積化を達成する効果がある。さらに、請求項１記載の発明によれば、ブスバーとセラミック基板側とをワイヤボンディングすることで接続するため、ブスバーの形状を単純化することができると共に、ワイヤボンダーを用いて容易且つ迅速に接続することできる。
【００３６】
また、シリコンゲルが弱電部品、発熱性部品及びボンディングワイヤ、配線パターンなどを空気及び湿気から保護するため、耐久性の高い電気接続箱を実現することができる。また、シリコンゲルで封止を行うため、注入及び硬化させることが容易であり製造工程を簡略にすることができる。
【００３７】
請求項２記載の発明によれば、請求項１に記載の発明の効果に加えて、発熱性部品で発生した熱をセラミック基板の裏面側のヒートシンク構造により逃がす作用を有し、電気接続箱全体としての温度上昇を抑制する効果がある。特に、請求項２記載の発明によれば、多層配線より熱伝導性の高いセラミック基板を介してヒートシンク構造へ熱を伝導させることができるため、発熱性部品で発生した熱を効率よく逃がす効果がある。
【００３８】
請求項３記載の発明によれば、請求項１又は請求項２に記載の発明の効果に加えて、セラミック基板とケーシングとにより凹部が形成されているため、シリコンゲルをその凹部へ注入し易く製造を容易にすることができる。
【００３９】
請求項４記載の発明によれば、請求項１〜請求項３に記載の発明の効果に加えて、シリコンゲルがベアチップを保護して弱電部品の耐久性を高める効果がある。また、ベアチップ実装としたことにより、電子部品の小型化と高集積化を図ることができ、多層配線及びセラミック基板の小型化を図ることができ、以て電気接続箱の小型化を達成する効果がある。
【００４０】
また、請求項４記載の発明の効果に加えて、ベアチップをフェイスダウンの状態でフリップチップを介して例えばリフローなどを施すことで容易に接続を行うことができる。このため、部品実装を簡略化することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る電気接続箱の平面説明図である。
【図２】図１のＡ−Ａ断面説明図である。
【図３】本実施形態の要部断面図である。
【図４】本実施形態の電気接続箱のコネクタ部の正面図である。
【図５】本実施形態の電気接続箱のコネクタ部の正面図である。
【図６】従来の電気接続箱を示す分解斜視図である。
【符号の説明】
１０ 電気接続箱
１２ ケーシング部
１３ 絶縁多層配線
１４ 弱電部品
１５ セラミック基板
１６、１７、１８ 絶縁層
２８ ブスバー
３７ ボンディングワイヤ
３８ 凹部
３９ シリコンゲル
【発明の属する技術分野】
この発明は電気接続箱に関し、さらに詳しくは、セラミック製の絶縁多層配線を備えた電気接続箱に関する。
【０００２】
【従来の技術】
従来、電気接続箱としては、図６に示す構成のものがある。この電気接続箱においては、同図に示すように、ハウジング１に各種電子部品が実装されたプリント配線基板２が収容され、ブスバー３を収容したアンダーカバー４がハウジング１に装着されている。また、ブスバー３に接続されるコネクタブロック５がアンダーカバー４に装着され、コネクタブロック５と接続される電線布線シート６に電線７が適宜配索され、アンダーカバー４の上方を覆うようにメインカバー８が装着されている。プリント配線基板２は、ガラス布エポキシ銅張積層板でなる基板に、例えばマイコンチップ、ＩＣパッケージ、ＬＳＩパッケージ、抵抗、コンデンサ、トランジスタ、リレーなどの電子部品９が搭載、実装されている。さらに、プリント配線基板２には、多重通信、負荷制御、ワーニングなどの機能を有する電子回路が構成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような従来の電気接続箱では、プリント配線基板２に全ての電子部品９が搭載されているため、プリント配線基板２が大型化する傾向にあり、これに伴い電気接続箱が大型化するという問題点があった。また、プリント配線基板２に、発熱性の高いパワー部品と発熱性の比較的低い弱電部品とを混在させて搭載するので、パワー部品の熱的な悪影響を抑制するために実装密度の高いプリント配線基板２の表面に放熱構造を設けるスペースを要するという問題点があった。
【０００４】
また、従来の電気接続箱においては、プリント配線基板２、電線布線シート６、ブスバー３が分離されておりヒューズも設置する必要があるため、接続が複雑であった。
【０００５】
さらに、従来の電気接続箱では、過熱遮断回路内蔵ＦＥＴをプリント配線基板２に対して分離した状態で搭載しなければならず、プリント配線基板２の小型化が図れないものであった。
【０００６】
ところで、プリント配線基板２に代えて低温焼成セラミック多層配線基板を用いることも提案されているが、セラミックからなる低温焼成の多層配線基板は熱伝導率が低く、この多層配線基板の一方の実装面にパワー部品を搭載した場合には、パワー部品で発生した熱を逃がすために、多層配線基板の厚さ方向に亙ってサーモビアと称される複数の金属帯を埋め込む必要があり、製造工程の増加を招くという問題がある。
【０００７】
そこで、本発明は、基板面積を大幅に縮小でき、小型化を図ることのできる電気接続箱を提供することを目的としている。
【０００８】
【課題を解決するための手段】
請求項１記載の発明は、セラミック基板上の所定領域に発熱性部品が実装されると共に、前記セラミック基板上の所定領域とは異なる領域に積層、形成された多層配線上に発熱性の低い弱電部品が実装され、前記セラミック基板側と略コの字形状でケーシング部内側に突出するブスバーとがワイヤボンディングされ、且つ、前記セラミック基板の実装面側がシリコンゲルで封止され、該シリコンゲルにより弱電部品、発熱性部品及びボンディングワイヤ、配線パターンが覆われていることを特徴とする。
このような構成の請求項１記載の発明では、セラミック基板上の所定領域に発熱性部品が実装され、セラミック基板上の所定領域とは異なる領域に積層、形成された多層配線上に発熱性の低い弱電部品が実装されているため、弱電部品が発熱性部品から熱的な影響を受けることを抑制できる。なお、従来のように弱電部品と発熱性部品を混在させる構成では、弱電部品と発熱性部品との距離を離す必要があったが、請求項１記載の発明のように発熱性部品と弱電部品とが異なる領域に実装することにより、複数の弱電部品を多層配線上に高集積実装することができる。因に、従来のプリント配線基板を用いた場合に比較して、５倍以上の高集積化を図ることが可能となる。また、請求項１記載の発明では、ブスバーとセラミック基板側とをワイヤボンディングすることで接続するため、ブスバーの形状を単純化することができると共に、ワイヤボンダーを用いて容易且つ迅速に接続することが可能になる。
【００１０】
また、シリコンゲルが弱電部品、発熱性部品及びボンディングワイヤ、配線パターンなどを空気及び湿気から保護する作用がある。また、シリコンゲルは、注入及び硬化させることが容易であるため、製造工程を簡略にすることができる。
【００１１】
さらに、請求項２記載の発明は、請求項１に記載の電気接続箱であって、前記セラミック基板の裏面側に、ヒートシンク構造が設けられていることを特徴とする。
【００１２】
したがって、請求項２記載の発明では、請求項１の発明の作用に加えて、発熱性部品で発生した熱をセラミック基板の裏面側のヒートシンク構造により逃がす作用を有し、電気接続箱全体としての温度上昇を抑制する作用がある。特に、請求項２記載の発明では、低温焼成多層配線基板より熱伝導性の高いセラミック基板を介してヒートシンク構造へ熱を伝導させることができるため、発熱性部品で発生した熱を効率よく逃がす作用がある。
【００１３】
また、請求項３記載の発明は、請求項１又は請求項２のいずれかに記載の電気接続箱であって、前記セラミック基板の周囲はリング状のケーシングで囲まれ、前記ケーシングの内壁面から内側へ向けて前記ブスバーの端部が突出すると共に、前記セラミック基板と前記ケーシングとで形成された凹部に前記シリコンゲルが充填されていることを特徴とする。
【００１４】
したがって、請求項３記載の発明は、請求項１又は請求項２に記載の発明の作用に加えて、セラミック基板とケーシングとにより凹部が形成されているため、シリコンゲルをその凹部へ注入し易く製造を容易にすることができる。また、セラミック基板とケーシングとを共にシリコンゲルに浸漬させるディップ法により封止を行う場合も、凹部が形成されているため、容易にシリコンゲルの充填が行える。また、電子部品を実装したセラミック基板をリング状のケーシングに組み付けてワイヤボンディングすることで配線接続が完了するため、製造工程数を削減することができる。
【００１５】
さらに、請求項４記載の発明は、請求項１乃至請求項３のいずれか一項に記載の電気接続箱であって、前記弱電部品は、前記多層配線にベアチップ実装されていることを特徴とする。
【００１６】
したがって、請求項４記載の発明では、請求項１〜請求項３のいずれか一項に記載の発明の作用に加えて、多層配線の実装面に電子部品がベアチップの状態で実装されているが、シリコンゲルがベアチップを保護する作用がある。また、ベアチップ実装としたことにより、電子部品の小型化と高集積化を図ることができ、多層配線及びセラミック基板の小型化を図ることができ、以て電気接続箱の小型化を図ることができる。
【００１９】
【発明の実施の形態】
以下、本発明に係る電気接続箱の詳細を図面に示す実施形態に基づいて説明する。図１は本実施形態の電気接続箱の平面説明図、図２は図１のＡ−Ａ断面説明図、図３は要部断面図、図４及び図５はコネクタ部の正面図である。
【００２０】
本実施形態の電気接続箱１０は、図示するように、例えばアルミナ系セラミック、窒化アルミナ（ＡＩＮ）、シリコンカーボネイト（ＳｉＣ）などのセラミック材料から形成された矩形状のセラミック基板１５と、このセラミック基板１５上に積層、形成された絶縁多層配線１３と、セラミック基板１５を取り囲むケーシング部１２とから大略構成されている。
【００２１】
セラミック基板１５の表面の所定領域には、ガラス絶縁層を積層して適宜の多層配線が形成された絶縁多層配線１３が形成されている。この絶縁多層配線１３の表面側には、例えばドライバＩＣ、温度センサＩＣなどの比較的発熱量の小さい電子部品（以下、弱電部品という）１４が搭載されている。一方、セラミック基板１５の絶縁多層配線１３が形成された所定領域以外の領域には、過熱遮断回路内蔵ＦＥＴなどの比較的発熱量の大きい発熱性部品（以下、パワー部品という）３０が搭載されている。なお、図中符号１４ａはドライバＩＣ、１４ｂは温度センサＩＣ、３０は過熱遮断回路内蔵ＦＥＴを示している。
【００２２】
ここで、絶縁多層配線１３の構成を説明する。絶縁多層配線１３は、ガラス粉末にアルミ粉末を混ぜ、これに樹脂及び溶剤を加えたペーストを焼成した絶縁層１６が積層され、これらセラミック基板１５、絶縁層１６、１７、１８の層界面や表面には、所定の配線回路パターン１９、２０、２１、２２がパターニングされており、これら絶縁層のそれぞれには、ビアホールに導電性材料が充填されてなる埋込みプラグ配線２４、２５、２６が層上下に位置する各配線回路パターン間を接続するように形成されている。
【００２３】
なお、絶縁層１６、１７、１８の具体的な他の構成例としては、ガラス系材料からなるものや、結晶化ガラスがある。
【００２４】
また、セラミック基板１５の表面周縁部の絶縁層１６上には、後述するブスバー２８の端部にワイヤボンディングされるボンディングパッド２０ａが形成されている。図３に示すように、接続パッド部２２ａには、弱電部品１４（１４ａ、１４ｂを含む）をベアチップの状態でフェイスダウンでフリップチップ実装されている。なお、本実施形態では、絶縁多層配線１３の表面側の弱電部品１４の実装をベアチップの状態で実装（ベアチップ実装）したが、ベアチップに近い形態のＣＳＰ（Chip Size Package）の状態で実装してもよい。
【００２５】
一方、セラミック基板１５の上記絶縁多層配線１３以外の領域には、発熱量の比較的大きいパワー部品３０を搭載するための複数の接続パッド部１９ａが形成されている。これらの接続パッド部１９ａには、図３に示すようにパワー部品３０が実装されている。パワー部品３０の実装形態は、パワー部品３０から導出された例えばアルミワイヤ１５ａが接続パッド部１９ａにワイヤボンディングされている。なお、セラミック基板１５の裏面側には図示しないグランド用パッド部が形成されており、これに図３に示すように放熱フィン２９が取り付けられている。このようにセラミック基板１５に搭載されたパワー部品３０で発生する熱は、放熱フィン２９により効率的に放熱されるようになっている。
【００２６】
また、セラミック基板１５には、接続パッド部１９ａと接続して裏面側へ延在されたビア４２が形成されており、裏面で絶縁多層配線１３と接続させることも可能である。
【００２７】
以上、セラミック１１の構成について説明したが、次に、ケーシング部１２の構成について説明する。ケーシング部１２は、絶縁多層配線１３の周囲を密に取り囲むような矩形のリング状となるように電気絶縁性樹脂で形成されている。ケーシング部１２の内壁面上部には、ケーシング部１２の下方から挿入されたセラミック基板１５を受け止める段部１２Ａが形成されている。また、この段部１２Ａには、ブスバー２８の端部が内側へ向けて突出するように配置されている。
【００２８】
なお、このブスバー２８は、図１〜図３に示すように略コ字形状の金属板であり、内側周端縁のケーシング部１２の内側に突出するように、大部分がケーシング部１２内に埋設されている。このブスバー２８の内側端部と絶縁層１６の表面周縁部に形成された接続パッド部２０ａとは、ボンディングワイヤ３７で接続されている。また、ケーシング部１２の周囲には、ブスバー２８に接続された各種のコネクタ部３１、３２、３３が形成されている。
【００２９】
図４はコネクタ部３１の正面図であり、図５はコネクタ部３２の正面図である。図４及び図５に示すように、コネクタ部３１、３２内には、それぞれ接続端子３４〜３４、３５〜３５が形成されており、この電気接続箱１０により制御される他の電気機器などに接続された図示しないワイヤハーネスに接続された他のコネクタ部と接続し得るようになっている。
【００３０】
また、コネクタ部３３もコネクタ部３１、３２と略同様の構成である。また、ケーシング部１２の一対の対向する周面には、電気接続箱１０の装着に供される取付部３６、３６が外側へ突出するように設けられている。
【００３１】
次に、図２及び図３を用いて電気接続箱１０の封止構造について説明する。ケーシング部１２にセラミック基板１５が収容された状態では、ケーシング部１２の上部とセラミック基板（絶縁多層配線１３も含む）１１とで凹部３８が形成されており、この凹部３８内に封止材としてのシリコンゲル３８が充填されている。このシリコンゲル３９は、例えばポッティングによりこの凹部３６に注入された後、硬化されている。シリコンゲル３９は、弱電部品１４やボンディングワイヤ３７を封止して外気や湿気から保護する作用を奏する。
【００３２】
また、本実施形態では、シリコンゲル３９を用いたことにより、その硬化処理が容易であるため製造作業を簡単にすることができる。また、ケーシング部１２の上部開口は、蓋板４０で閉塞されておりシリコンゲル３９の封止作用と封止４０の封止作用との二重の封止作用で弱電部品１４などを保護することができる。
【００３３】
このような構成の本実施形態の電気接続箱１０では、弱電部品１４を実装する領域とパワー部品３０を実装する領域とをセラミック基板１５上で分けているため、弱電部品１４の高集積化を達成することができる。また、セラミック基板１５の裏面側にヒートシンク構造が設けられているため、パワー部品３０で発生した熱を絶縁多層配線１３を介在させることなく直ちに放熱フィン２９で放熱させることができる。このため、電気接続箱１０における熱的悪影響を大幅に抑制することができる。また、絶縁多層配線１３に実装する弱電部品１４をベアチップ実装したことにより、実装工程が容易となると共に、実装密度を大幅に向上させることができる。因に、実装密度は従来のプリント配線基板を用いた電気接続箱に対して５倍以上の実装密度を確保することができる。すなわち、従来のプリント配線基板の五分の一の面積で実装が可能となる。
【００３４】
以上、実施形態について説明したが、本発明はこれに限定されるものではなく、構成の要旨に付随する各種の変更が可能である。
【００３５】
【発明の効果】
以上の説明から明らかなように、請求項１記載の発明によれば、セラミック基板の所定領域に発熱性部品が実装され、発熱性の低い弱電部品は領域を異にする多層配線上に形成されているため、弱電部品が発熱性部品から熱的な影響を受けることを抑制する効果がある。また、発熱性部品と弱電部品とが異なる領域に実装されているため、複数の弱電部品を多層配線上に高集積実装することができる。因に、従来のプリント配線基板を用いた場合に比較して、５倍以上の高集積化を達成する効果がある。さらに、請求項１記載の発明によれば、ブスバーとセラミック基板側とをワイヤボンディングすることで接続するため、ブスバーの形状を単純化することができると共に、ワイヤボンダーを用いて容易且つ迅速に接続することできる。
【００３６】
また、シリコンゲルが弱電部品、発熱性部品及びボンディングワイヤ、配線パターンなどを空気及び湿気から保護するため、耐久性の高い電気接続箱を実現することができる。また、シリコンゲルで封止を行うため、注入及び硬化させることが容易であり製造工程を簡略にすることができる。
【００３７】
請求項２記載の発明によれば、請求項１に記載の発明の効果に加えて、発熱性部品で発生した熱をセラミック基板の裏面側のヒートシンク構造により逃がす作用を有し、電気接続箱全体としての温度上昇を抑制する効果がある。特に、請求項２記載の発明によれば、多層配線より熱伝導性の高いセラミック基板を介してヒートシンク構造へ熱を伝導させることができるため、発熱性部品で発生した熱を効率よく逃がす効果がある。
【００３８】
請求項３記載の発明によれば、請求項１又は請求項２に記載の発明の効果に加えて、セラミック基板とケーシングとにより凹部が形成されているため、シリコンゲルをその凹部へ注入し易く製造を容易にすることができる。
【００３９】
請求項４記載の発明によれば、請求項１〜請求項３に記載の発明の効果に加えて、シリコンゲルがベアチップを保護して弱電部品の耐久性を高める効果がある。また、ベアチップ実装としたことにより、電子部品の小型化と高集積化を図ることができ、多層配線及びセラミック基板の小型化を図ることができ、以て電気接続箱の小型化を達成する効果がある。
【００４０】
また、請求項４記載の発明の効果に加えて、ベアチップをフェイスダウンの状態でフリップチップを介して例えばリフローなどを施すことで容易に接続を行うことができる。このため、部品実装を簡略化することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る電気接続箱の平面説明図である。
【図２】図１のＡ−Ａ断面説明図である。
【図３】本実施形態の要部断面図である。
【図４】本実施形態の電気接続箱のコネクタ部の正面図である。
【図５】本実施形態の電気接続箱のコネクタ部の正面図である。
【図６】従来の電気接続箱を示す分解斜視図である。
【符号の説明】
１０ 電気接続箱
１２ ケーシング部
１３ 絶縁多層配線
１４ 弱電部品
１５ セラミック基板
１６、１７、１８ 絶縁層
２８ ブスバー
３７ ボンディングワイヤ
３８ 凹部
３９ シリコンゲル
Claims (4)
- セラミック基板上の所定領域に発熱性部品が実装されると共に、前記セラミック基板上の所定領域とは異なる領域に積層、形成された多層配線上に発熱性の低い弱電部品が実装され、前記セラミック基板側と略コ字形状でケーシング部内側に突出するブスバーとがワイヤボンディングされ、且つ、前記セラミック基板の実装面側がシリコンゲルで封止され、該シリコンゲルにより弱電部品、発熱性部品及びボンディングワイヤ、配線パターンが覆われていることを特徴とする電気接続箱。
- 請求項１に記載の電気接続箱であって、
前記セラミック基板の裏面側に、ヒートシンク構造が設けられていることを特徴とする電気接続箱。 - 請求項１又は請求項２に記載の電気接続箱であって、
前記セラミック基板の周囲はリング状のケーシングで囲まれ、前記ケーシングの内壁面から内側へ向けて前記ブスバーの端部が突出すると共に、前記セラミック基板と前記ケーシングとで形成された凹部に前記シリコンゲルが充填されていることを特徴とする電気接続箱。 - 請求項１乃至請求項３のいずれか一項に記載の電気接続箱であって、
前記弱電部品は、前記多層配線にベアチップ実装されていることを特徴とする電気接続箱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003866A JP3955704B2 (ja) | 2000-01-12 | 2000-01-12 | 電気接続箱 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003866A JP3955704B2 (ja) | 2000-01-12 | 2000-01-12 | 電気接続箱 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196410A JP2001196410A (ja) | 2001-07-19 |
| JP3955704B2 true JP3955704B2 (ja) | 2007-08-08 |
Family
ID=18532738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000003866A Expired - Fee Related JP3955704B2 (ja) | 2000-01-12 | 2000-01-12 | 電気接続箱 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3955704B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587191B1 (ko) | 2004-12-28 | 2006-06-08 | 주식회사 코미코 | 세라믹 정전척의 접합구조체 및 그 제조방법 |
-
2000
- 2000-01-12 JP JP2000003866A patent/JP3955704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196410A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7529093B2 (en) | Circuit device | |
| JP2004039858A (ja) | 電力回路部の防水方法及び電力回路部をもつパワーモジュール | |
| CN105006453A (zh) | 封装结构 | |
| JP2001210784A (ja) | 可撓性パワー装置 | |
| US20090288805A1 (en) | Semiconductor package with a chip on a support plate | |
| JP5285224B2 (ja) | 回路装置 | |
| CN110914975B (zh) | 功率半导体模块 | |
| JP2004214548A (ja) | 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法 | |
| JP2005311230A (ja) | 回路モジュールおよびこの回路モジュールを用いた回路装置 | |
| US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
| JP2004064008A (ja) | 混成集積回路装置およびマルチチップパッケージ装置 | |
| JP2001144403A (ja) | 電気部品の放熱実装構造及び電気部品の実装方法 | |
| JP2006120996A (ja) | 回路モジュール | |
| US20080036049A1 (en) | Stacked integration module and method for manufacturing the same | |
| JP3955704B2 (ja) | 電気接続箱 | |
| JPH07106721A (ja) | プリント回路板及びその放熱方法 | |
| JP5039388B2 (ja) | 回路装置 | |
| JP2005332918A (ja) | 電子装置 | |
| KR20150076816A (ko) | 전자 부품 모듈 | |
| JP2001257306A (ja) | 混成集積回路装置及びその製造方法 | |
| JPH09246433A (ja) | モジュールの放熱構造 | |
| WO2020188806A1 (ja) | 半導体装置 | |
| JP2006041199A (ja) | 電子装置 | |
| JP2004048084A (ja) | 半導体パワーモジュール | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3955704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |