JP2001102475A - 半導体素子用パッケージおよびその実装構造 - Google Patents
半導体素子用パッケージおよびその実装構造Info
- Publication number
- JP2001102475A JP2001102475A JP27686599A JP27686599A JP2001102475A JP 2001102475 A JP2001102475 A JP 2001102475A JP 27686599 A JP27686599 A JP 27686599A JP 27686599 A JP27686599 A JP 27686599A JP 2001102475 A JP2001102475 A JP 2001102475A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor element
- insulating substrate
- high thermal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】放熱用のリッドを具備する半導体素子用パッケ
ージを外部回路基板に実装した場合も強固でかつ長期に
わたり安定した電気接続を維持させる。 【解決手段】メタライズ配線層２が被着形成された絶縁
基板１の表面に、接続用電極８を備えた半導体素子Ａを
載置し、メタライズ配線層２と接続用電極８とをロウ付
けしてなり、半導体素子Ａを覆うようにして絶縁基板１
表面に取着され、その一部を半導体素子Ａの上面と接着
した高熱伝導性蓋体１２と、絶縁基板１裏面に設けられ
半導体素子Ａと電気的に接続された接続端子９を具備す
る半導体素子用パッケージＢを有機樹脂を含有する外部
回路基板Ｃに実装してなる構造において、絶縁基板１の
４０〜１５０℃における熱膨張係数が８乃至２０ｐｐｍ
／℃であり、高熱伝導性蓋体１２を絶縁基板１の熱膨張
係数よりも低く、外部回路基板Ｃの熱膨張係数よりも小
さい材料によって形成する。
ージを外部回路基板に実装した場合も強固でかつ長期に
わたり安定した電気接続を維持させる。 【解決手段】メタライズ配線層２が被着形成された絶縁
基板１の表面に、接続用電極８を備えた半導体素子Ａを
載置し、メタライズ配線層２と接続用電極８とをロウ付
けしてなり、半導体素子Ａを覆うようにして絶縁基板１
表面に取着され、その一部を半導体素子Ａの上面と接着
した高熱伝導性蓋体１２と、絶縁基板１裏面に設けられ
半導体素子Ａと電気的に接続された接続端子９を具備す
る半導体素子用パッケージＢを有機樹脂を含有する外部
回路基板Ｃに実装してなる構造において、絶縁基板１の
４０〜１５０℃における熱膨張係数が８乃至２０ｐｐｍ
／℃であり、高熱伝導性蓋体１２を絶縁基板１の熱膨張
係数よりも低く、外部回路基板Ｃの熱膨張係数よりも小
さい材料によって形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子用パッ
ケージに関し、特に大型の配線基板上に半導体素子をロ
ウ付けにより表面実装し、その半導体素子から発生する
熱を放熱するための高熱伝導性蓋体を具備してなり、使
用耐久性、信頼性に優れた半導体素子用パッケージとそ
の実装構造に関する。
ケージに関し、特に大型の配線基板上に半導体素子をロ
ウ付けにより表面実装し、その半導体素子から発生する
熱を放熱するための高熱伝導性蓋体を具備してなり、使
用耐久性、信頼性に優れた半導体素子用パッケージとそ
の実装構造に関する。
【０００２】
【従来技術】従来より、配線基板は絶縁基板の表面ある
いは内部にメタライズ配線層が配設された構造からな
る。また、この配線基板の代表的な例として、半導体素
子、特にＬＳＩ（大規模集積回路素子）等の半導体集積
回路素子を収容するための半導体素子収納用パッケージ
は、一般にアルミナセラミックスからなる絶縁基板の表
面および内部には、タングステン、モリブデン等の高融
点金属粉末から成る複数個のメタライズ配線層が配設さ
れ、上部に載置される半導体素子と電気的に接続され
る。一般に、半導体素子の集積度が高まるほど、半導体
素子に形成される電極数も増大するが、これに伴いこれ
を収納する半導体収納用パッケージにおける端子数も増
大することになる。
いは内部にメタライズ配線層が配設された構造からな
る。また、この配線基板の代表的な例として、半導体素
子、特にＬＳＩ（大規模集積回路素子）等の半導体集積
回路素子を収容するための半導体素子収納用パッケージ
は、一般にアルミナセラミックスからなる絶縁基板の表
面および内部には、タングステン、モリブデン等の高融
点金属粉末から成る複数個のメタライズ配線層が配設さ
れ、上部に載置される半導体素子と電気的に接続され
る。一般に、半導体素子の集積度が高まるほど、半導体
素子に形成される電極数も増大するが、これに伴いこれ
を収納する半導体収納用パッケージにおける端子数も増
大することになる。
【０００３】電極数が増大するに伴い、対応する接続端
子の設置密度を変えない場合は、パッケージ自体の寸法
を大きくする必要があるが、最近では、パッケージの小
型化の要求が強いため、その寸法を大きくするにも限界
がある。
子の設置密度を変えない場合は、パッケージ自体の寸法
を大きくする必要があるが、最近では、パッケージの小
型化の要求が強いため、その寸法を大きくするにも限界
がある。
【０００４】従って、パッケージにおける接続端子の設
置密度は高くならざるをえないが、それも最近の半導体
素子の高度集積化傾向に対しては従来のワイヤボンディ
ング方式の接続方法では十分な対応が困難になり、限界
に近づきつつある。
置密度は高くならざるをえないが、それも最近の半導体
素子の高度集積化傾向に対しては従来のワイヤボンディ
ング方式の接続方法では十分な対応が困難になり、限界
に近づきつつある。
【０００５】そのため最近では、パッケージと半導体素
子との接続は、半導体素子の周辺からパッケージの接続
端子ワイヤで繋ぐワイヤボンディング方式から半導体素
子下面の接続用電極とパッケージの接続端子とを直接ロ
ウ付けするフリップチップ実装に移行しつつある。
子との接続は、半導体素子の周辺からパッケージの接続
端子ワイヤで繋ぐワイヤボンディング方式から半導体素
子下面の接続用電極とパッケージの接続端子とを直接ロ
ウ付けするフリップチップ実装に移行しつつある。
【０００６】また、このフリップチップ実装による接続
では、半導体素子とパッケージの絶縁基板との間に熱硬
化性樹脂と球状フィラーとの複合体からなるアンダーフ
ィル剤と呼ばれる充填剤を注入後硬化させ、半導体素子
の実装部を機械的に補強することがしばしば行われる。
では、半導体素子とパッケージの絶縁基板との間に熱硬
化性樹脂と球状フィラーとの複合体からなるアンダーフ
ィル剤と呼ばれる充填剤を注入後硬化させ、半導体素子
の実装部を機械的に補強することがしばしば行われる。
【０００７】また、昨今の半導体素子の高発熱化にとも
ない、半導体素子から発生した熱を放熱するために、放
熱フィンを具備した半導体素子収納用パッケージが多く
使用される傾向にある。そこで、リッドと呼ばれる高熱
伝導性蓋体を基板表面に取付け、さらにこのリッド上面
に放熱フィンを取り付けた構造の半導体素子収納用パッ
ケージが提案されている（特開平８- ２６４６８８号公
報参照）。
ない、半導体素子から発生した熱を放熱するために、放
熱フィンを具備した半導体素子収納用パッケージが多く
使用される傾向にある。そこで、リッドと呼ばれる高熱
伝導性蓋体を基板表面に取付け、さらにこのリッド上面
に放熱フィンを取り付けた構造の半導体素子収納用パッ
ケージが提案されている（特開平８- ２６４６８８号公
報参照）。
【０００８】この提案によれば、アルミナセラミック製
のパッケージ基体と熱膨張係数が同等な材質からなるア
ルミナやコバールなどからなるリッドを有し、基体表面
に搭載した電子部品から発生した熱をリッドを介して放
熱フィンに伝導することができる。
のパッケージ基体と熱膨張係数が同等な材質からなるア
ルミナやコバールなどからなるリッドを有し、基体表面
に搭載した電子部品から発生した熱をリッドを介して放
熱フィンに伝導することができる。
【０００９】一方で、このようなパッケージの外部回路
基板への実装は、前記半導体素子が搭載されたパッケー
ジの裏面に、いわゆるボールグリッドアレイ（ＢＧＡ）
のように、半田ボールからなる接続端子を取着し、この
接続端子を介して外部回路基板表面の電極にロウ材によ
って電気的に接続してなる。なお、外部回路基板は、お
もに、プリント基板の絶縁基材はガラス−エポキシ樹脂
複合材料などのように、有機質材料ないし有機質材料と
無機質材料との複合材で構成される。
基板への実装は、前記半導体素子が搭載されたパッケー
ジの裏面に、いわゆるボールグリッドアレイ（ＢＧＡ）
のように、半田ボールからなる接続端子を取着し、この
接続端子を介して外部回路基板表面の電極にロウ材によ
って電気的に接続してなる。なお、外部回路基板は、お
もに、プリント基板の絶縁基材はガラス−エポキシ樹脂
複合材料などのように、有機質材料ないし有機質材料と
無機質材料との複合材で構成される。
【００１０】しかしながら、ＢＧＡのような接続端子を
高密度に形成したパッケージの絶縁基板として従来より
使用されているアルミナ、ムライト等のセラミックスを
用いると、上記プリント基板などの外部回路基板に表面
実装した場合、半導体素子の作動時に発する熱が絶縁基
板と外部回路基板の両方に繰り返し印加され、前記外部
回路基板と絶縁基板との熱膨張係数差によって熱応力が
発生し、この応力によって、接続端子が絶縁基板から剥
離したり、接続端子にクラックが生じ、配線基板を外部
回路基板上に長期にわたり安定に維持できないという問
題があった。
高密度に形成したパッケージの絶縁基板として従来より
使用されているアルミナ、ムライト等のセラミックスを
用いると、上記プリント基板などの外部回路基板に表面
実装した場合、半導体素子の作動時に発する熱が絶縁基
板と外部回路基板の両方に繰り返し印加され、前記外部
回路基板と絶縁基板との熱膨張係数差によって熱応力が
発生し、この応力によって、接続端子が絶縁基板から剥
離したり、接続端子にクラックが生じ、配線基板を外部
回路基板上に長期にわたり安定に維持できないという問
題があった。
【００１１】そこで、本出願人は、従来のアルミナ、ム
ライト等のセラミックスに変えて、絶縁基板を高熱膨張
セラミック材料によって形成することによってパッケー
ジの絶縁基板と外部回路基板の絶縁基材との熱膨張差を
小さくすることにより接続信頼性を改善することを提案
した（特開平８−２７９５７４号、特願平８−３２２０
３８号）。
ライト等のセラミックスに変えて、絶縁基板を高熱膨張
セラミック材料によって形成することによってパッケー
ジの絶縁基板と外部回路基板の絶縁基材との熱膨張差を
小さくすることにより接続信頼性を改善することを提案
した（特開平８−２７９５７４号、特願平８−３２２０
３８号）。
【００１２】
【発明が解決しようとする課題】しかしながら、上記高
熱膨張セラミック材料を絶縁基板として用い、前記特開
平８- ２６４６８８号公報のように、絶縁基板と同等の
熱膨張係数を有する同じ材質からなるリッドを取り付け
た半導体素子収納用パッケージを前記プリント基板等の
外部回路基板に表面実装した場合、半導体素子の作動停
止による熱サイクルが印加されると、特に冷却過程にお
いてたとえ絶縁基板に高熱膨張ガラスセラミックスを用
いても外部回路基板との熱膨張差は存在するために、絶
縁基板は外部回路基板との実装面が凸となるように撓も
うとするが、絶縁基板は実装面と反対側に強固に接合さ
れたリッドによって拘束されているために絶縁基板はほ
とんど撓むことができない。その結果、外部回路基板の
絶縁基板との実装面が凸となるように撓んでしまう。
熱膨張セラミック材料を絶縁基板として用い、前記特開
平８- ２６４６８８号公報のように、絶縁基板と同等の
熱膨張係数を有する同じ材質からなるリッドを取り付け
た半導体素子収納用パッケージを前記プリント基板等の
外部回路基板に表面実装した場合、半導体素子の作動停
止による熱サイクルが印加されると、特に冷却過程にお
いてたとえ絶縁基板に高熱膨張ガラスセラミックスを用
いても外部回路基板との熱膨張差は存在するために、絶
縁基板は外部回路基板との実装面が凸となるように撓も
うとするが、絶縁基板は実装面と反対側に強固に接合さ
れたリッドによって拘束されているために絶縁基板はほ
とんど撓むことができない。その結果、外部回路基板の
絶縁基板との実装面が凸となるように撓んでしまう。
【００１３】この撓みは配線基板と外部回路基板との接
続端子のうち、外周に位置する両者の接続部を引き剥が
す方向に作用する結果、接続端子が絶縁基板より剥離し
たり、接続端子にクラックなどが生じ、配線基板を外部
回路基板上に長期にわたり安定に維持できないという欠
点を有していた。
続端子のうち、外周に位置する両者の接続部を引き剥が
す方向に作用する結果、接続端子が絶縁基板より剥離し
たり、接続端子にクラックなどが生じ、配線基板を外部
回路基板上に長期にわたり安定に維持できないという欠
点を有していた。
【００１４】従って、本発明では、上記のようなリッド
を具備する半導体素子用パッケージを外部回路基板に実
装した場合においても、強固でかつ長期にわたり安定し
た電気接続を維持させることのできる長期使用信頼性に
顕著に優れた半導体素子用パッケージとその実装構造を
提供することを目的とするものである。
を具備する半導体素子用パッケージを外部回路基板に実
装した場合においても、強固でかつ長期にわたり安定し
た電気接続を維持させることのできる長期使用信頼性に
顕著に優れた半導体素子用パッケージとその実装構造を
提供することを目的とするものである。
【００１５】
【課題を解決するための手段】本発明者らは、メタライ
ズ配線層が被着形成された絶縁基板の表面に接続用電極
を備えた半導体素子を載置し、前記メタライズ配線層と
前記半導体素子の接続用電極とをロウ付けしてなるとと
もに、前記半導体素子を覆うようにして前記絶縁基板表
面に取着され且つその一部を前記半導体素子の上面と接
着してなる高熱伝導性蓋体と、前記絶縁基板裏面に設け
られ前記半導体素子と電気的に接続された接続端子とを
具備する半導体素子用パッケージに対して、種々検討し
た結果、絶縁基板の４０〜１５０℃における熱膨張係数
を８乃至２０ｐｐｍ／℃とし、且つ前記高熱伝導性蓋体
を前記絶縁基板の熱膨張係数よりも低い材料によって形
成し、また、かかる半導体用パッケージを外部回路基板
に実装する場合には、前記半導体素子用パッケージにお
ける絶縁基板の熱膨張係数を外部回路基板における絶縁
基材の熱膨張係数よりも小さくなるようにすることによ
り、上記目的が達成できることを見いだした。
ズ配線層が被着形成された絶縁基板の表面に接続用電極
を備えた半導体素子を載置し、前記メタライズ配線層と
前記半導体素子の接続用電極とをロウ付けしてなるとと
もに、前記半導体素子を覆うようにして前記絶縁基板表
面に取着され且つその一部を前記半導体素子の上面と接
着してなる高熱伝導性蓋体と、前記絶縁基板裏面に設け
られ前記半導体素子と電気的に接続された接続端子とを
具備する半導体素子用パッケージに対して、種々検討し
た結果、絶縁基板の４０〜１５０℃における熱膨張係数
を８乃至２０ｐｐｍ／℃とし、且つ前記高熱伝導性蓋体
を前記絶縁基板の熱膨張係数よりも低い材料によって形
成し、また、かかる半導体用パッケージを外部回路基板
に実装する場合には、前記半導体素子用パッケージにお
ける絶縁基板の熱膨張係数を外部回路基板における絶縁
基材の熱膨張係数よりも小さくなるようにすることによ
り、上記目的が達成できることを見いだした。
【００１６】
【発明の実施の形態】以下、本発明に係わる実施形態に
ついて詳細に説明する。図１は、本発明の半導体素子用
パッケージと、その実装構造の一例を示す概略断面図で
ある。図１は、本発明におけるパッケージとして接続端
子がボール状端子からなるＢＧＡ型パッケージを例とし
たものであり、Ａは半導体素子、ＢはＢＧＡ型パッケー
ジ、Ｃは外部回路基板である。
ついて詳細に説明する。図１は、本発明の半導体素子用
パッケージと、その実装構造の一例を示す概略断面図で
ある。図１は、本発明におけるパッケージとして接続端
子がボール状端子からなるＢＧＡ型パッケージを例とし
たものであり、Ａは半導体素子、ＢはＢＧＡ型パッケー
ジ、Ｃは外部回路基板である。
【００１７】図１において、パッケージＢは、セラミッ
ク絶縁基板１の表面および内部にメタライズ配線層２が
被着形成されており、またパッケージＢの底面には、接
続パッド３が形成され、絶縁基板１の表面および内部に
配設されたメタライズ配線層２と電気的に接続されてい
る。この図のＢＧＡ型パッケージにおいては、接続パッ
ド３には、接続端子として球状端子４が半田などにより
接続されている。
ク絶縁基板１の表面および内部にメタライズ配線層２が
被着形成されており、またパッケージＢの底面には、接
続パッド３が形成され、絶縁基板１の表面および内部に
配設されたメタライズ配線層２と電気的に接続されてい
る。この図のＢＧＡ型パッケージにおいては、接続パッ
ド３には、接続端子として球状端子４が半田などにより
接続されている。
【００１８】一方、外部回路基板Ｃは、いわゆるプリン
ト基板からなり、ガラス−エポキシ樹脂、ガラス−ポリ
イミド樹脂複合材料などの有機樹脂を含む材料からなる
絶縁基材５の表面に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−
Ｓｎなどの金属からなる接続パッド６が被着形成された
ものである。
ト基板からなり、ガラス−エポキシ樹脂、ガラス−ポリ
イミド樹脂複合材料などの有機樹脂を含む材料からなる
絶縁基材５の表面に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−
Ｓｎなどの金属からなる接続パッド６が被着形成された
ものである。
【００１９】そして、この外部回路基板Ｃの接続パッド
６にパッケージＢの球状端子４が半田７などにより接続
されて、パッケージＢが外部回路基板Ｃの表面に実装さ
れている。
６にパッケージＢの球状端子４が半田７などにより接続
されて、パッケージＢが外部回路基板Ｃの表面に実装さ
れている。
【００２０】パッケージＢを構成する絶縁基板１は、−
４０℃〜１５０℃における熱膨張係数が８乃至２０ｐｐ
ｍ／℃のセラミックスから構成される。これは、有機樹
脂を含む絶縁基材５を具備する外部回路基板Ｃとの長期
接続信頼性を得るために必要である。よって、絶縁基板
１の熱膨張係数が８ｐｐｍ／℃よりも小さいか、あるい
は２０ｐｐｍ／℃よりも大きいと、外部回路基板Ｃとの
熱膨張差が大きくなり、熱膨張差に起因する応力によっ
て接続信頼性が損なわれるためである。
４０℃〜１５０℃における熱膨張係数が８乃至２０ｐｐ
ｍ／℃のセラミックスから構成される。これは、有機樹
脂を含む絶縁基材５を具備する外部回路基板Ｃとの長期
接続信頼性を得るために必要である。よって、絶縁基板
１の熱膨張係数が８ｐｐｍ／℃よりも小さいか、あるい
は２０ｐｐｍ／℃よりも大きいと、外部回路基板Ｃとの
熱膨張差が大きくなり、熱膨張差に起因する応力によっ
て接続信頼性が損なわれるためである。
【００２１】また、パッケージＢの表面に実装される半
導体素子Ａの底面に複数の接続用電極８が設けられてお
り、パッケージＢの表面のメタライズ配線層２と半田な
どのロウ材からなる接続端子９により電気的に接続され
ており、その周りには通常、熱硬化性樹脂からなるアン
ダーフィル剤１０が充填され、補強されている。
導体素子Ａの底面に複数の接続用電極８が設けられてお
り、パッケージＢの表面のメタライズ配線層２と半田な
どのロウ材からなる接続端子９により電気的に接続され
ており、その周りには通常、熱硬化性樹脂からなるアン
ダーフィル剤１０が充填され、補強されている。
【００２２】本発明によれば、上記の半導体素子Ａをパ
ッケージＢの表面にロウ付け実装した構造において、半
導体素子Ａの上面、すなわち、半導体素子Ａのパッケー
ジＢへの実装面の反対側の面には、絶縁基板１より熱膨
張係数が低い高熱伝導性蓋体（以下、単にリッドとい
う。）１２が高熱伝導性樹脂１１によって接着されてい
る。さらにはリッド１２は、絶縁基板１と接着剤１３に
よって接合される。
ッケージＢの表面にロウ付け実装した構造において、半
導体素子Ａの上面、すなわち、半導体素子Ａのパッケー
ジＢへの実装面の反対側の面には、絶縁基板１より熱膨
張係数が低い高熱伝導性蓋体（以下、単にリッドとい
う。）１２が高熱伝導性樹脂１１によって接着されてい
る。さらにはリッド１２は、絶縁基板１と接着剤１３に
よって接合される。
【００２３】このような実装構造においては、リッド１
２の熱膨張係数が絶縁基板１の熱膨張係数と同等とする
ために、リッド１２と前記絶縁基板１とを同一材料によ
って形成した場合、リッド１２と前記絶縁基板１とのヤ
ング率も同等であるため、温度サイクル試験において絶
縁基板１と外部回路基板Ｃとの熱膨張差により外部回路
基板Ｃには撓みが発生するが、絶縁基板１、リッド１２
によって拘束されている結果、絶縁基板１は撓むことが
できず、前記外部回路基板Ｃと絶縁基板１との接続部に
応力が集中し絶縁基板１と外部回路基板Ｃとの接続が不
安定になる。
２の熱膨張係数が絶縁基板１の熱膨張係数と同等とする
ために、リッド１２と前記絶縁基板１とを同一材料によ
って形成した場合、リッド１２と前記絶縁基板１とのヤ
ング率も同等であるため、温度サイクル試験において絶
縁基板１と外部回路基板Ｃとの熱膨張差により外部回路
基板Ｃには撓みが発生するが、絶縁基板１、リッド１２
によって拘束されている結果、絶縁基板１は撓むことが
できず、前記外部回路基板Ｃと絶縁基板１との接続部に
応力が集中し絶縁基板１と外部回路基板Ｃとの接続が不
安定になる。
【００２４】そこで、本発明によれば、リッド１２を絶
縁基板１より熱膨張係数の低い材質によって形成し、リ
ッド１２＜絶縁基板１＜外部回路基板Ｃの順に熱膨張係
数が大きくなるように組み合わせ、パッケージＢの絶縁
基板１を外部回路基板Ｃとの実装面側が凹となるように
撓ませることができる結果、熱膨張差により発生する絶
縁基板１と外部回路基板Ｃとの接続部に作用する応力を
低減することができるのである。
縁基板１より熱膨張係数の低い材質によって形成し、リ
ッド１２＜絶縁基板１＜外部回路基板Ｃの順に熱膨張係
数が大きくなるように組み合わせ、パッケージＢの絶縁
基板１を外部回路基板Ｃとの実装面側が凹となるように
撓ませることができる結果、熱膨張差により発生する絶
縁基板１と外部回路基板Ｃとの接続部に作用する応力を
低減することができるのである。
【００２５】このリッド１２は、上記の熱膨張関係を満
足するとともに、その役割上、高熱伝導性を有すること
が望まれる。具体的には、Ａｌ−ＳｉＣ複合材料（Ａｌ
ＳｉＣ）、Ｃｕ−Ｗ合金、Ｆｅ−Ｎｉ−Ｃｏ合金のうち
の１種を挙げることができ、これらの組成を変化させる
ことにより、熱膨張特性を容易に変えることができ、用
いるパッケージの絶縁基板の熱膨張特性に合わせて、適
宜選択使用する。
足するとともに、その役割上、高熱伝導性を有すること
が望まれる。具体的には、Ａｌ−ＳｉＣ複合材料（Ａｌ
ＳｉＣ）、Ｃｕ−Ｗ合金、Ｆｅ−Ｎｉ−Ｃｏ合金のうち
の１種を挙げることができ、これらの組成を変化させる
ことにより、熱膨張特性を容易に変えることができ、用
いるパッケージの絶縁基板の熱膨張特性に合わせて、適
宜選択使用する。
【００２６】本発明において、半導体素子Ａの上面、す
なわち、半導体素子ＡのパッケージＢへの実装面の反対
側の面にリッド１２を取り付けるには、まず、半導体素
子Ａを絶縁基板１に実装後、半導体素子Ａの上面とリッ
ド１２の間に高熱伝導性樹脂を充填する。この高熱伝導
性樹脂としては具体的にはシリコーン樹脂が用いられ
る。リッド１２は接着剤１３で絶縁基板１に取り付けら
れる。この接着剤としては具体的にはエポキシ樹脂が用
いられる。この時、リッド１２の絶縁基板１への取付
は、リッド１２が例えば平面的にみて四角形状である場
合、絶縁基板１に対して四角形状の全ての周囲を接続す
ると、リッド１２の絶縁基板１への機械的な拘束力が大
きくなってしまうために、絶縁基板１への取付は、四角
形状の４隅のみを接続することが望ましい。
なわち、半導体素子ＡのパッケージＢへの実装面の反対
側の面にリッド１２を取り付けるには、まず、半導体素
子Ａを絶縁基板１に実装後、半導体素子Ａの上面とリッ
ド１２の間に高熱伝導性樹脂を充填する。この高熱伝導
性樹脂としては具体的にはシリコーン樹脂が用いられ
る。リッド１２は接着剤１３で絶縁基板１に取り付けら
れる。この接着剤としては具体的にはエポキシ樹脂が用
いられる。この時、リッド１２の絶縁基板１への取付
は、リッド１２が例えば平面的にみて四角形状である場
合、絶縁基板１に対して四角形状の全ての周囲を接続す
ると、リッド１２の絶縁基板１への機械的な拘束力が大
きくなってしまうために、絶縁基板１への取付は、四角
形状の４隅のみを接続することが望ましい。
【００２７】なお、本発明におけるパッケージＢの熱膨
張係数が８乃至２０ｐｐｍ／℃である絶縁基板１は、本
発明者らが先に提案した、例えば、ＢａＯを５乃至６０
重量％の割合で含有する低軟化点、高熱膨張のガラスを
用いて、所定のフィラーとを混合し焼成した高熱膨張性
を有し、しかも１０００℃以下の低温でＣｕなどの低抵
抗金属と同時焼成可能なガラスセラミック焼結体からな
る。その他、特願平８−３２２０３８号の明細書中に記
載されているような、例えば、リチウム珪酸系ガラス、
ＰｂＯ系ガラス、ＺｎＯ系ガラス、ＢａＯ系ガラス等の
ガラス成分にエンスタタイト、フォルステライト、フォ
ルステライトとＳｉＯ2 系フィラー、ＭｇＯ、Ｚｒ
Ｏ2 、ペタライト等の各種セラミックフィラーの複合材
料によって形成される。
張係数が８乃至２０ｐｐｍ／℃である絶縁基板１は、本
発明者らが先に提案した、例えば、ＢａＯを５乃至６０
重量％の割合で含有する低軟化点、高熱膨張のガラスを
用いて、所定のフィラーとを混合し焼成した高熱膨張性
を有し、しかも１０００℃以下の低温でＣｕなどの低抵
抗金属と同時焼成可能なガラスセラミック焼結体からな
る。その他、特願平８−３２２０３８号の明細書中に記
載されているような、例えば、リチウム珪酸系ガラス、
ＰｂＯ系ガラス、ＺｎＯ系ガラス、ＢａＯ系ガラス等の
ガラス成分にエンスタタイト、フォルステライト、フォ
ルステライトとＳｉＯ2 系フィラー、ＭｇＯ、Ｚｒ
Ｏ2 、ペタライト等の各種セラミックフィラーの複合材
料によって形成される。
【００２８】例えば、上記ガラスに２０乃至９０体積
％、上記フィラー８０乃至１０体積％の割合で混合した
混合粉末に、適宜有機バインダーを添加してスラリーを
作製し、そのスラリーをシート状に成形した後、そのシ
ート状成形体の表面に、Ｃｕ、Ａｕ、Ａｇなどの低抵抗
金属を含む導体ペーストを印刷塗布する。また、所望に
より、シート状成形体の所定箇所にパンチングやレーザ
ー等によりスルーホールを形成して、スルーホール内に
前記導体ペーストを充填する。そして、そのシート状成
形体を積層圧着して積層体を作製した後、これを大気中
あるいは窒素雰囲気で８００乃至１０００℃で焼成する
ことにより絶縁基板を作製することができる。
％、上記フィラー８０乃至１０体積％の割合で混合した
混合粉末に、適宜有機バインダーを添加してスラリーを
作製し、そのスラリーをシート状に成形した後、そのシ
ート状成形体の表面に、Ｃｕ、Ａｕ、Ａｇなどの低抵抗
金属を含む導体ペーストを印刷塗布する。また、所望に
より、シート状成形体の所定箇所にパンチングやレーザ
ー等によりスルーホールを形成して、スルーホール内に
前記導体ペーストを充填する。そして、そのシート状成
形体を積層圧着して積層体を作製した後、これを大気中
あるいは窒素雰囲気で８００乃至１０００℃で焼成する
ことにより絶縁基板を作製することができる。
【００２９】また、上記リッド１２の上面には、所望に
より図１に示すように、エポキシ樹脂等の接着剤１４を
用いて放熱フィン１５を取着して、半導体素子Ａから発
生した熱をさらに効率的に放熱させることもできる。
より図１に示すように、エポキシ樹脂等の接着剤１４を
用いて放熱フィン１５を取着して、半導体素子Ａから発
生した熱をさらに効率的に放熱させることもできる。
【００３０】
【実施例】表１に示す各種セラミック材料について、５
ｍｍ×４ｍｍ×４０ｍｍの形状のセラミック焼結体を作
製した後、各焼結体について熱膨張係数を測定した。測
定値を表１に示す。
ｍｍ×４ｍｍ×４０ｍｍの形状のセラミック焼結体を作
製した後、各焼結体について熱膨張係数を測定した。測
定値を表１に示す。
【００３１】
【表１】
【００３２】また、表１に示す各種セラミック焼結体を
絶縁基板として用いて、それらに銅からなるメタライズ
配線層及びスルーホール導体を形成し、 また、パッケー
ジ上面のスルーホール導体に接続する個所に半導体素子
と接続される多数の電極パッドを形成し、さらに底面に
は、外部回路基板と接続するための接続パッドを形成
し、メタライズ配線層、スルーホール導体、電極パッ
ド、接続パッドとともに、絶縁基板と窒素雰囲気中で９
５０℃で同時焼成してパッケージを作製した。
絶縁基板として用いて、それらに銅からなるメタライズ
配線層及びスルーホール導体を形成し、 また、パッケー
ジ上面のスルーホール導体に接続する個所に半導体素子
と接続される多数の電極パッドを形成し、さらに底面に
は、外部回路基板と接続するための接続パッドを形成
し、メタライズ配線層、スルーホール導体、電極パッ
ド、接続パッドとともに、絶縁基板と窒素雰囲気中で９
５０℃で同時焼成してパッケージを作製した。
【００３３】そして、パッケージの底面の接続パッド
に、高融点半田（Ｓｎ：Ｐｂ重量比＝１０：９０）から
なる球状端子を低融点半田（Ｓｎ：Ｐｂ重量比＝６３：
３７）により取り付けてパッケージを作製した。作製し
たパッケージは、縦×横×厚みを４０ｍｍ×４０ｍｍ×
１ｍｍとした。
に、高融点半田（Ｓｎ：Ｐｂ重量比＝１０：９０）から
なる球状端子を低融点半田（Ｓｎ：Ｐｂ重量比＝６３：
３７）により取り付けてパッケージを作製した。作製し
たパッケージは、縦×横×厚みを４０ｍｍ×４０ｍｍ×
１ｍｍとした。
【００３４】そして、電極パッドにＮｉメッキを施した
後、電極パッドに対して、０乃至１００℃における熱膨
張係数が２．８ｐｐｍ／℃のＳｉからなる半導体素子を
準備し、半導体素子の底面に配設された接続用電極を低
融点半田により電極パッドに接続して実装した後、半導
体素子とパッケージとの間の空隙にアンダーフィル剤
（エポキシ樹脂）を注入し、１８０℃で２時間熱処理し
て硬化させて半導体素子をパッケージに固着した。
後、電極パッドに対して、０乃至１００℃における熱膨
張係数が２．８ｐｐｍ／℃のＳｉからなる半導体素子を
準備し、半導体素子の底面に配設された接続用電極を低
融点半田により電極パッドに接続して実装した後、半導
体素子とパッケージとの間の空隙にアンダーフィル剤
（エポキシ樹脂）を注入し、１８０℃で２時間熱処理し
て硬化させて半導体素子をパッケージに固着した。
【００３５】その後、パッケージの上面に実装された半
導体素子の上面に高熱伝導性樹脂（シリコーン樹脂）を
塗布し、さらに、リッドのパッケージとの接着部に接着
剤（エポキシ樹脂）を塗布した後、リッドを位置合わせ
して１５０℃で硬化させて固着した。
導体素子の上面に高熱伝導性樹脂（シリコーン樹脂）を
塗布し、さらに、リッドのパッケージとの接着部に接着
剤（エポキシ樹脂）を塗布した後、リッドを位置合わせ
して１５０℃で硬化させて固着した。
【００３６】そして、この半導体素子及びリッドを実装
したパッケージを、ガラスエポキシ基板からなる−４０
乃至１２５℃における熱膨張係数が２０ｐｐｍ／℃の絶
縁基材の表面に銅箔からなる接続パッドが形成されたプ
リント基板に対して、パッケージの球状端子と、プリン
ト基板の接続パッドとが接続されるように位置あわせし
て低融点半田を用いて窒素雰囲気中で２４０℃で３分間
熱処理してパッケージをプリント基板の表面に実装し
た。
したパッケージを、ガラスエポキシ基板からなる−４０
乃至１２５℃における熱膨張係数が２０ｐｐｍ／℃の絶
縁基材の表面に銅箔からなる接続パッドが形成されたプ
リント基板に対して、パッケージの球状端子と、プリン
ト基板の接続パッドとが接続されるように位置あわせし
て低融点半田を用いて窒素雰囲気中で２４０℃で３分間
熱処理してパッケージをプリント基板の表面に実装し
た。
【００３７】（温度サイクル試験）上記のようにパッケ
ージをプリント基板表面に実装したものを大気雰囲気に
て−４０℃と１２５℃の各温度に制御した高温槽に試験
サンプルを１５分／１５分の保持を１サイクルとして最
高１０００サイクル繰り返した。そして、１００サイク
ル毎にプリント基板の接続パッドとパッケージとの電気
抵抗を測定し電気抵抗に変化が生じるまでのサイクル数
を表２に示した。
ージをプリント基板表面に実装したものを大気雰囲気に
て−４０℃と１２５℃の各温度に制御した高温槽に試験
サンプルを１５分／１５分の保持を１サイクルとして最
高１０００サイクル繰り返した。そして、１００サイク
ル毎にプリント基板の接続パッドとパッケージとの電気
抵抗を測定し電気抵抗に変化が生じるまでのサイクル数
を表２に示した。
【００３８】
【表２】
【００３９】表１、表２から明らかなように本発明であ
るパッケージの絶縁基板よりも熱膨張係数が低い材質か
らなるリッドを有する実装構造、即ち、試料Ｎo.１〜
４、８〜１０、１５〜２０では１０００回までの熱サイ
クル試験においてパッケージとプリント基板との間に電
気抵抗変化は全く見られず、 極めて安定で良好な電気的
接続を維持した。 上記以外の試料Ｎo.５〜７、１１〜１
４、２１（本発明外の試料）では熱サイクル試験１００
０サイクル未満でパッケージとプリント基板との間に電
気抵抗変化が見られ、パッケージとプリント基板の接続
部で球状端子が絶縁基板から剥離したり、接続部にクラ
ックなどが生じた。また、絶縁基板材料としてＤ：アル
ミナを用いた試料Ｎo.２２〜２８はパッケージとプリン
ト基板間の実装信頼性が低いものであった。
るパッケージの絶縁基板よりも熱膨張係数が低い材質か
らなるリッドを有する実装構造、即ち、試料Ｎo.１〜
４、８〜１０、１５〜２０では１０００回までの熱サイ
クル試験においてパッケージとプリント基板との間に電
気抵抗変化は全く見られず、 極めて安定で良好な電気的
接続を維持した。 上記以外の試料Ｎo.５〜７、１１〜１
４、２１（本発明外の試料）では熱サイクル試験１００
０サイクル未満でパッケージとプリント基板との間に電
気抵抗変化が見られ、パッケージとプリント基板の接続
部で球状端子が絶縁基板から剥離したり、接続部にクラ
ックなどが生じた。また、絶縁基板材料としてＤ：アル
ミナを用いた試料Ｎo.２２〜２８はパッケージとプリン
ト基板間の実装信頼性が低いものであった。
【００４０】
【発明の効果】上述した通り、本発明によれば、パッケ
ージの絶縁基板より熱膨張係数の低い材質からなるリッ
ドをパッケージに取り付けることにより、パッケージと
外部回路基板との熱膨張差により接続部に作用する応力
を低減することができる。これにより、パッケージと外
部回路基板との間で接続不良を起こすことが無く、長期
にわたり確実で強固な電気的接続を保持させることがで
きる。
ージの絶縁基板より熱膨張係数の低い材質からなるリッ
ドをパッケージに取り付けることにより、パッケージと
外部回路基板との熱膨張差により接続部に作用する応力
を低減することができる。これにより、パッケージと外
部回路基板との間で接続不良を起こすことが無く、長期
にわたり確実で強固な電気的接続を保持させることがで
きる。
【図１】本発明の半導体素子用パッケージの一実施態様
としてＢＧＡ型の半導体素子用パッケージとその実装構
造を説明するための断面図である。
としてＢＧＡ型の半導体素子用パッケージとその実装構
造を説明するための断面図である。
１ 絶縁基板 ２ メタライズ配線層 ３ 接続パッド ４ 球状端子 ５ 絶縁基板 ６ 接続パッド ７ 半田 ８ 接続用電極 ９ 接続端子 １０ アンダーフィル材 １１ 高熱伝導性樹脂 １２ 高熱伝導性蓋体 １３，１４ 接着剤 １５ 放熱フィン Ａ 半導体素子 Ｂ パッケージ Ｃ 外部回路基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/36 Ｄ (72)発明者 永江 謙一 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 Ｆターム(参考） 5F036 AA01 BB06 BB08 BB14 BB21 BD03 BD13 BE09 5F044 KK02 LL01 RR10
Claims (12)
- 【請求項１】メタライズ配線層が被着形成された絶縁基
板の表面に接続用電極を備えた半導体素子を載置し、前
記メタライズ配線層と前記半導体素子の接続用電極とを
ロウ付けしてなるとともに、前記半導体素子を覆うよう
にして前記絶縁基板表面に取着され且つその一部を前記
半導体素子の上面と接着してなる高熱伝導性蓋体と、前
記絶縁基板裏面に設けられ前記半導体素子と電気的に接
続された接続端子とを具備する半導体素子用パッケージ
において、前記絶縁基板の４０〜１５０℃における熱膨
張係数が８乃至２０ｐｐｍ／℃であり、且つ前記高熱伝
導性蓋体が前記絶縁基板の熱膨張係数よりも低いことを
特徴とする半導体素子用パッケージ。 - 【請求項２】前記半導体素子の上面を、高熱伝導性接着
材によって前記高熱伝導性蓋体に接着してなる請求項１
記載の半導体素子用パッケージ。 - 【請求項３】前記高熱伝導性蓋体の上面に、放熱フィン
を接合してなる請求項１または請求項２記載の半導体素
子用パッケージ。 - 【請求項４】前記高熱伝導性蓋体が、アルミニウムとＳ
ｉＣとの複合材料からなることを特徴とする請求項１乃
至請求項３のいずれか記載の半導体素子用パッケージ。 - 【請求項５】前記絶縁基板が、ガラスセラミックスから
なり、前記メタライズ配線層が銅を主成分とする導体か
らなることを特徴とする請求項１乃至請求項４のいずれ
か記載の半導体素子用パッケージ。 - 【請求項６】前記半導体素子が前記絶縁基板表面のメタ
ライズ配線層に、フリップチップ実装してなる請求項１
乃至請求項５のいずれか記載の半導体素子用パッケー
ジ。 - 【請求項７】メタライズ配線層が被着形成された絶縁基
板の表面に接続用電極を備えた半導体素子を載置し、前
記メタライズ配線層と前記半導体素子の接続用電極とを
ロウ付けしてなるとともに、前記半導体素子を覆うよう
にして前記絶縁基板表面に取着され且つその一部を前記
半導体素子の上面と接着してなる高熱伝導性蓋体と、前
記絶縁基板裏面に設けられ前記半導体素子と電気的に接
続された接続端子を具備する半導体素子用パッケージ
を、有機樹脂を含有する絶縁基材を備えた外部回路基板
表面に実装してなる実装構造において、前記絶縁基板の
４０〜１５０℃における熱膨張係数が８乃至２０ｐｐｍ
／℃であり、且つ前記高熱伝導性蓋体が前記絶縁基板の
熱膨張係数よりも低く、また前記外部回路基板の絶縁基
材の熱膨張係数よりも小さいことを特徴とする半導体素
子用パッケージの実装構造。 - 【請求項８】前記半導体素子の上面を、高熱伝導性接着
材によって前記高熱伝導性蓋体に接着してなる請求項７
記載の半導体素子用パッケージの実装構造。 - 【請求項９】前記高熱伝導性蓋体の上面に、放熱フィン
を接合してなる請求項７または請求項８記載の半導体素
子用パッケージの実装構造。 - 【請求項１０】前記高熱伝導性蓋体が、アルミニウムと
ＳｉＣとの複合材料からなることを特徴とする請求項７
乃至請求項９のいずれか記載の半導体素子用パッケージ
の実装構造。 - 【請求項１１】前記絶縁基板が、ガラスセラミックスか
らなり、前記メタライズ配線層が銅を主成分とする導体
からなることを特徴とする請求項７乃至請求項１０のい
ずれか記載の半導体素子用パッケージの実装構造。 - 【請求項１２】前記半導体素子を前記絶縁基板表面のメ
タライズ配線層にフリップチップ実装してなる請求項７
乃至請求項１１のいずれか記載の半導体素子用パッケー
ジの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27686599A JP3631638B2 (ja) | 1999-09-29 | 1999-09-29 | 半導体素子用パッケージの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27686599A JP3631638B2 (ja) | 1999-09-29 | 1999-09-29 | 半導体素子用パッケージの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102475A true JP2001102475A (ja) | 2001-04-13 |
| JP3631638B2 JP3631638B2 (ja) | 2005-03-23 |
Family
ID=17575502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27686599A Expired - Fee Related JP3631638B2 (ja) | 1999-09-29 | 1999-09-29 | 半導体素子用パッケージの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631638B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911724B1 (en) * | 2001-09-27 | 2005-06-28 | Marvell International Ltd. | Integrated chip package having intermediate substrate with capacitor |
| JP2007110161A (ja) * | 2001-07-30 | 2007-04-26 | Fujitsu Hitachi Plasma Display Ltd | Ｉｃチップの実装構造及びディスプレイ装置 |
| JP2007214581A (ja) * | 2001-07-30 | 2007-08-23 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびフラットディスプレイ装置 |
| WO2007141851A1 (ja) * | 2006-06-07 | 2007-12-13 | Fujitsu Limited | 半導体パッケージ及び電子装置 |
| JP2009117607A (ja) * | 2007-11-06 | 2009-05-28 | Shinko Electric Ind Co Ltd | 配線基板と半導体装置及びその製造方法 |
| JP2013538445A (ja) * | 2010-07-20 | 2013-10-10 | マーベル ワールド トレード リミテッド | 埋め込み構造およびその製造方法 |
| WO2017199680A1 (ja) * | 2016-05-19 | 2017-11-23 | 株式会社デンソー | 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 |
-
1999
- 1999-09-29 JP JP27686599A patent/JP3631638B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110161A (ja) * | 2001-07-30 | 2007-04-26 | Fujitsu Hitachi Plasma Display Ltd | Ｉｃチップの実装構造及びディスプレイ装置 |
| JP4528788B2 (ja) * | 2001-07-30 | 2010-08-18 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| JP2007214581A (ja) * | 2001-07-30 | 2007-08-23 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびフラットディスプレイ装置 |
| US8525317B1 (en) | 2001-09-27 | 2013-09-03 | Marvell International Ltd. | Integrated chip package having intermediate substrate with capacitor |
| US6995463B1 (en) * | 2001-09-27 | 2006-02-07 | Marvell International Ltd. | Integrated chip package having intermediate substrate and multiple semiconductor chips |
| US6979894B1 (en) * | 2001-09-27 | 2005-12-27 | Marvell International Ltd. | Integrated chip package having intermediate substrate |
| US6911724B1 (en) * | 2001-09-27 | 2005-06-28 | Marvell International Ltd. | Integrated chip package having intermediate substrate with capacitor |
| WO2007141851A1 (ja) * | 2006-06-07 | 2007-12-13 | Fujitsu Limited | 半導体パッケージ及び電子装置 |
| JP4860695B2 (ja) * | 2006-06-07 | 2012-01-25 | 富士通株式会社 | 半導体パッケージ |
| JP2009117607A (ja) * | 2007-11-06 | 2009-05-28 | Shinko Electric Ind Co Ltd | 配線基板と半導体装置及びその製造方法 |
| JP2013538445A (ja) * | 2010-07-20 | 2013-10-10 | マーベル ワールド トレード リミテッド | 埋め込み構造およびその製造方法 |
| WO2017199680A1 (ja) * | 2016-05-19 | 2017-11-23 | 株式会社デンソー | 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 |
| JP2017208489A (ja) * | 2016-05-19 | 2017-11-24 | 株式会社デンソー | 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3631638B2 (ja) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548602B2 (ja) | 半導体実装モジュール | |
| EP0656150A1 (en) | Metal electronic package incorporating a multi-chip module | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| JP2001338999A (ja) | 半導体素子収納用パッケージ | |
| JP2002231850A (ja) | 半導体素子収納用配線基板 | |
| JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JPH10189815A (ja) | 半導体素子搭載基板の実装構造 | |
| JP2002184942A (ja) | 実装基板 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP3325477B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426827B2 (ja) | 半導体装置 | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002076193A (ja) | 半導体素子収納用パッケージおよびパッケージ実装基板 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JP4071893B2 (ja) | 配線基板およびその実装構造 | |
| JPH11289037A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JP3502759B2 (ja) | 半導体素子の実装構造、並びに配線基板の実装構造 | |
| JP3610239B2 (ja) | 半導体素子搭載用配線基板およびその実装構造 | |
| JP3692215B2 (ja) | 配線基板の実装構造 | |
| JP3659304B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001077224A (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP3314139B2 (ja) | 半導体装置 | |
| JP2001044327A (ja) | 配線基板およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3631638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |