JP4860695B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP4860695B2
JP4860695B2 JP2008520088A JP2008520088A JP4860695B2 JP 4860695 B2 JP4860695 B2 JP 4860695B2 JP 2008520088 A JP2008520088 A JP 2008520088A JP 2008520088 A JP2008520088 A JP 2008520088A JP 4860695 B2 JP4860695 B2 JP 4860695B2
Authority
JP
Japan
Prior art keywords
semiconductor device
heat spreader
metal layer
semiconductor
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008520088A
Other languages
English (en)
Other versions
JPWO2007141851A1 (ja
Inventor
正輝 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007141851A1 publication Critical patent/JPWO2007141851A1/ja
Application granted granted Critical
Publication of JP4860695B2 publication Critical patent/JP4860695B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Description

本発明は、半導体パッケージに関し、更に詳しくは、半導体デバイスの発熱に対する耐久性と放熱特性の両方を向上させた半導体パッケージに関するものである。
近年、半導体デバイスの集積化、動作周波数の高速化の進展により、半導体デバイスで発生する熱の放散が重要な問題となっている。半導体デバイスの放熱を行うために、半導体デバイスのパッケージの一部を、放熱用のヒートスプレッダとして半導体デバイスに接合することが一般に行われている。
ヒートスプレッダは、主に、半導体デバイスに貼り付けられて、半導体デバイス自身で発生する熱を放散する役割を持ち、半導体デバイスを保護するものである。そして、ヒートスプレッダは、半導体デバイスが取り付けられるパッケージ基板とともに、半導体デバイスを封止することもある。
そこで、半導体デバイスの作動によって発生する熱が繰り返し加えられると、パッケージ基板の熱膨張率とヒートスプレッダの熱膨張率の差によって、パッケージ基板に熱応力が掛かる。そのため、半導体デバイスが作動と停止を交互に繰り返すと、半導体デバイスの接続端子とパッケージ基板の接続端子とを接続するボールグリッドアレイ(BGA)等に過大な負荷が掛かり、その接続が破壊されるおそれがある。
同様に、パッケージ基板の接続端子と、そのパッケージ基板が取り付けられる配線基板の接続端子との接続が破壊されるおそれがある。特に、屋外に設置する機器では、季節によっては機器の内部温度が非常に高温となってしまうため、半導体デバイスの発熱に対する耐久性に優れた半導体パッケージが必須となる。そこで、ヒートスプレッダは、熱伝導性に優れるだけでなく、低い熱膨張率を有していることが望ましい。
例えば、特開2001−102475号公報に記載された半導体パッケージでは、半導体デバイスを取り付ける絶縁基板の40℃〜150℃における熱膨張係数を8〜20ppm/℃とし、高熱伝導性蓋体(ヒートスプレッダ)を、アルミニウムシリコンカーバイド(AlSiC)、Cu−W合金、Fe−Ni−Co合金のような絶縁基板よりも低い熱膨張係数を有する材料によって形成している。
ここで、この半導体パッケージでは、ヒートスプレッダと半導体デバイスは、高熱伝導性の樹脂によって接着されている。しかし、樹脂材料の熱伝導性は、ヒートスプレッダに用いられる合金よりも劣る。そのため、半導体パッケージの放熱効率をさらに向上するために、ヒートスプレッダと半導体デバイスの接合部にも、より熱伝導性のよい材料を用いることが好ましい。
一方、特開平5−41471号公報に記載された半導体集積回路装置では、半導体チップと窒化アルミニウム(AlN)で形成された放熱用のキャップを、熱伝導性に優れた半田で接合している。例えば、ヒートスプレッダと半導体デバイスの接合に用いられる、シリコン系樹脂接着剤の熱伝導率は約0.5W/mKである。一方、錫−鉛系の半田では、熱伝導率が31.5W/mKのものがあり、またインジウム−銀系の半田では、熱伝導率が48.2W/mKのものがある。このように、樹脂系接着剤を用いる代わりに、半田を用いることにより、半導体が発生する熱を効率良くヒートスプレッダに伝達させることができる。さらに、キャップの表面には、チタン(Ti)/ニッケル(Ni)/Auからなる接合用金属層を設け、半田の濡れ性を向上させている。
上記の技術は、それぞれ半導体デバイスの発熱に対する耐久性の向上及び放熱特性の向上を達成する。しかしながら、集積化が進み、発熱量の増大した半導体デバイスに対して、耐久性の向上及び放熱特性の向上の二つの課題を共に解決する半導体パッケージの開発が望まれている。
上記に鑑み、本発明は、半導体デバイスの発熱に対する耐久性を向上させつつ放熱特性を向上させた半導体パッケージを提供することを目的とする。また本発明は、環境温度の高い例えば屋外での使用にも適した半導体パッケージ及び電子装置を提供することを目的とする。
本発明の一形態に係る半導体パッケージは、半導体デバイスを取り付けるパッケージ基板と、少なくとも前記半導体デバイスの表面に接合され、前記パッケージ基板の熱膨張係数値以下の熱膨張係数値を有するヒートスプレッダと、前記ヒートスプレッダの前記半導体デバイスとの接合面に設けられる金属層と、前記金属層と前記半導体デバイスの間に形成され、前記ヒートスプレッダを前記半導体デバイスに接合する半田層と、を有し、前記ヒートスプレッダは、アルミニウムシリコンカーバイド又はダイヤモンド複合材で構成され、前記ヒートスプレッダの接合面の表面粗さは、平均粗さで1.6μm以下であり、前記金属層は、金又はニッケルで構成され、前記半田層の厚さは、400μmより460μmである、ことを特徴とする。
本発明の別の一形態に係る電子装置は、少なくとも一つの電子回路素子を備えた回路基板と、半導体デバイスと、前記回路基板に取り付けられ、前記半導体デバイスを内包する半導体パッケージであって、前記半導体デバイスを取り付け、前記半導体デバイスが有する接続端子を前記回路基板に設けられた配線と電気的に接続するパッケージ基板と、少なくとも前記半導体デバイスの表面上に接合され、前記パッケージ基板の熱膨張係数値以下の熱膨張係数値を有するヒートスプレッダと、前記ヒートスプレッダの前記半導体デバイスとの接合面に設けられる金属層と、前記金属層と前記半導体デバイスの間に形成され、前記ヒートスプレッダを前記半導体デバイスに接合する半田層とを有する半導体パッケージと、を有し、前記ヒートスプレッダは、アルミニウムシリコンカーバイド又はダイヤモンド複合材で構成され、前記ヒートスプレッダの接合面の表面粗さは、平均粗さで1.6μm以下であり、前記金属層は、金又はニッケルで構成され、前記半田層の厚さは、400μmより460μmである、ことを特徴とする。
上記のように、集積化が進み、発熱量の増大した半導体デバイスに対して使用する半導体パッケージは、半導体デバイスの発熱に対する耐久性に優れ、且つ良好な放熱特性を有する必要がある。しかしながら、従来の半導体パッケージでは、耐久性と放熱特性の両方に優れた半導体パッケージは存在しなかった。
一方、本発明による半導体パッケージの一実施例では、パッケージ基板よりも熱膨張率の低い材料、例えばアルミニウムシリコンカーバイド(AlSiC)でヒートスプレッダを構成することにより、パッケージ基板に掛かる熱応力を低減しており、その結果、半導体デバイスの発熱に対する耐久性に優れている。また、本発明による半導体パッケージにおいては、ヒートスプレッダと半導体デバイスを、熱伝導に優れた半田を用いて接合することにより、半導体デバイスで発生した熱の放熱特性を向上させている。そのため、本発明による半導体パッケージは、半導体デバイスの発熱に対する良好な耐久性を有しつつ放熱特性に優れている。
Fig.1に、本発明による半導体パッケージの一実施例の概略側面断面図を示す。本発明による半導体パッケージの一実施例である半導体パッケージ1は、半導体デバイス13を取り付けるパッケージ基板10と、半導体デバイス13が発生する熱を放散するヒートスプレッダ14を有する。
半導体デバイス13は、パッケージ基板10上に配置される。そして、半導体デバイス13とパッケージ基板10の間には、ボールグリッドアレイ(BGA)11が形成されており、半導体デバイス13の接続端子は、BGA11を介してパッケージ基板10の絶縁体内部に形成される金属配線20を電気的に接続されている。さらに、パッケージ基板10と半導体デバイス13の間には、樹脂材料で構成されるアンダーフィル剤12が充填され、BGA11を補強している。
また、パッケージ基板10の下面には、回路基板19に形成される配線パターンと電気的に接続するために、BGA18が形成される。さらに、パッケージ基板10の各金属配線20の上端はBGA11と電気的に接続され、一方、各金属配線20の下端はBGA18と電気的に接続される。したがって、半導体デバイス13の各接続端子がBGA11と電気的に接続されることにより、金属配線20及びBGA18を介して回路基板19と電気的に接続される。なお、パッケージ基板10は、絶縁基板であり、ガラス−エポキシ樹脂、ガラス−ポリイミド樹脂などの有機樹脂、セラミックなど、一般に使用される材料で構成される。本実施形態では、該絶縁基板の材料として、熱膨張係数が約25ppm/℃のガラス−エポキシ樹脂を使用した。
一方、半導体デバイス13の上部には、ヒートスプレッダ14が配置される。ヒートスプレッダ14の表面には金属層15が形成される。そして、ヒートスプレッダ14は、その下面略中央部に設けられた接合面14aにおいて、金属層15及び半田層16を介して半導体デバイス13の上面と接合され、半導体デバイス13が発生した熱を放散する。また、ヒートスプレッダ14の周辺部には、パッケージ基板10側へ厚みを増した脚部14bが形成される。そしてヒートスプレッダ14は、半導体デバイス13の周囲を囲むように、脚部14bにおいて接着剤17でパッケージ基板10と接着され、半導体デバイス13を封止する。本実施形態では、ヒートスプレッダ14は、熱伝導率が約150W/mKであり、熱膨張係数が約11ppm/℃であるAlSiCで構成される。このように、ヒートスプレッダ14に使用されるAlSiCは、良好な熱伝導性を有する。そのため、半導体デバイス13が発生した熱を効率よく放散できる。また、そのAlSiCの熱膨張係数は、パッケージ基板10の熱膨張係数以下である。そのため、半導体デバイス13が発生する熱によりパッケージ基板10に加えられる熱応力を低減することができる。また、LSIへの熱応力の負荷も小さい。
また、ヒートスプレッダ14と金属層15との密接性を考慮するならば、ヒートスプレッダ14の接合面14aの表面粗さは小さい方が好ましい。本実施形態では、ヒートスプレッダ14の接合面14aを研磨することにより、接合面14aの表面粗さを算術平均粗さ(JIS B 0601、JIS B 0031参照)で1.6μm以下となるようにした。
ヒートスプレッダ14の表面に形成された金属層15は、ヒートスプレッダ14と半導体デバイス13との半田接合を容易にしている。金属層15は、半田の濡れ性が良好な金属、例えば、金、ニッケルなどで形成される。また金属層15は、ヒートスプレッダ14の表面に金属メッキを施すことによって形成できる。本実施形態では、図1に示されるように金属層15をヒートスプレッダ14の表面全体に形成したが、金属層15を、半導体デバイス13との接合面14aのみに形成してもよい。
なお、ヒートスプレッダ14の形状、大きさ、厚さは、半導体パッケージ1の特性又は仕様にあわせて任意に調整される。特に、ヒートスプレッダ14を加工性に優れたAlSiCで構成しているため、ヒートスプレッダ14を比較的複雑な形状にしても、低コストで作成することができる。さらに、AlSiCは、銅等と比較して軽量であるため、ヒートスプレッダ14の重量による半導体デバイス13に対する圧力も相対的に小さい。その結果、BGA11に掛かる圧力も相対的に小さくなるため、BGA11の各半田ボールの変形量も少なくなって、半導体デバイス13とパッケージ基板10との電気的接続の信頼性も向上する。
半導体デバイス13とヒートスプレッダ14を接合する半田層16には、半導体デバイス13で発生した熱を効率良くヒートスプレッダ14に伝達するために、熱伝導率が大きく、半導体デバイス13及び金属層15と接合性の良好な材質のものが使用される。本実施形態では、半田層16には、インジウム−銀系の半田が使用される。しかし、半田層16はこれに限られず、例えば、錫−銅−銀系の半田や、錫−鉛系の半田を使用してもよい。
また、半田層16は、所定以上の厚さを有することが好ましい。半導体デバイス13の熱膨張率とヒートスプレッダ14の熱膨張率の差異のために、温度変化によってヒートスプレッダ14と半導体デバイス13の接合が破壊されないようにするためである。半田層16が適度な厚さを有することにより、熱膨張によって半導体デバイス13とヒートスプレッダ14の接合部に生じる歪みを吸収することができる。
熱サイクル試験(−10℃〜+100℃/300cycle)を実施し、熱応力が5.04MPa以上であると、半田層16が破壊されることが判明した。半田層16の中央から半田層16の角までの各距離に対して半田層に働く熱応力を、半田層16の厚さtを変えて、シミュレーション(熱サイクル−10℃〜+100℃/300cycle)により求めた結果を図2に示す。図2において、横軸は、半導体デバイス13の中央部からの距離を表し、縦軸は、半田層16に加わる熱応力を表す。また、各グラフ201、202、203、及び205は、それぞれ、半田層16の厚さが100μm、200μm、300μm、500μm及び750μmの場合のシミュレーション結果を表す。半田層16が破壊される熱応力5.04MPaは、厚さ300μmの半田層16の最大熱応力に相当するので、余裕をみて半田層16の下限を400μmとした。半田層16の熱抵抗を0.08℃/W以下にするため、半田層16の厚さの上限を460μmとした。従って、本実施形態では、半田層16の厚さを400μmより460μmとした。
以上説明してきたように、本発明による半導体パッケージの一実施例である半導体パッケージ1は、ヒートスプレッダを熱膨張率の小さいAlSiCで構成し、且つ半導体デバイスとヒートスプレッダを半田で接合したことにより、半導体デバイスの発熱に対する良好な耐久性と、良好な放熱特性の両方を具備するものである。また半導体パッケージ1は、半導体デバイスの発熱に対する耐久性に優れるため、屋外に設置される電子装置において好適に使用される。
尚、以上の説明は、例示を目的とするものであり、この例示に限定されるものではない。例えば、ヒートスプレッダに使用できる材料はAlSiCに限られない。他の例として、ヒートスプレッダをSkelton technology社から提供されている、ScD(Skelton cemented Diamond)(熱伝導率約600W/mK、熱膨張係数約5ppm/℃)を使用することもできる。
また、ヒートスプレッダの半導体デバイスとの接合面の各角部に突起を設けてもよい。係る突起を設けることにより、半導体デバイスとヒートスプレッダの接合面とを一定以上の間隔に保つことができる。さらに、半導体デバイスとパッケージ基板間の接続、及びパッケージ基板と配線基板の接続に、ピングリッドアレイなど、別の接続技術を使用してもよい。このように、本発明の範囲において、様々な構成を得ることが可能である。
Fig.1は、本発明による半導体パッケージの一実施例の概略側面断面図である。 Fig.2は、半田層に加わる熱応力についての熱サイクル試験のシミュレーション結果を示す図である。

Claims (5)

  1. 半導体デバイスを取り付けるパッケージ基板と、
    少なくとも前記半導体デバイスの表面に接合され、前記パッケージ基板の熱膨張係数値以下の熱膨張係数値を有するヒートスプレッダと、
    前記ヒートスプレッダの前記半導体デバイスとの接合面に設けられる金属層と、
    前記金属層と前記半導体デバイスの間に形成され、前記ヒートスプレッダを前記半導体デバイスに接合する半田層と、を有し、
    前記ヒートスプレッダは、アルミニウムシリコンカーバイド又はダイヤモンド複合材で構成され、
    前記ヒートスプレッダの接合面の表面粗さは、平均粗さで1.6μm以下であり、
    前記金属層は、金又はニッケルで構成され、
    前記半田層の厚さは、400μmより460μmである、ことを特徴とする半導体パッケージ。
  2. 半導体デバイスを取り付けるパッケージ基板と、
    前記半導体デバイスと接合され、且つ前記半導体デバイスの周囲で前記パッケージ基板と接着され、アルミニウムシリコンカーバイド又はダイヤモンド複合材で構成されるヒートスプレッダと、
    前記ヒートスプレッダの前記半導体デバイスとの接合面に設けられる金属層と、
    前記金属層と前記半導体デバイスの間に形成され、前記ヒートスプレッダを前記半導体デバイスに接合する半田層と、を有し、
    前記ヒートスプレッダの接合面の表面粗さは、平均粗さで1.6μm以下であり、
    前記金属層は、金又はニッケルで構成され、
    前記半田層の厚さは、400μmより460μmである、ことを特徴とする半導体パッケージ。
  3. 前記ヒートスプレッダは、前記半導体デバイスに向かって突出する凸状部を有する、ことを特徴とする請求項1又は2に記載の半導体パッケージ。
  4. 少なくとも一つの電子回路素子を備えた回路基板と、
    半導体デバイスと、
    前記回路基板に取り付けられ、前記半導体デバイスを内包する半導体パッケージであって、
    前記半導体デバイスを取り付け、前記半導体デバイスが有する接続端子を前記回路基板に設けられた配線と電気的に接続するパッケージ基板と、
    少なくとも前記半導体デバイスの表面上に接合され、前記パッケージ基板の熱膨張係数値以下の熱膨張係数値を有するヒートスプレッダと、
    前記ヒートスプレッダの前記半導体デバイスとの接合面に設けられる金属層と、
    前記金属層と前記半導体デバイスの間に形成され、前記ヒートスプレッダを前記半導体デバイスに接合する半田層とを有する半導体パッケージと、を有し、
    前記ヒートスプレッダは、アルミニウムシリコンカーバイド又はダイヤモンド複合材で構成され、
    前記ヒートスプレッダの接合面の表面粗さは、平均粗さで1.6μm以下であり、
    前記金属層は、金又はニッケルで構成され、
    前記半田層の厚さは、400μmより460μmである、ことを特徴とする電子装置。
  5. 前記ヒートスプレッダは、前記半導体デバイスに向かって突出する凸状部を有する、ことを特徴とする請求項4に記載の電子装置。
JP2008520088A 2006-06-07 2006-06-07 半導体パッケージ Expired - Fee Related JP4860695B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/311423 WO2007141851A1 (ja) 2006-06-07 2006-06-07 半導体パッケージ及び電子装置

Publications (2)

Publication Number Publication Date
JPWO2007141851A1 JPWO2007141851A1 (ja) 2009-10-15
JP4860695B2 true JP4860695B2 (ja) 2012-01-25

Family

ID=38801123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008520088A Expired - Fee Related JP4860695B2 (ja) 2006-06-07 2006-06-07 半導体パッケージ

Country Status (3)

Country Link
US (1) US20090079062A1 (ja)
JP (1) JP4860695B2 (ja)
WO (1) WO2007141851A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
KR102424402B1 (ko) * 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
US11756860B2 (en) 2019-07-25 2023-09-12 Intel Corporation Semiconductor device stack-up with bulk substrate material to mitigate hot spots

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382144A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置の封止構造
JPH10223810A (ja) * 1997-02-06 1998-08-21 Toyota Motor Corp 放熱用基板及びその製造方法
JP2001102475A (ja) * 1999-09-29 2001-04-13 Kyocera Corp 半導体素子用パッケージおよびその実装構造
WO2001069674A1 (fr) * 2000-03-15 2001-09-20 Sumitomo Electric Industries, Ltd. Substrat de semi-conducteur a base d'aluminium-carbure de silicium et procede de fabrication
JP2003124411A (ja) * 2001-10-05 2003-04-25 Samsung Electronics Co Ltd 半導体パッケージ
WO2004093187A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451629A (en) * 1985-05-31 1995-09-19 Jacobs; Richard Fast bonding electrically conductive composition and structures
JP4623774B2 (ja) * 1998-01-16 2011-02-02 住友電気工業株式会社 ヒートシンクおよびその製造方法
US7339791B2 (en) * 2001-01-22 2008-03-04 Morgan Advanced Ceramics, Inc. CVD diamond enhanced microprocessor cooling system
WO2004090938A2 (en) * 2003-04-02 2004-10-21 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
JP4302607B2 (ja) * 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
JP4382547B2 (ja) * 2004-03-24 2009-12-16 株式会社アライドマテリアル 半導体装置用基板と半導体装置
US7359487B1 (en) * 2005-09-15 2008-04-15 Revera Incorporated Diamond anode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382144A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置の封止構造
JPH10223810A (ja) * 1997-02-06 1998-08-21 Toyota Motor Corp 放熱用基板及びその製造方法
JP2001102475A (ja) * 1999-09-29 2001-04-13 Kyocera Corp 半導体素子用パッケージおよびその実装構造
WO2001069674A1 (fr) * 2000-03-15 2001-09-20 Sumitomo Electric Industries, Ltd. Substrat de semi-conducteur a base d'aluminium-carbure de silicium et procede de fabrication
JP2003124411A (ja) * 2001-10-05 2003-04-25 Samsung Electronics Co Ltd 半導体パッケージ
WO2004093187A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット

Also Published As

Publication number Publication date
JPWO2007141851A1 (ja) 2009-10-15
WO2007141851A1 (ja) 2007-12-13
US20090079062A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
US6657311B1 (en) Heat dissipating flip-chip ball grid array
US7679176B2 (en) Semiconductor device and electronic control unit using the same
US7224048B1 (en) Flip chip ball grid array package
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
US6566748B1 (en) Flip-chip semiconductor device having an improved reliability
US20060209517A1 (en) Semiconductor device
JP5965687B2 (ja) パワー半導体モジュール
TW200836307A (en) Thermally enhanced quad flat no leads (QFN) IC package and method
JP4860695B2 (ja) 半導体パッケージ
JP5845634B2 (ja) 半導体装置
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP2008135627A (ja) 半導体装置
JP4646642B2 (ja) 半導体素子用パッケージ
JP6789968B2 (ja) 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス
JP4577980B2 (ja) 実装基板
JP4797492B2 (ja) 半導体装置
JP4193702B2 (ja) 半導体パッケージの実装構造
JP2008124390A (ja) 半導体装置
JP3561671B2 (ja) 半導体装置
JPS60136348A (ja) 半導体装置
JP2008112878A (ja) 半導体装置
TWI607540B (zh) Chip package structure and manufacturing method thereof
TWI643297B (zh) 具有內置散熱片之半導體封裝構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees